JP6019129B2 - Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法 - Google Patents

Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP6019129B2
JP6019129B2 JP2014544847A JP2014544847A JP6019129B2 JP 6019129 B2 JP6019129 B2 JP 6019129B2 JP 2014544847 A JP2014544847 A JP 2014544847A JP 2014544847 A JP2014544847 A JP 2014544847A JP 6019129 B2 JP6019129 B2 JP 6019129B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
substrate
nitride substrate
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014544847A
Other languages
English (en)
Other versions
JPWO2014156914A1 (ja
Inventor
倉岡　義孝
義孝 倉岡
智彦 杉山
智彦 杉山
宗太 前原
宗太 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Application granted granted Critical
Publication of JP6019129B2 publication Critical patent/JP6019129B2/ja
Publication of JPWO2014156914A1 publication Critical patent/JPWO2014156914A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、III族窒化物結晶の処理方法に関し、特に、III族窒化物基板上にIII族窒化物結晶を成長させるに先立ってIII族窒化物基板に対し行う前処理方法に関する。
ＧａＮ（窒化ガリウム）に代表されるIII族窒化物結晶（単結晶）は、ＨＥＭＴ（高電子移動度トランジスタ）などの電子デバイスや、ＬＥＤ（発光ダイオード）を初めとする発光素子や受光素子などの光デバイスの下地基板や、それらのデバイスにおいて所望のデバイス特性を発現させる機能層として広く用いられる。
III族窒化物結晶からなる基板（III族窒化物基板）は、III族窒化物結晶を、同じまたは異なる組成のIII族窒化物結晶からなる下地基板やサファイアやシリコンなどの異種材料の下地基板の上に成長させることによって得られる。なお、係る場合に用いられる下地基板を種結晶と称する場合もある。また、III族窒化物結晶を成長させた後、下地基板を除去する場合もある。
サファイア基板上にＧａＮ層を形成してなるＧａＮエピタキシャル基板の上に、気相法によってＧａＮ層を形成し、その後サファイア基板を剥離することによりIII族窒化物基板であるＧａＮ自立基板を得る技術がすでに公知である（例えば、特許文献１参照）。また、種結晶基板上に、液相法の一種であるフラックス法によってIII族窒化物結晶を形成する技術もすでに公知である（例えば、特許文献２参照）。
また、ＧａＮ基板の上にＭＯＣＶＤ（有機金属化学気相成長）法にてIII族窒化物結晶を成長させるに先立ち、ＧａＮ基板の表面に存在する研磨キズが結晶成長に与える影響を低減するべく、ＭＯＣＶＤの装置内において、アンモニアと水素とを含むプロセスガスの雰囲気のもと、ＧａＮ基板を１１００℃以上の温度で１０分間以上熱処理する技術もすでに公知である（例えば、特許文献３参照）。
さらには、ＧａＮ自立基板の上にＧａＮエピタキシャル膜を成長させる際に、界面部分にＳｉ（シリコン）を含むｎ＋ＧａＮ層状領域を形成する技術も公知である（例えば、特許文献４参照）。
ＧａＮ基板の上にＭＯＣＶＤ法などにより数〜数十μｍ厚の窒化物層を堆積してＨＥＭＴ構造やＬＥＤ構造を積層する場合、それらのデバイス特性を向上させるには結晶品質が良好で急峻な積層界面を得る必要があり、そのためにはＧａＮ基板表面が平坦であることが求められる。積層に先立つＧａＮ基板表面の処理方法としては、一般的にＣＭＰ（化学機械研磨）が適用される。
しかしながら、従来、ＣＭＰ処理後のＧａＮ基板上にＭＯＣＶＤ法によりＧａＮ層を積層してなる電子デバイスにおいて、その設計値から期待される特性が得られないという問題が発生していた。特にｎ型キャリアの制御が難しいという問題があった。
その原因を明らかにすべく、本発明の発明者がＳＩＭＳ（二次イオン質量分析法）により分析したところ、ＧａＮ層とＧａＮ基板の界面に高濃度のＳｉ不純物層が存在することが確認された。
係るＳｉ不純物層が形成される要因としては、ＧａＮ層形成前にＧａＮ基板表面をＣＭＰ処理する際に付着し、その後の洗浄処理を経ても完全に除去されずにＧａＮ基板表面に形成された加工変質層にパーティクルとして残留してなる砥粒（コロイダルシリカ）や、ＧａＮ基板の保管時にケース等から揮発してＧａＮ基板表面に付着した付着物が、ＧａＮ層形成の際の昇温・加熱時に拡散することなどが考えられる。
加工変質層はＧａＮ基板の表面から数ｎｍ〜数１０ｎｍの厚みで存在し、Ｓｉの拡散に寄与していると考えられるので、例えば特許文献３に開示されているような熱処理を行い、加工変質層を除去する際に高濃度Ｓｉ不純物層を除去するといった対応が考えられるが、係る場合、ＣＭＰ処理により得られた平坦性が悪化し、その結果として、ＬＥＤなどのデバイス特性を劣化させてしまうため好ましくない。
特許第３６３１７２４号公報 国際公開第２０１０／８４６７５号 特許第３８９４１９１号公報 特許第４９８４５５７号公報
本発明は、上記課題に鑑みてなされたものであり、III族窒化物層を積層した場合に特性の優れた電子デバイスを形成可能なIII族窒化物基板を得ることができる、III族窒化物基板の処理方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の態様では、III族窒化物基板の処理方法が、III族窒化物基板の表面を化学機械研磨処理するＣＭＰ工程と、前記ＣＭＰ工程を経た前記III族窒化物基板を窒素ガス雰囲気下で９５０℃以上１１５０℃以下のアニール温度にまで昇温する昇温工程と、前記昇温工程によって前記アニール温度に昇温された前記III族窒化物基板を、水素ガスと窒素ガスとの混合雰囲気で４分以上８分以下保持するアニール工程と、を備え、前記混合雰囲気における水素ガスの混合比を１／１０〜８／１０とする、ようにした。
本発明の第２の態様では、第１の態様に係るIII族窒化物基板の処理方法において、前記アニール温度を１０００℃以上１１００℃未満とした。
本発明の第３の態様では、III族窒化物基板上にIII族窒化物層がエピタキシャル形成されてなるエピタキシャル基板の製造方法が、III族窒化物基板の表面を化学機械研磨処理するＣＭＰ工程と、前記ＣＭＰ工程を経た前記III族窒化物基板を、前記III族窒化物基板上にIII族窒化物層をエピタキシャル形成するための装置内に載置する載置工程と、前記載置工程を経た前記III族窒化物基板を前記装置内において窒素ガス雰囲気下で９５０℃以上１１５０℃以下のアニール温度にまで昇温する昇温工程と、前記昇温工程によって前記アニール温度に昇温された前記III族窒化物基板を、前記装置内で水素ガスと窒素ガスとの混合雰囲気で４分以上８分以下保持するアニール工程と、前記アニール工程を経た前記III族窒化物基板の上に前記装置内において前記III族窒化物層をエピタキシャル形成するエピタキシャル形成工程と、を備え、前記混合雰囲気における水素ガスの混合比を１／１０〜８／１０とする、ようにした。
本発明の第４の態様では、第３の態様に係るエピタキシャル基板の製造方法において、前記アニール温度を１０００℃以上１１００℃未満とした。
本発明の第５の態様では、第３または第４の態様に係るエピタキシャル基板の製造方法において、前記エピタキシャル形成工程における前記III族窒化物層のエピタキシャル形成温度を前記アニール温度と同じにする、ようにした。
本発明の第１ないし第５の態様によれば、表面におけるＳｉ不純物層の形成が好適に抑制されてなり、かつ、III族窒化物層をエピタキシャル形成させて電子デバイスを作製した場合に特性の優れた電子デバイスを得ることが出来るIII族窒化物基板、さらには、係るIII族窒化物層が形成されてなるエピタキシャル基板を得ることが出来る。
III族窒化物基板の処理手順を示す図である。 ＧａＮからなるIII族窒化物基板上に、ＣＭＰ処理に続いて直ちにＭＯＣＶＤ法によってＳｉをドーパントとするｎ型の導電型を呈するＧａＮ層を形成した場合の、ＳＩＭＳ測定の結果を表すプロファイルである。 ショットキーバリアダイオード１０の構成を模式的に示す図である。 種々のエピタキシャル基板におけるＳｉ濃度（Ｓｉ不純物濃度）の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。 種々のエピタキシャル基板におけるＧａＮ層２の表面のＲｍｓ値の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。 ショットキーバリアダイオード１０における逆方向リーク電流の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。 種々のエピタキシャル基板におけるＳｉ濃度（Ｓｉ不純物濃度）の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。 種々のエピタキシャル基板におけるＧａＮ層２の表面のＲｍｓ値の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。 ショットキーバリアダイオード１０における逆方向リーク電流の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。 実施例１に係るエピタキシャル基板のＳＩＭＳ測定の結果を表すプロファイルである。
図１は、本実施の形態に係るIII族窒化物基板の処理手順を示す図である。まず、III族窒化物基板を用意する（ステップＳ１）。III族窒化物基板は、例えばＧａＮに代表されるIII族窒化物結晶（単結晶）からなる自立基板である。なお、III族窒化物基板は、ＧａＮのほか、ＡｌＮ、ＩｎＮ、ＢＮなどからなるものであってもよいし、それらの混晶からなるものであってもよい。あるいは、サファイアやシリコンなどの異種材料からなる基板をIII族窒化物基板として用いる態様であってもよい。あるいはさらに、サファイアやシリコンなどの基板上に上述したIII族窒化物の結晶層がエピタキシャル形成されてなる、いわゆるテンプレート基板であってもよい。III族窒化物基板の厚みは、数百μｍ〜数ｍｍ程度であるのが好適である。
用意したIII族窒化物基板に対しＣＭＰ（化学機械研磨）処理を行う（ステップＳ２）。ＣＭＰは、砥粒として粒子径が０．０５μｍ〜０．１μｍ程度のコロイダルシリカを用いて、２時間〜５時間程度行うのが好適である。
例えば、ＣＭＰ処理前のIII族窒化物基板の表面粗さＲｍｓ（二乗平均粗さ）が１ｎｍ〜３ｎｍであった場合、ＣＭＰを行うことで、Ｒｍｓは０．１ｎｍ〜０．３ｎｍにまで低減される。なお、本実施の形態において、Ｒｍｓは、原子間力顕微鏡（ＡＦＭ）にて３μｍ角の領域を測定し、その測定結果を解析することで評価をしている。
ただし、係るＣＭＰ処理を行った結果として、III族窒化物基板の表面にはＣＭＰに用いたコロイダルシリカに起因したＳｉ不純物が残留することが、本発明の発明者によって確認されている。図２は、このことを例示するＳＩＭＳ（二次イオン質量分析法）測定の結果（プロファイル）である。図２は、ＧａＮからなるIII族窒化物基板上に、ＣＭＰ処理に続いて直ちにＭＯＣＶＤ法によってＳｉをドーパントとするｎ型の導電型を呈するＧａＮ層を形成した場合の、ＳＩＭＳ測定の結果を示している。なお、図２の横軸の「界面からの深さ」とは、積層方向におけるIII族窒化物基板とＧａＮ層との界面からの距離を、該界面からIII族窒化物基板に向かう向きを正として、ＧａＮ層に向かう向きを負として、表した値である。
図２からは、III族窒化物基板の、ＧａＮ層との界面近傍に、周囲よりも１オーダー〜２オーダー程度高い濃度でＳｉ不純物が偏在していることがわかる。換言すれば、Ｓｉ不純物層が形成されているとも言える。また、係るＳｉ不純物の存在は、III族窒化物基板の上にIII族窒化物層を形成することによって作製した電子デバイスにおいて、特性を劣化させる要因となることが、本発明の発明者によって確認されている。
そこで、本実施の形態においては、Ｓｉ不純物を除去し、特性の優れた電子デバイスの作製を可能とすることを目的として、III族窒化物基板に対し以降の処理を行う。
具体的には、ＣＭＰを行ったIII族窒化物基板を、窒素ガス雰囲気中で昇温加熱し（ステップＳ３）、続けて、所定温度の水素ガスと窒素ガスとの混合雰囲気、または水素ガスとアンモニアガスとの混合雰囲気中で保持する熱処理（アニール処理）を行う（ステップＳ４）。
窒素ガス雰囲気中での昇温加熱は、基板温度が、これに続くアニール処理を行う際の温度（アニール温度）に到達するまで行う。アニール温度は、９５０℃以上１１５０℃以下とするのが好ましく、１０００℃以上１１００℃未満とするのがより好ましい。昇温速度は、５０℃／分〜１２０℃／分程度であるのが好ましい。
一方、アニール処理の際の混合雰囲気におけるガスの混合比は、水素ガス：窒素ガスまたはアンモニアガス＝８：２〜１：９程度であるのが好ましい。つまりは、混合ガス全体に対する水素ガスの混合比が１／１０〜８／１０であるのが好ましい。また、アニール処理の時間は、４分から８分程度が好ましい。
以上のような、窒素ガス雰囲気中での昇温加熱と、これに続く混合ガス雰囲気中でのアニール処理とを行うことで、表面におけるＳｉ不純物層の形成が好適に抑制されたIII族窒化物基板が得られる。係るIII族窒化物基板を続けて電子デバイス作製のためのIII族窒化物層の成膜処理に供することで、特性の優れた電子デバイスを得ることが可能となる。例えば、電子デバイスにおける耐圧の目安となる逆方向リーク電流が１×１０−５Ａ／ｃｍ２以下という、耐圧特性の優れた電子デバイスを得ることが可能である。
好ましくは、昇温加熱およびアニール処理は、これらに続いてIII族窒化物基板上にIII族窒化物層を成膜する処理を行う成膜装置内で行うようにする。
例えば、ＭＯＣＶＤ法によりIII族窒化物層を成膜するのであれば、ＭＯＣＶＤ装置の反応管内においてIII族窒化物を成膜する際のIII族窒化物基板の載置箇所であるサセプタ上にＣＭＰ処理後のIII族窒化物基板を載置し、反応管内に窒素ガス供給源より窒素ガスを流しつつサセプタを通じてIII族窒化物基板を加熱することによってIII族窒化物基板の昇温加熱を行う。そして、III族窒化物基板が所定のアニール温度に到達すれば、下地基板を該アニール温度に保ちつつ、水素ガスと窒素ガスとの混合雰囲気、もしくは、水素ガスとアンモニアガスとの混合雰囲気を、上述した混合比を満たす流量比で流すことにより、アニール処理を行うようにする。そして、係るアニール処理の終了後、引き続いて、所望の組成のIII族窒化物層を成膜する処理を行う。
例えば、水素ガスおよび窒素ガスをキャリアガスとし、水素ガスでバブリングしたＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）などとアンモニアガスとを原料ガスとし、さらに、必要に応じてシランガスなどをドーパントガスとして付加しつつ、ＭＯＣＶＤ法によってIII族窒化物層をエピタキシャル形成するのが好適である。
係る場合、アニール処理後の清浄なIII族窒化物基板に直ちにIII族窒化物層を形成することが出来るので、より特性の優れた電子デバイスの作製が可能となる。
以上、説明したように、本実施の形態によれば、ＣＭＰ処理後に、窒素ガス雰囲気中での昇温加熱と、これに続く水素ガスと窒素ガスとの混合雰囲気、または水素ガスとアンモニアガスとの混合雰囲気中でのアニール処理とを行うことで、表面におけるＳｉ不純物層の形成が好適に抑制され、かつ、III族窒化物層をエピタキシャル形成させて電子デバイスを作製した場合に特性の優れた電子デバイスを得ることが出来るIII族窒化物基板を得ることが出来る。
（実施例１）
本実施例では、複数のIII族窒化物基板を用意し、それぞれに対して処理条件を種々に違えつつ、水素ガスと窒素ガスとの混合雰囲気中でアニール処理（熱処理）を行った後、係るアニール処理後のIII族窒化物基板を用いたエピタキシャル基板の作製を行った。なお、本実施の形態において、エピタキシャル基板とは、III族窒化物基板上にIII族窒化物層をエピタキシャル形成したものを指し示すものとする。
さらに、得られたエピタキシャル基板を用い、電子デバイス構造の一態様としてのショットキーバリアダイオードの作製を行った。図３は、本実施例で作製したショットキーバリアダイオード１０の構成を模式的に示す図である。
また、これら一連のプロセスの途中においては、ＣＭＰ処理後のIII族窒化物基板とエピタキシャル基板とを対象とするＡＦＭ測定とその結果に基づくＲｍｓ（二乗平均粗さ）の算出、および、ＳＩＭＳによるＳｉの分布の測定と、ショットキーバリアダイオード１０を対象とした逆方向リーク電流の評価とを行った。
具体的には、III族窒化物基板として直径が４インチ、厚さが０．５ｍｍであり、Ｓｉドープ量が約１×１０１７／ｃｍ３であるＣ面ＧａＮ自立基板を複数枚用意し、それぞれについてＣＭＰ処理を１５０分間行った。３μｍ角の範囲についてＡＦＭ測定を行い、Ｒｍｓ値を求めたところ、すべての基板のＲｍｓ値が０．１５ｎｍ以上０．２０ｎｍ以下の範囲に収まっていた。
係るＣＭＰ処理後のIII族窒化物基板をＭＯＣＶＤ装置の反応管内のサセプタに配置し、反応管内の圧力を０．３ａｔｍを保ちつつ、III族窒化物基板を窒素ガス雰囲気中で基板温度（サセプタ温度）が１０８０℃となるまで昇温した。
基板温度が１０８０℃に到達すると、反応管内の圧力を０．３ａｔｍを保ちつつ、反応管内に所定の混合比の水素ガスと窒素ガスの混合雰囲気を導入し、アニール処理（熱処理）を行った。処理時間は、３分、４分、８分、９分の４水準に違えた。一方、混合ガス雰囲気は、全流量を１０ｓｌｍに保ちつつ窒素ガスの流量を０ｓｌｍ（つまりは水素ガス雰囲気のみ）、１ｓｌｍ（処理時間８分の場合のみ）、２ｓｌｍ、４ｓｌｍ、６ｓｌｍ、８ｓｌｍ、９ｓｌｍ、または１０ｓｌｍ（つまりは窒素ガス雰囲気のみ）とし、残余を水素ガスとすることにより作製した。
係るアニール処理の後、基板温度をアニール処理時の温度（アニール温度）と同じ１０８０℃に保ちつつ、反応管内の圧力を１ａｔｍに設定し、水素ガスおよび窒素ガスをキャリアガスとし、水素ガスでバブリングしたＴＭＧ（トリメチルガリウム）とアンモニアガスとを原料ガスとし、さらに、シランガスをドーパントガスとして、ｎ型のＧａＮ層を２μｍの厚みにエピタキシャル形成した。ＧａＮ層の形成後、室温まで基板温度を下げ、得られたエピタキシャル基板をＭＯＣＶＤ装置から取り出した。なお、アンモニアガスとＴＭＧとのガス流量比、いわゆるＶ／III比は１８００とした。また、シランガスは、ＧａＮ層におけるＳｉ濃度が３×１０１６／ｃｍ３程度となるように導入した。
得られたそれぞれのエピタキシャル基板の表面（ＧａＮ層の表面）の３μｍ角の範囲をＡＦＭにて測定し、得られた測定結果に基づいてＲｍｓを算出した。
また、それぞれのエピタキシャル基板の一部を切り出し、III族窒化物基板とＧａＮ層との界面のＳｉ濃度をＳＩＭＳ分析し、得られたプロファイルにおける最大値（ピーク値）を求めた。なお、いずれのエピタキシャル基板についても、プロファイルの最大値は、III族窒化物基板の、ＧａＮ層との界面近傍において得られた。
さらに、ＳＩＭＳ分析に供さなかったエピタキシャル基板の残りの部分を用いて、図３に示したショットキーバリアダイオード１０を作製した。ショットキーバリアダイオード１０は、下地基板１と、ＧａＮ層２と、ＴｉとＡｌの多層電極であるオーミック電極３と、Ｎｉからなるショットキー電極４とを備える。
具体的には、ＳＩＭＳ分析に用いずに残っていたエピタキシャル基板の一部をさらに切り出すことによって、III族窒化物基板に由来する下地基板１とＧａＮ層２との積層体を得たうえで、下地基板１のＧａＮ層２が形成されていない側の面に接するように開口径が２５０μｍの金属マスクを置き、Ｔｉ膜とＡｌ膜とをそれぞれの厚みが３０ｎｍ、１０００ｎｍとなるようにＥＢ（電子ビーム）蒸着してオーミック電極３を得た。蒸着後、高速アニール炉（ＲＴＡ）にて６５０℃で１分間のアニールを行った。
次に同じ金属マスクを用い、ＥＢ蒸着にてＧａＮ層２上にＮｉ膜を１００ｎｍの厚みに形成することにより、ショットキー電極４を得た。なお、ショットキー電極４は、オーミック電極３と厚み方向において同じ位置に形成されるようにした。
以上の態様にて得られたショットキーバリアダイオード１０対し、逆方向に０Ｖ〜６００Ｖまでの範囲で電圧を印加することにより、逆方向リーク電流を測定した。
図４ないし図６は、それぞれ、上述のように得られた種々のエピタキシャル基板におけるＳｉ濃度（Ｓｉ不純物濃度）の最大値（ピーク値）、ＧａＮ層２の表面のＲｍｓ値、および、ショットキーバリアダイオード１０における逆方向リーク電流の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。なお、いずれのエピタキシャル基板においても、逆方向リーク電流の測定値は印加電圧が０Ｖから６００Ｖまでの範囲で単調に増加した。それゆえ、図６に示したのは印加電圧が６００Ｖの場合の値である。
図４に示すように、熱処理時間（アニール時間）が４分以上の場合、窒素ガスの流量が９ｓｌｍ以下の範囲であれば、Ｓｉ不純物濃度の最大値は、もともとのIII族窒化物基板におけるＳｉドープ量と同程度の１×１０１７／ｃｍ３程度に留まっていた。
例えば、図１０は、アニール時間が８分で、窒素ガスの流量が９ｓｌｍ（水素ガスの流量が１ｓｌｍ）という条件でアニール処理を行ったIII族窒化物基板に由来するエピタキシャル基板のＳＩＭＳ測定の結果（プロファイル）である。なお、図１０の横軸の「界面からの深さ」については、図２の場合と同様である。図１０に示したプロファイルにおいては、図２に示したプロファイルとは異なり、顕著なピークは確認されず、基板側のＳｉ濃度は１×１０１７／ｃｍ３程度でほぼ一定であり、ＧａＮ層側のＳｉ濃度は３×１０１６／ｃｍ３程度でほぼ一定となっている。また、図示は省略するが、アニール時間が４分以上で窒素ガスの流量が９ｓｌｍ以下という条件でのアニール処理を行ったIII族窒化物基板を用いて作製したエピタキシャル基板についても、同様のプロファイルが得られている。
以上のことは、アニール時間が４分以上で窒素ガスの流量が９ｓｌｍ以下という条件でのアニール処理を行ったIII族窒化物基板を用いて作製したエピタキシャル基板においては、III族窒化物基板とＧａＮ層との界面におけるＳｉ不純物の偏在が抑制されていることを意味する。
一方で、図５によると、窒素ガスの流量が低く、かつ、アニール時間が長いほど、表面粗さは劣化する傾向がある。また、図６からは、熱処理時間が４分および８分でかつ窒素ガス流量が２ｓｌｍ以上（１０ｓｌｍ以下）の場合に、逆方向リーク電流が１×１０−５Ａ／ｃｍ２以下にまで低減されていることがわかる。
これら図４ないし図６に示した結果を踏まえると、ＣＭＰ処理を行ったIII族窒化物基板に対し、水素ガスと窒素ガスの混合比が水素ガス：窒素ガス＝８：２〜１：９程度である混合ガス雰囲気のもとで、換言すれば、混合ガス全体に対する水素ガスの混合比が１／１０〜８／１０である水素ガスと窒素ガスとの混合ガス雰囲気のもとで、４分以上８分以下のアニール処理を行うことが、III族窒化物のＧａＮ層との界面近傍においてＳｉ不純物濃度を低減させて特性の優れたIII族窒化物基板を用いた電子デバイスの作製に好適であるといえる。
なお、図４ないし図６に示す結果をより詳細にみれば、窒素ガスの流量が２ｓｌｍよりも低い（窒素ガスの混合比が低く水素ガスの混合比が高い）場合、Ｓｉ不純物濃度は低減されているものの、表面粗さが劣化している。これにより、ショットキー電極４とＧａＮ層２との界面が良好に形成されず、ショットキー特性が悪化しているものと推察され、結果として、逆方向リーク電流も高くなる傾向があると考えられる。一方、窒素ガスの流量が９ｓｌｍよりも高い（窒素ガスの混合比が高く水素ガスの混合比が低い）場合においては、ＧａＮ層２の表面粗さは低く保たれてはいるものの、ＧａＮ層２の表面におけるＳｉ不純物濃度が高くなる傾向がある。これは、ＧａＮ層２の下地基板１との界面付近においてＳｉが設計値通りに存在せず、下地基板１の側に拡散してしまうことが理由であると考えられ、その結果として、窒素ガスの混合比が大きくなっても逆方向リーク電流が低下しないものと推察される。
（実施例２）
アニール処理の際の混合ガスの種類と処理時間とを違えた他は、実施例１と同様に、III族窒化物基板のＣＭＰ処理からショットキーバリアダイオードの逆方向リーク電流測定までを行った。
具体的には、処理時間は、４分と８分の２水準とした。一方、混合ガス雰囲気は、全流量を１０ｓｌｍに保ちつつ、アンモニアガスの流量を２ｓｌｍまたは４ｓｌｍに固定し、窒素ガスの流量は種々に違えつつ最大でも８ｓｌｍとし、残余を水素ガスとした。
図７ないし図９は、それぞれ、上述のように得られた種々のエピタキシャル基板におけるＳｉ濃度（Ｓｉ不純物濃度）の最大値（ピーク値）、ＧａＮ層２の表面のＲｍｓ値、および、ショットキーバリアダイオード１０における逆方向リーク電流の値を、混合ガス雰囲気中の窒素ガスの流量に応じてプロットしたグラフである。なお、いずれのエピタキシャル基板についても、Ｓｉ濃度プロファイルの最大値は、III族窒化物基板の、ＧａＮ層との界面近傍において得られた。また、いずれのエピタキシャル基板においても、逆方向リーク電流の測定値は印加電圧が０Ｖから６００Ｖまでの範囲で単調に増加した。それゆえ、図９に示したのは印加電圧が６００Ｖの場合の値である。
図７および図９からは、窒素ガスを含まない、水素ガスとアンモニアガスとの混合雰囲気ガスを用いた場合に、III族窒化物基板とＧａＮ層との界面におけるＳｉ不純物の偏在が抑制され、かつ、逆方向リーク電流が１×１０−５Ａ／ｃｍ２以下にまで低減されていることがわかる。なお、図８によると、Ｒｍｓの値は窒素ガス流量が高いほどわずかに小さくなる傾向があるが、最大でも０．３ｎｍ程度であることから、窒素ガスを含まない、水素ガスとアンモニアガスとの混合雰囲気ガスを用いた場合にも、ＧａＮ層の表面においては、良好な平坦性が確保されているものといえる。
係る結果は、水素ガスと窒素ガスとの混合ガス雰囲気に代えて、混合ガス全体に対する水素ガスの混合比が１／１０〜８／１０である水素ガスとアンモニアガスとの混合ガス雰囲気を用いて、ＣＭＰ処理後のIII族窒化物基板をアニール処理した場合においても、III族窒化物基板の、ＧａＮ層との界面近傍においてＳｉ不純物濃度が低減されており、係るIII族窒化物基板を用いて特性の優れた電子デバイスを作製することができるということを指し示している。

Claims (5)

  1. III族窒化物基板の処理方法であって、
    III族窒化物基板の表面を化学機械研磨処理するＣＭＰ工程と、
    前記ＣＭＰ工程を経た前記III族窒化物基板を窒素ガス雰囲気下で９５０℃以上１１５０℃以下のアニール温度にまで昇温する昇温工程と、
    前記昇温工程によって前記アニール温度に昇温された前記III族窒化物基板を、水素ガスと窒素ガスとの混合雰囲気で４分以上８分以下保持するアニール工程と、
    を備え、
    前記混合雰囲気における水素ガスの混合比を１／１０〜８／１０とする、
    ことを特徴とするIII族窒化物基板の処理方法。
  2. 請求項１に記載のIII族窒化物基板の処理方法であって、
    前記アニール温度を１０００℃以上１１００℃未満とする、
    ことを特徴とするIII族窒化物基板の処理方法。
  3. III族窒化物基板上にIII族窒化物層がエピタキシャル形成されてなるエピタキシャル基板の製造方法であって、
    III族窒化物基板の表面を化学機械研磨処理するＣＭＰ工程と、
    前記ＣＭＰ工程を経た前記III族窒化物基板を、前記III族窒化物基板上にIII族窒化物層をエピタキシャル形成するための装置内に載置する載置工程と、
    前記載置工程を経た前記III族窒化物基板を前記装置内において窒素ガス雰囲気下で９５０℃以上１１５０℃以下のアニール温度にまで昇温する昇温工程と、
    前記昇温工程によって前記アニール温度に昇温された前記III族窒化物基板を、前記装置内で水素ガスと窒素ガスとの混合雰囲気で４分以上８分以下保持するアニール工程と、
    前記アニール工程を経た前記III族窒化物基板の上に前記装置内において前記III族窒化物層をエピタキシャル形成するエピタキシャル形成工程と、
    を備え、
    前記混合雰囲気における水素ガスの混合比を１／１０〜８／１０とする、
    ことを特徴とするエピタキシャル基板の製造方法。
  4. 請求項３に記載のエピタキシャル基板の製造方法であって、
    前記アニール温度を１０００℃以上１１００℃未満とする、
    ことを特徴とするエピタキシャル基板の製造方法。
  5. 請求項３または請求項４に記載のエピタキシャル基板の製造方法であって、
    前記エピタキシャル形成工程における前記III族窒化物層のエピタキシャル形成温度を前記アニール温度と同じにする、
    ことを特徴とするエピタキシャル基板の製造方法。
JP2014544847A 2013-03-29 2014-03-20 Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法 Active JP6019129B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013072508 2013-03-29
JP2013072508 2013-03-29
PCT/JP2014/057649 WO2014156914A1 (ja) 2013-03-29 2014-03-20 Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法

Publications (2)

Publication Number Publication Date
JP6019129B2 true JP6019129B2 (ja) 2016-11-02
JPWO2014156914A1 JPWO2014156914A1 (ja) 2017-02-16

Family

ID=51623893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014544847A Active JP6019129B2 (ja) 2013-03-29 2014-03-20 Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法

Country Status (7)

Country Link
US (1) US9196480B2 (ja)
EP (1) EP2821532B1 (ja)
JP (1) JP6019129B2 (ja)
KR (1) KR102100841B1 (ja)
CN (1) CN104246987B (ja)
TW (1) TWI600076B (ja)
WO (1) WO2014156914A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
WO2022079939A1 (ja) * 2020-10-14 2022-04-21 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板
CN113053731B (zh) * 2021-03-05 2024-05-17 中国科学院苏州纳米技术与纳米仿生研究所 镓金属薄膜的制作方法以及氮化镓衬底的保护方法
WO2023123567A1 (zh) * 2021-12-28 2023-07-06 江苏第三代半导体研究院有限公司 半导体加工系统及半导体加工方法
CN114664642B (zh) * 2022-03-23 2023-07-04 江苏第三代半导体研究院有限公司 基于iii族氮化物同质外延的hemt结构、其制备方法及应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252217A (ja) * 1999-03-01 2000-09-14 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2001322899A (ja) * 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP2004035360A (ja) * 2002-07-05 2004-02-05 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板及びその製造方法
JP2005136311A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd 窒化物半導体基板及びその製造方法
JP2008303138A (ja) * 2008-06-12 2008-12-18 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、及び、窒化物系半導体素子
JP2010163307A (ja) * 2009-01-14 2010-07-29 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法
JP2012235136A (ja) * 2001-06-08 2012-11-29 Cree Inc ウェーハ、エピタキシャルＡｌｘＧａｙＩｎｚＮ結晶構造体、エピタキシャルＡｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ結晶ブール、光電子デバイスおよびマイクロ電子デバイス

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7900244A (nl) 1979-01-12 1980-07-15 Philips Nv Vlakke tweelaags electrische spoel.
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
JP3894191B2 (ja) 2003-11-26 2007-03-14 住友電気工業株式会社 窒化ガリウム系半導体膜を形成する方法、および半導体基板生産物
US7045808B2 (en) * 2003-12-26 2006-05-16 Hitachi Cable, Ltd. III-V nitride semiconductor substrate and its production lot, and III-V nitride semiconductor device and its production method
EP1758171A4 (en) 2005-03-04 2009-04-29 Sumitomo Electric Industries VERTICAL GALLIUM NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE
JP4984557B2 (ja) 2005-03-04 2012-07-25 住友電気工業株式会社 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP2010084675A (ja) 2008-10-01 2010-04-15 Denso Corp 内燃機関の異常検出装置
WO2010084675A1 (ja) 2009-01-21 2010-07-29 日本碍子株式会社 ３ｂ族窒化物結晶板
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252217A (ja) * 1999-03-01 2000-09-14 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2001322899A (ja) * 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
JP2012235136A (ja) * 2001-06-08 2012-11-29 Cree Inc ウェーハ、エピタキシャルＡｌｘＧａｙＩｎｚＮ結晶構造体、エピタキシャルＡｌｘ’Ｇａｙ’Ｉｎｚ’Ｎ結晶ブール、光電子デバイスおよびマイクロ電子デバイス
JP2004035360A (ja) * 2002-07-05 2004-02-05 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板及びその製造方法
JP2005136311A (ja) * 2003-10-31 2005-05-26 Matsushita Electric Ind Co Ltd 窒化物半導体基板及びその製造方法
JP2008303138A (ja) * 2008-06-12 2008-12-18 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、及び、窒化物系半導体素子
JP2010163307A (ja) * 2009-01-14 2010-07-29 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物基板、それを備える半導体デバイス、及び、表面処理されたｉｉｉ族窒化物基板を製造する方法

Also Published As

Publication number Publication date
JPWO2014156914A1 (ja) 2017-02-16
EP2821532A1 (en) 2015-01-07
KR20150140202A (ko) 2015-12-15
US9196480B2 (en) 2015-11-24
WO2014156914A1 (ja) 2014-10-02
CN104246987A (zh) 2014-12-24
TWI600076B (zh) 2017-09-21
US20150017786A1 (en) 2015-01-15
CN104246987B (zh) 2017-10-13
KR102100841B1 (ko) 2020-04-14
TW201511109A (zh) 2015-03-16
EP2821532A4 (en) 2015-10-07
EP2821532B1 (en) 2018-01-10

Similar Documents

Publication Publication Date Title
CN108140563B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP6019129B2 (ja) Ｉｉｉ族窒化物基板の処理方法およびエピタキシャル基板の製造方法
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
TWI699462B (zh) Iii族氮化物半導體基板的製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP5225928B2 (ja) Ｉｉｉ族窒化物半導体の製造方法
JP5537890B2 (ja) 酸化亜鉛系半導体発光素子の製造方法
JP5046324B2 (ja) ＭｇドープＩＩＩ族窒化物半導体のＰ型導電性向上方法およびＰ型ＩＩＩ族窒化物半導体の製造方法
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
KR20240055746A (ko) 질화물 반도체기판의 제조방법
JP5614130B2 (ja) 半導体装置の製造方法
CN110335804A (zh) 一种铟镓氮薄膜的生长方法
JP2019026526A (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161003

R150 Certificate of patent or registration of utility model

Ref document number: 6019129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150