JP2005136311A - 窒化物半導体基板及びその製造方法 - Google Patents

窒化物半導体基板及びその製造方法 Download PDF

Info

Publication number
JP2005136311A
JP2005136311A JP2003372477A JP2003372477A JP2005136311A JP 2005136311 A JP2005136311 A JP 2005136311A JP 2003372477 A JP2003372477 A JP 2003372477A JP 2003372477 A JP2003372477 A JP 2003372477A JP 2005136311 A JP2005136311 A JP 2005136311A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor substrate
processing
nitride semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003372477A
Other languages
English (en)
Other versions
JP2005136311A5 (ja
Inventor
Toshitaka Shimamoto
敏孝 嶋本
Yasutoshi Kawaguchi
靖利 川口
Akihiko Ishibashi
明彦 石橋
Isao Kidoguchi
勲 木戸口
Toshiya Yokogawa
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003372477A priority Critical patent/JP2005136311A/ja
Publication of JP2005136311A publication Critical patent/JP2005136311A/ja
Publication of JP2005136311A5 publication Critical patent/JP2005136311A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 半導体基板の研磨工程において、発生する研磨傷は無作為に入る。これにより、熱処理を施すことで表面原子のマストランスポートを起こした場合においても、表面平坦性の面内ばらつきが発生していた。さらに、この基板上に結晶成長した場合、結晶面方位の異なる研磨傷により成長速度にばらつきが発生し、平坦な表面が得られない。
【解決手段】 半導体基板100上において表面を一方向に研磨することにより平坦化する工程と、前記基板をエッチング処理することにより研磨時に発生したダメージ層101を除去する工程と、炉内で昇温することにより研磨傷による凹凸104を鈍らす工程と、結晶成長106を行うことにより表面を平坦化する工程とを用いることにより、研磨工程で発生するダメージを除去し、研磨傷を容易に埋めることが可能となり、原子レベルで平坦な表面を低コストにて得られる。
【選択図】 図1

Description

本発明は、半導体素子形成に用いる窒化物半導体基板及びその製造方法に関する。
以下、従来の半導体素子形成に用いている窒化物半導体基板及びその製造方法に関して説明する。
第一の従来例(特許文献1参照)は、低転位の単結晶窒化ガリウム基板に関する作製方法であり、結晶成長の最表面にピットを形成し、その形状を維持しながら成長することでピットの領域に存在する結晶欠陥(転位)をピットの底に集め、その周囲の転位を低減し、得られた結晶を機械加工した後、研磨を施し、平坦な表面を持つ窒化ガリウム基板の製造方法を開示している。基板を機械加工する手法として、スライス加工、研削加工、ラッピング加工のうち、少なくとも一つを含むことを特徴としている。また、研磨加工を施す表面は(0001)面を選択することを特徴としている。
第二の従来例(非特許文献1参照)は、有機金属気相成長法(MOVPE)装置のリアクター内を100torrの減圧状態とし、アンモニアガス及び水素ガスをフローさせた状態でサンプルを1分間高温にさらしてアニールを施し、マストランスポートを起こしている。このサンプルは予め、窒化ガリウムをドライエッチング(RIE)により<11-20>方向及び<10-10>方向へ溝を形成したものである。リアクター温度を1060℃にした場合、<11-20>方向の側壁は平坦化されるが、<10-10>方向の側壁においてはエッチングが発生する。リアクター温度を1160℃にした場合、1分間で大幅なマストランスポートが起こり、膜は元々の側壁の位置より凡そ1mm程広がり、裾野をひいた状態となる。この際、横方向への成長レートはたいへん大きく60mm/hに達するが、結晶の配向による依存性は見られない。
特開2003-165799号公報 Japanese Journal of Applied Physics, Vol.40 (2001) pp.565-566
第1の従来例(文献1)の手法を用いて作製した窒化物半導体基板、例えば窒化ガリウム(GaN)基板を必要とする膜厚まで薄くするためには、機械加工に加えて研磨工程が必要となる。その際、研磨工程において研磨傷がなく原子レベルで平坦な表面を作製するのは、技術的にも困難でありコストがかかる。一般的な研磨方法としては、図2に挙げたような方法が挙げられる。この方法では、半導体基板200を研磨パッド202に貼り付け、回転軸203を中心として基板全面を回転させる。回転軸208を中心として回転している研磨定盤207上にある研磨布206へ研磨液205を流しながら、半導体基板200を研磨布206表面に押し付け、研磨を行う。半導体基板200及び研磨布206両方が回転し、研磨時に発生する研磨傷は201のように無作為に入ったものとなっている。
こうした結晶面方位がばらついた研磨傷を持つ基板に対して、従来例2(文献2)に挙げたような熱処理(アニール処理)を施すことで表面原子のマストランスポートを発生させ、表面を平坦化する試みも行われている。しかしながら、こうした処理を施したとしても、マストランスポートが起こりやすい面方位と起こりにくい面方位が混在しているため、表面平坦性の面内ばらつきが発生している。さらに、こうした基板上に窒化物半導体を再成長した場合においても、結晶面方位の異なる研磨傷により成長速度にばらつきが発生するため、平坦な表面が得られないという課題が発生している。
前記従来の課題を解決するために、本発明は窒化物半導体基板上において表面を研磨処理により平坦化する工程と、前記基板をエッチング処理することにより研磨処理時に発生したダメージ層を除去する工程と、炉内で昇温することにより研磨傷による凹凸を鈍らす工程と、結晶成長を行うことにより表面を平坦化する工程とを用いる。各工程を図1に示した。研磨による平坦化の工程では研磨方向を一方向に統一して行うことにより、表面において一方向に揃った研磨傷102を形成した半導体基板100を作製する。この半導体基板に対してウェットエッチングもしくは出力を抑えたドライエッチングを施すことにより、エッチングレートの差を利用して研磨時にダメージが入った部分101を選択的に除去する。こうした工程に加え、平坦な表面を得るため基板を炉内にて熱処理(アニール処理)し、引き続いて結晶成長を行う。本発明では、熱処理により基板表面の凹凸は鈍り、熱処理に引き続いて基板上に成膜を行うことで、原子レベルで平坦な表面を低コストにて得ることができる。
窒化物半導体基板上において表面を一方向に研磨することにより平坦化する工程と、前記基板をエッチング処理することにより研磨処理時に発生したダメージ層を除去する工程と、炉内で昇温することにより研磨傷による凹凸を鈍らす工程と、結晶成長を行うことにより表面を平坦化する工程とを用いることにより、研磨工程で発生するダメージを除去しつつ、研磨傷を容易に埋めることが可能となり、原子レベルで平坦な表面を低コストにて得ることができる。
以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
前記従来の課題を解決するため、まず第1段階では基板全面に対して均一に研削もしくは研磨処理を行い、目的とする厚み近傍まで薄くする。本実施の形態では窒化物半導体基板の一例として、窒化ガリウム基板(GaN)を用いる。この段階において、研磨傷の方向はランダムで不揃いとなっている。その後、仕上げ段階では研磨方向を一方向に統一し、図3のように方向の揃った研磨傷301を作製する(以後、一方向研磨と呼ぶ)。
窒化物半導体の場合、研磨剤としては、サファイア、アルミナ、炭化珪素、ジルコニア、セラミック、ダイヤモンド等の利用が挙げられる。
図2に挙げた従来の研磨方法では、こうした一方向研磨傷を作製できない。そこで、図4に挙げたような一方向研磨用研磨板402を用いる。これらの半導体基板400及び基板固定用ステージ401を固定し、研磨板402を一方向にのみ可動としておくことで、一方向に揃った研磨傷を作製することができる。
この一方向研磨傷を作製する方向は、<11-20>、<10-10>、<1-100>等が考えられるが、図4に示すように<11-20>方向であることが最も望ましい。この理由は、第二の従来例(非特許文献1参照)に示されているように、基板に対して熱処理(アニール)を行う場合(第3段階参照)、条件によって窒化物半導体の<11-20>方向の側壁は平坦化されやすからである。
また、研磨傷のサイズ・深さは出来る限り統一しておく必要がある。この研磨傷の幅及び深さは100nm以下であることが望ましい。幅及び深さが大きい溝になると熱処理(アニール)を行う工程(第3段階参照)でマストランスポートを起こす際、溝が埋まる過程において溝内部にボイドが発生してしまう恐れがある。また、この研磨傷の幅・深さが大きくなるにつれて、半導体基板400の表面を平坦化する際に要する時間は一気に増加し、平坦化も困難となる。
研磨終了後の表面の段差は基板材料によって異なるが約15nm程度となる。半導体結晶の単位格子が0.5nm〜1nm程度であることを考慮すれば、この段差は依然大きい。なお、半導体基板400の材料によって一方向研磨用研磨板402で研磨速度が遅い場合、まず図2の従来方法で目的とする厚み直前まで研磨を行った後、一方向研磨用研磨板402を用いればよい。
また、半導体基板400の材料によっては研磨板402を金型として用い、ある一定の圧力で押し付けることで同様な一方向の研磨傷を作製することができる。この時の圧力としては基板への影響を考慮すれば0.01Kgf/cm2以上1Kgf/cm2以下で行うことが望ましい。これにより、可能な限りランダムな研磨傷を一方向に揃ったストライプ溝へと変化させる。
第2段階では窒化物半導体基板400に対してウェットエッチングを施す。研磨直後は、図1のように少なからず研磨作業によるダメージ層101が残るため、エッチングレートの差を利用してダメージ層101を選択的に除去する。窒化物半導体は化学的に非常に安定な物質であり、他の半導体においてエッチング液として通常使用される塩酸、硫酸、フッ化水素(HF)等の酸又はこれらの混合液には溶解しない。よって、窒化物半導体に関するウェットエッチング法としては、水酸化ナトリウム(NaOH)溶液もしくは水酸化カリウム(KOH)溶液を用いる方法と、加熱したリン酸もしくはピロリン酸を用いる方法とが存在する。後者の場合、リン酸に対して硫酸を加えても良い。前述の各方法に加え、エッチング速度を向上させるために、光照射を併用しても良い。前記エッチング法のいずれか、もしくは前記エッチング法の組み合わせを用いることで、エッチングによるダメージ層101の除去後の溝部103を得ることができる。
尚、今回はダメージ層の除去にウェットエッチングを用いたが、出力を抑えたドライエッチングを用いても良い。例えば100W以下の低パワーで塩素プラズマを用いたドライエッチングを行うことにより、同様のダメージ層を除去する効果が得られる。ダメージを低減することにより、ダメージに起因する歪から生じる基板の反りも小さくすることができる。
第3段階として平坦な表面を得るため熱処理(アニール処理)を行う。アニール炉として有機金属気相成長法(MOVPE)装置を用いる。これは、熱処理に引き続いて第4段階で結晶成長を行うためである。装置のリアクター内を100torrの減圧状態とし、アンモニアガス及び水素ガスをフローさせた状態でサンプルを1分間高温にさらしてアニールを施す。
本実施の形態において成長圧力は減圧で行うが、大気圧、大気圧(1atm)以上の加圧のいずれでも良い。原料を基板に供給するためのキャリアガスは少なくとも窒素(N2)または水素(H2)等の不活性ガスを含むガスで供給される。
まず、窒化ガリウム基板をサセプター上に設置し十分にN2で置換する。N2置換が終了した後、N2雰囲気中、10℃/10秒の昇温レートで1000℃まで昇温した後、キャリアガスをH2に切り替え、同時にアンモニア(NH3)を供給し、10分間基板表面の熱処理(クリーニング)を行う。これにより、表面原子のマストランスポートが発生して熱処理後の溝104を得ることができる。
基板100の段差及び表面凹凸は鈍り、平坦性が向上する。また、マストランスポートを起こした部分においては、貫通転位の方向が曲げられる効果により表面での転位が減少する。マストランスポートを含む一連の処理を行い、その上に結晶成長(第4段階参照)を行うことにより、新たな転位の発生を抑えた低転位基板作製が可能となる。
第4段階として熱処理に引き続いて基板上に成膜を行うことで、原子レベルで平坦な表面を得ることが出来る。引き続き、結晶成長に関してはMOVPE法を用いる。前述した通り、成長圧力は減圧から、大気圧、大気圧(1atm)以上の加圧のいずれでも良く、原料を基板に供給するためのキャリアガスは少なくとも窒素(N2)または水素(H2)等の不活性ガスを含むガスで供給される。
第3段階において基板表面の熱処理(クリーニング)終了後、トリメチルガリウム(TMG)を供給し、1μm厚の窒化物半導体層を成長する。成長過程において研磨傷のあった部分が埋まり、埋没した溝部105を得ることが出来る。引き続き、その上に窒化物半導体結晶106が成長する。この結果、結晶表面の段差は凡そ1nmとなった。本構成によって、原子レベルで平坦な表面を低コストにて得ることができる。
本実施の形態において窒化物半導体の成長方法はMOVPE法を用いたが、MOVPE法に限定するものではなく、ハイドライド気相成長法(HVPE法)や分子線エピタキシー法(MBE法)など、化合物半導体結晶を成長させるためにこれまで提案されている全ての方法に適用できる。本実施の形態ではGaの原料としてTMG、Nの原料としてNH3を用いたが、上記条件の原理を生かす結晶成長であればこれらに限るものではなく、Gaの原料としてトリエチルガリウム(TEG)や塩化ガリウム(GaClやCaCl3)、Nの原料としてヒドラジン(N24)やモノメチルヒドラジン(MMH)ジメチルヒドラジン(DMH)を用いても良い。
(実施の形態2)
実施の形態1では図4に挙げた一方向研磨用研磨板402を用いて、一方向に揃った研磨傷を作製した。
実施の形態2では、第1段階として、全面に対して均一に研削もしくは研磨処理を行い、目的とする厚み近傍まで薄くする。研磨工程だけであれば前述の通り、研磨傷の方向はランダムとなるため、第2段階では、図5に挙げたように一方向に揃った溝503(以降、ストライプ溝と呼ぶ)を作製する。そのために、まずは基板上においてストライプ溝を作製しない部分をレジストマスクもしくはメタルマスクで覆い、幅数nm開口部をストライプ状に形成したパターンマスク501を窒化物半導体基板500上に作製する。実施の形態1で前述の通り、このストライプ方向は<11-20>方向が望ましい。
こうした超微細なストライプ溝加工を行う上ではマスキングによりパターン寸法が規制されるため、マスキング方法の選択は慎重に行う必要がある。マスキングについては要求される精度、コストおよび操作性を考慮したうえで、フォトレジスト・メタルマスクより選択する。最も高精度な加工に対応できるのはフォトレジストマスクである。レジストはドライフィルムを利用することが多く、解像度はフィルムの厚みによって異なる。
半導体基板500にマスキング材となるドライフィルムをラミネートし、フォトマスクを介して紫外線を照射、弱アルカリ液にて現像、乾燥を行えば所定のパターンが基板上に形成される。ここで用いたフィルムの代わりに、スピンコート法によりレジストを塗布しても構わない。メタルマスクとしては、エッチング加工されたステンレスの薄板やニッケルの電鋳品が用いられる。メタルマスクは加工に対する耐久性が高い反面、加工によりひずむ問題もあり用途は限定される。
窒化物半導体は非常に硬く、化学的に安定であり、硬い表面を高精度にストライプ加工するには、広く用いられているプラズマエッチングや反応性イオンエッチングでは不十分な点が多い。そこで、第3段階では加工方向502、すなわち基板500の法線方向の向きにエネルギービーム加工を行う。エネルギービームの種類としては、電子ビーム、イオンビーム、レーザビーム等が挙げられる。レーザビームの場合、1J/cm2のエネルギーで、約50nm深さの溝を掘ることが可能である。
こうした加工により、可能な限りランダムな研磨傷を一方向のストライプ溝503へと変化させることができる。ストライプ溝503のサイズ・深さは出来る限り統一しておく必要がある。
また、このストライプ溝503の幅及び深さは1nm以上、100nm以下であることが望ましい。幅及び深さが大きいストライプ溝503になると熱処理(アニール)を行う工程(第5段階参照)でマストランスポートを起こす際、ストライプ溝503が埋まる過程においてストライプ溝内部にボイドが発生してしまう恐れがある。
また、このストライプ溝503の幅・深さが大きくなるにつれて、半導体基板500の表面を平坦化する際に要する時間は一気に増加し、平坦化も困難となるため注意が必要である。加工後はパターンマスク501を剥離し、洗浄してプロセスは完了する。しかしながら、エネルギービーム加工で半導体基板を削れば削るほど表面は荒れてきてしまい、作製されたストライプ溝503の周囲に少なからず加工時に発生したダメージ層504が残る。
そこで第4段階では、半導体基板500に対してウェットエッチングを施すことにより、エッチングレートの差を利用して加工時に入ったダメージ層504を選択的に除去する。実施の形態1で用いたエッチング法と同様の手法を用いることで、図5に挙げたエッチングによるダメージ層除去後の溝部505を得ることができる。尚、今回はダメージ層504の除去にウェットエッチングを用いたが、出力を抑えたドライエッチングを用いても良い。例えば100W以下の低パワーで塩素プラズマを用いたドライエッチングを行うことにより、同様のダメージ層504を除去する効果が得られる。
第5段階では、平坦な表面を得るため熱処理(アニール処理)を行った。実施の形態1の第3段階と同様にアニール炉としてMOVPE装置を用い、N2雰囲気中、10℃/10秒の昇温レートで1000℃まで昇温した後、キャリアガスをH2に切り替え、同時にアンモニア(NH3)を供給し、10分間基板表面の熱処理(クリーニング)を行う。これにより、表面原子のマストランスポートが発生して熱処理後の溝506を得ることができる。基板の段差及び表面凹凸は鈍り、平坦性が向上する。
なお、前記エネルギービームによるダメージ層504は熱処理(アニール処理)工程において、表面原子のマストランスポートを促進させる効果もある。よって、エッチング工程(第4段階)を省略し、エネルギービームによるダメージ層504を故意に作製した後、熱処理(アニール処理)を行っても良い。この場合、表面の平坦化を短時間で行うことができる反面、ダメージに起因する歪から生じる半導体基板500の反りに注意する必要がある。
第6段階として熱処理に引き続いて半導体基板500の上に成膜を行うことで、原子レベルで平坦な表面を得ることが出来る。引き続き、結晶成長に関してはMOVPE法を用いる。内容は実施の形態1と同様のため、省略する。
(実施の形態2の応用)
実施の形態1では図4に挙げた一方向研磨用研磨板402を用いて、一方向に揃った研磨傷を作製した。実施の形態2の応用では、同様に、第1段階として、全面に対して均一に研削もしくは研磨処理を行い、目的とする厚み近傍まで薄くする。研磨工程だけであれば前述の通り、研磨傷の方向はランダムとなるため、第2段階では、図5に挙げたように一方向に揃ったストライプ溝503を作製する。
そのために、まずは半導体基板500の上においてストライプ溝を作製しない部分をレジストマスクもしくはメタルマスクで覆い、幅数nm開口部をストライプ状に形成したパターンマスク501を窒化物半導体基板500上に作製する。実施の形態1で前述の通り、このストライプ方向は<11-20>方向が望ましい。
実施の形態2と同様で、前述の通り超微細なストライプ溝503の加工を行う上ではマスキングによりパターン寸法が規制されるため、マスキング方法の選択は慎重に行う必要がある。ブラスト加工は物理的な除去加工であり、マスク材の耐久性が要求される。マスキングは寸法を規制するという重要な役割を持っているため、耐久性を考慮し適切な寸法にて設計しなければならない。
第3段階では、ブラスト工法により表面加工を行い、一定方向に揃ったストライプ溝503を形成する。ブラスト加工に代表される噴射加工技術は圧縮空気等のキャリヤガスにより加速された微細砥粒をノズルから噴出させ、半導体基板500に高速かつ高密度に衝突させることにより加工を行う。加工条件としては、圧力0.03〜0.4 Mpa程度、エアー量0.9〜3 m3/min.程度が望ましい。ブラスト加工は加工ストレスが非常に小さいため、こうした半導体基板加工に有効な手法である。微粉噴射材の使用、噴射材の定量供給技術およびフォトリソグラフィによるマスキング技術等、従来のブラスト加工に精度の概念を導入することにより微細加工技術として用いることができる。窒化物半導体材料の砥粒には高硬度であるアルミナ、炭化珪素、ジルコニア、セラミック、ダイヤモンド等の微粉を用いる。
こうしたブラスト加工により、可能な限りランダムな研磨傷を一方向のストライプ溝503へと変化させる。ストライプ溝503のサイズ・深さは出来る限り統一しておく必要がある。また、このストライプ溝503の幅及び深さは1nm以上、100nm以下であることが望ましい。幅及び深さが大きいストライプ溝503になると熱処理(アニール)を行う工程でマストランスポートを起こす際、溝が埋まる過程において溝内部にボイドが発生してしまう恐れがある。また、このストライプ溝503の幅・深さが大きくなるにつれて、表面を平坦化する際に要する時間は一気に増加し、平坦化も困難となるため注意が必要である。加工後はマスク501を剥離し、洗浄してプロセスは完了する。しかしながら、ブラスト加工で半導体基板500を削れば削るほど表面は荒れてきてしまい、作製されたストライプ溝503の周囲に少なからず加工時に発生したダメージ層504が残る。
第4段階〜第6段階の内容は実施の形態2と同様のため、省略する。
今回、ストライプ溝の加工に際して、実施の形態2ではエネルギービーム加工、実施の形態3ではブラスト加工の例を挙げたが、同等の精度で加工が可能であればその他の加工技術(エッチング加工・放電加工等の化学的・熱的な加工技術、金型を用いた形状転写・超音波加工等の機械加工など)を用いて行なっても良い。
本発明は、半導体素子形成に用いる窒化物半導体基板及びその製造方法に関し、、当該窒化物半導体基板上に結晶をエピタキシャル成長し、構造を作り込むことにより、HEMT(High Electron Mobility transistor)・HBT(Hetero bipolar transistor)といった高周波電子デバイスやLD(Laser diode)・LED(Light Emitting diode)といった光デバイスとして利用される。
本発明の実施の形態1における基板処理工程に関する説明図 従来、一般的に用いられている半導体基板の研磨方法を示した図 本発明の実施の形態1における基板研磨処理後の表面状態を示した図 本発明の実施の形態1における基板の研磨処理方法を示した図 本発明の実施の形態2における基板処理工程に関する説明図
符号の説明
100 窒化物半導体基板
101 研磨作業によるダメージ層
102 研磨傷
103 エッチングによるダメージ層除去後の溝部
104 熱処理後における溝部
105 成長過程において埋没した溝部
106 窒化物半導体層
200 窒化物半導体基板
201 方向がランダムな研磨傷
202 研磨パッド
203 研磨パッド回転軸
204 研磨液誘導管
205 研磨液
206 研磨布
207 研磨定盤
208 定盤回転軸
300 窒化物半導体基板
301 一方向に揃った研磨傷
400 窒化物半導体基板
401 窒化物半導体基板固定用ステージ
402 一方向研磨用研磨板
500 窒化物半導体基板
501 パターンマスク
502 加工方向
503 一方向に作製された溝
504 溝パターン加工時に発生したダメージ層
505 エッチングによるダメージ層除去後の溝部
506 熱処理後における溝部
507 成長過程において埋没した溝部
508 窒化物半導体層

Claims (9)

  1. 基板表面を研磨処理により平坦化する工程と、前記基板をエッチング処理することにより研磨処理時に発生したダメージ層を除去する工程と、炉内で昇温することにより研磨傷による凹凸を鈍らす工程と、結晶成長を行うことにより表面を平坦化する工程を用いることを特徴とする窒化物半導体基板及びその製造方法。
  2. 請求項1に記載の研磨処理方向を一方向に揃えて行い、表面において一方向に揃った研磨傷を形成することを特徴とする窒化物半導体基板及びその製造方法。
  3. 請求項1に記載の研磨処理時において、形成した研磨傷の深さが1nm以上、100nm以下であることを特徴とする窒化物半導体基板及びその製造方法。
  4. 請求項1に記載のエッチング処理工程を、ウェットエッチングもしくはドライエッチングにより行うことを特徴とする窒化物半導体基板及びその製造方法
  5. 基板表面を研磨処理により平坦化する工程と、前記基板に対して溝を加工する工程と、前記基板をエッチング処理することにより研磨処理及び溝を加工する際に発生したダメージ層を除去する工程と、炉内で昇温することにより研磨傷・溝の凹凸を鈍らす工程と、結晶成長を行うことにより表面を平坦化する工程を用いることを特徴とする窒化物半導体基板及びその製造方法。
  6. 請求項5に記載の溝を加工する工程において、溝の方向を一方向に揃えて形成することを特徴とする窒化物半導体基板及びその製造方法。
  7. 請求項5に記載の溝を加工する工程において、形成した溝の深さが1nm以上、100nm以下であることを特徴とする窒化物半導体基板及びその製造方法。
  8. 請求項5に記載のエッチング処理工程を、ウェットエッチングもしくはドライエッチングにより行うことを特徴とする窒化物半導体基板及びその製造方法
  9. 請求項5に記載の溝を加工する手法として、エネルギービーム加工、ブラスト加工、エッチング加工、放電加工等の化学的・熱的な加工技術、金型を用いた形状転写・超音波加工等の機械加工を用いることを特徴とする窒化物半導体基板及びその製造方法。

JP2003372477A 2003-10-31 2003-10-31 窒化物半導体基板及びその製造方法 Pending JP2005136311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003372477A JP2005136311A (ja) 2003-10-31 2003-10-31 窒化物半導体基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003372477A JP2005136311A (ja) 2003-10-31 2003-10-31 窒化物半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005136311A true JP2005136311A (ja) 2005-05-26
JP2005136311A5 JP2005136311A5 (ja) 2006-11-30

Family

ID=34648850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003372477A Pending JP2005136311A (ja) 2003-10-31 2003-10-31 窒化物半導体基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005136311A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019099A (ja) * 2005-07-05 2007-01-25 Sumitomo Electric Ind Ltd 発光装置およびその製造方法
JP2008244356A (ja) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The 半導体ウェハのチップ化処理方法
WO2009107567A1 (ja) * 2008-02-27 2009-09-03 住友電気工業株式会社 窒化物半導体ウエハーの加工方法と窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
JP2009231833A (ja) * 2008-02-27 2009-10-08 Sumitomo Electric Ind Ltd 窒化物半導体ウエハ−
JP2010034314A (ja) * 2008-07-29 2010-02-12 Sumitomo Electric Ind Ltd マクロステップを有する基板生産物を作製する方法、エピタキシャルウエハを作製する方法、及び窒化物系半導体発光素子を作製する方法
US7824929B2 (en) 2007-10-22 2010-11-02 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor
CN101419912B (zh) * 2007-10-22 2011-04-06 丰田合成株式会社 制造第ⅲ族氮化物基化合物半导体的方法
KR101292619B1 (ko) 2011-09-07 2013-08-02 한솔테크닉스(주) 기판 제조방법
WO2014156914A1 (ja) * 2013-03-29 2014-10-02 日本碍子株式会社 Iii族窒化物基板の処理方法およびエピタキシャル基板の製造方法
US10100434B2 (en) 2014-04-14 2018-10-16 Sumitomo Chemical Company, Limited Nitride semiconductor single crystal substrate manufacturing method

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019099A (ja) * 2005-07-05 2007-01-25 Sumitomo Electric Ind Ltd 発光装置およびその製造方法
JP2008244356A (ja) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The 半導体ウェハのチップ化処理方法
US7824929B2 (en) 2007-10-22 2010-11-02 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor
CN101419912B (zh) * 2007-10-22 2011-04-06 丰田合成株式会社 制造第ⅲ族氮化物基化合物半导体的方法
US8101523B2 (en) 2008-02-27 2012-01-24 Sumitomo Electric Industries, Ltd. Method of processing of nitride semiconductor wafer, nitride semiconductor wafer, method of producing nitride semiconductor device and nitride semiconductor device
JP2010010705A (ja) * 2008-02-27 2010-01-14 Sumitomo Electric Ind Ltd 窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
JP2009231833A (ja) * 2008-02-27 2009-10-08 Sumitomo Electric Ind Ltd 窒化物半導体ウエハ−
US7872331B2 (en) 2008-02-27 2011-01-18 Sumitomo Electric Industries, Ltd. Nitride semiconductor wafer
JP2009231814A (ja) * 2008-02-27 2009-10-08 Sumitomo Electric Ind Ltd 窒化物半導体ウエハ−加工方法
WO2009107567A1 (ja) * 2008-02-27 2009-09-03 住友電気工業株式会社 窒化物半導体ウエハーの加工方法と窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
US8183669B2 (en) 2008-02-27 2012-05-22 Sumitomo Electric Industries, Ltd. Nitride semiconductor wafer having a chamfered edge
CN101884094B (zh) * 2008-02-27 2013-02-13 住友电气工业株式会社 氮化物半导体晶片的加工方法和氮化物半导体晶片
JP2010034314A (ja) * 2008-07-29 2010-02-12 Sumitomo Electric Ind Ltd マクロステップを有する基板生産物を作製する方法、エピタキシャルウエハを作製する方法、及び窒化物系半導体発光素子を作製する方法
KR101292619B1 (ko) 2011-09-07 2013-08-02 한솔테크닉스(주) 기판 제조방법
WO2014156914A1 (ja) * 2013-03-29 2014-10-02 日本碍子株式会社 Iii族窒化物基板の処理方法およびエピタキシャル基板の製造方法
CN104246987A (zh) * 2013-03-29 2014-12-24 日本碍子株式会社 Iii族氮化物基板的处理方法及外延基板的制造方法
EP2821532A4 (en) * 2013-03-29 2015-10-07 Ngk Insulators Ltd PROCESS FOR TREATING GROUP III NITRIDE SUBSTRATE AND METHOD FOR MANUFACTURING EPITAXIAL SUBSTRATE
US9196480B2 (en) 2013-03-29 2015-11-24 Ngk Insulators, Ltd. Method for treating group III nitride substrate and method for manufacturing epitaxial substrate
KR20150140202A (ko) * 2013-03-29 2015-12-15 엔지케이 인슐레이터 엘티디 Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법
JP6019129B2 (ja) * 2013-03-29 2016-11-02 日本碍子株式会社 Iii族窒化物基板の処理方法およびエピタキシャル基板の製造方法
KR102100841B1 (ko) 2013-03-29 2020-04-14 엔지케이 인슐레이터 엘티디 Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법
US10100434B2 (en) 2014-04-14 2018-10-16 Sumitomo Chemical Company, Limited Nitride semiconductor single crystal substrate manufacturing method

Similar Documents

Publication Publication Date Title
JP4232605B2 (ja) 窒化物半導体基板の製造方法と窒化物半導体基板
JP5394322B2 (ja) 単結晶iii−v族窒化物材料とその製造方法、物品およびウエハ
EP2267189B1 (en) High surface quality gan wafer and method of fabricating same
US9127376B2 (en) Method for manufacturing nitride semiconductor self-supporting substrate and nitride semiconductor self-supporting substrate
JP5218047B2 (ja) 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ
US20060267024A1 (en) Semiconductor layer structure and process for producing a semiconductor layer structure
US7998272B2 (en) Method of fabricating multi-freestanding GaN wafer
US20080176400A1 (en) III-V Compound Semiconductor Substrate Manufacturing Method
JP2008227534A (ja) SiC基板
JP4148105B2 (ja) SiC基板の製造方法
JP2001322899A (ja) 窒化ガリウム系化合物半導体基板及びその製造方法
JP2005136311A (ja) 窒化物半導体基板及びその製造方法
JP2009212284A (ja) 窒化ガリウム基板
JP2003277194A (ja) 単結晶サファイア基板およびその製造方法
US6902989B2 (en) Method for manufacturing gallium nitride (GaN) based single crystalline substrate that include separating from a growth substrate
Asici et al. CdZnTe Substrate Surface Preparation Technology at ASELSAN, Inc. for Molecular Beam Epitaxy Growth of High Quality HgCdTe Epilayers
JP2018078260A (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP2006278523A (ja) ウェハ及びその製造方法、並びに半導体基板及びその製造方法
JP2007214368A (ja) Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法
JP3581145B6 (ja) 窒化物半導体基板の加工方法
Hayashi et al. Processing issues for wafer bonded III-V on insulator structures
JP2012121771A (ja) 窒化ガリウム基板
JP2004363182A (ja) 貼り合わせ誘電体分離ウェーハおよびその製造方法
Aida et al. Effect of internally focused laser processing of sapphire substrate on bowing management for III-nitride epitaxy
Farah et al. Rapid thinning and wafering of wide bandgap substrates

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

RD01 Notification of change of attorney

Effective date: 20061114

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317