JP2007214368A - Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法 - Google Patents

Abstract

【課題】急激な温度変化が与えられても、ウェハ面内にスリップが発生し難いＭＯＶＰＥ用化合物半導体ウェハ、その製造方法及びＭＯＶＰＥ用化合物半導体エピタキシャルウェハの製造方法を提供する。
【解決手段】ＭＯＶＰＥ法によりＡｌＧａＡｓやＩｎＧａＡｓ等のエピタキシャル層を成長させるＭＯＶＰＥ用化合物半導体ウェハにおいて、エピタキシャル層を成長させる表面を上側に向けた時に中央部が低く、かつ周辺部が高く同心円状に反っているウェハを用いてエピタキシャル成長させる。
【選択図】図１

Description

本発明は、化合物半導体ウェハ、その製造方法及びＭＯＶＰＥ用化合物半導体エピタキシャルウェハの製造方法に係り、特に、ＭＯＶＰＥ（有機金属気相エピタキシャル）法によりウェハ表面にエピタキシャル層を成長させるＭＯＶＰＥ用化合物半導体ウェハ、その製造方法及びＭＯＶＰＥ用化合物半導体エピタキシャルウェハの製造方法に関するものである。

ＧａＡｓ等の化合物半導体は、電子の移動度が高いこと、発光特性があること等の優れた特性を有するため、電子デバイスや受発光デバイス等に広く使用されている。これらデバイスは、化合物半導体ウェハの表面に、ＡｌＧａＡｓやＩｎＧａＡｓ等の化合物半導体薄膜をＭＯＶＰＥ（有機金属気相エピタキシャル）法やＭＢＥ（分子線エピタキシャル）法等によりエピタキシャル成長させ、もしくは化合物半導体ウェハ表面にイオン打ち込みによる電気的活性層の形成を行った後、フォトリソグラフィーおよびエッチング等の技術を駆使して作製される。

ここで、エピタキシャル成長させるＡｌＧａＡｓやＩｎＧａＡｓ等の化合物半導体薄膜は、その下地ウェハであるＧａＡｓ等と組成が異なるため、格子定数や熱膨張係数が異なる。

そのためエピタキシャルウェハは高い歪みを有し、エピタキシャルウェハ全体を反らせたりする。

また、上記のような製造プロセス中において、化合物半導体ウェハは、何度か高温に晒される。例えば、ＭＯＶＰＥ法によるエピタキシャル成長では、ウェハを約８００℃まで昇温させ、エピタキシャル成長し、降温する工程であり、イオン打ち込み後に行われるウェハアニール処理は、一般的に、ウェハを加熱炉に収容して、昇温し、一定時間加熱後、降温させるため、ウェハ自体が高温に晒されることになる。

特開２００２−２５９２３号公報 特開平０６−１８８２３５号公報 特開平０８−１６７５８４号公報 特開２００５−１１６７８５号公報 特開２００５−３２８０３号公報

格子定数が異なるエピタキシャル層を形成した化合物半導体ウェハは少なからず反りを有しており、エピタキシャル成長後に降温させる際、もしくはエピタキシャル成長後のウェハアニール処理中の昇降温時に、反り、つまり格子歪みを開放するべく、図８に示すように、ウェハ３上に、ウェハ３外周縁部から結晶方向に向かう直線状のすじ、つまりスリップ４が発生する。

ウェハに急激な温度変化を与えると、上記内部の歪みを開放するために結晶が一部移動し、それが結晶面の高さにずれを生じさせて、ウェハ表面に段差が生じる。これがスリップであり、結晶の開放端であるウェハ外周縁部から発生し、その段差は結晶方向に伝搬され、外周縁から中心に向かう直線状のすじとなって現れる。

ウェハの中央付近にはデバイス形成領域が位置しているため、スリップがデバイス領域に伝搬されると、デバイスに、断線等の不良が生じるといった問題があった。

スリップの発生を抑制するには、エピタキシャル成長後の降温速度やウェハアニール処理時の昇温速度および降温速度を小さくすること等が効果的であるが、デバイスの特性を制御したり、安定させる上では昇温速度および降温速度が大きい方が有利である場合が多いため、昇温速度および降温速度を小さくすることは難しい。

本発明はかかる点に立って為されたものであって、その目的とするところは前記した従来技術の欠点を解消し、急激な温度変化が与えられても、ウェハ面内にスリップが発生し難いＭＯＶＰＥ用化合物半導体ウェハ、その製造方法及びＭＯＶＰＥ用化合物半導体エピタキシャルウェハの製造方法を提供することにある。

上記目的を達成するために請求項１の発明は、ＭＯＶＰＥ法によりエピタキシャル層を成長させるＭＯＶＰＥ用化合物半導体ウェハにおいて、エピタキシャル層を成長させる表面を上側に向けた時に中央部が低く、かつ周辺部が高く同心円状に反っていることを特徴とするＭＯＶＰＥ用化合物半導体ウェハである。

請求項２の発明は、反りの度合いを示すウェハ面内最大反り量が５μｍ≦最大反り量≦２０μｍである請求項１に記載のＭＯＶＰＥ用化合物半導体ウェハである。

請求項３の発明は、上記ウェハは、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓあるいはＧａＰより構成される請求項１又は２に記載のＭＯＶＰＥ用化合物半導体ウェハである。

請求項４の発明は、ウェハは、直径１００ｍｍ以上で、厚さが６００〜７５０μｍである請求項１〜３いずれかに記載のＭＯＶＰＥ用化合物半導体ウェハである。

請求項５の発明は、研磨布を貼り付けた下定盤に、ウェハ外径より僅かに大きい内径のホールを有するウェハキャリアをセットし、そのウェハキャリアのホールにウェハをセットした後、不織布製の研磨布を貼り付けた上定盤を降ろし圧力をかけ、上定盤、下定盤，ウェハキャリアをそれぞれ回転させてウェハの両面を研磨する際に、エピタキシャル層を成長させる側の研磨布の硬度を他方の研磨布の硬度より高い研磨布を用いて両面研磨するようにしたことを特徴とするＭＯＶＰＥ用化合物半導体ウェハの製造方法である。

請求項６の発明は、ＭＯＶＰＥ法によりエピタキシャル層を成長させる化合物半導体エピタキシャルウェハの製造方法において、エピタキシャル層を成長させる表面を上側に向けた時に中央部が低く、かつ周辺部が高く同心円状に反っているＭＯＶＰＥ用化合物半導体ウェハを用いてエピタキシャル成長させることを特徴とするＭＯＶＰＥ用化合物半導体エピタキシャルウェハの製造方法である。

本発明の化合物半導体ウェハを用いてエピタキシャル成長後ウェハアニール処理を実施しても、本発明のウェハはスリップが発生し難い。

以下、本発明の好適な一実施の形態を添付図面に基づいて詳述する。

始めにＧａＡｓ等（ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓあるいはＧａＰより構成される）のＭＯＶＰＥ用化合物半導体ウェハの一般的な作製手順を以下に説明する。

まず、成長した半導体結晶の外面を研削して円筒状のインゴットに加工し、スライサ、ワイヤソー等で所定の厚さに切り分け、次いでウェハ端面研削機（面取機）により、特にウェハサイズがφ１２５ｍｍ径以下の場合はオリエンテーションフラット（以下ＯＦ）とインデックスフラット（以下ＩＦ）を含む外周縁部、φ１５０ｍｍ径以上の場合はノッチを含む外周縁部を砥石等を用いて加工する。その後、ラップまたは平面研削で平坦性を高め、加工変質層の除去及び清浄化のためにエッチングを行う。

次に、ウェハ両面を高平坦性を有する鏡面にするために両面研磨を行う。この両面研磨では通常不織布タイプの研磨布を用いて研磨を行う。

その後、表面を鏡面仕上げ面にするために発泡ポリウレタンタイプの柔らかい研磨布を用いた片面研磨を行い、次いで洗浄を行い、最後にウェハを乾燥する。

本発明の場合、上記両面研磨時において、エピタキシャル層を成長させる表面を上側に向けた時に中央部を低く、かつ周辺部を高く同心円状に反らせるように（凹形状に）ウェハを研磨する。

通常、ウェハの両面研磨においては、図４、図５に示すように、不織布タイプの研磨布８を貼り付けた下定盤７に、ウェハ１外径より僅かに大きい内径のホールを有する樹脂製のウェハキャリア１０をセットし、そのウェハキャリア１０のホールにウェハ１をセットした後、不織布製の研磨布６を貼り付けた上定盤５を降ろし圧力をかけ、上定盤５、下定盤７，ウェハキャリア１０をそれぞれ図示の矢印のように回転させて、研磨液供給口９から研磨液を流しながら両面研磨する。ここで上下定盤５，７は互いに逆回転し、この上下定盤５，７に貼り付けた上下研磨布６，８にウェハ１の両面が面接触している。

ウェハキャリア１０は、サンギア１１とインターナルギア１２に噛み合い、この二つのギアの回転数の差により自公転を行い各ウェハ１が上下研磨布６，８と均等に接触作用することにより平坦に両面研磨する仕組みとなっている。

上記両面研磨方法の場合、ウェハのオモテ面とウラ面をほぼ均一に研磨するため、ウェハの反りを変化させることはできない。

そこで、下定盤７側の研磨布８と上定盤５側の研磨布６の硬度を変える、もしくは厚さを変えたものを用いて両面研磨することにより、ウェハ１のオモテ面とウラ面に掛かる圧力を変化させ、ウェハ１を凹形状に研磨することが可能になる。ここで、ウェハの反りを示す平坦度規格として、ウェハ面内最大反り量（以下Ｗａｒｐという）がある。

Ｗａｒｐの測定には、平坦度測定器（Ｔｒｏｐｅｌ社製、ＵｌｔｒａＳｏｒｔ）で測定した。この平坦度測定器は、自動搬送ロボットによりウェハを一枚ずつ測定ステージに運び、レーザー光でウェハ表面をスキャンして、その反射光から距離を測定して平坦度を測定する装置である。Ｗａｒｐとは、ウェハを吸着しないフリーな状態で、焦平面（フォーカルプレーン）を基準とし、その面から上下方向のズレＡ，Ｂの最大値の合計（｜Ａ｜＋｜Ｂ｜）で示すと定義される。

このＷａｒｐを、５μｍ≦Ｗａｒｐ≦２０μｍとなるように制御する必要がある。

その理由は、Ｗａｒｐ＜５μｍだと元々のウェハの反りが小さすぎて、ウェハをエピタキシャル成長すると、エピタキシャル成長させた表面を上側に向けた時に中央部が高く、かつ周辺部が低く同心円状に反る（Ｗａｒｐ≧１０μｍ）ためであり、この場合、エピタキシャル成長後の降温時やエピタキシャル成長後のウェハアニール処理中の昇降温時に、反り、つまり格子歪みを開放するべく、ウェハ上にスリップが発生してしまう。またＷａｒｐ＞２０μｍだと元々のウェハの反りが大きすぎて、エピタキシャル成長後の反りを修正しきれなくなる。

そのため、ウェハを５μｍ≦Ｗａｒｐ≦２０μｍの凹形状、好ましくは１０μｍ≦Ｗａｒｐ≦１５μｍの凹形状とすることで、エピタキシャル成長後のウェハのＷａｒｐをＷａｒｐ≦５μｍに抑えることが可能になり、エピタキシャル成長後の降温時やエピタキシャル成長後のウェハアニール処理中の昇降温時においても、スリップを発生させず、デバイス歩留を高歩留に維持することが可能になる。

これに対して、エピタキシャル層を成長させる表面を上側に向けた時に中央部が高く、かつ周辺部が低く同心円状に反っている（凸形状）ウェハの方がスリップ発生に有効であるというもの（例えば、特許文献１参照）がある。

しかし、ＧａＡｓ等の下地ウェハにＡｌＧａＡｓやＩｎＧａＡｓ等のエピタキシャル層を成長させると、その格子定数の違いや熱膨張係数の違いにより、必然的に凸形状に反ることがわかっているため、ＭＯＶＰＥ用化合物半導体ウェハとしては、特許文献１の凸形状ウェハを使用するより凹形状のウェハの方を使用する方がスリップ発生抑止において有効であるといえる。

この特許文献１と本発明の相違について説明すると、特許文献１は、ウェハサイズが３インチであり、かつウェハ厚さが比較的厚く、ＭＯＶＰＥ法でエピタキシャル成長後の急冷中にウェハ表面と裏面に大きな温度差がつき、これにより凹形状となるのに対して、本発明のウェハは、４インチ以上で厚さが６００〜７５０μｍ程度と薄く、また熱伝導率も低くないので、エピタキシャル成長後の急冷中にウェハ表面と裏面に大きな温度差が付くことはなく、むしろエピタキシャル層とウェハとの熱膨張差の違いによって反る現象の方が支配的となるため、エピタキシャル成長後に凹状でなく凸状に反りかえることが分かった。

そこで、本発明では、予め凹状のウェハにしておくようにしたものである。

本発明による化合物半導体ウェハの実施の形態をさらに図面により説明する。

図１は、本発明の凹形状の化合物半導体ウェハの断面を示したもので、図２は、本発明による反りが減少した化合物半導体エピタキシャルウェハを示す。

凹状のウェハを得る方法としては、ワイヤソースライスの方法を改良することで（例えばワイヤーソーの速度を変える）、研磨前のウェハの形状を凹形状に反らせることが可能である。この場合、凹形状を正確に制御することが難しいので、より簡単にかつ正確に制御するには、両面研磨の際の上下の研磨布の硬度を変えることで容易に凹形状を得ることができる。

すなわち、上部研磨布に、例えば厚さが約０．８ｍｍでアスカーＣ硬度が９０以上ある溝付きのもの、下部研磨布に厚さ約１．４ｍｍでアスカーＣ硬度が８０以下の溝なしのものを使用して両面研磨することで、中央部が低く、かつ周辺部が高く同心円状に反っている凹形状を得ることができる。

この上下の研磨布の硬度を変えることで、すなわち上下の研磨度を変えることで、ウェハを凹形状にすることができる。

次に実施例と比較例を説明する。

実施例１；
定盤径φ１１６１ｍｍの両面研磨装置を用い両面研磨を行った。

上定盤５にはアスカーＣ硬度９０以上の不織布製の硬質研磨布６を貼り、下定盤７にはアスカーＣ硬度８０以下の不織布製の軟質研磨布８を貼った。

まず下定盤７に、φ１５０ｍｍ（６”）ウェハ用ウェハキャリア１０を５枚セットし、２０枚のφ１５０ｍｍ径ＧａＡｓウェハ１をウェハオモテ面を上にし、ウェハキャリア１０にセットした。

次に上定盤５を降ろし、加圧し、下定盤７を２１ｒｐｍ、上定盤５を７ｒｐｍで回転させ両面研磨を行った。このとき研磨液９を７５０ｍｌ／ｍｉｎの流量で流し、加圧圧力は１２０ｇ／ｃｍ² とし、研磨時間を６０分とした。

その後、ウェハ１を片面鏡面研磨、洗浄、乾燥し、平坦度を測定したところ、図１に示すような、Ｗａｒｐ≒１１．５μｍの凹形状のウェハ１ａを得た。このウェハ１ａをＭＯＶＰＥ装置にて、ＡｌＧａＡｓ層、他数種類のエピタキシャル層２を計１μｍをエピタキシャル成長させた。

その後ウェハをウェハアニール炉内に配置し、水素ガス雰囲気で室温から８５０℃まで昇温速度６００℃／時間で昇温し、続いて８５０℃から室温まで降温速度６００℃／時間で降温した。ウェハアニール処理を実施したＧａＡｓウェハを目視にてスリップの発生有無を観察した。

この結果、図２に示すように、反りが減少したウェハ１ａとなり、また図３に示すようにスリップの発生は認められなかった（２０枚中０枚）。

なお、図３中ＯＦは、オリエンテーションフラットである。

比較例１：
比較例１として、実施例１と同じ条件で両面研磨を行った。

但し、上定盤５に貼り付ける上側研磨布６と下定盤７に貼り付ける下側研磨布８どちらにもアスカーＣ硬度８５の不織布製の研磨布を貼り付けたことを別とする。

その後、ウェハ２を片面鏡面研磨、洗浄、乾燥し、平坦度を測定したところ、図６に示すようにＷａｒｐ≒２．３μｍのほぼフラットな形状のウェハ１ｂを得た。

このウェハ１ｂをＭＯＶＰＥ装置にて、ＡｌＧａＡｓ層、他数種類のエピタキシャル層計１μｍをエピタキシャル成長させた。

その後、実施例１と同じ条件でウェハアニール処理を実施した。ウェハアニール処理後のＧａＡｓウェハを目視にてスリップの発生有無を観察した。

この結果、図７に示すように中央が上方に凸形状のウェハ１ｂとなり、また図６に示すようにスリップ４が多発していた（２０枚中８枚）。

実施例１と比較例１との結果の比較から、本発明の化合物半導体ウェハを用いてエピタキシャル成長後ウェハアニール処理を実施しても、本発明のウェハはスリップが発生し難いことがわかる。

本発明の実施例に係る化合物半導体ウェハの拡大断面図である。 本発明の実施例に係る図１の化合物半導体ウェハにエピタキシャル成長した化合物半導体エピタキシャルウェハの断面図である。 本発明の実施例に係るウェハのウェハアニール処理後のスリップの発生していないウェハの平面図である。 本発明の実施例に係る両面研磨装置の断面図である。 図４の両面研磨装置のＡ−Ａ線矢視図である。 比較例に係る化合物半導体ウェハの拡大断面図である。 比較例に係る図６の化合物半導体ウェハにエピタキシャル成長した化合物半導体エピタキシャルウェハの断面図である。 比較例に係るウェハのウェハアニール処理後のスリップの発生したウェハの平面図である。

符号の説明

１ａ 化合物半導体ウェハ
２ エピタキシャル層
３ ウェハアニール処理後のウェハ
５ 上定盤
６ 上側研磨布
７ 下定盤
８ 下側研磨布
１０ ウェハキャリア
１１ サンギア
１２ インターナルギア

Claims (6)

1. ＭＯＶＰＥ法によりエピタキシャル層を成長させるＭＯＶＰＥ用化合物半導体ウェハにおいて、エピタキシャル層を成長させる表面を上側に向けた時に中央部が低く、かつ周辺部が高く同心円状に反っていることを特徴とするＭＯＶＰＥ用化合物半導体ウェハ。
2. 反りの度合いを示すウェハ面内最大反り量が５μｍ≦最大反り量≦２０μｍである請求項１に記載のＭＯＶＰＥ用化合物半導体ウェハ。
3. 上記ウェハは、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓあるいはＧａＰより構成される請求項１又は２に記載のＭＯＶＰＥ用化合物半導体ウェハ。
4. ウェハは、直径１００ｍｍ以上で、厚さが６００〜７５０μｍである請求項１〜３いずれかに記載のＭＯＶＰＥ用化合物半導体ウェハ。
5. 研磨布を貼り付けた下定盤に、ウェハ外径より僅かに大きい内径のホールを有するウェハキャリアをセットし、そのウェハキャリアのホールにウェハをセットした後、不織布製の研磨布を貼り付けた上定盤を降ろし圧力をかけ、上定盤、下定盤，ウェハキャリアをそれぞれ回転させてウェハの両面を研磨する際に、エピタキシャル層を成長させる側の研磨布の硬度を他方の研磨布の硬度より高い研磨布を用いて両面研磨するようにしたことを特徴とするＭＯＶＰＥ用化合物半導体ウェハの製造方法。
6. ＭＯＶＰＥ法によりエピタキシャル層を成長させる化合物半導体エピタキシャルウェハの製造方法において、エピタキシャル層を成長させる表面を上側に向けた時に中央部が低く、かつ周辺部が高く同心円状に反っているＭＯＶＰＥ用化合物半導体ウェハを用いてエピタキシャル成長させることを特徴とするＭＯＶＰＥ用化合物半導体エピタキシャルウェハの製造方法。

Images