JPWO2017141704A1 - 両面研磨方法及び両面研磨装置 - Google Patents

両面研磨方法及び両面研磨装置 Download PDF

Info

Publication number
JPWO2017141704A1
JPWO2017141704A1 JP2018500026A JP2018500026A JPWO2017141704A1 JP WO2017141704 A1 JPWO2017141704 A1 JP WO2017141704A1 JP 2018500026 A JP2018500026 A JP 2018500026A JP 2018500026 A JP2018500026 A JP 2018500026A JP WO2017141704 A1 JPWO2017141704 A1 JP WO2017141704A1
Authority
JP
Japan
Prior art keywords
double
polishing
polishing pad
surface plate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018500026A
Other languages
English (en)
Other versions
JP6566112B2 (ja
Inventor
佑宜 田中
佑宜 田中
史郎 天海
史郎 天海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2017141704A1 publication Critical patent/JPWO2017141704A1/ja
Application granted granted Critical
Publication of JP6566112B2 publication Critical patent/JP6566112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/28Work carriers for double side lapping of plane surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02016Backside treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本発明は、キャリアに保持された半導体ウェーハを、研磨パッドがそれぞれ貼付された上定盤と下定盤とで挟み込み、半導体ウェーハの両面を研磨パッドに摺接させて、半導体ウェーハの両面を同時に研磨する両面研磨方法であって、上定盤に貼付された研磨パッドの厚みA(mm)と、下定盤に貼付された研磨パッドの厚みB(mm)とが、1.0≦A+B≦2.0、かつ、A/B>1.0の関係を満たすようにして研磨する両面研磨方法である。これにより、GBIRの値を要求値以下に抑制したまま、F−ZDD<0である半導体ウェーハを得ることが可能な両面研磨方法を提供する。

Description

本発明は、両面研磨方法及び両面研磨装置に関する。
近年、シリコンウェーハ等の半導体ウェーハのフラットネス要求において、半導体ウェーハの外周部の形状の評価指標であるF−ZDD(Front Z−Height Double Differentiation)への要求が高まっている。具体的には、F−ZDD<0、即ち、半導体ウェーハの外周部の形状をダレ形状とすることが要求されている。
半導体ウェーハの製造工程では、一般的に、半導体ウェーハの両面研磨が行われている。両面研磨においては、上下定盤にそれぞれ貼り付けた研磨パッドで半導体ウェーハを挟み込み、半導体ウェーハを摺動させて表面と裏面の両面を同時に研磨する(例えば、特許文献1参照)。従来、上下定盤に同種、同厚みの研磨パッドを貼って両面研磨を行っているが、この場合には、研磨パッドの厚みを大きくすることで、F−ZDDを0未満にすることができる。
特開2014−223704号公報
一方で、半導体ウェーハのフラットネスの評価指標の一つであるGBIR(Global BackSurface−Referenced Ideal Plane/Range)を、これまでと同様に小さく抑えることも望まれている。つまりは、GBIRを顧客の要求値以下とすることも望まれている。
しかしながら、上記のように、両面研磨において、F−ZDDを0未満にするために研磨パッドの厚みを大きくすると、半導体ウェーハが凸形状となってGBIRが大きくなり、GBIRが要求値を超えてしまう。つまり、GBIRとF−ZDDはトレードオフの関係にあり、共に要求を満たすことが困難であるという問題が有った。
本発明は前述のような問題に鑑みてなされたもので、GBIRの値を要求値以下に抑制したまま、F−ZDD<0である半導体ウェーハを得ることが可能な両面研磨方法及び両面研磨装置を提供することを目的とする。
上記目的を達成するために、本発明は、キャリアに保持された半導体ウェーハを、研磨パッドがそれぞれ貼付された上定盤と下定盤とで挟み込み、前記半導体ウェーハの両面を前記研磨パッドに摺接させて、前記半導体ウェーハの両面を同時に研磨する両面研磨方法であって、前記上定盤に貼付された前記研磨パッドの厚みA(mm)と、前記下定盤に貼付された前記研磨パッドの厚みB(mm)とが、1.0≦A+B≦2.0、かつ、A/B>1.0の関係を満たすようにして研磨することを特徴とする両面研磨方法を提供する。
本発明は上下定盤に貼る研磨パッドの厚みの合計値(A+B)を制御することで、両面研磨後の半導体ウェーハのGBIRを十分に小さく維持し、かつ、上下定盤の研磨パッドの厚みの比(A/B)を最適化することで、両面研磨後の半導体ウェーハのF−ZDDを任意の負の値に制御することができる。即ち、本発明であれば、両面研磨後の半導体ウェーハのGBIRを十分に小さく維持しつつ、F−ZDDを0未満の任意の適切な負の値に制御できる。
このとき、本発明の両面研磨方法では、さらに、前記上定盤に貼付された前記研磨パッドの厚みA(mm)と、前記下定盤に貼付された前記研磨パッドの厚みB(mm)とが、1.5≦A/B≦2.5の関係を満たすようにして研磨することが好ましい。
このように、1.5≦A/Bとすれば、両面研磨後の半導体ウェーハのF−ZDDをより確実に負の値に制御できる。また、A/B≦2.5とすれば、下定盤に貼付された研磨パッドの厚みをより十分に確保できるため、下定盤に貼付された研磨パッドの両面研磨中の断裂の発生を確実に防止できる。
またこのとき、前記上下定盤に貼付された研磨パッドとして、ショアA硬度が85以上95以下のものを用いることが好ましい。
上定盤と下定盤に貼付する研磨パッドのショアA硬度が85以上であれば、GBIRとF−ZDDの制御を一層正確に行うことができる。また、研磨パッドのショアA硬度が95以下であれば、半導体ウェーハに傷が発生し難い。
また、前記下定盤に貼付された前記研磨パッドの厚みBを0.3mm以上とすることが好ましい。
下定盤に貼付された研磨パッドの厚みBを0.3mm以上とすることが、研磨パッドの強度上の問題が発生しないため好ましい。
また、上記目的を達成するために、本発明は、研磨パッドがそれぞれ貼付された上下定盤と、該上下定盤間で半導体ウェーハを保持するための保持孔が形成されたキャリアとを具備する両面研磨装置であって、前記上定盤に貼付された前記研磨パッドの厚みA(mm)と、前記下定盤に貼付された前記研磨パッドの厚みB(mm)とが、1.0≦A+B≦2.0、かつ、A/B>1.0の関係を満たすものであることを特徴とする両面研磨装置を提供する。
このような両面研磨装置は、上下定盤に貼る研磨パッドの厚みの合計値(A+B)が最適化されているため、両面研磨後の半導体ウェーハのGBIRを十分に小さく維持でき、同時に、上下定盤の研磨パッドの厚みの比(A/B)も最適化されているため、両面研磨後の半導体ウェーハのF−ZDDを適切な負の値に制御することもできる。
このとき、本発明の両面研磨装置は、さらに、前記上定盤に貼付された前記研磨パッドの厚みA(mm)と、前記下定盤に貼付された前記研磨パッドの厚みB(mm)とが、1.5≦A/B≦2.5の関係を満たすものであることが好ましい。
本発明の両面研磨装置は、1.5≦A/Bを満たす上下の研磨パッドを具備するため、両面研磨後の半導体ウェーハのF−ZDDをより確実に0未満の値に制御できる。また、A/B≦2.5であるため、下定盤に貼付された研磨パッドの厚みが十分に確保されており、両面研磨中の下定盤に貼付された研磨パッドの断裂の発生を確実に防止できるものとなる。
またこのとき、前記上下定盤に貼付された研磨パッドは、ショアA硬度が85以上95以下のものであることが好ましい。
本発明の両面研磨装置は、上定盤と下定盤に貼付された研磨パッドのショアA硬度が85以上であれば、GBIRとF−ZDDの制御を一層正確に行うことができる。また、研磨パッドのショアA硬度が95以下であれば、半導体ウェーハに傷が発生し難いものとなる。
また、前記下定盤に貼付された前記研磨パッドの厚みBが0.3mm以上のものであることが好ましい。
下定盤に貼付された研磨パッドの厚みBが0.3mm以上であれば、研磨パッドの強度上の問題が発生しないため好ましい。
本発明の両面研磨方法及び両面研磨装置であれば、GBIRの値を要求値以下に抑制したまま、F−ZDD<0である半導体ウェーハを両面研磨により得ることができる。
本発明の両面研磨装置の一例を示した概略図である。 実施例1−3、比較例1−3で測定されたGBIRとF−ZDDを示したグラフである。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上記のように、従来の技術では、両面研磨後の半導体ウェーハのF−ZDDを0未満とするために、研磨パッドを厚くする必要が有った。しかしながら、研磨パッドを厚くすると、両面研磨後の半導体ウェーハのGBIRが増大してしまうため、GBIRを顧客の要求値以下としたうえでF−ZDDを0未満とすることが困難であるという問題があった。
そこで、本発明者等はこのような問題を解決すべく鋭意検討を重ねた。その結果、上定盤に貼付する研磨パッドの厚みA(mm)と下定盤に貼付する研磨パッドの厚みB(mm)との合計値(A+B)によってGBIRを、比(A/B)によってF−ZDDを制御可能であることを知見し、これら合計値及び比を最適化することで、本発明を完成させた。
まず、本発明の両面研磨装置について図1を参照して説明する。図1に示すように、本発明の両面研磨装置1は、上下に相対向して配設された上定盤2と下定盤3を備えており、上定盤2と下定盤3には、それぞれ上研磨パッド4、下研磨パッド5が貼付されている。また、上定盤2と下定盤3の間には、半導体ウェーハWを保持するための保持孔が形成されたキャリア8が配設されている。半導体ウェーハWを両面研磨する際には、半導体ウェーハWはキャリア8の保持孔に保持され、上定盤2と下定盤3の間に挟まれる。また、上定盤2と下定盤3の間の中心部にはサンギア6が、周縁部にはインターナルギア7が設けられている。
また、サンギア6とインターナルギア7の各歯部にはキャリア8の外周歯が噛合しており、サンギア6とインターナルギア7は上定盤2及び下定盤3とともに回転駆動する。これに伴い、キャリア8は自転しつつサンギア6の周りを公転する。このように、本発明の両面研磨装置1は、上定盤2、下定盤3、サンギア6、インターナルギア7が各々駆動する4way式両面研磨装置とすることができる。このとき、キャリア8の保持孔で保持された半導体ウェーハWは、上研磨パッド4と下研磨パッド5により両面を同時に研磨される。また、両面研磨時には研磨液が供給される。
また、本発明の研磨装置1は、上定盤2に貼付された上研磨パッド4の厚みA(mm)と、下定盤3に貼付された下研磨パッド5の厚みB(mm)とが、1.0≦A+B≦2.0、かつ、A/B>1.0の関係を満たすものである。本発明の研磨装置1は、上下で厚みの異なる研磨パッドを用い、A+Bの値によってGBIRを、A/Bの値によってF−ZDDを制御できるものであり、A+Bの値及びA/Bの値がそれぞれ上記範囲内であることで、GBIRを小さく抑制しつつ、F−ZDDを任意の適切な負の値に制御できる。
また、A+B>2.0であると、GBIRが増大し過ぎてしまう。逆に、A+B<1.0であると、Bの値が小さくなり過ぎる、即ち、下研磨パッド5が薄すぎるため、両面研磨の最中に下研磨パッド5の断裂が発生してしまう。また、A/B≦1.0とした場合には、F−ZDD<0を達成できない。
また、本発明の研磨装置1は、上定盤2に貼付された上研磨パッド4の厚みA(mm)と、下定盤3に貼付された下研磨パッド5の厚みB(mm)とが、1.5≦A/B≦2.5の関係を満たすものであることが好ましい。1.5≦A/Bであれば、より確実にF−ZDD<0を達成できる。また、A/B≦2.5であれば、下研磨パッド5の厚みがより十分に確保されており、両面研磨中の断裂の発生を確実に防止できるものとなる。また、下定盤に貼付された下研磨パッド5の厚みBを0.3mm以上、即ち、B≧0.3とすることが好ましい。下研磨パッド5の厚みBを0.3mm以上とすれば、研磨パッドの強度上の問題が発生しないため好ましい。
また、上下定盤2、3にそれぞれ貼付された上下研磨パッド4、5は、ショアA硬度が85以上95以下であることが好ましい。研磨パッド4、5のショアA硬度が85以上であれば、GBIRとF−ZDDの制御を一層正確に行うことができる。また、研磨パッド4、5のショアA硬度が95以下であれば、半導体ウェーハWに傷が発生し難い。研磨パッド4、5としては、例えば、発泡ポリウレタンパッド等を用いることができる。
また、半導体ウェーハWを保持するキャリア8の材質は、例えば、金属若しくは任意のコーティングが成された金属とすることができる。また、キャリア8の保持孔の内周部には樹脂製のインサート材を取りつけても良い。
また、両面研磨時に供給される研磨剤は、例えば、コロイダルシリカを含有した無機アルカリ水溶液とすることができる。
次に、上記のような両面研磨装置1を用いた場合の、本発明の両面研磨方法について説明する。
本発明の両面研磨方法では、キャリア8に保持された半導体ウェーハWを、研磨パッド4、5がそれぞれ貼付された上定盤2と下定盤3とで挟み込み、半導体ウェーハWの両面を研磨パッド4、5に摺接させて、半導体ウェーハWの両面を同時に研磨する。このとき、上研磨パッド4及び下研磨パッド5のそれぞれの厚みA(mm)及びB(mm)が1.0≦A+B≦2.0、かつ、A/B>1.0の関係を満たすようにして研磨を行う。
このように、上下で厚みの異なる研磨パッドを用い、A+Bの値によってGBIRを、A/Bの値によってF−ZDDを制御し、A+Bの値及びA/Bの値がそれぞれ上記範囲内となるように研磨することで、GBIRを小さく抑制しつつ、F−ZDDを任意の適切な負の値に制御できる。
また、さらに、A及びBが、1.5≦A/B≦2.5の関係を満たすように研磨することが好ましい。1.5≦A/Bであれば、より確実にF−ZDD<0を達成できる。また、A/B≦2.5であれば、下研磨パッド5の厚みがより十分に確保されており、両面研磨中の断裂の発生を確実に防止できる。また、下定盤に貼付された下研磨パッド5の厚みBが0.3mm以上、即ち、B≧0.3であることが好ましい。下研磨パッド5の厚みBが0.3mm以上であれば、研磨パッドの強度上の問題が発生しないため好ましい。
また、上下定盤2、3にそれぞれ貼付された上下研磨パッド4、5として、ショアA硬度が85以上95以下のものを用いることが好ましい。研磨パッド4、5のショアA硬度が85以上であれば、GBIRとF−ZDDの制御を一層正確に行うことができる。また、研磨パッド4、5のショアA硬度が95以下であれば、半導体ウェーハWに傷が発生し難い。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
(実施例1)
図1に示すような、両面研磨装置1を用いて、本発明の両面研磨方法に従って、直径300mmのシリコンウェーハを5枚両面研磨した。そして、両面研磨後のシリコンウェーハをSC−1洗浄した後にフラットネスを評価した。
[両面研磨条件]
このとき、両面研磨装置としては、DSP−20B(不二越機械工業製)を用い、上研磨パッドの厚みAを1.40mm、下研磨パッドの厚みBを0.60mmとした。すなわち、A+B=2.00(mm)、A/B=2.33であった。また、研磨パッドの材質は、ショアA硬度90の発泡ポリウレタンパッドとした。
また、キャリアは、基板をチタンとした。また、保持孔の内周部にインサート材を取り付けた。インサート材としては、ガラス繊維にエポキシ樹脂を含浸したFRP(繊維強化プラスチック)を用いた。また、研磨剤は、シリカ砥粒を含有し、KOHをベースとするものを用いた。シリカ砥粒の平均粒径は35nm、砥粒濃度は1.0質量%であり、研磨剤のpHは10.5であった。
研磨荷重は150gf/cmに設定した。研磨時間はシリコンウェーハの厚みがキャリアの厚みと同一になる時間に設定した。各駆動部の回転速度は、上定盤:−13.4rpm、下定盤:35rpm、サンギア:25rpm、インターナルギア:7rpmに設定した。
また、上下研磨パッドのドレッシングは、所定圧で純水を流しながら、ダイヤ砥粒が電着されたドレスプレートを上下研磨パッドに摺接させることで行った。
[洗浄条件]
両面研磨後のシリコンウェーハのSC−1洗浄には、NHOH:H:HO=1:1:15の混合比の洗浄液を使用した。
[フラットネス評価条件]
フラットネスは、Wafer Sight(KLA Tencor社製)を用いて、GBIR及びF−ZDDを測定して評価した。なお、F−ZDDの算出は、M49 modeのゾーン(別称:Polar Sites)を72 Sectorの30mm Length(2mm E.E.)に設定し、148mmでの角度別の平均値をとった。
実施例1において両面研磨した5枚のシリコンウェーハのGBIRの平均値とF−ZDDの平均値を図2に示す。なお、図2において、GBIRは、顧客の要求値を基準とした相対値、即ち、該要求値を1としたときの相対値で表す。
その結果、図2、表1から分かるように、実施例1におけるGBIRの相対値は0.90となり、要求値を満たし、しかも、後述する従来技術を用いた比較例1、2のGBIRよりも小さい値とすることができた。このように、実施例1ではフラットネスが良好なシリコンウェーハが得られた。なおかつ、F−ZDDは−7.4(nm/mm)となり、0未満を満たしていた。
Figure 2017141704
(実施例2)
上研磨パッドの厚さを1.20mm、下研磨パッドの厚さを0.65mmとしたこと以外、実施例1と同様な条件で両面研磨を行い、実施例1と同様な方法でフラットネス評価を行った。すなわち、実施例2では、A+B=1.85、A/B=1.85として両面研磨を行った。
その結果、図2、表1から分かるように、実施例2におけるGBIRの相対値は0.73となり、要求値を満たし、しかも、後述する従来技術を用いた比較例1、2のGBIRよりも小さい値とすることができた。このように、実施例2ではフラットネスが良好なシリコンウェーハが得られた。なおかつ、F−ZDDは−4.0(nm/mm)となり、0未満を満たしていた。
(実施例3)
上研磨パッドの厚さを0.60mm、下研磨パッドの厚さを0.40mmとしたこと以外、実施例1と同様な条件で両面研磨を行い、実施例1と同様な方法でフラットネス評価を行った。すなわち、実施例2では、A+B=1.00、A/B=1.50として両面研磨を行った。
その結果、図2、表1から分かるように、実施例3におけるGBIRの相対値は0.40となり、要求値を満たし、しかも、後述する従来技術を用いた比較例1−3のGBIRよりも小さい値とすることができた。このように、実施例3ではフラットネスが特に良好なシリコンウェーハが得られた。なおかつ、F−ZDDは−1.1(nm/mm)となり、0未満を満たしていた。
(比較例1)
上研磨パッドの厚さと下研磨パッドの厚さをいずれも1.20mmとしたこと以外、実施例1と同様な条件で両面研磨を行い、実施例1と同様な方法でフラットネス評価を行った。すなわち、比較例1では、A+B=2.4>2.0、A/B=1.0として両面研磨を行った。
その結果を図2、表1に示す。図2、表1から分かるように、F−ZDDは1.0(nm/mm)となり、0以上となってしまった。このように、A/B≦1.0とすると、GBIRが要求値を上回ってしまった。さらに、GBIRは1.15となり要求値を超えてしまった。このように、A+B>2.0とした場合には、GBIRが増大し、フラットネスが悪化することが確認された。
(比較例2)
上研磨パッドの厚さを1.50mm、下研磨パッドの厚さを1.00mmとしたこと以外、実施例1と同様な条件で両面研磨を行い、実施例1と同様な方法でフラットネス評価を行った。すなわち、比較例2では、A+B=2.50、A/B=1.50として両面研磨を行った。
その結果、図2、表1から分かるように、GBIRは1.40となり要求値を上回ってしまった。このように、A+B>2.0とすると、GBIRが要求値を上回ってしまった。
(比較例3)
上研磨パッドの厚さと下研磨パッドの厚さをいずれも0.50mmとしたこと以外、実施例1と同様な条件で両面研磨を行い、実施例1と同様な方法でフラットネス評価を行った。すなわち、比較例2では、A+B=1.00、A/B=1.00として両面研磨を行った。
その結果、図2、表1から分かるように、F−ZDDは3.5(nm/mm)となり、0以上となってしまった。このように、A/B≦1.0とすると、GBIRが要求値を上回ってしまった。
以上の実施例1−3、比較例1−3の結果より、本発明の両面研磨方法や両面研磨装置を用いることで、GBIRの要求値を満たし、かつ、F−ZDD<0も満たすシリコンウェーハを得られることが確認された。なお、A+B<1.0として両面研磨を行ったところ、下研磨パッドの厚さが小さくなり過ぎたため、加工途中で下研磨パッドが断裂してしまい、両面研磨を完了することができなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
(実施例3)
上研磨パッドの厚さを0.60mm、下研磨パッドの厚さを0.40mmとしたこと以外、実施例1と同様な条件で両面研磨を行い、実施例1と同様な方法でフラットネス評価を行った。すなわち、実施例では、A+B=1.00、A/B=1.50として両面研磨を行った。
その結果を図2、表1に示す。図2、表1から分かるように、F−ZDDは1.0(nm/mm)となり、0以上となってしまった。このように、A/B≦1.0とすると、F−ZDDが0以上となってしまった。さらに、GBIRは1.15となり要求値を超えてしまった。このように、A+B>2.0とした場合には、GBIRが増大し、フラットネスが悪化することが確認された。
(比較例3)
上研磨パッドの厚さと下研磨パッドの厚さをいずれも0.50mmとしたこと以外、実施例1と同様な条件で両面研磨を行い、実施例1と同様な方法でフラットネス評価を行った。すなわち、比較例では、A+B=1.00、A/B=1.00として両面研磨を行った。
その結果、図2、表1から分かるように、F−ZDDは3.5(nm/mm)となり、0以上となってしまった。このように、A/B≦1.0とすると、F−ZDDが0以上となってしまった

Claims (8)

  1. キャリアに保持された半導体ウェーハを、研磨パッドがそれぞれ貼付された上定盤と下定盤とで挟み込み、前記半導体ウェーハの両面を前記研磨パッドに摺接させて、前記半導体ウェーハの両面を同時に研磨する両面研磨方法であって、
    前記上定盤に貼付された前記研磨パッドの厚みA(mm)と、前記下定盤に貼付された前記研磨パッドの厚みB(mm)とが、1.0≦A+B≦2.0、かつ、A/B>1.0の関係を満たすようにして研磨することを特徴とする両面研磨方法。
  2. さらに、前記上定盤に貼付された前記研磨パッドの厚みA(mm)と、前記下定盤に貼付された前記研磨パッドの厚みB(mm)とが、1.5≦A/B≦2.5の関係を満たすようにして研磨することを特徴とする請求項1に記載の両面研磨方法。
  3. 前記上下定盤に貼付された研磨パッドとして、ショアA硬度が85以上95以下のものを用いることを特徴とする請求項1又は請求項2に記載の両面研磨方法。
  4. 前記下定盤に貼付された前記研磨パッドの厚みBを0.3mm以上とすることを特徴とする請求項1から請求項3のいずれか1項に記載の両面研磨方法。
  5. 研磨パッドがそれぞれ貼付された上下定盤と、該上下定盤間で半導体ウェーハを保持するための保持孔が形成されたキャリアとを具備する両面研磨装置であって、
    前記上定盤に貼付された前記研磨パッドの厚みA(mm)と、前記下定盤に貼付された前記研磨パッドの厚みB(mm)とが、1.0≦A+B≦2.0、かつ、A/B>1.0の関係を満たすものであることを特徴とする両面研磨装置。
  6. さらに、前記上定盤に貼付された前記研磨パッドの厚みA(mm)と、前記下定盤に貼付された前記研磨パッドの厚みB(mm)とが、1.5≦A/B≦2.5の関係を満たすものであることを特徴とする請求項5に記載の両面研磨装置。
  7. 前記上下定盤に貼付された研磨パッドは、ショアA硬度が85以上95以下のものであることを特徴とする請求項5又は請求項6に記載の両面研磨装置。
  8. 前記下定盤に貼付された前記研磨パッドの厚みBが0.3mm以上のものであることを特徴とする請求項5から請求項7のいずれか1項に記載の両面研磨装置。
JP2018500026A 2016-02-16 2017-02-01 両面研磨方法及び両面研磨装置 Active JP6566112B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016027136 2016-02-16
JP2016027136 2016-02-16
PCT/JP2017/003568 WO2017141704A1 (ja) 2016-02-16 2017-02-01 両面研磨方法及び両面研磨装置

Publications (2)

Publication Number Publication Date
JPWO2017141704A1 true JPWO2017141704A1 (ja) 2018-09-27
JP6566112B2 JP6566112B2 (ja) 2019-08-28

Family

ID=59626074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018500026A Active JP6566112B2 (ja) 2016-02-16 2017-02-01 両面研磨方法及び両面研磨装置

Country Status (8)

Country Link
US (1) US11325220B2 (ja)
JP (1) JP6566112B2 (ja)
KR (1) KR102577033B1 (ja)
CN (1) CN108369908B (ja)
DE (1) DE112017000281T5 (ja)
SG (1) SG11201806747QA (ja)
TW (1) TWI705489B (ja)
WO (1) WO2017141704A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109590898A (zh) * 2019-01-25 2019-04-09 西安奕斯伟硅片技术有限公司 工件研磨垫、晶圆双面研磨方法及其研磨装置
JP2020171996A (ja) * 2019-04-11 2020-10-22 信越半導体株式会社 両面研磨方法
CN111599673A (zh) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 一种钼晶圆片的磨抛方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345291A (ja) * 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法
JP2003260656A (ja) * 2002-03-08 2003-09-16 Sumitomo Mitsubishi Silicon Corp 両面研磨装置用研磨布のドレッシング方法およびこれに用いられるドレッシング治具
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法
JP2013094873A (ja) * 2011-10-31 2013-05-20 Sumco Corp 両面研磨装置の研磨布ドレッシング方法
JP2014110433A (ja) * 2012-12-04 2014-06-12 Siltronic Ag 少なくとも1つのウエハを研磨する方法
JP2016022542A (ja) * 2014-07-17 2016-02-08 信越半導体株式会社 ウェーハ保持用キャリア並びにそれを用いたウェーハの両面研磨方法及びウェーハ保持用キャリアの評価方法並びに設計方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
DE10196115B4 (de) * 2000-04-24 2011-06-16 Sumitomo Mitsubishi Silicon Corp. Verfahren zum Polieren eines Halbleiterwafers
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Sumco 両面研磨装置を用いた半導体ウェーハの研磨方法
US6582279B1 (en) * 2002-03-07 2003-06-24 Hitachi Global Storage Technologies Netherlands B.V. Apparatus and method for reclaiming a disk substrate for use in a data storage device
EP1489649A1 (en) * 2002-03-28 2004-12-22 Shin-Etsu Handotai Co., Ltd Double side polishing device for wafer and double side polishing method
KR20050055531A (ko) * 2003-12-08 2005-06-13 주식회사 실트론 웨이퍼 연마 방법
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
JP5547472B2 (ja) * 2009-12-28 2014-07-16 株式会社荏原製作所 基板研磨装置、基板研磨方法、及び基板研磨装置の研磨パッド面温調装置
JP2014094424A (ja) * 2012-11-08 2014-05-22 Toyo Tire & Rubber Co Ltd 積層研磨パッド
JP5896884B2 (ja) * 2012-11-13 2016-03-30 信越半導体株式会社 両面研磨方法
JP5807648B2 (ja) * 2013-01-29 2015-11-10 信越半導体株式会社 両面研磨装置用キャリア及びウェーハの両面研磨方法
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur
JP6003800B2 (ja) 2013-05-16 2016-10-05 信越半導体株式会社 ウェーハの両面研磨方法及び両面研磨システム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345291A (ja) * 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法
JP2003260656A (ja) * 2002-03-08 2003-09-16 Sumitomo Mitsubishi Silicon Corp 両面研磨装置用研磨布のドレッシング方法およびこれに用いられるドレッシング治具
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Movpe用化合物半導体ウェハ、その製造方法及びmovpe用化合物半導体エピタキシャルウェハの製造方法
JP2013094873A (ja) * 2011-10-31 2013-05-20 Sumco Corp 両面研磨装置の研磨布ドレッシング方法
JP2014110433A (ja) * 2012-12-04 2014-06-12 Siltronic Ag 少なくとも1つのウエハを研磨する方法
JP2016022542A (ja) * 2014-07-17 2016-02-08 信越半導体株式会社 ウェーハ保持用キャリア並びにそれを用いたウェーハの両面研磨方法及びウェーハ保持用キャリアの評価方法並びに設計方法

Also Published As

Publication number Publication date
US11325220B2 (en) 2022-05-10
CN108369908B (zh) 2022-04-15
US20180361530A1 (en) 2018-12-20
DE112017000281T5 (de) 2018-09-13
KR102577033B1 (ko) 2023-09-12
JP6566112B2 (ja) 2019-08-28
TWI705489B (zh) 2020-09-21
WO2017141704A1 (ja) 2017-08-24
CN108369908A (zh) 2018-08-03
KR20180115260A (ko) 2018-10-22
SG11201806747QA (en) 2018-09-27
TW201743374A (zh) 2017-12-16

Similar Documents

Publication Publication Date Title
CN103889655B (zh) 双面研磨方法
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
WO2002035593A1 (fr) Procede de production de plaquettes, appareil de polissage et plaquette
WO2012002525A1 (ja) シリコンウェーハの研磨方法
JP6566112B2 (ja) 両面研磨方法及び両面研磨装置
JP6447332B2 (ja) 両面研磨装置用のキャリアの製造方法およびウェーハの両面研磨方法
JP6652202B2 (ja) 両面研磨装置用キャリア及び両面研磨装置並びに両面研磨方法
JP2006205265A (ja) 研磨方法および研磨用組成物
JP5401683B2 (ja) 両面鏡面半導体ウェーハおよびその製造方法
JP2009136926A (ja) コンディショナおよびコンディショニング方法
KR20230096088A (ko) 웨이퍼의 연마 방법 및 웨이퍼의 제조 방법
JP6330628B2 (ja) ガラス基板の製造方法
TW201802221A (zh) 研磨材
WO2019159603A1 (ja) 両面研磨方法
JP5620465B2 (ja) 円形状研磨パッド
JP6330735B2 (ja) ウェーハの両面研磨方法
WO2022137934A1 (ja) キャリアプレートの研磨方法、キャリアプレートおよび半導体ウェーハの研磨方法
WO2023100957A1 (ja) ガラス板の製造方法
JP5988480B2 (ja) 研磨方法
WO2017134914A1 (ja) ウェーハの両面研磨方法
KR20230165236A (ko) 웨이퍼 가공 방법 및 웨이퍼

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190715

R150 Certificate of patent or registration of utility model

Ref document number: 6566112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250