KR102577033B1 - 양면연마방법 및 양면연마장치 - Google Patents

양면연마방법 및 양면연마장치 Download PDF

Info

Publication number
KR102577033B1
KR102577033B1 KR1020187019215A KR20187019215A KR102577033B1 KR 102577033 B1 KR102577033 B1 KR 102577033B1 KR 1020187019215 A KR1020187019215 A KR 1020187019215A KR 20187019215 A KR20187019215 A KR 20187019215A KR 102577033 B1 KR102577033 B1 KR 102577033B1
Authority
KR
South Korea
Prior art keywords
polishing
double
polishing pad
sided
semiconductor wafer
Prior art date
Application number
KR1020187019215A
Other languages
English (en)
Other versions
KR20180115260A (ko
Inventor
유키 타나카
시로 아마가이
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20180115260A publication Critical patent/KR20180115260A/ko
Application granted granted Critical
Publication of KR102577033B1 publication Critical patent/KR102577033B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/28—Work carriers for double side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은, 캐리어에 유지된 반도체 웨이퍼를, 연마패드가 각각 첩부된 상정반과 하정반으로 끼우고, 반도체 웨이퍼의 양면을 연마패드에 슬라이딩 접촉시켜, 반도체 웨이퍼의 양면을 동시에 연마하는 양면연마방법으로서, 상정반에 첩부된 연마패드의 두께A(mm)와, 하정반에 첩부된 연마패드의 두께B(mm)가, 1.0≤A+B≤2.0, 또한, A/B>1.0의 관계를 만족하도록 하여 연마하는 양면연마방법이다. 이에 따라, GBIR의 값을 요구값 이하로 억제한 채, F-ZDD<0인 반도체 웨이퍼를 얻는 것이 가능한 양면연마방법을 제공한다.

Description

양면연마방법 및 양면연마장치
본 발명은, 양면연마방법 및 양면연마장치에 관한 것이다.
최근, 실리콘 웨이퍼 등의 반도체 웨이퍼의 플랫니스 요구에 있어서, 반도체 웨이퍼의 외주부의 형상의 평가지표인 F-ZDD(Front Z-Height Double Differentiation)에 대한 요구가 높아지고 있다. 구체적으로는, F-ZDD<0, 즉, 반도체 웨이퍼의 외주부의 형상을 처짐형상으로 하는 것이 요구되고 있다.
반도체 웨이퍼의 제조공정에서는, 일반적으로, 반도체 웨이퍼의 양면연마가 행해지고 있다. 양면연마에 있어서는, 상하정반에 각각 첩부한 연마패드로 반도체 웨이퍼를 끼우고, 반도체 웨이퍼를 슬라이딩 이동시켜 표면과 이면의 양면을 동시에 연마한다(예를 들어, 특허문헌1 참조). 종래, 상하정반에 동종, 같은 두께의 연마패드를 붙여 양면연마를 행하고 있는데, 이 경우에는, 연마패드의 두께를 크게 함으로써, F-ZDD를 0 미만으로 할 수 있다.
일본특허공개 2014-223704호 공보
한편, 반도체 웨이퍼의 플랫니스의 평가지표 중 하나인 GBIR(Global BackSurface-Referenced Ideal Plane/Range)을, 지금까지와 마찬가지로 작게 억제하는 것도 요망되고 있다. 결국에는, GBIR을 고객의 요구값 이하로 하는 것도 요망되고 있다.
그러나, 상기와 같이, 양면연마에 있어서, F-ZDD를 0 미만으로 하기 위해 연마패드의 두께를 크게 하면, 반도체 웨이퍼가 볼록형상이 되어 GBIR이 커지고, GBIR이 요구값을 초과한다. 결국, GBIR과 F-ZDD는 트레이드오프의 관계에 있으며, 함께 요구를 만족시키기 어렵다는 문제가 있었다.
본 발명은 상기 서술한 바와 같은 문제를 감안하여 이루어진 것으로, GBIR의 값을 요구값 이하로 억제한 채, F-ZDD<0인 반도체 웨이퍼를 얻는 것이 가능한 양면연마방법 및 양면연마장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 캐리어에 유지된 반도체 웨이퍼를, 연마패드가 각각 첩부된 상정반과 하정반으로 끼우고, 상기 반도체 웨이퍼의 양면을 상기 연마패드에 슬라이딩 접촉시켜, 상기 반도체 웨이퍼의 양면을 동시에 연마하는 양면연마방법으로서, 상기 상정반에 첩부된 상기 연마패드의 두께A(mm)와, 상기 하정반에 첩부된 상기 연마패드의 두께B(mm)가, 1.0≤A+B≤2.0, 또한, A/B>1.0의 관계를 만족하도록 하여 연마하는 것을 특징으로 하는 양면연마방법을 제공한다.
본 발명은 상하정반에 붙이는 연마패드의 두께의 합계값(A+B)을 제어함으로써, 양면연마 후의 반도체 웨이퍼의 GBIR을 충분히 작게 유지하고, 또한, 상하정반의 연마패드의 두께의 비(A/B)를 최적화함으로써, 양면연마 후의 반도체 웨이퍼의 F-ZDD를 임의의 음의 값으로 제어할 수 있다. 즉, 본 발명이면, 양면연마 후의 반도체 웨이퍼의 GBIR을 충분히 작게 유지하면서, F-ZDD를 0 미만의 임의의 적절한 음의 값으로 제어할 수 있다.
이때, 본 발명의 양면연마방법에서는, 또한, 상기 상정반에 첩부된 상기 연마패드의 두께A(mm)와, 상기 하정반에 첩부된 상기 연마패드의 두께B(mm)가, 1.5≤A/B≤2.5의 관계를 만족하도록 하여 연마하는 것이 바람직하다.
이와 같이, 1.5≤A/B로 하면, 양면연마 후의 반도체 웨이퍼의 F-ZDD를 보다 확실하게 음의 값으로 제어할 수 있다. 또한, A/B≤2.5로 하면, 하정반에 첩부된 연마패드의 두께를 보다 충분히 확보할 수 있으므로, 하정반에 첩부된 연마패드의 양면연마 중의 단열(斷裂)의 발생을 확실하게 방지할 수 있다.
또 이때, 상기 상하정반에 첩부된 연마패드로서, 쇼어A경도가 85 이상 95 이하인 것을 이용하는 것이 바람직하다.
상정반과 하정반에 첩부하는 연마패드의 쇼어A경도가 85 이상이면, GBIR과 F-ZDD의 제어를 한층 정확하게 행할 수 있다. 또한, 연마패드의 쇼어A경도가 95 이하이면, 반도체 웨이퍼에 흠집이 잘 발생하지 않는다.
또한, 상기 하정반에 첩부된 상기 연마패드의 두께B를 0.3mm 이상으로 하는 것이 바람직하다.
하정반에 첩부된 연마패드의 두께B를 0.3mm 이상으로 하는 것이, 연마패드의 강도 상의 문제가 발생하지 않으므로 바람직하다.
또한, 상기 목적을 달성하기 위해, 본 발명은, 연마패드가 각각 첩부된 상하정반과, 이 상하정반 사이에서 반도체 웨이퍼를 유지하기 위한 유지구멍이 형성된 캐리어를 구비하는 양면연마장치로서, 상기 상정반에 첩부된 상기 연마패드의 두께A(mm)와, 상기 하정반에 첩부된 상기 연마패드의 두께B(mm)가, 1.0≤A+B≤2.0, 또한, A/B>1.0의 관계를 만족하는 것을 특징으로 하는 양면연마장치를 제공한다.
이러한 양면연마장치는, 상하정반에 붙이는 연마패드의 두께의 합계값(A+B)이 최적화되어 있으므로, 양면연마 후의 반도체 웨이퍼의 GBIR을 충분히 작게 유지할 수 있고, 동시에, 상하정반의 연마패드의 두께의 비(A/B)도 최적화되어 있으므로, 양면연마 후의 반도체 웨이퍼의 F-ZDD를 적절한 음의 값으로 제어할 수 있다.
이때, 본 발명의 양면연마장치는, 또한, 상기 상정반에 첩부된 상기 연마패드의 두께A(mm)와, 상기 하정반에 첩부된 상기 연마패드의 두께B(mm)가, 1.5≤A/B≤2.5의 관계를 만족하는 것이 바람직하다.
본 발명의 양면연마장치는, 1.5≤A/B를 만족하는 상하의 연마패드를 구비하기 위해, 양면연마 후의 반도체 웨이퍼의 F-ZDD를 보다 확실하게 0 미만의 값으로 제어할 수 있다. 또한, A/B≤2.5이기 때문에, 하정반에 첩부된 연마패드의 두께가 충분히 확보되어 있으며, 양면연마 중의 하정반에 첩부된 연마패드의 단열의 발생을 확실하게 방지할 수 있게 된다.
또 이때, 상기 상하정반에 첩부된 연마패드는, 쇼어A경도가 85 이상 95 이하인 것이 바람직하다.
본 발명의 양면연마장치는, 상정반과 하정반에 첩부된 연마패드의 쇼어A경도가 85 이상이면, GBIR과 F-ZDD의 제어를 한층 정확하게 행할 수 있다. 또한, 연마패드의 쇼어A경도가 95 이하이면, 반도체 웨이퍼에 흠집이 잘 발생하지 않는다.
또한, 상기 하정반에 첩부된 상기 연마패드의 두께B가 0.3mm 이상인 것이 바람직하다.
하정반에 첩부된 연마패드의 두께B가 0.3mm 이상이면, 연마패드의 강도 상의 문제가 발생하지 않으므로 바람직하다.
본 발명의 양면연마방법 및 양면연마장치이면, GBIR의 값을 요구값 이하로 억제한 채, F-ZDD<0인 반도체 웨이퍼를 양면연마에 의해 얻을 수 있다.
도 1은 본 발명의 양면연마장치의 일례를 나타낸 개략도이다.
도 2는 실시예 1-3, 비교예 1-3에서 측정된 GBIR과 F-ZDD를 나타낸 그래프이다.
이하, 본 발명에 대하여 실시의 형태를 설명하나, 본 발명은 이것으로 한정되는 것은 아니다.
상기와 같이, 종래의 기술에서는, 양면연마 후의 반도체 웨이퍼의 F-ZDD를 0 미만으로 하기 위해, 연마패드를 두껍게 할 필요가 있었다. 그러나, 연마패드를 두껍게 하면, 양면연마 후의 반도체 웨이퍼의 GBIR이 증대하므로, GBIR을 고객의 요구값 이하로 한 다음에 F-ZDD를 0 미만으로 하는 것이 어렵다는 문제가 있었다.
이에, 본 발명자들은 이러한 문제를 해결하기 위해 예의 검토를 거듭하였다. 그 결과, 상정반에 첩부하는 연마패드의 두께A(mm)와 하정반에 첩부하는 연마패드의 두께B(mm)의 합계값(A+B)에 따라 GBIR을, 비(A/B)에 따라 F-ZDD를 제어할 수 있음을 지견하여, 이들 합계값 및 비를 최적화함으로써, 본 발명을 완성시켰다.
우선, 본 발명의 양면연마장치에 대하여 도 1을 참조하여 설명한다. 도 1에 나타내는 바와 같이, 본 발명의 양면연마장치(1)는, 상하로 상대향하여 배설된 상정반(2)과 하정반(3)을 구비하고 있으며, 상정반(2)과 하정반(3)에는, 각각 상연마패드(4), 하연마패드(5)가 첩부되어 있다. 또한, 상정반(2)과 하정반(3) 사이에는, 반도체 웨이퍼(W)를 유지하기 위한 유지구멍이 형성된 캐리어(8)가 배설되어 있다. 반도체 웨이퍼(W)를 양면연마할 때에는, 반도체 웨이퍼(W)는 캐리어(8)의 유지구멍에 유지되고, 상정반(2)과 하정반(3) 사이에 끼워진다. 또한, 상정반(2)과 하정반(3) 사이의 중심부에는 썬기어(6)가, 외연부에는 인터널기어(7)가 마련되어 있다.
또한, 썬기어(6)와 인터널기어(7)의 각 톱니부에는 캐리어(8)의 외주톱니가 교합하고 있으며, 썬기어(6)와 인터널기어(7)는 상정반(2) 및 하정반(3)과 함께 회전구동한다. 이에 수반하여, 캐리어(8)는 자전하면서 썬기어(6) 주위를 공전한다. 이와 같이, 본 발명의 양면연마장치(1)는, 상정반(2), 하정반(3), 썬기어(6), 인터널기어(7)가 각각 구동하는 4way식 양면연마장치로 할 수 있다. 이때, 캐리어(8)의 유지구멍으로 유지된 반도체 웨이퍼(W)는, 상연마패드(4)와 하연마패드(5)에 의해 양면이 동시에 연마된다. 또한, 양면연마시에는 연마액이 공급된다.
또한, 본 발명의 연마장치(1)는, 상정반(2)에 첩부된 상연마패드(4)의 두께A(mm)와, 하정반(3)에 첩부된 하연마패드(5)의 두께B(mm)가, 1.0≤A+B≤2.0, 또한, A/B>1.0의 관계를 만족하는 것이다. 본 발명의 연마장치(1)는, 상하로 두께가 상이한 연마패드를 이용하고, A+B의 값에 따라 GBIR을, A/B의 값에 따라 F-ZDD를 제어할 수 있는 것이며, A+B의 값 및 A/B의 값이 각각 상기 범위 내임으로써, GBIR을 작게 억제하면서, F-ZDD를 임의의 적절한 음의 값으로 제어할 수 있다.
또한, A+B>2.0이면, GBIR이 과도하게 증대한다. 반대로, A+B<1.0이면, B의 값이 과도하게 작아지는, 즉, 하연마패드(5)가 과도하게 얇으므로, 양면연마하는 중에 하연마패드(5)의 단열이 발생한다. 또한, A/B≤1.0으로 한 경우에는, F-ZDD<0을 달성할 수 없다.
또한, 본 발명의 연마장치(1)는, 상정반(2)에 첩부된 상연마패드(4)의 두께A(mm)와, 하정반(3)에 첩부된 하연마패드(5)의 두께B(mm)가, 1.5≤A/B≤2.5의 관계를 만족하는 것이 바람직하다. 1.5≤A/B이면, 보다 확실하게 F-ZDD<0을 달성할 수 있다. 또한, A/B≤2.5이면, 하연마패드(5)의 두께가 보다 충분히 확보되어 있어, 양면연마 중의 단열의 발생을 확실하게 방지할 수 있게 된다. 또한, 하정반에 첩부된 하연마패드(5)의 두께B를 0.3mm 이상, 즉, B≥0.3으로 하는 것이 바람직하다. 하연마패드(5)의 두께B를 0.3mm 이상으로 하면, 연마패드의 강도 상의 문제가 발생하지 않으므로 바람직하다.
또한, 상하정반(2, 3)에 각각 첩부된 상하연마패드(4, 5)는, 쇼어A경도가 85 이상 95 이하인 것이 바람직하다. 연마패드(4, 5)의 쇼어A경도가 85 이상이면, GBIR과 F-ZDD의 제어를 한층 정확하게 행할 수 있다. 또한, 연마패드(4, 5)의 쇼어A경도가 95 이하이면, 반도체 웨이퍼(W)에 흠집이 잘 발생하지 않는다. 연마패드(4, 5)로는, 예를 들어, 발포 폴리우레탄패드 등을 이용할 수 있다.
또한, 반도체 웨이퍼(W)를 유지하는 캐리어(8)의 재질은, 예를 들어, 금속 혹은 임의의 코팅이 이뤄진 금속으로 할 수 있다. 또한, 캐리어(8)의 유지구멍의 내주부에는 수지제의 인서트재를 장착해도 된다.
또한, 양면연마시에 공급되는 연마제는, 예를 들어, 콜로이달실리카를 함유한 무기알칼리수용액으로 할 수 있다.
다음에, 상기와 같은 양면연마장치(1)를 이용한 경우의, 본 발명의 양면연마방법에 대하여 설명한다.
본 발명의 양면연마방법에서는, 캐리어(8)에 유지된 반도체 웨이퍼(W)를, 연마패드(4, 5)가 각각 첩부된 상정반(2)과 하정반(3)으로 끼우고, 반도체 웨이퍼(W)의 양면을 연마패드(4, 5)에 슬라이딩 접촉시켜, 반도체 웨이퍼(W)의 양면을 동시에 연마한다. 이때, 상연마패드(4) 및 하연마패드(5) 각각의 두께A(mm) 및 B(mm)가 1.0≤A+B≤2.0, 또한, A/B>1.0의 관계를 만족하도록 하여 연마를 행한다.
이와 같이, 상하로 두께가 상이한 연마패드를 이용하고, A+B의 값에 따라 GBIR을, A/B의 값에 따라 F-ZDD를 제어하고, A+B의 값 및 A/B의 값이 각각 상기 범위 내가 되도록 연마함으로써, GBIR을 작게 억제하면서, F-ZDD를 임의의 적절한 음의 값으로 제어할 수 있다.
또한, 나아가, A 및 B가, 1.5≤A/B≤2.5의 관계를 만족하도록 연마하는 것이 바람직하다. 1.5≤A/B이면, 보다 확실하게 F-ZDD<0을 달성할 수 있다. 또한, A/B≤2.5이면, 하연마패드(5)의 두께가 보다 충분히 확보되어 있으며, 양면연마 중의 단열의 발생을 확실하게 방지할 수 있다. 또한, 하정반에 첩부된 하연마패드(5)의 두께B가 0.3mm 이상, 즉, B≥0.3인 것이 바람직하다. 하연마패드(5)의 두께B가 0.3mm 이상이면, 연마패드의 강도 상의 문제가 발생하지 않으므로 바람직하다.
또한, 상하정반(2, 3)에 각각 첩부된 상하연마패드(4, 5)로서, 쇼어A경도가 85 이상 95 이하인 것을 이용하는 것이 바람직하다. 연마패드(4, 5)의 쇼어A경도가 85 이상이면, GBIR과 F-ZDD의 제어를 한층 정확하게 행할 수 있다. 또한, 연마패드(4, 5)의 쇼어A경도가 95 이하이면, 반도체 웨이퍼(W)에 흠집이 잘 발생하지 않는다.
실시예
이하, 본 발명의 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하나, 본 발명은 이 실시예로 한정되는 것은 아니다.
(실시예 1)
도 1에 나타내는 바와 같은, 양면연마장치(1)를 이용하여, 본 발명의 양면연마방법에 따라서, 직경 300mm의 실리콘 웨이퍼를 5매 양면연마하였다. 그리고, 양면연마 후의 실리콘 웨이퍼를 SC-1세정한 후에 플랫니스를 평가하였다.
[양면연마조건]
이때, 양면연마장치로는, DSP-20B(후지코시기계공업제)를 이용하고, 상연마패드의 두께A를 1.40mm, 하연마패드의 두께B를 0.60mm으로 하였다. 즉, A+B=2.00(mm), A/B=2.33이었다. 또한, 연마패드의 재질은, 쇼어A경도 90의 발포 폴리우레탄패드로 하였다.
또한, 캐리어는, 기판을 티탄으로 하였다. 또한, 유지구멍의 내주부에 인서트재를 장착하였다. 인서트재로는, 유리섬유에 에폭시 수지를 함침한 FRP(섬유강화플라스틱)를 이용하였다. 또한, 연마제는, 실리카지립을 함유하고, KOH를 베이스로 하는 것을 이용하였다. 실리카지립의 평균입경은 35nm, 지립농도는 1.0질량%이고, 연마제의 pH는 10.5였다.
연마하중은 150gf/cm2로 설정하였다. 연마시간은 실리콘 웨이퍼의 두께가 캐리어의 두께와 동일해지는 시간으로 설정하였다. 각 구동부의 회전속도는, 상정반: -13.4rpm, 하정반: 35rpm, 썬기어: 25rpm, 인터널기어: 7rpm으로 설정하였다.
또한, 상하연마패드의 드레싱은, 소정 압으로 순수를 흘리면서, 다이아몬드 지립이 전착된 드레스 플레이트를 상하연마패드에 슬라이딩 접촉시킴으로써 행하였다.
[세정조건]
양면연마 후의 실리콘 웨이퍼의 SC-1세정에는, NH4OH:H2O2:H2O=1:1:15의 혼합비의 세정액을 사용하였다.
[플랫니스 평가조건]
플랫니스는, Wafer Sight(KLA Tencor사제)를 이용하여, GBIR 및 F-ZDD를 측정하여 평가하였다. 한편, F-ZDD의 산출은, M49 mode의 존(별칭: Polar Sites)을 72 Sector의 30mm Length(2mm E.E.)로 설정하고, 148mm에서의 각도별 평균값을 취하였다.
실시예 1에 있어서 양면연마한 5매의 실리콘 웨이퍼의 GBIR의 평균값과 F-ZDD의 평균값을 도 2에 나타낸다. 한편, 도 2에 있어서, GBIR은, 고객의 요구값을 기준으로 한 상대값, 즉, 이 요구값을 1로 했을 때의 상대값으로 표시한다.
그 결과, 도 2, 표 1로부터 알 수 있는 바와 같이, 실시예 1에 있어서의 GBIR의 상대값은 0.90이 되어, 요구값을 만족하며, 게다가, 후술하는 종래기술을 이용한 비교예 1, 2의 GBIR보다 작은 값으로 할 수 있었다. 이와 같이, 실시예 1에서는 플랫니스가 양호한 실리콘 웨이퍼가 얻어졌다. 한편, F-ZDD는 -7.4(nm/mm2)가 되어, 0 미만을 만족하였다.
[표 1]
Figure 112018066122752-pct00001
(실시예 2)
상연마패드의 두께를 1.20mm, 하연마패드의 두께를 0.65mm로 한 것을 제외하고는, 실시예 1과 동일한 조건으로 양면연마를 행하고, 실시예 1과 동일한 방법으로 플랫니스 평가를 행하였다. 즉, 실시예 2에서는, A+B=1.85, A/B=1.85로 하여 양면연마를 행하였다.
그 결과, 도 2, 표 1로부터 알 수 있는 바와 같이, 실시예 2에 있어서의 GBIR의 상대값은 0.73이 되어, 요구값을 만족하였고, 게다가, 후술하는 종래기술을 이용한 비교예 1, 2의 GBIR보다 작은 값으로 할 수 있었다. 이와 같이, 실시예 2에서는 플랫니스가 양호한 실리콘 웨이퍼가 얻어졌다. 한편, F-ZDD는 -4.0(nm/mm2)이 되어, 0 미만을 만족하였다.
(실시예 3)
상연마패드의 두께를 0.60mm, 하연마패드의 두께를 0.40mm로 한 것을 제외하고는, 실시예 1과 동일한 조건으로 양면연마를 행하고, 실시예 1과 동일한 방법으로 플랫니스 평가를 행하였다. 즉, 실시예 3에서는, A+B=1.00, A/B=1.50으로 하여 양면연마를 행하였다.
그 결과, 도 2, 표 1로부터 알 수 있는 바와 같이, 실시예 3에 있어서의 GBIR의 상대값은 0.40이 되어, 요구값을 만족하며, 게다가, 후술하는 종래기술을 이용한 비교예 1-3의 GBIR보다 작은 값으로 할 수 있었다. 이와 같이, 실시예 3에서는 플랫니스가 특히 양호한 실리콘 웨이퍼가 얻어졌다. 한편, F-ZDD는 -1.1(nm/mm2)이 되어, 0 미만을 만족하였다.
(비교예 1)
상연마패드의 두께와 하연마패드의 두께를 모두 1.20mm로 한 것을 제외하고는, 실시예 1과 동일한 조건으로 양면연마를 행하고, 실시예 1과 동일한 방법으로 플랫니스 평가를 행하였다. 즉, 비교예 1에서는, A+B=2.4>2.0, A/B=1.0으로 하여 양면연마를 행하였다.
그 결과를 도 2, 표 1에 나타낸다. 도 2, 표 1로부터 알 수 있는 바와 같이, F-ZDD는 1.0(nm/mm2)이 되어, 0 이상이 되었다. 이와 같이, A/B≤1.0으로 하면, F-ZDD가 0 이상이 되었다. 나아가, GBIR은 1.15가 되어 요구값을 초과하였다. 이와 같이, A+B>2.0으로 한 경우에는, GBIR이 증대하여, 플랫니스가 악화되는 것이 확인되었다.
(비교예 2)
상연마패드의 두께를 1.50mm, 하연마패드의 두께를 1.00mm로 한 것을 제외하고는, 실시예 1과 동일한 조건으로 양면연마를 행하고, 실시예 1과 동일한 방법으로 플랫니스 평가를 행하였다. 즉, 비교예 2에서는, A+B=2.50, A/B=1.50으로 하여 양면연마를 행하였다.
그 결과, 도 2, 표 1로부터 알 수 있는 바와 같이, GBIR은 1.40이 되어 요구값을 상회하였다. 이와 같이, A+B>2.0으로 하면, GBIR이 요구값을 상회하였다.
(비교예 3)
상연마패드의 두께와 하연마패드의 두께를 모두 0.50mm로 한 것을 제외하고는, 실시예 1과 동일한 조건으로 양면연마를 행하고, 실시예 1과 동일한 방법으로 플랫니스 평가를 행하였다. 즉, 비교예 3에서는, A+B=1.00, A/B=1.00으로 하여 양면연마를 행하였다.
그 결과, 도 2, 표 1로부터 알 수 있는 바와 같이, F-ZDD는 3.5(nm/mm2)가 되어, 0 이상이 되었다. 이와 같이, A/B≤1.0로 하면, F-ZDD가 0 이상이 되었다.
이상의 실시예 1-3, 비교예 1-3의 결과로부터, 본 발명의 양면연마방법이나 양면연마장치를 이용함으로써, GBIR의 요구값을 만족하고, 또한, F-ZDD<0도 만족하는 실리콘 웨이퍼를 얻을 수 있는 것이 확인되었다. 한편, A+B<1.0으로 하여 양면연마를 행한 결과, 하연마패드의 두께가 과도하게 작아졌기 때문에, 가공도중에 하연마패드가 단열되어, 양면연마를 완료할 수 없었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (10)

  1. 캐리어에 유지된 반도체 웨이퍼를, 연마패드가 각각 첩부된 상정반과 하정반으로 끼우고, 상기 반도체 웨이퍼의 양면을 상기 연마패드에 슬라이딩 접촉시켜, 상기 반도체 웨이퍼의 양면을 동시에 연마하는 양면연마방법으로서,
    상기 상정반에 첩부된 상기 연마패드의 평균두께A(mm)와, 상기 하정반에 첩부된 상기 연마패드의 평균두께B(mm)가, 1.0≤A+B≤2.0, 또한, A/B>1.0의 관계를 만족하도록 하여 연마하는 것을 특징으로 하는 양면연마방법.
  2. 제1항에 있어서,
    또한, 상기 상정반에 첩부된 상기 연마패드의 평균두께A(mm)와, 상기 하정반에 첩부된 상기 연마패드의 평균두께B(mm)가, 1.5≤A/B≤2.5의 관계를 만족하도록 하여 연마하는 것을 특징으로 하는 양면연마방법.
  3. 제1항에 있어서,
    상기 상하정반에 첩부된 연마패드로서, 쇼어A경도가 85 이상 95 이하인 것을 이용하는 것을 특징으로 하는 양면연마방법.
  4. 제2항에 있어서,
    상기 상하정반에 첩부된 연마패드로서, 쇼어A경도가 85 이상 95 이하인 것을 이용하는 것을 특징으로 하는 양면연마방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 하정반에 첩부된 상기 연마패드의 평균두께B를 0.3mm 이상으로 하는 것을 특징으로 하는 양면연마방법.
  6. 연마패드가 각각 첩부된 상하정반과, 이 상하정반 사이에서 반도체 웨이퍼를 유지하기 위한 유지구멍이 형성된 캐리어를 구비하는 양면연마장치로서,
    상기 상정반에 첩부된 상기 연마패드의 평균두께A(mm)와, 상기 하정반에 첩부된 상기 연마패드의 평균두께B(mm)가, 1.0≤A+B≤2.0, 또한, A/B>1.0의 관계를 만족하는 것을 특징으로 하는 양면연마장치.
  7. 제6항에 있어서,
    또한, 상기 상정반에 첩부된 상기 연마패드의 평균두께A(mm)와, 상기 하정반에 첩부된 상기 연마패드의 평균두께B(mm)가, 1.5≤A/B≤2.5의 관계를 만족하는 것을 특징으로 하는 양면연마장치.
  8. 제6항에 있어서,
    상기 상하정반에 첩부된 연마패드는, 쇼어A경도가 85 이상 95 이하인 것을 특징으로 하는 양면연마장치.
  9. 제7항에 있어서,
    상기 상하정반에 첩부된 연마패드는, 쇼어A경도가 85 이상 95 이하인 것을 특징으로 하는 양면연마장치.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 하정반에 첩부된 상기 연마패드의 평균두께B가 0.3mm 이상인 것을 특징으로 하는 양면연마장치.
KR1020187019215A 2016-02-16 2017-02-01 양면연마방법 및 양면연마장치 KR102577033B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-027136 2016-02-16
JP2016027136 2016-02-16
PCT/JP2017/003568 WO2017141704A1 (ja) 2016-02-16 2017-02-01 両面研磨方法及び両面研磨装置

Publications (2)

Publication Number Publication Date
KR20180115260A KR20180115260A (ko) 2018-10-22
KR102577033B1 true KR102577033B1 (ko) 2023-09-12

Family

ID=59626074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187019215A KR102577033B1 (ko) 2016-02-16 2017-02-01 양면연마방법 및 양면연마장치

Country Status (8)

Country Link
US (1) US11325220B2 (ko)
JP (1) JP6566112B2 (ko)
KR (1) KR102577033B1 (ko)
CN (1) CN108369908B (ko)
DE (1) DE112017000281T5 (ko)
SG (1) SG11201806747QA (ko)
TW (1) TWI705489B (ko)
WO (1) WO2017141704A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109590898A (zh) * 2019-01-25 2019-04-09 西安奕斯伟硅片技术有限公司 工件研磨垫、晶圆双面研磨方法及其研磨装置
JP2020171996A (ja) * 2019-04-11 2020-10-22 信越半導体株式会社 両面研磨方法
CN111599673A (zh) * 2020-06-03 2020-08-28 福建阿石创新材料股份有限公司 一种钼晶圆片的磨抛方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345291A (ja) * 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法
JP2003260656A (ja) * 2002-03-08 2003-09-16 Sumitomo Mitsubishi Silicon Corp 両面研磨装置用研磨布のドレッシング方法およびこれに用いられるドレッシング治具
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
KR100737879B1 (ko) * 2000-04-24 2007-07-10 주식회사 사무코 반도체 웨이퍼의 제조방법
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
US6582279B1 (en) * 2002-03-07 2003-06-24 Hitachi Global Storage Technologies Netherlands B.V. Apparatus and method for reclaiming a disk substrate for use in a data storage device
KR100932741B1 (ko) * 2002-03-28 2009-12-21 신에쯔 한도타이 가부시키가이샤 웨이퍼의 양면연마장치 및 양면연마방법
KR20050055531A (ko) * 2003-12-08 2005-06-13 주식회사 실트론 웨이퍼 연마 방법
DE102007049811B4 (de) * 2007-10-17 2016-07-28 Peter Wolters Gmbh Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
JP5547472B2 (ja) * 2009-12-28 2014-07-16 株式会社荏原製作所 基板研磨装置、基板研磨方法、及び基板研磨装置の研磨パッド面温調装置
JP5768659B2 (ja) * 2011-10-31 2015-08-26 株式会社Sumco 両面研磨装置の研磨布ドレッシング方法
JP2014094424A (ja) * 2012-11-08 2014-05-22 Toyo Tire & Rubber Co Ltd 積層研磨パッド
JP5896884B2 (ja) * 2012-11-13 2016-03-30 信越半導体株式会社 両面研磨方法
DE102013201663B4 (de) * 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
JP5807648B2 (ja) * 2013-01-29 2015-11-10 信越半導体株式会社 両面研磨装置用キャリア及びウェーハの両面研磨方法
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur
JP6003800B2 (ja) 2013-05-16 2016-10-05 信越半導体株式会社 ウェーハの両面研磨方法及び両面研磨システム
JP6578089B2 (ja) * 2014-07-17 2019-09-18 信越半導体株式会社 ウェーハ保持用キャリア並びにそれを用いたウェーハの両面研磨方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345291A (ja) * 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法
JP2003260656A (ja) * 2002-03-08 2003-09-16 Sumitomo Mitsubishi Silicon Corp 両面研磨装置用研磨布のドレッシング方法およびこれに用いられるドレッシング治具
JP2007214368A (ja) * 2006-02-09 2007-08-23 Hitachi Cable Ltd Ｍｏｖｐｅ用化合物半導体ウェハ、その製造方法及びｍｏｖｐｅ用化合物半導体エピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
CN108369908A (zh) 2018-08-03
DE112017000281T5 (de) 2018-09-13
US20180361530A1 (en) 2018-12-20
SG11201806747QA (en) 2018-09-27
JPWO2017141704A1 (ja) 2018-09-27
TWI705489B (zh) 2020-09-21
WO2017141704A1 (ja) 2017-08-24
JP6566112B2 (ja) 2019-08-28
CN108369908B (zh) 2022-04-15
US11325220B2 (en) 2022-05-10
KR20180115260A (ko) 2018-10-22
TW201743374A (zh) 2017-12-16

Similar Documents

Publication Publication Date Title
CN103889655B (zh) 双面研磨方法
KR101627897B1 (ko) 반도체 웨이퍼 연마 방법
JP4748968B2 (ja) 半導体ウエーハの製造方法
US20080014839A1 (en) Method For The Simultaneous Double-Side Grinding Of A Plurality Of Semiconductor Wafers, And Semiconductor Wafer Having Outstanding Flatness
EP1211023A1 (en) Polishing body, polisher, polishing method, and method for producing semiconductor device
CN105340066B (zh) SiC基板的制造方法
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
KR102577033B1 (ko) 양면연마방법 및 양면연마장치
US20030153251A1 (en) Mirror chamfered wafer, mirror chamfering polishing cloth, and mirror chamfering polishing machine and method
TW200903620A (en) Method for grinding semiconductor wafers
JP2006205265A (ja) 研磨方法および研磨用組成物
KR20190093574A (ko) 양면연마장치용 캐리어 및 양면연마장치 그리고 양면연마방법
US20160257854A1 (en) Polishing composition and polishing processing method using same
KR102230096B1 (ko) GaN 단결정 재료의 연마 가공 방법
US20170312886A1 (en) Abrasive material and production method of abrasive material
WO2015025469A1 (ja) ウェーハの両面研磨方法
WO2020209022A1 (ja) 酸化ガリウム基板、および酸化ガリウム基板の製造方法
JP6747376B2 (ja) シリコンウエーハの研磨方法
KR20230096088A (ko) 웨이퍼의 연마 방법 및 웨이퍼의 제조 방법
JP6330628B2 (ja) ガラス基板の製造方法
JP2005205542A (ja) サファイア研磨用砥石およびサファイア研磨方法
CN108127550B (zh) 一种聚氨酯研磨垫及其制造方法
WO2022137934A1 (ja) キャリアプレートの研磨方法、キャリアプレートおよび半導体ウェーハの研磨方法
JP5803601B2 (ja) 研磨スラリーの供給方法及び供給装置、並びに研磨装置
JP2005288552A (ja) 研磨工具およびそれを用いた研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant