KR101627897B1 - 반도체 웨이퍼 연마 방법 - Google Patents

반도체 웨이퍼 연마 방법 Download PDF

Info

Publication number
KR101627897B1
KR101627897B1 KR1020130141457A KR20130141457A KR101627897B1 KR 101627897 B1 KR101627897 B1 KR 101627897B1 KR 1020130141457 A KR1020130141457 A KR 1020130141457A KR 20130141457 A KR20130141457 A KR 20130141457A KR 101627897 B1 KR101627897 B1 KR 101627897B1
Authority
KR
South Korea
Prior art keywords
polishing
polishing pad
pad
wafer
gap
Prior art date
Application number
KR1020130141457A
Other languages
English (en)
Other versions
KR20140071896A (ko
Inventor
클라우스 로트게르
알렉산데르 헤일마이에르
레세크 미투르
마코토 타바타
브라디미르 두츠흐케
톨스텐 올브리흐
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20140071896A publication Critical patent/KR20140071896A/ko
Application granted granted Critical
Publication of KR101627897B1 publication Critical patent/KR101627897B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Abstract

본 발명은 낮은 압축률을 갖는 단단한 연마 패드를 사용한 적어도 하나의, 제 1 동시 양면 스톡 제거 연마 단계를 포함하는, 반도체 재료로 구성된 웨이퍼를 연마하는 방법에 관한 것이다. 방법은 각각의 직경과 관계없이 반도체 재료로 구성된 모든 웨이퍼에 적합한다.

Description

반도체 웨이퍼 연마 방법{METHOD FOR POLISHING A SEMICONDUCTOR WAFER}
본 발명은 낮은 압축률을 갖는 얇은 연마 패드를 이용한 적어도 하나의 동시 양면(double-side) 연마 단계를 포함하는, 반도체 재료로 구성된 적어도 하나의 웨이퍼(반도체 웨이퍼)를 연마하는 방법에 관한 것이다.
예를 들어, 최소 구조적 길이 ≤ 22 nm인, 즉 ITRS["국제 반도체 기술 로드맵(International Technology Roadmap for Semiconductors)]에 따른 22 nm 설계 규칙을 갖는 것과 같은, 특별히 요구하는 컴포넌트를 위한 기판으로서, 반도체 재료로 구성된 웨이퍼(반도체 웨이퍼)는 특히 평편해야 한다.
이전 기술에 따르면, 반도체 재료의 단결정으로부터 쏘잉된 웨이터는 다음의 다양한 작업 공정에서 평탄화된다.
- 기계적 웨이퍼 가공(래핑, 그라인딩)
- 화학적 웨이퍼 가공(알칼리성 또는 산성 에칭)
- 화학기계적 웨이퍼 가공: 단면 연마(single-side polishing; SSP), 양면 연마(double-side polishing; DSP), 소프트 연마 패드를 이용한 단면 헤이즈-프리(haze-free) 또는 미러 연마[화학 기계적 연마(chemical mechanical polishing; CMP)]
반도체 웨이퍼의 기계적 가공은 주로 반도체 웨이퍼의 전역 레벨링을 위해, 또한 반도체 웨이퍼의 두께 교정을 위해, 또한 선행 분리 공정에 의해 발생된 결정질-손상(crystalline-damaged) 표면층 및 가공 흔적(쏘잉 홈, 절개 자국)의 제거를 위해 이용한다.
에칭의 경우, 오염물 및/또는 자연 산화물이 반도체 웨이퍼의 표면으로부터 화학적으로 제거된다. 반도체 웨이퍼 표면의 최종 평활화(smoothing)는 화학 기계적 연마 수단에 의해 최종적으로 수행된다.
단면 연마(SSP)의 경우, 반도체 웨이퍼는 왁스에 의해, 진공에 의해 또는 접착제에 의해 지지 플레이트 상의 후방측을 가공하는 동안에 유지되고, 다른 측 상에 연마가 수행된다.
적합한 단면 연마 기계는 예를 들어 특허 문서 US 6,116,997 A에 개시된다.
전형적인 양면 연마(DSP)의 경우, 반도체는 얇은 캐리어 플레이트에서 적합하게 치수화된 컷아웃(cutout)으로 느슨하게 삽입되고, 연마 패드에 의해 각각 덮인 상부 연마 플레이트와 하부 연마 플레이트 사이에서 "자유 플로팅(freely floating)" 방식으로 전방측 및 후방측 상에 동시에 연마된다.
이러한 연마 방법은 통상적으로 실리카 졸(silica sol)을 기반으로 하는 연마제 슬러리(polishing agent slurry)의 공급으로 수행된다. DSP의 경우, 반도체 웨이퍼의 전방측 및 후방측은 동일한 시간에서 동시에 연마된다.
적합한 양면 연마 기계는 예를 들어 특허 출원 DE 100 07 390 A1에 개시된다.
대응하는 DSP 방법은 예를 들어 특허 명세서 US 3,691,694에 개시된다.
특허 명세서 EP208315B1에 개시된 바와 같은 DSP의 실시예에 따르면, 적합하게 치수화된 컷아웃을 갖는, 금속 또는 플라스틱으로 구성된 캐리어 플레이트 내의 반도체 웨이퍼는 기계 및 공정 파라미터에 의해 미리결정된 경로 상의 연마제의 존재에 있어서 연마 패드로 덮인 2개의 회전 연마 플레이트 사이에서 이동됨으로써 연마된다("캐리어 플레이트"란 용어는 문헌에서 채용됨).
DSP는 통상적으로 예를 들어 특허 문헌 DE10004578C1에 개시된 바와 같이 동질의 다공성 폴리머 폼으로 구성된 연마 패드를 사용하여 수행된다.
특정 성질을 각각 갖는 상이한 연마 패드가 수행될 연마 공정 및 반도체 웨이퍼의 표면 또 표면들로부터 각각의 원하는 재료 제거에 의존하여 사용될 수 있다.
연마 패드는 열가소성 또는 열경화성 폴리머로 구성될 수 있다. 발포형(foamed) 연마 패드(발포형 패드)라 불리는 그러한 패드를 위한 재료에 따라, 예를 들어, 폴리우레탄, 폴리카보네이트, 폴리아미드, 폴리아크릴레이트, 폴리에스테르 등의 다양한 재료가 고려사항으로 들어간다. 폴리머로 제작된 연마 패드는 예를 들어 US 2008/0102741 A1에 개시된다.
그러나, 연마 패드는 또한 폴리머를 함유한 플레이트 또는 펠트 또는 섬유질 기판으로 구성될 수 있다(부직포 패드). 그러한 패드는 예를 들어 US 5,510,175 A에 개시된다.
원칙적으로, 예를 들어 그들 표면에 본딩된 연마재(abrasive)를 함유하는 연마 패드와 본딩 연마재를 함유하는 연마 패드 사이를 구별하는 것이 가능하다. 그러한 연마 패드는 고정 연마재 패드(fixed abrasive pad; FA 패드)로서 지정된다.
본딩 연마재를 함유하지 않은 연마 패드는 예를 들어 유럽 특허 출원 EP 2 266 757 A1에 개시된다.
본딩 연마재를 함유한 연마 패드는 예를 들어 특허 출원 US 2005 0 227 590 A1에 개시된다. US 특허 5,958,794는 본딩 연마재를 함유한 패드를 사용한 반도체 재료로 구성된 기판 표면의 처리를 위한 방법을 설파한다.
연마 패드의 특징의 추가의 구별 방법은 예를 들어 각각의 연마 패드의 경도이다. 더 단단한 연마 패드가 더 부드러운 연마 패드보다 압축률이 낮지만, 연마 동안에 느슨한 입자가 패드로 가압하지 못하므로 반도체 웨이퍼의 연마된 표면에서 손상이 발생할 수 있다는 단점을 갖는다.
예를 들어 연마 패드의 지오메트리가 변하거나 너무 많은 고형물이 연마 패드의 표면 상에 혼입된(글레이징) 경우 반도체 웨이퍼의 연마에 사용되는 연마 패드의 컨디셔닝(리프레싱)이 필요하게 된다. 혼입된 고형물의 결과로서, 연마 패드 성질의 지속적인 변화가 있고, 그래서 첫번째로 특정 연마 제거율이 악영향을 받고, 두번째로 불균일한 연마 제거가 일어날 수 있다.
이전 기술에서 알려진 양면 연마 방법은 일반적으로 반도체 재료로 구성된 웨이퍼의 에지 영역에서 제거된 재료의 양이 웨이퍼 다른 영역에서보다 더 많으므로[에지 롤-오프(edge roll-off; ERO)] 빈약한 에지 지오메트리를 야기한다는 단점을 갖는다.
에지 롤-오프의 심각성은 그중에서도 연마 패드에서 웨이퍼가 얼마나 싱크(sink)됨으로써 에지가 라운딩(rounding)되는지에 의존한다. 이전 기술은 연마 공정 동안에 에지 롤-오프를 감소시키거나 회피하기 위한 여러 방안을 기술한다.
Xin은 실리콘 웨이퍼의 평편도를 향상시키기 위한 더 단단한 연마 패드의 사용을 보고한다[Xin, Y.B. 1998, 화학 기계적 연마에서의 패드-웨이퍼 접촉 압력 분배의 모델링(Modeling of Pad-wafer contact pressure distribution in chemical mechanical polishing), International Journal for Manufacturing Science and Technology, v.1, n.2, pp.20-34]. 이 연구는 반도체 재료로 구성된 웨이터의 에지 영역 상의 압력은 매우 단단한 패드의 경우에서보다 매우 부드러운 패드의 경우에서 대략 1.5배 만큼 높다는 것을 보여준다.
특허 문헌 EP 2 345 505 A2는 반도체 웨이퍼가 연마 공정 이후에 원하는 표면 형상을 갖는 방식에 대응하는 드레싱(dressing)에 의한 연마 패드의 표면 형상의 적응을 설파한다.
미국 특허 US 7,364,495 B2는 반도체 웨이퍼의 전방측 및 후방측을 동시에 연마하는 디바이스 및 방법을 설파하고, 여기서 반도체 웨이터의 원하는 표면 형상은 연마 플레이트 지오메트리의 약간의 변경(㎛ 범위)에 의해 연마 동안에 성취된다. US 7,364,495 B2에 따르면, 연마 플레이트 지오메트리는 예를 들어 연마 플레이트 온도를 변경함으로써 얻어질 수 있지만, 기계적으로 대응하는 압력 단위에 의해서도 얻어질 수 있다.
특허 출원 US 2003/0224604 A1은 반도체 웨이터의 둘레가 확장되기 때문에 연마 동안에 반도체 웨이퍼를 둘러싸는 희생 링을 사용하여 증가된 재료 제거에 대하여 웨이퍼의 에지 영역을 보호함으로써 에지 롤-오프를 회피하는 방법을 개시한다. 이러한 경우에, 실리콘 또는 세라믹으로 제작된 링은 연마될 반도체 웨이퍼의 두께를 갖는다.
공개 특허 출원 US 2003/0224604 A1에 개시된 방법의 단점은, 그중에서도, 반도체 웨이퍼의 에지가 연마 공정 동안에 발생하는 힘에 의해 둘러싸고 있는 링에 의해 손상될 수 있다는 것이다.
유럽 특허 출원 EP 1 852 899 A1은 에지 롤-오프를 회피하는 방법을 개시하고, 여기서 반도체 웨이퍼의 양면 연마 이후에 반도체 웨이퍼의 한면 또는 양면이 에지 연마가 수행되기 전에 수지 필름에 의해 보호된다. 보호 필름은 예를 들어 알칼리 수용액을 다시 사용하여 나중에 제거된다.
반도체 웨이퍼의 연마 동안에 에지 롤-오프를 회피하는 다른 방법은 특정 연마 패드 및/또는 연마 패드의 드레싱의 사용에 관련된다.
예를 들어, 유럽 특허 출원 공보 EP 2 345 505 A2는 연마 패드를 드레싱하는 방법을 개시하고, 여기서 연마 플레이트에 베어링된 연마 패드의 프로파일이 측정되고, 반도체 웨이퍼의 원하는 표면 성질을 얻기 위한 연마 파라미터가 이러한 측정에 기초하여 선택된다. 추가적으로, 측정된 연마 패드의 표면은 또한 대응하는 드레싱 공정에 의해 수정될 수 있다.
US 특허 US 6,682,405 B2는 링 형상의 툴을 사용하여 연마 패드를 드레싱하는 방법을 설파하고, 여기서 이전 기술에 반하여 연마 패드 표면과 접촉하게 되는 링 형상의 툴의 표면은 연마 패드 표면을 향해 경사지고, 그 결과로서 연마 패드 드레싱 동안에 일정한 압력이 얻어진다.
독일 특허 출원 공보 DE 10 2008 056 276 A1은 양면 연마 기계의 작업 갭(working gap)을 조절하는 방법을 설파한다. 연마될 기판이 위치되는 상기 작업 갭은 연마 패드(작업 표면)로 각각 덮인 상부 및 하부 연마 플레이트에 의해 형성된다. 작업 갭의 형상이 변하고 작업 표면이 최대 평행성을 갖도록 조정 디바이스에 의해 적어도 하나의 연마 플레이트가 변형될 수 있다. 가능한 균일한 재료 제거가 작업 갭 지오메트리의 조절에 의해 확보되도록 의도된다.
게다가, DE 10 2008 056 276 A1는 예를 들어 하나 또는 양측 연마 플레이트의 특정 오목함 또는 볼록함이 얻어지는 방식으로 작업 갭을 조절하는 방법을 개시하고, 여기서 작업 갭은 한측이 다른측과 상이한 높이를 가질 수 있다.
특허 출원 공보 DE 10 2008 056 276 A1에서 설파된 바와 같이, 양면 연마 기계의 작업 갭을 조절하는 방법은 대응하는 기술 디바이스가 항상 이용가능하지 않다는 것을 에상한다. 게다가, 에지 롤-오프는 연마 플레이트의 절대 평행성으로도 항상 회피될 수 없고, 그것은 상기 에지 롤-오프가 연마 플레이트의 평행성에 의해 바로 영향받지 않기 때문이다.
설명된 이전 기술로부터 진행하면, 본 발명의 목적은 양면 연마 기계의 특정 기술 요건없이 채용될 수 있는, 동시에 양면을 연마하고, 그와 함께 에지 롤-오프를 방지하는 개선된 방법을 제공하는 것이다.
본 발명의 목적은 전방측 및 후방측을 갖는 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)를 연마하는 방법에 의해 성취될 수 있고, 상기 방법은 반도체 재료로 구성된 웨이퍼(5)가 상부와 하부 연마 플레이트(8) 사이에서 전방측 및 후방측 상의 양면에 동시에 공정 온도에서 연마되는 적어도 하나의 제 1 연마 단계를 포함하고, 상기 상부 및 상기 하부 연마 플레이트(8) 각각은 낮은 압축률을 갖는 단단한 연마 패드(1)로 덮이고, 연마 패드(1)의 상부와 하부 표면(2) - 연마될 기판과 접촉하게 됨 - 사이의 거리는 연마 갭(polishing gap)을 형성하고, 이 연마 갭은 상기 연마 패드(1)의 내측 에지(B)로부터 연마 패드(1)의 외측 에지(A)까지 연장하며, 상기 패드 표면(2)은 상기 내측 에지(B)에서의 연마 갭의 높이가 상기 외측 에지(A)에서의 연마 갭의 높이와 상이한 방식으로 제 1 드레싱(dressing)에 의해 가공된다.
상기 목적을 달성하기 위해 사용되는 본 발명에 따른 상기 방법은 이하 상세하게 설명된다. 언급된 실시예는 그러한 실시예에 상기 방법의 범위를 제한하지 않고 설명을 위해 이용된다.
반도체 재료로 구성된 적어도 하나의 웨이퍼의 동시 양면 연마를 위한 본 발명에 따른 방법에 대하여, 에지 라운딩은 적합한 두께 프로파일의 연마 패드에 의해 실현되는 특정 형상의 작업 갭과 낮은 압축률을 갖는 단단한 연마 패드의 조합에 의해 상당히 감소되거나 심지어 회피될 수 있다.
도 1은 반도체 재료로 구성된 웨이퍼의 에지 상의 연마 패드의 경도 및 압축률의 영향을 나타낸다.
도 2는 드레싱 이전 및 이후의 상부 및 하부 연마 패드(1)의 패드 두께 프로파일을 나타낸다.
도 3은 연마 갭의 형상의 기능에 따라 300㎜의 직경을 갖는 반도체 재료로 구성되는 연마된 웨이퍼의 2개의 상이한 두께 프로파일(표면 지오메트리)을 나타낸다.
도 1은 반도체 재료로 구성된 웨이퍼의 에지 상의 연마 패드의 경도 및 압축률의 영향을 나타낸다. 도 1a: 연마 플에이트(8)에 접착 본딩된(adhesively bond) 부드럽고 압축가능 패드(1)의 경우, 웨이퍼(5)는 연마 패드(1)의 작업 표면(2)으로 약간 싱크(sink)한다. 그 결과, 연마 동안에 재료 제거가 증가함으로써 에지가 라운딩되도록 웨이퍼(5)의 에지 영역에서 웨이퍼(5)의 다른 영역에서보다 웨이퍼(5) 상에 더 큰 힘이 작용한다. 도 1b: 더 높은 경도 및 더 낮은 압축률을 갖는 연마 패드(1) - 연마 패드는 폴리싱 플레이트(8)에 접착 본딩됨 - 를 사용하여 반도체 재료로 구성된 웨이퍼(5)의 전방측 및 후방측을 동시에 연마하는 본 발명에 따른 방법의 경우, 웨이퍼(5)는 연마 패드(1)의 작업 표면으로 싱크되지 않는다.
도 2는 드레싱 이전 및 이후의 상부 및 하부 연마 패드(1)의 패드 두께 프로파일을 나타낸다. 도 2a: 제 1 드레싱 이전에, 각 연마 패드(1)는 예를 들어 800 내지 900㎛의 작업 층(4) 두께를 갖는 평면-평행의 전방측(작업 표면)(2) 및 후방측(3)을 특징으로 한다. 도 2b: 패드(1)의 외측 에지(A)에서의 작업 층(4)의 두께는 예를 들어 820㎛이고, 반면에 내부 에지(B)에서 작업 층(4)의 두께는 예를 들어 790㎛이다. 결과로서 V 형상의 작업 또는 연마 갭이 생긴다. 도 2c: 상부 및 하부 연마 패드(1)는 이 예에서 상이하게 드레싱되었다. 상부 연마 패드(1)의 작업 층(4)은 내측 에지(B)에서(750㎛)보다 외측 에지(A)에서(820㎛) 더 두꺼운 반면, 하부 연마 에지(1)의 작업 층(4)은 외측 에지(A)와 내측 에지(B) 사이에서 동일한 두께(예를 들어, 850㎛)를 갖는다. 추가적으로, 하부 연마 플레이트(도시되지 않음)는 예를 들어 V 형상의 연마 갭이 더 큰 범위까지 드러나는 방식으로 변형된다. 도 2d는 지점(A)(에지) 및 지점(B)(중심)의 위치 및 평면에서의 링 형상의 연마 패드(1)를 나타낸다. (A)와 (B) 사이의 연결은 도 2a 및 도 2b에 도시된 패드 표면의 프로파일에 대응한다.
도 3은 연마 갭의 형상의 기능에 따라 300㎜의 직경을 갖는 반도체 재료로 구성되는 연마된 웨이퍼의 2개의 상이한 두께 프로파일(표면 지오메트리)을 나타낸다. 하나의 측으로부터 다른 측까지의 연마된 반도체 웨이퍼의 전반적인 두께 프로파일의 그래프가 그려진다. 바람직한 웨이퍼는 내측 영역에서보다 에지에서 더 두껍고, 그러므로 오목한 형상을 갖는다. GBIR(Global Flatness Back Ideal Range; GBIR)는 최대 두께 차이와 최소 두께 차이 사이의 차이이고, 소망되는 GBIR는 가능한 낮은 것이다. SFQR(Site Flatness Front Least Squares Site Range)은 예를 들어 26 x 8㎜의 각각의 사이즈를 갖는 작은 사이트(site) 내의 기준 평면으로서 반도체 웨이퍼의 전방측에 관한 반도체 웨이퍼의 두께에서의 변화를 말한다. 따라서, SFQR는 예를 들어 에지 롤-오프와 같은 두께에서의 상당한 국부적 변화를 말한다. 도 3a는 낮은 압축률을 갖는 단단한 연마 패드를 구비하는 연마된 실리콘 웨이퍼의 두께 프로파일을 나타내고, 그 경우 평면-평행의 연마 갭에서 양면 연마가 수행되었다. 그것은 50㎚의 매우 빈약한 SFQR 값(26 x 8 EE 2㎜)을 갖는 포트 형상의(pot-shaped) 반도체 웨이퍼를 초래한다. 도 3b는 낮은 압출률을 갖는 단단한 연마 패드를 구비하는 연마된 실리콘 웨이퍼의 두께 프로파일을 나타내고, 그 경우 본 발명에 따른 V 형상의 연마 갭에서 양면 연마가 수행되고, 여기서 연마 갭은 내측 영역에서보다 외측 영역에서 더 좁았다. 결과적으로 이로운 반도체 웨이퍼의 형상은 0.2㎛보다 낮은 작은 GBIR, 16㎚의 작은 SFQR 값(26 x 8 EE 22㎜), 및 낮은 에지 롤-오프를 특징으로 한다.
본 발명은 반도체 재료로 구성된 적어도 하나의 웨이퍼(반도체 웨이퍼)의 전방측 및 후방측의 동시 연마(DSP)에 관한 것이고, 여기서 반도체 재료는 예를 들어 갈륨 비소와 같은 화합물 반도체 또는 주로 실리콘이지만 또한 게르마늄 또는 그 밖의 계층 구조와 같은 원소 반도체이다.
반도체 재료로 구성된 적어도 하나의 웨이퍼의 전방측 및 후방측의 동시 연마를 위한 연마 패드는 이전 기술에 따라 링 형상이고, 여기서 연마 기계 메카니즘을 위한 환상의 컷아웃이 연마 패드 표면의 중심에서 위치된다(도 2c).
높은 패드 경도 및 낮은 패드 압축률을 갖는 연마 패드를 사용하여 반도체 웨이퍼의 전방측 및 후방측을 동시 연마하는 본 발명에 따른 방법은 모든 웨이퍼 직경에 대해 적합한다.
반도체 재료로 구성된 적어도 하나의 웨이퍼의 표면을 가공하기 위한 추가의 연마 단계 또는 다른 공정들이 본 발명에 따른 방법 이후에 후속될 수 있다.
반도체 재료로 구성된 웨이퍼의 전방측 및 후방측의 동시 연마(DSP) 동안에 일반적으로 소망되지 않은 웨이퍼 에지의 라운딩(에지 롤-오프; ERO)가 발생한다. 빈약한 에지 지오메트리를 이끄는 이러한 라운딩은, 그 중에서도, 웨이퍼가 연마 동안에 상부 연마 패드, 하부 연마 패드, 또는 양측 연마 패드로 얼마나 싱크되는지에 의존한다. 반도체 재료로 구성된 웨이퍼가 연마 패드로 싱크하는 결과로서, 에지 상에 작용하는 재료 제거력은 표명의 나머지 영역 상에 작용하는 것보다 크다.
반도체 재료로 구성된 웨이퍼(5)가 연마 동안에 연마 패드(1)로 싱크되는 것이 최소화되거나 완전히 회피되기 위해서, 높은 패드 경도(단단한 연마 패드) 및 낮은 패드 압축률을 갖는 연마 패드(1)가 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)의 전방측 및 후방측을 동시 연마하기 위한 본 발명에 따른 방법에서 사용된다.
본 발명과 관련하여, 단단한 연마 패드는 적어도 80°의 Shore A에 따른 경도를 갖는다.
본 발명과 관련하여, 낮은 압축률을 갖는 연마 패드는 3%보다 작은 압축률을 갖는다. 재료의 압출률은 체적에서의 특정 변화를 가져오기 위해 모든 측면에서 어떤 압력 변화가 필요한지를 말한다. 압축률은 JIS L-1096[직물(Woven Fabrics)을 위한 테스팅 방법]와 유사하게 산출된다.
정의된 압력, 예를 들어 300g/㎠이 패드 표면에 가해지고 1분 후에 패드 두께(T1)가 측정된다. 그 후에, 압력은 첫번째 압력의 6배, 여기서는 1800g/㎠까지 증가되고, 1분 후에 패드 두께(T2)가 측정된다. 값 T1 및 T2으로부터, 공식 압축률 [%] = (T1-T2)/T1 x 100을 이용하여 연마 패드의 압축률이 산출된다.
바람직하게는, 본 발명에 따른 방법에서 상부 및 하부 연마 플레이트는 본 발명에 따른 방법을 위한 경도 및 압축률에 대하여 동일한 성질을 갖는 연마 패드(1)로 각각 덮이기 때문에, 단지 하나의 연마 패드(1) 및 그 바람직한 성질이 이하 논의될 것이다. 이러한 성질과 관계없이, 상부 및 하부 연마 패드(1)의 표면[작업 표면(2)]의 지오메트리는 상이할 수 있다.
높은 패드 경도 및 낮은 패드 압축률을 갖는 연마 패드(1)를 사용하여 반도체 웨이퍼의 전방측 및 후방측을 동시에 연마하기 위한 본 발명에 따른 방법에 발포형 연마 패드(발포형 패드) 및 섬유질 구조를 갖는 연마 패드(부직포 패드) 모두 적합하다.
바람직하게는, 연마 패드(1) 또는 작업 표면(2)은 열가소성 또는 열경화성 폴리머로 구성되고, 다공성 매트릭스를 갖는다(발포형 패드). 재료로서, 예를 들어 폴리우레탄, 폴리카보네이트, 폴리아미드, 폴리아크릴레이트, 폴리에스테르 등의 다양한 재료가 고려사항으로 들어간다.
바람직하게는, 연마 패드(1) 또는 작업 표면(2)은 고형의 미소공성 폴리우레탄으로 구성된다.
발포형 플레이트 또는 폴리머를 함유한 펠트 또는 섬유질 기판(부직포 패드)으로 구성된 연마 패드의 사용을 위해 선호도가 또한 주어진다.
단단한 또는 매우 단단한 연마 패드(1)의 사용이 바람직하다.
Shore A에 따라 80-100°의 경도를 갖는 연마 패드(1)의 사용이 특히 바람직하다.
하나의 적합한, 상업적으로 이용가능한 연마 패드는 예를 들어 Shore A에 따라 84°의 경도를 갖는 Rohm & Haas의 SUBA™ 1200이다.
Nitta Haas Inc.의 MH-S24A형 패드는 예를 들어 86 JIS-A (JIS K 6253A)까지의 경도로 특정되고, 여기서 JIS-A에 따른 경도는 Shore A에 따른 경도에 대응한다.
낮은 또는 매우 낮은 압축률을 갖는 연마 패드(1)의 사용이 바람직하다.
바람직하게는, 연마 패드(1)의 압축률은 2.5%보다 작다.
보다 바람직하게는, 연마 패드(1)의 압축률은 2.2%보다 작다.
특히 바람직하게는, 연마 패드(1)의 압축률은 2.0%보다 작다.
연마 패드(1)의 낮은 압축률은 얇은 연마 패드(1)에 의해 얻어진다. 본 발명에 따른 방법에서, 연마 패드(1)의 두께는 바람직하게는 0.5 내지 1.0㎜의 범위 내에 있고, 보다 바람직하게는 0.5 내지 0.8㎜의 범위 내에 있다.
이전 기술에 비해 더 얇은 연마 패드(1)가 발포형 패드의 경우에 연마 패드 재료로 구성된 블록(케이크)로부터 대응하는 두께를 절단함으로써 생산되고 제조업체로부터 입수된다.
부직포 패드는 대응하는 두께로 제조업체로부터 입수된다.
낮은 압출률을 갖는 단단한 연마 패드(1)를 사용하여 반도체 재료로 구성된 적어도 하나의 웨이퍼의 전방측 및 후방측을 동시에 연마하기 위한 본 발명에 따른방법을 위한 연마 패드(1)는 연마 기계의 각각의 연마 플레이트(8)에 완전히 균일하게, 즉 예를 들어 기포 또는 접힘이 없이 접착 본딩되어야 한다.
이러한 목적을 위해, 본 발명에 따른 방법에 있어서 연마 패드(1)는 그 후방측(3) 상에 기계에 의해 도포된 접착 필름을 갖는다. 예를 들어, 3M의 양면 접착 필름 PSA이 접착 필름에 적합하다.
연마 패드(1)가 연마 플레이트(8)에 완전히 균일하게 접착 본딩할 수 있기 위해서, 연마 플레이트(8)는 내부 온도 제어 수단에 의해 가열된다. 연마 플레이트(8)는 바람직하게는 40-50°까지 가열되고, 보다 바람직하게는 45-50°까지 가열된다. 연마 플레이트(8)의 가열은 접착 필름의 점도를 감소시키면서 동시에 접착 필름의 접착력을 향상시킨다.
연마 패드의 경도는 연마 동안의 온도에 의해 영향을 받는다. 연마 패드의 경도는 온도 증가에 따라 저하된다.
그러므로, 연마 패드(1)가 접착 본딩된 후에, 연마 플레이트의 온도는 본 발명에 따른 방법에 대해 소망되는 공정 온도고 감소된다. 연마 패드(1)에 의해 덮인 연마 플레이트(8)을 소망의 공정 온도까지 냉각하는 동안 접착 본딩된 연마 패드(1) 내의 기포 또는 접힘의 형성을 회피하기 위해서, 연마 플레이트(8)의 온도 의존적 변형의 결과로서 그러한 형성이 가능하고, 연마 플레이트(8)는 소망의 공정 온도까지 천천히 냉각된다. 그것은 연마 플레이트(8)의 내부 온도 제어를 조정하는 대응하는 공식에 의해 이루어진다.
바람직하게는, 접착 본딩을 위한 온도 설정으로부터 소망의 공정 온도까지 연마 패드(1)로 덮인 연마 플레이트(8)를 냉각하는 것은 적어도 2시간의 기간에 이루어지고, 여기서 전체 냉각 공정 동안에 연마 패드는 적어도 1N/㎠의 압력으로 각각 대향하는 연마 플레이트(8)에 대하여 가압된다.
4 내지 8시간의 냉각 지속 시간이 보다 바람직하다.
온도 감소는 냉각 시간에 걸쳐 기하급수적인 하강 방식 또는 단차형 방식에서 선형으로 이루어질 수 있다.
연마 플레이트가 항상 ± 50㎛까지의 국부적 평탄도에서의 차이를 가질 수 있으므로, 연마 플레이트에 접착 본딩된 연마 패드(1)는 연마 공정 이전에 연마 기계의 각각의 개별적인 플레이트 형상에 적응되어야 한다. 그것을 위해 이러한 적응, 제 1 패드 드레싱, 및 필요한 방법은 이전 기술이고, 예를 들어 특허 문헌 EP 2 345 505 A2 또는 US　6,682,405 B2에서 설명된다.
패드 드레싱 또는 드레싱은 일반적으로 다이아몬드 연마 몸체를 포함한 적합한 툴에 의해 연마 플레이트 상에 위치되는 연마 패드의 기계적 가공(드레싱 방법)이다. 드레싱의 목적은 소망의 연마 패드 지오메트리, 및 그에 따른 소망의 연마 갭 지오메트리, 및 소망의 성질의 연마 패드의 패드 표면(작업 표면) 모두를 설정하는 것이다. 연마 플레이트 상에 위치된 연마 패드는 각 경우에 특정 연마 기계 및 연마 갭에 관하여 최적화된다.
낮은 압출률을 갖는 단단한 연마 패드(1)를 사용하여 반도체 재료로 구성된 웨이퍼(5)의 전방측 및 후방측을 동시에 연마하기 위한 본 발명에 따른 방법에 관하여, 제 1 연마 통과 전에 연마 패드(1)가 상부 및 하부 연마 플레이트(8)에 접착 본딩된 후에 제 1 패드 드레싱이 일어난다.
바람직하게는, 제 1 패드 드레싱에 관하여, 각각의 연마 플레이트(8)는, 가능한 예를 들어 Peter Wolters GmbH의 DSP 기계 AC 1500-P3에 의해 이루어질 수 있는, 유압/공압적으로 변형된다. 연마 플레이트를 변형하는 방법은 독일 출원 DE 10 2008 056 276 A1에 개시된다.
또한 바람직하게는, 제 1 패드 드레싱 동안에 각각의 연마 플레이트는 온도 제어 방식으로 변형된다. 이러한 목적으로, 그 위에 연마 패드가 접착 본딩된 연마 플레이트(8)가 예를 들어 50°까지 가열되거나, 연마 플레이트(8)가 천천히 냉각되기 전에 제 1 패드 드레싱이 일어난다.
연마 패드(1)의 작업 표면(2)의 소망의 지오메트리 및 성질은 제 1 드레싱에 의해 설정된다.
제 1 패드 드레싱에 대하여, 바람직하게는 20-100㎛, 보다 바람직하게는 30-60㎛가, 각각의 연마 플레이트의 개별의 평탄도 프로파일이 보상되고 소망의 지오메트리를 갖는 연마 갭이 이용가능한 방식으로, 연마 패드(1) 작업 층(4)으로부터 제거된다.
반도체 재료로 구성된 적어도 하나의 웨이퍼(5)의 전방측 및 후방측을 동시에 연마하는 본 발명에 따른 방법에서 연마 갭의 지오메트리는 작업 갭의 내측 에지(B)에서의 상부와 하부 연마 패드(1)의 표면(2) 사이, 및 작업 갭의 외측 에지(A)에서의 상부와 하부 연마 패드(1)의 표면(2) 사이의 거리(높이) 차이로부터 초래한다.
연마 갭의 V 형상 지오메트리가 바람직하고, 여기서 연마 갭은 외측 에지(A)에서보다 내측 에지(B)에서 더 작거나, 또는 그 반대이다.
보다 바람직하게는, 연마 갭의 높이, 즉 상부와 하부 연마 패드 사이의 각각의 거리는 내측 에지(B)에서보다 외측 에지(A)에서 더 작다.
본 발명에 따른 방법에서 연마 갭에서의 상이한 높이는 패드의 외측 영역(A)와 내측 영역(B)에서의 연마 패드(1)의 상이한 두께에 의해 얻어지고, 대응하는 패드 드레싱으로부터 초래한다. 패드 드레싱에 의해 연마 갭의 소망의 지오메트리를 성취하기 위해서, 예를 들어 외측 에지(A)에서보다 내측 에지(B)에서 연마 패드(1)의 작업 층(4)의 더 많은 제거에 의해, DSP 기계의 상부 연마 플레이트는 작업 갭에서 외측 에지(A)에서보다 내측 에지(B)에서 드레싱 동안 더 많은 압력이 발생하는 방식으로 변형된다. 바람직하게는, 하부 연마 플레이트는 드레싱 동안에 변형되지 않은 상태로 남고, 그것은 특정 방향으로 변형되지 않는다는 것을 말한다. 또한 바람직하게는, 하부 플레이트는 추가적으로 변형된다.
이 예에서, 외측 에지(A)에서의 연마 동안에 내측 에지(B)에 비해 좁은 연마 갭의 결과로서, 연마될 반도체 재료로 구성된 웨이퍼의 에지 상에 작용하는 연마 압력이 웨이퍼의 중심에 작용하는 것보다 크도록, 작업 층(4)이 내측 에지(B)에서보다 외측 에지(A)에서 더 두꺼운 두께 경사도를 갖는 작업층을 갖는 드레싱된 연마 패드(1)가 초래된다.
바람직하게는, 드레싱 이후의 연마 패드(1)의 외측 에지(A)에서의 작업 층(4)의 두께는 패드의 내측 에지(B)에서보다 크다(도 2b). 각각의 소망의 두께 경사도, 섹션 AB를 따른 패드 두께에서의 차이(도 2d), 및 그에 따른 내측 에지(B)로부터 외측 에지(A)로의 작업 층(4)의 두께는 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)의 동시 양면 연마의 각각의 요건에 적응된다.
두께 경사도는 선형 또는 비선형(볼록 또는 오목)이 되도록 설계될 수 있다.
선형 두께 경사도는 작업 갭의 내측 에지(B)와 외측 에지(A) 사이에 설정되는 것이 바람직하다(도 2b).
낮은 압출률을 갖는 단단한 연마 패드(1)를 사용하여 반도체 재료로 구성된 적어도 하나의 웨이퍼의 전방측 및 후방측을 동시에 연마하는 본 발명에 따른 방법에 대하여, 상부 패드(1)의 작업 층(4)의 두께 경사도는 하부 패드(1)의 경우에서와 상이할 수 있고(도 2c), 여기서 V 형상의 연마 갭은 예를 들어 연마 플레이트의 변형에 의해 추가적으로 실현될 수 있다. 연마 갭의 높이 경사도는 상부 및 하부 연마 패드(1)의 작업 층(4)의 각각의 두께 경사도로부터 초래된다.
연마 갭의 소망의 지오메트리는 상부 연마 패드의 작업 층, 하부 연마 패드의 작업 층, 상부 연마 플레이트의 변형, 및/또는 하부 연마 플레이트의 변형의 4개의 개별적 기여에 의해 설정될 수 있다. 이 경우, 연마 갭의 소망의 지오메트리, 예를 들어 V 형상의 연마 갭을 설정하기 위해 적어도 2개의 개별적 기여의 조합 또는 개별적 기여의 적용에 선호도가 주어진다.
높이 경사도의 크기는 연마 플레이트의 사이즈에 주로 의존한다. 이 경우, 연마 패드의 링 폭, 즉 연마 패드의 내측 에지와 외측 에지 사이의 거리는 결정적이다.
바람직하게는, 내측 에지와 외측 에지 사이의 연마 패드의 높이에서의 차이는 연마 패드의 1미터 링 폭에 대해 70㎛ 내지 360㎛, 보다 바람직하게는 연마 패드의 1미터 링 폭에 대해 110㎛ 내지 220㎛이다.
예를 들어 0.7미터의 링 폭의 낮은 압출률을 갖는 단단한 연마 패드(1)를 사용하여 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)의 전방측 및 후방측을 동시에 연마하는 본 발명에 따른 방법에 대하여, 연마 패드의 내측 에지 및 외측 에지 사이의 연마 갭의 높이 차이는 바람직하게는 50 내지 250㎛ 사이에 있고, 보다 바람직하게는 80 내지 150㎛ 사이에 있고, 연마 갭의 높이 차이는 드레싱의 결과로서 연마 패드(1)의 대향하는 에지에 비해 얇은 에지에서 차이 x1 및 x2의 합으로부터 도출한다(도 2b 및 도 2c).
드레싱 또는 패드/플레이트 프로파일의 결과는 이전 기술에 따른 압력 스트레인 게이지 및 패드 두께 및 작업 갭 측정에 의해 모니터링되는 것이 바람직하다.
압력 스트레인 게이지의 도움으로, 2개의 접촉 표면 사이의 압력 분포는 후자가 특정 힘으로 함께 가압되는 경우에 컬러로 표현될 수 있다. 상이한 압력 분배는 상이한 컬러 밀도로부터 가시적으로 된다. 더 높은 컬러 밀도는 더 높은 압력을 갖는 영역을 표시하고, 더 낮은 컬러 밀도는 더 낮은 압력을 갖는 영역을 표시한다.
압력 스트레인 게이지는 DSP 설비의 2개의 연마 플레이트 사이에서 방사 방향으로 압력 분포를 결정하기 위해 사용된다. 그러한 목적으로, 압력 스트레인 게이지는 하부 연마 플레이트 또는 하부 연마 패드에 방사상으로 배치된다. 후속하여 2개의 플레이트 절반(plate halves)이, 플레이트 사이에 작용하는 힘이 연마 공정과 유사하게 되는 방식으로, 함께 이동된다. 바람직하게는, 본 발명에 따른 방법에 대하여 연마 공정 동안에 내측 영역에서[연마 패드(1)의 내측 에지(B)에서]보다 외측 영역[연마 패드(1)의 외측 에지(A)]에서 기판에 약간 더 많은 압력이 작용하는 경우의 연마 갭의 프로파일이 설정된다.
그러므로, 이러한 바람직한 압력 프로파일은 2개의 연마 패드(1) 중 적어도 하나(도 2c), 바람직하게는 연마 패드(1) 모두(도 2b)의 작업 층(4)의 두께가 외측 에지(A)에서보다 내측 에지(B)에서 약간 낮도록[작업 층(4) 두께의 두께 경사도가 외향으로 증가하거나 연마 갭의 높이 경사도가 외향으로 감소함] 성취되는 것이 바람직하다.
예를 들어, 제 1 드레싱 후의 상부 및 하부 연마 패드의 작업 층(4)의 두께는 외측 에지(A)에서 820㎛, 및 내측 에지(B)에서 790㎛일 수 있다(도 2b).
상부 및 하부 연마 패드의 작업 층(4)의 두께는 또한 상이한 두께 경사도를 가질 수 있다. 예를 들어, 제 1 드레싱 후의 상부 연마 패드의 작업 층(4)의 두께는 외측 에지(A)에서 820㎛, 및 내측 에지(B)에서 750㎛일 수 있고, 제 1 드레싱 후의 하부 연마 패드의 작업 층(4)의 두께는 외측 에지(A)에서 820㎛, 및 내측 에지(B)에서 790㎛일 수 있다.
이러한 압력 프로파일은 연마 플레이트(8)의 대응하여 적응된 형상(지오메트리)에 의해 얻어지는 것이 또한 바람직하다. 낮은 압출률을 갖는 단단한 연마 패드(1)를 사용하여 반도체 재료로 구성된 웨이퍼(5)의 전방측 및 후방측을 동시에 연마하기 위한 본 발명에 따른 방법의 실시예에 있어서, 소망의 연마 패드 지오메트리, 예를 들어 연마 갭의 외향으로 감소하는 높이 경사도는 연마 패드(1)으로 각각 덮이는 상부 및 하부 연마 플레이트(8)의 대응하는 형상에 의해 얻어진다.
이 경우에, 하나 또는 양측 연마 패드(1)의 두께는 예를 들어 최적으로 연마 갭의 소망의 지오메트리에 각각의 연마 플레이트(8)의 프로파일을 적응시키거나 상이한 연마 설비의 성질(지오메트리)에 보상하기 위해서 추가의 두께 경사도가 없거나 추가의 두께 경사도를 가질 수 있다.
발포형 연마 패드의 사용에 대하여 반도체 재료로 구성된 웨이퍼(5)의 전방측 및 후방측을 동시에 연마하기 위한 본 발명에 따른 방법은 바람직하게는 10℃-50℃의 공정 온도에서, 보다 바람직하게는 15℃-35℃의 공정 온도에서, 특히 바람직하게는 18℃-30℃의 공정 온도에서 수행된다.
부직포 연마 패드의 사용에 대하여 바람직한 공정 온도는 35℃ 내지 50℃이다.
본 발명을 따른 방법에 대하여, 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)는 캐리어 플레이트에서 적어도 하나의 적합하게 치수화된 컷아웃으로 배치된다.
캐리어 플레이트의 두께는 각각의 양면 연마 방법에 의존한다. 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)가 포지티브 돌출(positive jutout)로 연마된 경우에, 사용된 캐리어 플레이트는 양면 연마 이후에 획득되어야 하는 반도체 재료로 구성된 웨이퍼(5)의 목표 두께보다 약간, 예를 들어 2 내지 3㎛ 얇다.
반도체 재료로 구성된 적어도 하나의 웨이퍼(5)가 네가티브 돌출(negative jutout)로 연마된 경우에, 사용된 캐리어 플레이트는 양면 연마 이후에 획득되어야 하는 반도체 재료로 구성된 웨이퍼(5)의 목표 두께보다 약간, 예를 들어 2 내지 3㎛ 두껍다.
바람직하게는, 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)의 전방측 및 후방측 상의 재료의 제거율은 동일하다.
반도체 재료로 구성된 적어도 하나의 웨이퍼(5)의 전방측 및 후방측 상의 상이한 재료 제거가 또한 바람직하다.
바람직하게는, 가공 동안에 작업 층(4) 사이에 형성된 작업 갭으로 액체가 공급된다.
상기 액체는 연마제 슬러리인 것이 바람직하다.
바람직하게는, 사용된 연마제 슬러리는 원소 알루미늄, 세륨 및 실리콘의 하나 이상의 산화물로부터 선택된 연마재를 함유한다.
연마재 재료 입자의 사이즈 분포는 뚜렷하게 모노모달(monomodal)인 것이 바람직하다.
연마재 재료 입자의 모노모달 분포의 경우에, 평균 입자 사이즈는 5 내지 300㎚m이고, 보다 바람직하게는 5 내지 50㎚이다.
연마제 슬러리 내의 연마재 재료의 부분은 바람직하게는 0.1 내지 20 중량%이고, 보다 바람직하게는 0.1 내지 3 중량%이다.
연마제 슬러리로서 콜로이드 분산 실리카(colloidally disperse silica)를 사용하는 것이 보다 바람직하다.
예를 들어, 수성 연마제 Bayer AG의 Levasil® 200 및 Dupont Air Products의 Mazin SR330이 사용될 수 있다.
연마제 슬러리는 탄산 나트륨(Na2CO3), 탄산 칼륨(K2CO3), 수산화 나트륨(NaOH), 수산화 칼륨(KOH), 수산화 암모늄(NH4OH), 수산화 테트라메틸암모늄 (TMAH)와 같은 첨가제를 함유할 수 있다.
그러나, 연마제 슬러리는 예를 들어 습윤제 및 계면 활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 작용하는 안정제, 방부제, 살생물제, 알코올 및 착화제 등의 하나 이상의 추가의 첨가제를 함유할 수 있다.
낮은 압축률을 갖는 단단한 연마 패드(1)를 사용하여 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)의 전방측 및 후방측을 동시에 연마하는 동안에, 바람직하게는 측마다 15㎛ 보다 작거나 같은 표면 제거가 효과적이고, 이와 관련하여 보다 바람직하게는 5㎛ 내지 12㎛의 범위 내에 표면 제거가 효과적이다.
본 발명에 따른 방법에 있어서, 본 발명에 따른 방법은 연마 갭, 즉 연마 플레이트의 중심과 에지 사이의 대응하는 패드 두께의 매우 정밀한 설정(지오메트리)을 가능하게 하기 때문에 결과적으로 연마 패드(1)를 더 길게 사용할 수 있다.
그 결과, 본 발명에 따른 방법의 경제적 생존력(economic viability)은 이전 기술에 따른 DSP 공정에 비해 상당히 증가한다.
본 발명에 따른 방법에 의해 연마되는 반도체 재료로 구성된 웨이퍼(5)는 특히 전역 및 국부 평탄도에 관하여 더 양호한 지오메트리, 및 상당히 감소된 에지 롤-오프를 갖는다(도 3).
연마 갭의 소망의 지오메트리가 유지되는 방식으로 본 발명에 따라 제 2 및 추가의 패드 드레싱이 수행된다.
제 2 및 추가의 드레싱 동안에, 바람직하게는 5-100㎛, 보다 바람직하게는 10-40㎛가 연마 패드(1)의 작업 표면(2)으로부터 제거된다. 제 2 및 추가의 드레싱은 제 1 패드 드레싱과 동일한 방법에 의해 수행된다.

Claims (10)

  1. 표면(front side) 및 이면(rear side)을 갖는 반도체 재료로 구성된 적어도 하나의 웨이퍼(5)를 연마(polishing)하는 방법에 있어서,
    상부 및 하부 연마 플레이트(8) 사이에서, 반도체 재료로 구성된 상기 웨이퍼(5)가 상기 표면 및 상기 이면 상의 양면에서 동시에 공정 온도로 연마되는 적어도 하나의 제 1 연마 단계를 포함하고,
    상기 상부 및 하부 연마 플레이트(8) 각각은 적어도 80° Shore A의 경도 및 2.5% 미만의 압축률을 갖는 연마 패드(1)에 의해 덮이고, 연마될 상기 웨이퍼와 접촉하게 되는 상기 연마 패드(1)의 상부 및 하부 표면(2) 사이의 공간은 연마 갭(polishing gap)을 형성하며,
    상기 연마 패드(1)는 외측 에지(A) 및 상기 연마 패드(1)의 중심에 인접한 내측 에지(B)를 포함하고,
    상기 연마 갭은 상기 내측 에지(B)로부터 상기 외측 에지(A)까지 연장하고, 상기 연마 갭의 높이는 상기 내측 에지(B)로부터 상기 외측 에지(A)로 선형적으로(linearly) 감소하며,
    상기 상부 연마 플레이트를 덮는 연마 패드(1) 및 상기 하부 연마 플레이트를 덮는 연마 패드(1) 중 적어도 하나의 두께는, 상기 내측 에지(B)로부터 상기 외측 에지(A)로 갈수록 증가하는 것인, 웨이퍼 연마 방법.
  2. 제 1 항에 있어서, 상기 내측 에지와 상기 외측 에지 사이의 상기 연마 갭의 높이의 차이는 1미터 링 폭에 대해 70㎛ 내지 360㎛이고, 상기 링 폭은 상기 연마 패드(1)의 상기 내측 에지(B)와 상기 연마 패드(1)의 상기 외측 에지(A) 사이의 반지름 거리(radial distance)로서 정의되는 것인, 웨이퍼 연마 방법.
  3. 제 1 항에 있어서, 상기 연마 패드의 경도는 80° Shore A 내지 100° Shore A의 범위 내에 있는 것인, 웨이퍼 연마 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 연마 패드의 두께는 0.5㎜ 내지 1.0㎜의 범위 내에 있는 것인, 웨이퍼 연마 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 연마 패드는 상기 연마 플레이트 상에 접착 본딩되는(adhesively bonded) 것인, 웨이퍼 연마 방법.
  6. 제 5 항에 있어서, 상기 연마 플레이트는 상기 연마 패드를 접착 본딩하기 위해 40℃ 내지 50℃로 가열되는 것인, 웨이퍼 연마 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 제 1 드레싱(dressing) 동안에 상기 연마 패드(1)의 작업 층(4)으로부터 상기 작업 층(4)의 두께 방향으로 20㎛ 내지 100㎛가 제거되는 것인, 웨이퍼 연마 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 연마 갭의 높이는 상기 내측 에지(B)에서보다 상기 외측 에지(A)에서 더 낮은 것인, 웨이퍼 연마 방법.
  9. 삭제
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 양면 연마는 10℃ 내지 50℃의 공정 온도에서 수행되는(effected) 것인, 웨이퍼 연마 방법.
KR1020130141457A 2012-12-04 2013-11-20 반도체 웨이퍼 연마 방법 KR101627897B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102012222211.1 2012-12-04
DE102012222211 2012-12-04
DE102013201663.8A DE102013201663B4 (de) 2012-12-04 2013-02-01 Verfahren zum Polieren einer Halbleiterscheibe
DE102013201663.8 2013-02-01

Publications (2)

Publication Number Publication Date
KR20140071896A KR20140071896A (ko) 2014-06-12
KR101627897B1 true KR101627897B1 (ko) 2016-06-07

Family

ID=50726178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130141457A KR101627897B1 (ko) 2012-12-04 2013-11-20 반도체 웨이퍼 연마 방법

Country Status (7)

Country Link
US (1) US10189142B2 (ko)
JP (1) JP5995825B2 (ko)
KR (1) KR101627897B1 (ko)
CN (1) CN103846780B (ko)
DE (1) DE102013201663B4 (ko)
SG (1) SG2013087671A (ko)
TW (1) TWI553720B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6399393B2 (ja) * 2014-09-26 2018-10-03 富士紡ホールディングス株式会社 研磨パッド
US9682461B2 (en) * 2014-10-03 2017-06-20 Showroom Polishing Systems Llc. Sloped polishing pad with hybrid cloth and foam surface
JP6330735B2 (ja) * 2015-06-11 2018-05-30 信越半導体株式会社 ウェーハの両面研磨方法
DE102015224933A1 (de) 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
US10600634B2 (en) 2015-12-21 2020-03-24 Globalwafers Co., Ltd. Semiconductor substrate polishing methods with dynamic control
DE102016102223A1 (de) 2016-02-09 2017-08-10 Lapmaster Wolters Gmbh Doppel- oder Einseiten-Bearbeitungsmaschine und Verfahren zum Betreiben einer Doppel- oder Einseiten-Bearbeitungsmaschine
US11325220B2 (en) * 2016-02-16 2022-05-10 Shin-Etsu Handotai Co., Ltd. Double-side polishing method and double-side polishing apparatus
DE102016222063A1 (de) 2016-11-10 2018-05-17 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US11397139B2 (en) * 2017-02-27 2022-07-26 Leco Corporation Metallographic grinder and components thereof
DE102017217490A1 (de) 2017-09-29 2019-04-04 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US11081359B2 (en) 2018-09-10 2021-08-03 Globalwafers Co., Ltd. Methods for polishing semiconductor substrates that adjust for pad-to-pad variance
DE102018216304A1 (de) 2018-09-25 2020-03-26 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US20200171623A1 (en) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer backside cleaning apparatus and method of cleaning wafer backside
JP2020171996A (ja) * 2019-04-11 2020-10-22 信越半導体株式会社 両面研磨方法
JP2021074831A (ja) * 2019-11-11 2021-05-20 信越化学工業株式会社 結晶材料の研磨方法及びファラデー回転子の製造方法
CN112872921B (zh) * 2021-03-17 2022-08-23 天津中环领先材料技术有限公司 一种提高晶圆片边缘平坦度的抛光方法
CN113334243B (zh) * 2021-06-03 2023-03-31 万华化学集团电子材料有限公司 化学机械抛光垫、制备方法及其应用
EP4212280A1 (de) 2022-01-12 2023-07-19 Siltronic AG Verfahren zum aufbringen eines poliertuchs an einen polierteller
CN116460667B (zh) * 2022-12-30 2023-11-07 北京创思工贸有限公司 氟化钙光学零件的加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002166357A (ja) * 2000-11-28 2002-06-11 Super Silicon Kenkyusho:Kk ウェーハ研磨加工方法
JP2006344892A (ja) * 2005-06-10 2006-12-21 Nitta Haas Inc 研磨パッド

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
JP2509870B2 (ja) 1993-06-30 1996-06-26 千代田株式会社 研磨布
JP2982635B2 (ja) * 1994-12-20 1999-11-29 株式会社東京精密 ウエハ研磨方法及び装置
US5958794A (en) 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US5779526A (en) * 1996-02-27 1998-07-14 Gill; Gerald L. Pad conditioner
JPH11300599A (ja) 1998-04-23 1999-11-02 Speedfam-Ipec Co Ltd ワークの片面研磨方法及び装置
US6093085A (en) 1998-09-08 2000-07-25 Advanced Micro Devices, Inc. Apparatuses and methods for polishing semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6656018B1 (en) 1999-04-13 2003-12-02 Freudenberg Nonwovens Limited Partnership Polishing pads useful in chemical mechanical polishing of substrates in the presence of a slurry containing abrasive particles
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
JP3791302B2 (ja) 2000-05-31 2006-06-28 株式会社Ｓｕｍｃｏ 両面研磨装置を用いた半導体ウェーハの研磨方法
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
US6758939B2 (en) 2001-08-31 2004-07-06 Speedfam-Ipec Corporation Laminated wear ring
CN100380600C (zh) 2002-03-28 2008-04-09 信越半导体株式会社 晶片的两面研磨装置及两面研磨方法
US20030224604A1 (en) 2002-05-31 2003-12-04 Intel Corporation Sacrificial polishing substrate for improved film thickness uniformity and planarity
US7086932B2 (en) * 2004-05-11 2006-08-08 Freudenberg Nonwovens Polishing pad
US7101275B2 (en) * 2003-09-26 2006-09-05 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Resilient polishing pad for chemical mechanical polishing
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
TWI293266B (en) 2004-05-05 2008-02-11 Iv Technologies Co Ltd A single-layer polishing pad and a method of producing the same
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
WO2006106790A1 (ja) * 2005-04-01 2006-10-12 Nikon Corporation 研磨装置、この研磨装置を用いた半導体デバイス製造方法、及びこの半導体デバイス製造方法により製造された半導体デバイス
JP4937538B2 (ja) 2005-07-13 2012-05-23 ニッタ・ハース株式会社 研磨布固定用の両面粘着テープおよびこれを備えた研磨布
EP1840955B1 (en) 2006-03-31 2008-01-09 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method for fabricating a compound material and method for choosing a wafer
DE102006037490B4 (de) * 2006-08-10 2011-04-07 Peter Wolters Gmbh Doppelseiten-Bearbeitungsmaschine
DE102006044367B4 (de) 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
DE102007056628B4 (de) * 2007-03-19 2019-03-14 Siltronic Ag Verfahren und Vorrichtung zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
US20080293343A1 (en) * 2007-05-22 2008-11-27 Yuchun Wang Pad with shallow cells for electrochemical mechanical processing
CN100561677C (zh) 2007-07-30 2009-11-18 中芯国际集成电路制造(上海)有限公司 晶圆表面平坦化的方法
JP5245319B2 (ja) * 2007-08-09 2013-07-24 富士通株式会社 研磨装置及び研磨方法、基板及び電子機器の製造方法
DE102008056276A1 (de) 2008-11-06 2010-05-12 Peter Wolters Gmbh Verfahren zur Regelung des Arbeitsspalts einer Doppelseitenbearbeitungsmaschine
EP2428984B1 (en) 2009-05-08 2018-04-11 SUMCO Corporation Semiconductor wafer polishing method
DE102009024125B4 (de) * 2009-06-06 2023-07-27 Lapmaster Wolters Gmbh Verfahren zum Bearbeiten von flachen Werkstücken
JP5504901B2 (ja) 2010-01-13 2014-05-28 株式会社Ｓｕｍｃｏ 研磨パッドの形状修正方法
JP5056961B2 (ja) * 2010-02-01 2012-10-24 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
JP5454180B2 (ja) * 2010-02-02 2014-03-26 旭硝子株式会社 磁気記録媒体用ガラス基板の製造方法及び磁気記録媒体用ガラス基板
DE102010010885B4 (de) 2010-03-10 2017-06-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
JP5659813B2 (ja) 2011-01-19 2015-01-28 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
DE102011003006B4 (de) * 2011-01-21 2013-02-07 Siltronic Ag Verfahren zur Bereitstellung jeweils einer ebenen Arbeitsschicht auf jeder der zwei Arbeitsscheiben einer Doppelseiten-Bearbeitungsvorrichtung
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002166357A (ja) * 2000-11-28 2002-06-11 Super Silicon Kenkyusho:Kk ウェーハ研磨加工方法
JP2006344892A (ja) * 2005-06-10 2006-12-21 Nitta Haas Inc 研磨パッド

Also Published As

Publication number Publication date
US20140206261A1 (en) 2014-07-24
CN103846780A (zh) 2014-06-11
DE102013201663B4 (de) 2020-04-23
JP2014110433A (ja) 2014-06-12
TW201423857A (zh) 2014-06-16
KR20140071896A (ko) 2014-06-12
TWI553720B (zh) 2016-10-11
CN103846780B (zh) 2017-08-08
JP5995825B2 (ja) 2016-09-21
SG2013087671A (en) 2014-07-30
DE102013201663A1 (de) 2014-06-05
US10189142B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
KR101627897B1 (ko) 반도체 웨이퍼 연마 방법
CN102049723B (zh) 抛光半导体晶片的方法
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
JP2006110665A (ja) 研磨パッド
US7695347B2 (en) Method and pad for polishing wafer
KR20140056046A (ko) 각형 금형용 기판
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
JP2010040643A (ja) 両面鏡面半導体ウェーハおよびその製造方法
KR101248657B1 (ko) 반도체 웨이퍼의 폴리싱 가공 방법
JP2010069551A (ja) 研磨パッド
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
JP4681970B2 (ja) 研磨パッドおよび研磨機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 4