CN103846780B - 抛光半导体晶片的方法 - Google Patents

抛光半导体晶片的方法 Download PDF

Info

Publication number
CN103846780B
CN103846780B CN201310632384.4A CN201310632384A CN103846780B CN 103846780 B CN103846780 B CN 103846780B CN 201310632384 A CN201310632384 A CN 201310632384A CN 103846780 B CN103846780 B CN 103846780B
Authority
CN
China
Prior art keywords
polishing
polishing pad
pad
clearance
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310632384.4A
Other languages
English (en)
Other versions
CN103846780A (zh
Inventor
K·勒特格
A·海尔迈尔
L·米斯图尔
田畑诚
V·杜奇克
T·奥尔布里希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN103846780A publication Critical patent/CN103846780A/zh
Application granted granted Critical
Publication of CN103846780B publication Critical patent/CN103846780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

本发明涉及一种抛光由半导体材料构成的晶片的方法，其包含使用具有低压缩率的硬抛光垫进行至少一个第一同时双面切削抛光。所述方法适合于所有由半导体材料构成的晶片，而与各个直径无关。

Description

抛光半导体晶片的方法
技术领域
本发明涉及一种抛光至少一个由半导体材料（半导体晶片）构成的晶片的方法，其包含至少一个使用具有低压缩率的薄抛光垫的同时双面抛光步骤。
背景技术
作为用于有特别要求的部件的基底，由半导体材料（半导体晶片）构成的晶片必须要特别平坦，如那些例如最小结构长度≤22nm，即根据ITRS（“International TechnologyRoadmap for Semiconductors”）的22nm设计规范的组件。
根据现有技术，从半导体材料的单晶锯成的晶片在多个工作步骤中加以平整。
-机械晶片加工（磨片、研磨），
-化学晶片加工（碱性或酸性蚀刻），
-化学机械晶片加工：单面抛光（SSP）、双面抛光（DSP）、使用软抛光垫的单面无雾或镜面抛光（化学机械抛光，CMP）。
半导体晶片的机械加工主要用于半导体晶片的整体调平，此外用于半导体晶片的厚度校准，并且还用于去除先前的分离过程所产生的结晶损坏表面层和加工痕迹（锯槽、切口标记）。
在蚀刻的情况下，从半导体晶片的表面以化学方式去除污染物和/或自然氧化物。
最后借助于化学机械抛光对半导体晶片的表面进行最后的平滑处理。
在单面抛光（SSP）的情况下，半导体晶片借助于蜡、经由真空或借助于粘着而在加工期间保持在支撑板的背面上，并且在另一面上进行抛光。
例如，文献US 6,116,997A中公开了适合的单面抛光机。
在传统双面抛光（DSP）的情况下，将半导体晶片松散地插入到薄载板中的适合尺寸的切块中，并且在各自覆盖有抛光垫的上抛光板与下抛光板之间以“自由浮动”方式在正面和背面上同时进行抛光。
这种抛光法通过供应通常基于二氧化硅溶胶的抛光剂浆液来实现。在DSP的情况下，同时抛光半导体晶片的正面和背面。
例如，申请案DE 100 07 390 A1中公开了适合的双面抛光机。
例如，专利说明书US 3,691,694中描述了相应的DSP方法。
根据如专利说明书EP208315B1中所描述的DSP的实施方案，由金属或塑料构成并具有适合尺寸的切块的载板中的半导体晶片在抛光剂存在下，在由机器参数和加工参数预先确定的路径上在覆盖有抛光垫的两个旋转抛光板之间移动，从而进行抛光（在这个文献中采用术语“载板”）。
例如，如文献DE10004578C1中所描述，通常使用由均质的、多孔聚合物泡沫构成的抛光垫进行DSP。
取决于将要进行的抛光加工和分别所需要的从半导体晶片的一或多个表面材料去除，可以使用各自具有特定性能的不同抛光垫。
抛光垫可以由热塑性或热固性聚合物构成。作为被称作发泡抛光垫（发泡垫）的这些垫的材料，考虑到众多材料，例如聚氨酯、聚碳酸酯、聚酰胺、聚丙烯酸酯、聚酯等。例如，US 2008/0102741 A1中描述了由聚合物制备的抛光垫。
然而，抛光垫还可以由浸渍有聚合物的发泡板或毡或纤维基底构成（非织造垫）。例如，US 5,510,175 A中描述了这种垫。
原则上，可能区分例如在表面中不含粘合研磨剂的抛光垫与含有粘合研磨剂的抛光垫。这些抛光垫被指定为固定研磨垫（FA垫）。
例如，欧洲专利申请EP 2 266 757 A1中公开了不含粘合研磨剂的抛光垫。
例如，申请US 2005 0 227 590 A1中公开了含有粘合研磨剂的抛光垫。美国专利5,958,794教导了一种使用含有粘合研磨剂的垫处理由半导体材料构成的基底表面的方法。
例如，抛光垫的另一个差异化特征是各抛光垫的硬度。较硬的抛光垫相比较软的抛光垫压缩率较小，但缺点为由于松散的粒子无法压进垫中，因此在抛光期间在半导体晶片的抛光表面中可能发生损坏。
如果例如抛光垫表面的几何形状已改变，或过多固体已并入到抛光垫的表面上，那么对用于抛光半导体晶片的抛光垫的调节（重整）就变得有必要（上光）。由于并入的固体，抛光垫的性能发生持久改变，并且因此特定抛光去除率首先受到不利影响，其次可能发生不均匀的抛光去除。
现有技术中已知的双面抛光法的缺点为，在由半导体材料构成的晶片的边缘区域中去除的材料量一般高于晶片的其他区域（边缘滚压（edge roll-off；ERO）），并且因此导致较差的边缘几何形状。
边缘滚压的严重程度尤其取决于晶片陷入抛光垫中以及边缘从而被磨圆到什么程度。现有技术描述了用于减少或避免在抛光加工期间发生边缘滚压的多种措施。
Xin报导了较硬的抛光垫用于改进硅晶片的平坦度的用途（Xin,Y.B.1998,Modeling of Pad-wafer contact pressure distribution in chemical mechanicalpolishing,International Journal for Manufacturing Science and Technology,第1卷,第2期,第20-34页）。这项研究显示，在由半导体材料构成的晶片的边缘区域上的压力在极软垫的情况下比在极硬垫的情况下高约1.5倍。
文献EP 2 345 505 A2教导了通过以半导体晶片在抛光加工之后具有所需表面形状的方式进行相应的修整来修改抛光垫的表面形状。
美国专利US 7,364,495 B2教导了一种同时抛光半导体晶片的正面和背面的装置和方法，其中在抛光期间借助于抛光板几何形状的略微变化（μm范围）来获得半导体晶片的所需表面形状。根据US 7,364,495 B2，可以例如通过改变抛光板温度，而且以机械方式借助于相应的压力单元来获得抛光板几何形状。
申请US 2003/0224604 A1描述了一种通过使用牺牲环（sacrificial ring）避免边缘滚压的方法，这种牺牲环在抛光期间圈起半导体晶片并且因此保护晶片的边缘区域免于发生材料去除增加，这是因为半导体晶片的圆周被扩展了。在这种情况下，由硅或陶瓷产生的环具有有待抛光的半导体晶片的厚度。
公开的专利申请US 2003/0224604 A1中所描述的方法的缺点尤其为半导体晶片的边缘可能由抛光过程期间所存在的力而被周围的环损坏。
欧洲专利申请EP 1 852 899 A1描述了一种避免边缘滚压的方法，其中在半导体晶片的双面抛光之后，在进行边缘抛光之前用树脂膜保护半导体晶片的一面或两面。随后使用例如碱性水溶液再次去除保护膜。
在抛光半导体晶片期间避免边缘滚压的其他方法涉及使用特定抛光垫和/或修整抛光垫。
例如，公开的欧洲专利申请EP 2 345 505 A2描述了一种修整抛光垫的方法，其中测量抛光板上抛光垫承载的轮廓，并且基于这个测量来选择用于获得半导体晶片的所需表面性能的抛光参数。另外，还可以通过相应的修整过程来改变所测量的抛光垫的表面。
美国专利US 6,682,405 B2教导了使用环形工具修整抛光垫的方法，与现有技术相反，这个环形工具与抛光垫表面接触的表面朝向抛光垫表面倾斜，由此在抛光垫修整期间获得恒定压力。
公开的德国专利申请DE 10 2008 056 276 A1教导了一种调节双面抛光机的工作间隙的方法。待抛光的基底所处的这个工作间隙是由各自覆盖有抛光垫的上抛光板和下抛光板（工作表面）形成。可以由调节装置使至少一个抛光板变形，以使得工作间隙的形状改变并且工作表面具有最大平行度。预期尽可能均匀的材料去除将通过调节工作间隙的几何形状来确保。
此外，DE 10 2008 056 276 A1公开了以例如获得一或两个抛光板的特定凹度或凸度的方式调节工作间隙，其中这个工作间隙在一面上的高度可能不同于另一面。
如公开的专利申请案DE 10 2008 056 276 A1中所教导的调节双面抛光机的工作间隙的方法前提要有并不始终可获得的相应技术装置。此外，即使在抛光板绝对平行的情况下也无法始终避免边缘滚压，这是因为这种边缘滚压并不仅仅受抛光板的平行度所影响。
发明内容
从所说明的现有技术出发，本发明的目的是提供一种同时双面抛光的改进方法，其可以在无需双面抛光机的特定技术前提下采用并且同时防止边缘滚压。
本发明的目的是借助于抛光至少一个具有正面和背面的由半导体材料构成的晶片（5）的方法来达成，其包含至少一个第一抛光步骤，借助于这个步骤，在加工温度下在各自覆盖有具有低压缩率的硬抛光垫（1）的上抛光板与下抛光板（8）之间在两面上同时抛光由半导体材料构成的晶片（5），并且抛光垫（1）的与有待抛光的基底接触的上表面与下表面（2）之间的距离形成抛光间隙，并且这个抛光间隙从抛光垫（1）的内边缘（B）延伸直到抛光垫（1）的外边缘（A），其中通过以内边缘（B）处的抛光间隙的高度不同于外边缘（A）处的抛光间隙的高度的方式进行第一修整来加工垫表面（2）。
下文详细描述用于达成这个目的的根据本发明的方法。所提及的实施方案用于阐明，而不将方法的范围限于这些实施方案。
使用同时双面抛光至少一个由半导体材料构成的晶片的根据本发明的方法，可以借助于具有低压缩率的硬抛光垫与工作间隙的特定形状（借助于抛光垫的适合厚度轮廓实现）的组合来显著减少或甚至避免边缘磨圆。
附图说明
图1示出了抛光垫的硬度和压缩率对由半导体材料构成的晶片的边缘的影响。
图1a：在以粘着方式粘合到抛光板（8）上的软性并可压缩的垫（1）的情况下，晶片（5）稍稍陷入抛光垫（1）的工作表面（2）中。因此，与晶片（5）的其他区域相比，在晶片的边缘区域中有较高力作用于晶片（5）上，使得边缘通过在抛光期间材料去除增加而被磨圆。
图1b：在使用具有较高硬度和较低压缩率的抛光垫（1）同时抛光由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法的情况下，其中这种抛光垫以粘着方式粘合到抛光板（8）上，晶片（5）不会陷入抛光垫（1）的工作表面（2）中。
图2示出了在修整之前和之后上抛光垫和下抛光垫（1）的垫厚度轮廓。
图2a：在第一修整之前，各抛光垫（1）的特征为工作层（4）的厚度为例如800到900μm的平面平行正面（工作表面）（2）和背面（3）。
图2b：在修整之后，在垫（1）的外边缘（A）处工作层（4）的厚度为例如820μm，而在内边缘（B）处工作层（4）的厚度为例如790μm。由此产生V形工作或抛光间隙。
图2c：在这个实例中以不同方式修整上抛光垫和下抛光垫（1）。虽然在外边缘（A）处上抛光垫（1）的工作层（4）的厚度（820μm）大于内边缘（B）处的厚度（750μm），但下抛光垫（1）的工作层（4）在外边缘（A）与内边缘（B）之间具有相同厚度（在这个实例中为850μm）。另外，例如以较大程度地显现V形抛光间隙的方式使下抛光板（未描绘）变形。
图2d示出了平面图中的环形抛光垫（1）以及点（A）（边缘）和（B）（中心）的位置。（A）与（B）之间的关联（connection）对应于如图2a和2b中所示的垫表面的轮廓。
图3示出了由半导体材料构成并且直径为300mm的抛光晶片随抛光间隙的形状而变的两种不同厚度轮廓（表面几何形状）。对抛光半导体晶片从一面到另一面的整体厚度轮廓进行绘图。优选的晶片在边缘处厚度大于内部区域并且因此具有凹面形状。
GBIR（整体平坦度背面理想范围（Global Flatness Back Ideal Range；GBIR））是最大厚度差与最小厚度差之间的差异，需要尽可能低的GBIR。
SFQR（地段平坦度正面最小平方地段范围（Site Flatness Front Least SquaresSite Range））描述在例如各个尺寸为26×8mm的小地段内相对于作为参考平面的半导体晶片的正面，半导体晶片的厚度变化。因此，SFQR描述了相当局部的厚度变化，例如边缘滚压。
图3a示出了使用具有低压缩率的硬抛光垫抛光的硅晶片的厚度轮廓，在这种情况下在平面平行抛光间隙中进行双面抛光。这产生了具有50nm的极差SFQR值（26×8EE 2mm）的壶形半导体晶片。
图3b示出了使用具有低压缩率的硬抛光垫抛光的硅晶片的厚度轮廓，在这种情况下在根据本发明的V形抛光间隙中进行双面抛光，其中这种抛光间隙在外部区域比内部区域窄。所产生的半导体晶片的有利形状的特征为小于0.2μm的小GBIR、16nm的小SFQR值（26×8EE 22mm）和低边缘滚压。
具体实施方式
本发明涉及至少一个由半导体材料构成的晶片（半导体晶片）的正面和背面的同时抛光（DSP），其中半导体材料为化合物半导体（如砷化镓）或元素半导体（如主要是硅，而且有锗）或其层结构。
根据现有技术，用于同时抛光至少一个由半导体材料构成的晶片的正面和背面的抛光垫为环形，其中用于抛光机机构的圆形切块位于抛光垫表面的中心（图2c）。
使用具有高垫硬度和低垫压缩率的抛光垫同时抛光半导体晶片的正面和背面的根据本发明的方法适合于所有晶片直径。
用于加工至少一个由半导体材料构成的晶片的表面的更多抛光步骤或其他加工可以在根据本发明的方法之后进行。
在由半导体材料构成的晶片的正面和背面的同时抛光（DSP）期间，一般发生晶片边缘不合需要的磨圆（边缘滚压，ERO）。这种导致较差边缘几何形状的磨圆尤其取决于在抛光期间晶片陷入上抛光垫、下抛光垫中或陷入两个抛光垫中到什么程度。因为由半导体材料构成的晶片陷入抛光垫中，所以作用于边缘上的材料去除力高于作用于表面其余部分上的那些力。
为了使在抛光期间由半导体材料构成的晶片（5）陷入抛光垫（1）中的情况减到最少或完全避免，在同时抛光至少一个由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法中使用具有高垫硬度（硬抛光垫）和低垫压缩率的抛光垫（1）（图1b）。
关于本发明，硬抛光垫的根据肖氏A（Shore A）的硬度为至少80°。
关于本发明，具有低压缩率的抛光垫的压缩率小于3%。材料的压缩率描述了在所有面上什么样的压力为引起特定的体积变化所必需的。类似于JIS L-1096（纺织品测试方法（Testing Methods for Woven Fabrics））计算压缩率。
已向垫表面施加规定压力，例如300g/cm2之后，在1分钟后测量垫厚度T1。之后，使压力增加到第一压力的六倍，此处为1800g/cm2，并且在1分钟后测量垫厚度T2。由值T1和T2，使用公式压缩率[%]=(T1-T2)/T1×100计算抛光垫的压缩率。
因为根据本发明的方法中的上抛光板和下抛光板优选地各自覆盖有对于根据本发明的方法来说在硬度和压缩率方面具有相同性能的抛光垫（1），所以下文将仅论述一个抛光垫（1）和其优选性能。与这些性能无关，上抛光垫和下抛光垫（1）的表面（工作表面（2））的几何形状可能不同。
发泡抛光垫（发泡垫）和具有纤维结构的抛光垫（非织造垫）都适合于使用具有高垫硬度和低垫压缩率的抛光垫（1）同时抛光半导体晶片的正面和背面的根据本发明的方法。
优选地，抛光垫（1）或其工作表面（2）由热塑性或热固性聚合物构成并且具有多孔基体（发泡垫）。作为材料，考虑到众多材料，例如聚氨酯、聚碳酸酯、聚酰胺、聚丙烯酸酯、聚酯等。
优选地，抛光垫（1）或其工作表面（2）由固体微孔聚氨酯构成。
还优先使用由浸渍有聚合物的发泡板或毡或纤维基底构成的抛光垫（非织造垫）。
使用硬或极硬的抛光垫（1）是优选的。
使用根据肖氏A的硬度为80-100°的抛光垫（1）是特别优选的。
一种适合的市售抛光垫为例如获自Rohm&Haas的SUBATM 1200，其根据肖氏A的硬度为84°。
获自Nitta Haas Inc.的MH-S24A型垫指定具有例如高达86 JIS-A（JIS K 6253A）的硬度，其中根据JIS-A的硬度对应于根据肖氏A的硬度。
使用具有低或极低压缩率的抛光垫（1）是优选的。
抛光垫（1）的压缩率优选地小于2.5%。
抛光垫（1）的压缩率特别优选地小于2.2%。
抛光垫（1）的压缩率尤其优选地小于2.0%。
通过使用薄抛光垫（1），获得抛光垫（1）的低压缩率。在根据本发明的方法中，抛光垫（1）的厚度优选地在0.5到1.0mm的范围内，特别优选地在0.5到0.8mm的范围内。
在发泡垫的情况下，通过从由抛光垫材料构成的块（饼）切出相应的厚度来生产与现有技术相比较薄的抛光垫（1），并且从制造商获取这些抛光垫（1）。
从制造商获取相应厚度的非织造垫。
例如，用于使用具有低压缩率的硬抛光垫（1）同时抛光至少一个由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法的抛光垫（1）必须绝对均匀地（即没有气泡或折痕）以粘着方式粘合到抛光机的各个抛光板（8）上。
出于这个目的，在根据本发明的方法中，抛光垫（1）在其背面（3）上具有由机器涂覆的粘着膜。例如，获自3M的双面粘着膜PSA适合作粘着膜。
为了使抛光垫（1）可以绝对均匀地以粘着方式粘合到抛光板（8）上，借助于内部温度控制来加热抛光板（8）。将抛光板（8）优选地加热到40-50℃，特别优选地加热到45-50℃。对抛光板（8）的加热降低粘着膜的粘度，同时改进粘着膜的粘着性。
抛光垫的硬度受抛光期间的温度所影响。抛光垫的硬度随着温度增加而降低。
因此，在抛光垫（1）以粘着方式粘合之后，使抛光板的温度下降到根据本发明的方法所需的加工温度。为了在将覆盖有抛光垫（1）的抛光板（8）冷却到所需加工温度期间避免以粘着方式粘合的抛光垫（1）中形成气泡或折痕，这种形成可能是抛光板（8）的温度依赖性变形的结果，将抛光板（8）缓慢地冷却到所需加工温度。这是借助于调节抛光板（8）的内部温度控制的相应公式来进行。
优选地，将覆盖有抛光垫（1）的抛光板（8）从设定用于以粘着方式粘合的温度冷却到所需加工温度经过至少三小时的时段进行，其中在整个冷却过程中，在至少1N/cm2的压力下使抛光垫抵压着各自相对的抛光板（8）。
4到8小时的冷却持续时间是特别优选的。
温度的下降可以成线性地、按指数下降方式或按阶梯方式经冷却时间发生。
由于抛光板通常可能具有至多±50μm的局部平坦度差异，因此以粘着方式粘合到抛光板上的抛光垫（1）在抛光加工之前必须经过修改以适于抛光机的各个单个板形状。这种修改（第一垫修整）和用于其的必需方法为现有技术并且描述于例如文献EP 2 345 505A2或US 6,682,405 B2中。
垫修整或修整为借助于一般包含金刚石研磨体的适合工具对位于抛光板上的抛光垫进行机械加工（修整方法）。修整的目的在于设定所需的抛光垫几何形状并因此设定所需的抛光间隙几何形状，并且设定抛光垫的垫表面（工作表面）的所需性能。位于抛光板上的抛光垫在每种情况下都针对特定抛光机和抛光间隙加以优化。
对于使用具有低压缩率的硬抛光垫（1）同时抛光由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法来说，在抛光垫（1）以粘着方式粘合到上抛光板和下抛光板（8）上之后在第一遍抛光之前进行第一垫修整。
优选地，对于第一垫修整来说，以水力方式/以气动方式使各个抛光板（8）变形，如可能例如由获自Peter Wolters GmbH的DSP机器AC 1500-P3来实现。使抛光板变形的方法描述于德国申请DE 10 2008 056 276 A1中。
同样优选地，对于第一垫修整来说，以温度控制的方式使各个抛光板变形。出于这个目的，将抛光垫以粘着方式粘合在上面的抛光板（8）加热到例如50℃，或在缓慢地冷却抛光板（8）之前进行第一修整。
通过第一修整来设定抛光垫（1）的工作表面（2）的所需几何形状和性能。
对于第一垫修整来说，以补偿各个抛光板的单个平坦度轮廓并且可获得具有所需几何形状的抛光间隙的方式，从抛光垫（1）的工作层（4）优选地去除20-100μm，特别优选地去除30-60μm。
在同时抛光至少一个由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法中抛光间隙的几何形状由在工作间隙的内边缘（B）处上抛光板和下抛光垫（1）的表面（2）之间的距离（高度）与在工作间隙的外边缘（A）处上抛光垫和下抛光垫（1）的表面（2）之间的距离的差异而产生。
抛光间隙的V形几何形状是优选的，其中抛光间隙在内边缘（B）处比外边缘（A）处小，反之亦然。
特别优选地，抛光间隙的高度，即上抛光垫与下抛光垫之间的各个距离，在外边缘（A）处比内边缘（B）处小。
抛光间隙的不同高度在根据本发明的方法中依靠垫的外部区域（A）和内部区域（B）处抛光垫（1）的不同厚度而获得并且通过相应的垫修整来产生。
为了借助于垫修整，例如借助于相比外边缘（A）在内边缘（B）处较高地去除抛光垫（1）的工作层（4）来获得抛光间隙的所需几何形状，以在工作间隙中在修整期间相比外边缘在内边缘（B）处产生较大压力的方式使DSP机器的上抛光板变形。
下抛光板优选地在修整期间保持不变，即在特定方向上不发生变形。同样优选地，下板另外发生变形。
在这个实例中，获得具有在外边缘（A）处工作层（4）的厚度大于内边缘（B）处的厚度梯度的经过修整的抛光垫（1），使得在抛光期间在外边缘（A）处，由于与内边缘（B）相比抛光间隙较窄，所以作用于有待抛光的由半导体材料构成的晶片的边缘上的抛光压力高于作用于晶片中心的压力。
优选地，在修整后抛光垫（1）的外边缘（A）处工作层（4）的厚度大于在垫的内边缘（B）处的厚度（图2b）。各自所需的厚度梯度，即沿着截面AB（图2d）的垫厚度的差异，并且因此从内边缘（B）到外边缘（A）的工作层（4）的厚度，经过修改以满足至少一个由半导体材料构成的晶片（5）的同时双面抛光的各个要求。
厚度梯度可被设计成线性和非线性的（凸的或凹的）。
在工作间隙的内边缘（B）与外边缘（A）之间优选地设定线性厚度梯度（图2b）。
对于使用具有低压缩率的硬抛光垫（1）同时抛光至少一个由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法来说，上垫（1）的工作层（4）的厚度梯度可能不同于下垫（1）的情况（图2c），其中可以例如另外通过抛光垫的变形来获得V形抛光间隙。抛光间隙的高度梯度由上抛光垫和下抛光垫（1）的工作层（4）的各个厚度梯度而产生。
可以通过上抛光垫的工作层、下抛光垫的工作层、上抛光板的变形和/或下抛光板的变形的四种单个贡献来设定抛光间隙的所需几何形状。在这种情况下，优先应用一种单个贡献或至少两种单个贡献的组合来设定抛光间隙的所需几何形状，例如V形抛光间隙。
高度梯度的量值主要取决于抛光板的尺寸。在这种情况下，抛光垫的环宽度，即抛光垫的内边缘与外边缘之间的距离，是至关重要的。
在内边缘与外边缘之间的抛光间隙的高度差优选地相对于抛光垫的一米环宽度为70μm到360μm，特别优选地相对于抛光垫的一米环宽度为110μm到220μm。
对于使用具有低压缩率并且例如环宽度为0.7米的硬抛光垫（1）同时抛光至少一个由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法来说，在抛光垫的内边缘与外边缘之间的抛光间隙的高度差优选地介于50μm与250μm之间，特别优选地介于80μm与150μm之间，其中抛光间隙的高度差由边缘处的差异x1和x2的总和产生，这个边缘由于修整的原因与抛光垫（1）的相对边缘相比较薄（图2b和图2c）。
优选地借助于应变压力计以及根据现有技术的垫厚度和工作间隙测量来监测修整结果或垫/板轮廓。
借助于应变压力计，如果使用特定力将两个接触表面挤压在一起的话，可以由颜色来表示这两个接触表面之间的压力分布。从不同的颜色密度来看，不同的压力分布变得明显。较高颜色密度指示具有较高压力的区域，并且较低颜色密度指示具有较低压力的区域。
使用应变压力计来测定DSP设备的两个抛光板之间的径向压力分布。出于这个目的，将应变压力计径向放置到下抛光板或下抛光垫上。随后以类似于抛光加工施加作用于板之间的力的方式使两个半板移动到一起。
优选地，对于根据本发明的方法来说，在抛光加工期间相比内部区域（抛光垫（1）的内边缘（B）处）稍大的压力作用于外部区域（抛光垫（1）的边缘（A）处）的基底上的情况下设定抛光间隙的轮廓。
优选地达成这种优选的压力轮廓，从而使得两个抛光垫（1）中的至少一个（图2c）、优选地两个抛光垫（1）（图2b）的工作层（4）的厚度在内边缘（B）处稍低于外边缘（A）处（工作层厚度（4）的向外渐增的厚度梯度或抛光间隙的向外渐减的高度梯度）。
例如，在第一修整之后上抛光垫和下抛光垫的工作层（4）的厚度在外边缘（A）处可以为820μm并且在内边缘（B）处可以为790μm（图2b）。
上抛光垫和下抛光垫的工作层（4）的厚度还可以具有不同的厚度梯度。例如，在第一修整之后上抛光垫的工作层（4）的厚度在外边缘（A）处可以为820μm并且在内边缘（B）处可以为750μm，而在第一修整之后下抛光垫的工作层（4）的厚度在外边缘（A）处可以为820μm并且在内边缘（B）处可以为790μm。
同样优选地，借助于抛光板（8）的经过相应修改的形状（几何形状）来获得这种压力轮廓。在使用具有低压缩率的硬抛光垫（1）同时抛光由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法的这个实施例中，所需的抛光间隙几何形状，例如抛光间隙的向外渐减的高度梯度，是借助于各自覆盖有抛光垫（1）的上抛光板和下抛光板（8）的相应形状来获得。
在这种情况下，一或两个抛光垫（1）的厚度可以不具有厚度梯度或具有额外的厚度梯度，以例如以最优方式将各个抛光板（8）的轮廓修改成抛光间隙的所需几何形状或补偿不同抛光设备的性能（几何形状）。
通过使用发泡抛光垫同时抛光由半导体材料构成的晶片（5）的正面和背面的根据本发明的方法优选地在10℃-50℃的加工温度下、特别优选地在15℃-35℃的加工温度下、尤其优选地在18℃-30℃的加工温度下进行。
在使用无纺抛光垫时，优选的加工温度为35℃到50℃。
对于根据本发明的方法来说，将至少一个由半导体材料构成的晶片（5）放置到载板中的至少一个适合尺寸的切块中。
所用载板的厚度取决于各个双面抛光法。如果使用正型切块抛光至少一个由半导体材料构成的晶片（5），那么所用载板与由半导体材料构成的晶片（5）将在双面抛光之后达到的目标厚度相比稍薄，例如薄2到3μm。
如果使用负型切块抛光至少一个由半导体材料构成的晶片（5），那么所用载板与由半导体材料构成的晶片（5）将在双面抛光之后达到的目标厚度相比稍厚，例如厚2到3μm。
优选地，在至少一个由半导体材料构成的晶片（5）的正面和背面的材料去除率相同。
在至少一个由半导体材料构成的晶片（5）的正面和背面上不同的材料去除同样是优选的。
优选地，在加工期间将液体送到工作层（4）之间形成的工作间隙中。
这种液体优选地为抛光剂浆液。
优选地，所用抛光剂浆液含有选自元素铝、铈和硅的一种或多种氧化物的研磨剂。
研磨材料粒子的尺寸分布优选地为显著单峰分布。
在研磨材料粒子的单峰分布的情况下，平均粒度为5到300nm，特别优选地为5到50nm。
抛光剂浆液中研磨材料的比例优选地以重量计为0.1%到20%，特别优选地以重量计为0.1%到3%。
使用胶态分散二氧化硅作为抛光剂浆液是特别优选的。
例如，可以使用获自Bayer AG的水性抛光剂Levasil200和获自Dupont AirProducts的Mazin SR330。
抛光剂浆液可以含有添加剂，如碳酸钠（Na2CO3）、碳酸钾（K2CO3）、氢氧化钠（NaOH）、氢氧化钾（KOH）、氢氧化铵（NH4OH）、氢氧化四甲铵（TMAH）。
然而，抛光剂浆液可以含有一种或多种其他添加剂，例如表面活性添加剂（如湿润剂和表面活性剂）、充当保护胶体的稳定剂、防腐剂、杀生物剂、醇和络合剂。
在使用具有低压缩率的硬抛光垫（1）同时抛光至少一个由半导体材料构成的晶片（5）的正面和背面期间，优选地实现小于或等于每面15μm的表面去除，5μm到12μm的范围在这点上是特别优选的。
在根据本发明的方法中，由于根据本发明的方法能够获得抛光间隙的极精确设置（几何形状），即抛光板的中心与边缘之间的相应垫厚度，因此抛光垫（1）的可用期较长。
这使得根据本发明的方法与根据现有技术的DSP加工相比经济可行性显著增加。
通过根据本发明的方法抛光的由半导体材料构成的晶片（5）具有较佳几何形状，特别是关于整体和局部平坦度，并且边缘滚压显著减少（图3）。
根据本发明以维持抛光间隙的所需几何形状的方式来实现第二和更多垫修整。
对于第二和更多垫修整来说，从抛光垫（1）的工作表面（2）优选地去除5-100μm，特别优选地去除10-40μm。借助于与第一垫修整相同的方法进行第二和更多垫修整。

Claims (9)

1.抛光至少一个具有正面和背面的由半导体材料构成的晶片(5)的方法，其包含至少一个第一抛光步骤，借助于该第一抛光步骤，在各自覆盖有硬度为至少80°肖氏A且压缩率小于2.5％的抛光垫(1)的上抛光板与下抛光板(8)之间，在加工温度下在所述正面和所述背面的两面上同时抛光所述由半导体材料构成的晶片(5)，并且所述抛光垫(1)的与待抛光的所述晶片接触的上表面与下表面(2)之间的距离形成抛光间隙，并且此抛光间隙从所述抛光垫(1)的内边缘(B)延伸直到所述抛光垫(1)的外边缘(A)，其中所述抛光垫以如下方式进行修整：由于抛光垫(1)的工作层的厚度梯度，所述内边缘(B)处所述抛光间隙的高度成线性地不同于所述外边缘(A)处所述抛光间隙的高度，其中所述抛光间隙的高度在所述外边缘(A)处低于所述内边缘(B)处。
2.根据权利要求1所述的方法，其中所述内边缘与所述外边缘之间的抛光间隙的高度的差异相对于一米环宽度为70μm到360μm，其中所述环宽度被定义为所述抛光垫(1)的内边缘(B)与所述抛光垫(1)的外边缘(A)之间的径向距离。
3.根据权利要求1所述的方法，其中所述抛光垫的硬度在80°肖氏A和100°肖氏A的范围内。
4.根据权利要求1到3中任一项所述的方法，其中所述抛光垫的厚度在0.5mm到1.0mm的范围内。
5.根据权利要求1到3中任一项所述的方法，其中所述抛光垫以粘着方式粘合到所述抛光板上。
6.根据权利要求5所述的方法，其中将所述抛光板加热到40℃到50℃，以便以粘着方式粘合所述抛光垫。
7.根据权利要求1到3中任一项所述的方法，其中在第一修整期间，从所述抛光垫(1)的工作层(4)去除20-100μm。
8.根据权利要求1到3中任一项所述的方法，其中所述抛光间隙的所述高度从所述内边缘(B)到所述外边缘(A)成线性地减小。
9.根据权利要求1到3中任一项所述的方法，其中所述双面抛光是在10℃到50℃的加工温度下实现。
CN201310632384.4A 2012-12-04 2013-12-02 抛光半导体晶片的方法 Active CN103846780B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102012222211 2012-12-04
DE102012222211.1 2012-12-04
DE102013201663.8A DE102013201663B4 (de) 2012-12-04 2013-02-01 Verfahren zum Polieren einer Halbleiterscheibe
DE102013201663.8 2013-02-01

Publications (2)

Publication Number Publication Date
CN103846780A CN103846780A (zh) 2014-06-11
CN103846780B true CN103846780B (zh) 2017-08-08

Family

ID=50726178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310632384.4A Active CN103846780B (zh) 2012-12-04 2013-12-02 抛光半导体晶片的方法

Country Status (7)

Country Link
US (1) US10189142B2 (zh)
JP (1) JP5995825B2 (zh)
KR (1) KR101627897B1 (zh)
CN (1) CN103846780B (zh)
DE (1) DE102013201663B4 (zh)
SG (1) SG2013087671A (zh)
TW (1) TWI553720B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6399393B2 (ja) * 2014-09-26 2018-10-03 富士紡ホールディングス株式会社 研磨パッド
US9682461B2 (en) * 2014-10-03 2017-06-20 Showroom Polishing Systems Llc. Sloped polishing pad with hybrid cloth and foam surface
JP6330735B2 (ja) * 2015-06-11 2018-05-30 信越半導体株式会社 ウェーハの両面研磨方法
DE102015224933A1 (de) 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
US10600634B2 (en) 2015-12-21 2020-03-24 Globalwafers Co., Ltd. Semiconductor substrate polishing methods with dynamic control
DE102016102223A1 (de) 2016-02-09 2017-08-10 Lapmaster Wolters Gmbh Doppel- oder Einseiten-Bearbeitungsmaschine und Verfahren zum Betreiben einer Doppel- oder Einseiten-Bearbeitungsmaschine
JP6566112B2 (ja) * 2016-02-16 2019-08-28 信越半導体株式会社 両面研磨方法及び両面研磨装置
DE102016222063A1 (de) 2016-11-10 2018-05-17 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US11397139B2 (en) * 2017-02-27 2022-07-26 Leco Corporation Metallographic grinder and components thereof
DE102017217490A1 (de) 2017-09-29 2019-04-04 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102018202059A1 (de) * 2018-02-09 2019-08-14 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US11081359B2 (en) 2018-09-10 2021-08-03 Globalwafers Co., Ltd. Methods for polishing semiconductor substrates that adjust for pad-to-pad variance
DE102018216304A1 (de) 2018-09-25 2020-03-26 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US20200171623A1 (en) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer backside cleaning apparatus and method of cleaning wafer backside
JP2020171996A (ja) * 2019-04-11 2020-10-22 信越半導体株式会社 両面研磨方法
JP2021074831A (ja) * 2019-11-11 2021-05-20 信越化学工業株式会社 結晶材料の研磨方法及びファラデー回転子の製造方法
CN112872921B (zh) * 2021-03-17 2022-08-23 天津中环领先材料技术有限公司 一种提高晶圆片边缘平坦度的抛光方法
CN113334243B (zh) * 2021-06-03 2023-03-31 万华化学集团电子材料有限公司 化学机械抛光垫、制备方法及其应用
EP4212280A1 (de) 2022-01-12 2023-07-19 Siltronic AG Verfahren zum aufbringen eines poliertuchs an einen polierteller
CN116460667B (zh) * 2022-12-30 2023-11-07 北京创思工贸有限公司 氟化钙光学零件的加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002166357A (ja) * 2000-11-28 2002-06-11 Super Silicon Kenkyusho:Kk ウェーハ研磨加工方法
CN1441713A (zh) * 2000-05-31 2003-09-10 三菱住友硅晶株式会社 使用双面抛光装置的半导体晶片抛光方法
JP2006344892A (ja) * 2005-06-10 2006-12-21 Nitta Haas Inc 研磨パッド
CN101047144A (zh) * 2006-03-31 2007-10-03 硅绝缘体技术有限公司 制造化合物材料的方法和选择晶片的方法
CN101148025A (zh) * 2006-09-20 2008-03-26 硅电子股份公司 用于抛光半导体晶片的方法及用该方法制造的半导体晶片
CN101359595A (zh) * 2007-07-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 晶圆表面平坦化的方法
CN101829948A (zh) * 2007-03-19 2010-09-15 硅电子股份公司 同时研磨多个半导体晶片的方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
JP2509870B2 (ja) 1993-06-30 1996-06-26 千代田株式会社 研磨布
JP2982635B2 (ja) * 1994-12-20 1999-11-29 株式会社東京精密 ウエハ研磨方法及び装置
US5958794A (en) 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
US5779526A (en) * 1996-02-27 1998-07-14 Gill; Gerald L. Pad conditioner
JPH11300599A (ja) 1998-04-23 1999-11-02 Speedfam-Ipec Co Ltd ワークの片面研磨方法及び装置
US6093085A (en) 1998-09-08 2000-07-25 Advanced Micro Devices, Inc. Apparatuses and methods for polishing semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6656018B1 (en) 1999-04-13 2003-12-02 Freudenberg Nonwovens Limited Partnership Polishing pads useful in chemical mechanical polishing of substrates in the presence of a slurry containing abrasive particles
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE10023002B4 (de) * 2000-05-11 2006-10-26 Siltronic Ag Satz von Läuferscheiben sowie dessen Verwendung
JP2002273649A (ja) 2001-03-15 2002-09-25 Oki Electric Ind Co Ltd ドレッサ−を有する研磨装置
US6758939B2 (en) 2001-08-31 2004-07-06 Speedfam-Ipec Corporation Laminated wear ring
EP1489649A1 (en) 2002-03-28 2004-12-22 Shin-Etsu Handotai Co., Ltd Double side polishing device for wafer and double side polishing method
US20030224604A1 (en) 2002-05-31 2003-12-04 Intel Corporation Sacrificial polishing substrate for improved film thickness uniformity and planarity
US7086932B2 (en) * 2004-05-11 2006-08-08 Freudenberg Nonwovens Polishing pad
US7101275B2 (en) * 2003-09-26 2006-09-05 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Resilient polishing pad for chemical mechanical polishing
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
TWI293266B (en) 2004-05-05 2008-02-11 Iv Technologies Co Ltd A single-layer polishing pad and a method of producing the same
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
US8412370B2 (en) * 2005-04-01 2013-04-02 Nikon Corporation Polishing apparatus with dressing position setting means
JP4937538B2 (ja) 2005-07-13 2012-05-23 ニッタ・ハース株式会社 研磨布固定用の両面粘着テープおよびこれを備えた研磨布
DE102006037490B4 (de) * 2006-08-10 2011-04-07 Peter Wolters Gmbh Doppelseiten-Bearbeitungsmaschine
US20080293343A1 (en) * 2007-05-22 2008-11-27 Yuchun Wang Pad with shallow cells for electrochemical mechanical processing
JP5245319B2 (ja) * 2007-08-09 2013-07-24 富士通株式会社 研磨装置及び研磨方法、基板及び電子機器の製造方法
DE102008056276A1 (de) 2008-11-06 2010-05-12 Peter Wolters Gmbh Verfahren zur Regelung des Arbeitsspalts einer Doppelseitenbearbeitungsmaschine
EP2428984B1 (en) 2009-05-08 2018-04-11 SUMCO Corporation Semiconductor wafer polishing method
DE102009024125B4 (de) * 2009-06-06 2023-07-27 Lapmaster Wolters Gmbh Verfahren zum Bearbeiten von flachen Werkstücken
JP5504901B2 (ja) 2010-01-13 2014-05-28 株式会社Ｓｕｍｃｏ 研磨パッドの形状修正方法
JP5056961B2 (ja) * 2010-02-01 2012-10-24 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
JP5454180B2 (ja) * 2010-02-02 2014-03-26 旭硝子株式会社 磁気記録媒体用ガラス基板の製造方法及び磁気記録媒体用ガラス基板
DE102010010885B4 (de) 2010-03-10 2017-06-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
JP5659813B2 (ja) 2011-01-19 2015-01-28 旭硝子株式会社 磁気記録媒体用ガラス基板及びその製造方法
DE102011003006B4 (de) * 2011-01-21 2013-02-07 Siltronic Ag Verfahren zur Bereitstellung jeweils einer ebenen Arbeitsschicht auf jeder der zwei Arbeitsscheiben einer Doppelseiten-Bearbeitungsvorrichtung
DE102013202488B4 (de) * 2013-02-15 2015-01-22 Siltronic Ag Verfahren zum Abrichten von Poliertüchern zur gleichzeitig beidseitigen Politur von Halbleiterscheiben
DE102013206613B4 (de) * 2013-04-12 2018-03-08 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben mittels gleichzeitiger beidseitiger Politur

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441713A (zh) * 2000-05-31 2003-09-10 三菱住友硅晶株式会社 使用双面抛光装置的半导体晶片抛光方法
JP2002166357A (ja) * 2000-11-28 2002-06-11 Super Silicon Kenkyusho:Kk ウェーハ研磨加工方法
JP2006344892A (ja) * 2005-06-10 2006-12-21 Nitta Haas Inc 研磨パッド
CN101047144A (zh) * 2006-03-31 2007-10-03 硅绝缘体技术有限公司 制造化合物材料的方法和选择晶片的方法
CN101148025A (zh) * 2006-09-20 2008-03-26 硅电子股份公司 用于抛光半导体晶片的方法及用该方法制造的半导体晶片
CN101829948A (zh) * 2007-03-19 2010-09-15 硅电子股份公司 同时研磨多个半导体晶片的方法
CN101359595A (zh) * 2007-07-30 2009-02-04 中芯国际集成电路制造(上海)有限公司 晶圆表面平坦化的方法

Also Published As

Publication number Publication date
KR101627897B1 (ko) 2016-06-07
KR20140071896A (ko) 2014-06-12
JP2014110433A (ja) 2014-06-12
SG2013087671A (en) 2014-07-30
TW201423857A (zh) 2014-06-16
TWI553720B (zh) 2016-10-11
DE102013201663B4 (de) 2020-04-23
JP5995825B2 (ja) 2016-09-21
US20140206261A1 (en) 2014-07-24
DE102013201663A1 (de) 2014-06-05
CN103846780A (zh) 2014-06-11
US10189142B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
CN103846780B (zh) 抛光半导体晶片的方法
JP4326587B2 (ja) 研磨パッド
TWI428204B (zh) 改良的化學機械研磨墊及其製造及使用方法
CN100551623C (zh) 应用于化学机械平面化的垫结构
CN102049723B (zh) 抛光半导体晶片的方法
JP6290004B2 (ja) 軟質かつコンディショニング可能な化学機械ウィンドウ研磨パッド
TWI444247B (zh) 改良之化學機械研磨墊及其製造與使用方法
JP6367611B2 (ja) 軟質かつコンディショニング可能な研磨層を有する多層化学機械研磨パッドスタック
US8721395B2 (en) Abrasive tool with flat and consistent surface topography for conditioning a CMP pad and method for making
TW200403738A (en) Manufacturing method of semiconductor wafer and wafer
JPH09155730A (ja) 研磨のための被加工物の保持具及びその製法
EP1437767A1 (en) Grinding work holding disk, work grinding device and grinding method
KR20100138737A (ko) 반도체 웨이퍼 에지의 폴리싱 방법
US7695347B2 (en) Method and pad for polishing wafer
CN112218737A (zh) 晶片的镜面倒角方法、晶片的制造方法及晶片
US6135863A (en) Method of conditioning wafer polishing pads
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
KR101453565B1 (ko) 화학적 기계적 연마 방법
JP4464019B2 (ja) 研磨用ワーク保持盤及びワークの研磨装置及び研磨方法
US20070161720A1 (en) Polishing Pad with Surface Roughness
JP5620465B2 (ja) 円形状研磨パッド
JP2007319981A (ja) 研磨パッド

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant