CN101047144A - 制造化合物材料的方法和选择晶片的方法 - Google Patents
制造化合物材料的方法和选择晶片的方法 Download PDFInfo
- Publication number
- CN101047144A CN101047144A CNA2006101467596A CN200610146759A CN101047144A CN 101047144 A CN101047144 A CN 101047144A CN A2006101467596 A CNA2006101467596 A CN A2006101467596A CN 200610146759 A CN200610146759 A CN 200610146759A CN 101047144 A CN101047144 A CN 101047144A
- Authority
- CN
- China
- Prior art keywords
- wafer
- ero
- fqa
- wafers
- dervative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000463 material Substances 0.000 title claims abstract description 30
- 235000012431 wafers Nutrition 0.000 claims abstract description 168
- 150000001875 compounds Chemical class 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000012212 insulator Substances 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 description 17
- 238000010023 transfer printing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
- Laminated Bodies (AREA)
Abstract
本发明提供了一种制造化合物材料的方法和选择晶片的方法。本发明涉及一种制造化合物材料晶片,特别是绝缘体上硅(SOI)型晶片的方法,该方法包括以下步骤:提供两块晶片;以及将一块晶片接合到另一块晶片上,具体地说,将一块晶片键合到另一块晶片上,并且其中为了减少在晶片边缘上或附近出现的晶体缺陷的量,而执行确定边缘下降值的步骤,其中在距离晶片的边缘约0.5-2.5mm处和/或使用高度轮廓的二阶导数来确定边缘下降值。本发明还涉及一种选择晶片的方法以及这种晶片在化合物材料晶片的制造工艺中的用途。
Description
技术领域
本发明涉及一种制造化合物材料晶片,特别是绝缘体上硅(SOI)型晶片的方法,该方法包括以下步骤:提供两块晶片,并将一块晶片接合(具体地说,通过键合(bonding))到另一块晶片上。此外,本发明涉及一种选择适于化合物材料晶片的制造工艺的晶片的方法,并且涉及晶片在化合物材料晶片的制造工艺中的用途。
背景技术
在最终产品(例如,SOI晶片)中,可能在化合物材料晶片的外周附近观察到缺陷,特别是孔隙(void)。根据EP 1566830可知,可以通过在距离外周10mm至3mm之间的区域内对结构变化为0.1nm或更小的晶片执行SOI制造工艺,来减少这种类型的缺陷的量。作为另一种选择,在距离外周5mm的位置处具有0.02%或更小斜度的晶片可使SOI晶片具有较少缺陷。
发明内容
本发明的目的是提供一种制造化合物材料晶片的另选方法和/或一种选择适于化合物材料晶片的制造工艺的晶片的另选方法,以使得能够减少化合物材料晶片的外周中的缺陷的产生。
通过根据权利要求1的用于制造化合物材料晶片的方法来实现该目的。还可以通过根据权利要求2的用于选择晶片的方法来实现该目的。
不可思议的是,通过使用各个晶片的轮廓(profile)的二阶导数来确定边缘下降值(edge roll off value),并且在晶片的制造工艺中仅使用边缘下降值(ERO)为50nm以上(特别是100nm以上,更特别的是150nm以上)的晶片,可以减少晶片的外周附近产生的孔隙的数量。
此处,术语“轮廓”表示对于将与另一晶片接合的表面,晶片在半径方向上的高度轮廓。此外,两块晶片不需要为相同的材料,并且可以具有或不具有其他层。
根据一优选实施例,使用二阶导数来确定可以通过确定:ERO=Y(a)-Y(fqa)来获得的边缘下降值,其中,a和fqa与晶片的半径上的两个位置相对应,并且其中Y(a)与晶片在二阶导数Y”(a)为零的半径位置处的高度相对应,Y(fqa)与晶片在距离外周约0.5mm至2.5mm(特别是约1mm)处的半径位置的高度相对应。使用该方法并且使用50nm以上(特别是100nm以上,更特别的是150nm以上)的边缘下降值,对于两块晶片,可以实现与缺陷相关的更进一步改善的结果。
优选的是,每一块晶片都可以是300mm型晶片。对于300mm型晶片,会产生比较小晶片更多的孔隙,因此减少该类晶片的孔隙数量的方法对大尺寸晶片特别重要。对于更大的晶片,例如450mm的晶片,也存在这种情况。
有利的是,可以在晶片的多个位置处确定ERO,并根据这些单独的ERO值计算平均ERO。由此可以考虑到非均匀的晶片边缘。
优选的是,所述方法可以进一步包括以下步骤:在接合晶片之前,在两块晶片中的至少一块晶片上设置绝缘层。对于包括绝缘层的化合物材料晶片结构(例如,SOI型晶片),可以观察到对于根据二阶导数法确定的ERO值的孔隙数量的减少。
有利的是,所述方法可以进一步包括以下步骤:在所述晶片之一上形成预定的分离区域。这种方法步骤用于使得能够将一薄层材料从一块晶片转印到另一块晶片上并在该薄层中产生孔隙。即使在使用该方法时,对于通过这种方法制造的化合物材料晶片结构,也可以观察到对于根据二阶导数法确定的ERO值的孔隙数量的减少。
根据一优选实施例,可以在两块晶片中的至少一片晶片上设置绝缘层的步骤之后或者在所述晶片之一上形成预定的分离区域的附加步骤之后,进行边缘下降值的确定和/或晶片的选择。此处,正好在对将要键合在一起的晶片进行键合前确定ERO值。
本发明还涉及根据权利要求7的晶片的用途。
附图说明
根据以下参照附图的描述,本发明的具体实施方式将变得更加显而易见。
图1a到1e表示本领域中已知的化合物材料晶片的制造工艺,
图2a和2b以俯视图和剖面图表示了本领域中已知的在靠近外周处具有缺陷的化合物材料晶片,
图3是表示用于制造化合物材料晶片的本发明方法的实施例的框图,
图4表示使用二阶导数来确定边缘下降值的方法,以及
图5是表示作为在化合物材料晶片的制造工艺中使用的两块晶片的ERO值的函数的孔隙缺陷的平均数量的三维图。
具体实施方式
图1中示出了特别适用于SOI晶片的现有技术的化合物材料制造工艺的状态。该化合物材料制造工艺包括以下步骤,并将针对SOI晶片对其进行描述。
在第一步骤,如图1a所示,提供了两块Si晶片11和13,例如300mm的晶片。在第二步骤,如图1b所示,在晶片11上生长热氧化层15。在热生长过程中,晶片实际上被氧化物密封。然而,在后面的阶段去除了位于背面和侧面的氧化物。在下一步骤中,如图1c所描述,穿过热氧化层15将诸如氢离子或稀有气体离子的原子种类(atomic species)17注入到晶片11中,由此在晶片11内部形成预定的分离区域19。然后在后一步骤中,将第二晶片13键合到晶片11,以使氧化层15位于晶片13和11之间。
然后,向已键合的晶片系统提供能量(具体地说为热能),以使得在预定的分离区域19产生分离,由此形成所需的绝缘体上硅晶片21,该绝缘体上硅晶片21包括初始晶片13、氧化层15和来自晶片11的转印层23。
当然,也可以使用该工艺来制造其他类型的化合物材料晶片,而不是形成绝缘体上硅晶片21。其他化合物材料晶片的示例可以是:绝缘体上应变硅(sSOI)、SiGeOI、GeOI、石英上硅SOQ或者直接硅键合晶片(DSB)。另外,可以存在其他层。
图2a表示通过所述方法获得的绝缘体上硅晶片21的俯视图。在转印层23的表面上可以观察到缺陷25a、25b、25c等。它们位于距离SOI晶片21的边缘27大约3mm的位置。为说明的目的而夸大了图中缺陷的尺寸。实际上这些缺陷具有大约1mm直径的尺寸。
图2b表示沿图2a中所示的线AA的剖面。可以看到,缺陷25b和25c与层23的转印不完全的区域相对应。这些孔隙可以完全穿过转印层和绝缘层15而到达进行键合的界面。这些缺陷通常可归因于键合缺陷。当键合两块晶片时,它们实际上被设置为与彼此紧密接触,然后通常在晶片的一侧边缘施加压力。在与初始进行键合的点相对的边缘上,可能产生随后可能导致所观察到的缺陷的键合晶片的扰动,例如,由于局部较低的键合力。
图3是表示用于制造化合物材料晶片的本发明方法的实施例的框图,该方法使得能够至少对于一定数量的晶片(例如,约10,000块晶片)的平均值,减少所述类型的缺陷。
第一步骤31是提供如图2a中所示的方法中的两块晶片。接下来,在步骤33中,确定各块晶片的边缘下降值。由于如图2a和2b所示的键合缺陷25a、25b和25c主要出现在距离化合物材料晶片21的边缘27大约3mm处,所以优选地在距离晶片11和13的外周27约0.5mm-2.5mm处(特别是在1mm处)确定根据本发明第一实施例的边缘下降值。
根据本发明,使用晶片轮廓Y(r)的二阶导数来确定边缘下降值。该轮廓Y(r)与随后要进行接合的表面在径向r上的高度轮廓(通常以nm表示)相对应。作为另一种选择,也可以使用晶片厚度轮廓。使用晶片轮廓的二阶导数来确定边缘下降值,并且该边缘下降值由下式定义:
ERO=Y(a)-Y(fqa) (1)
因此,以nm表示的ERO是两个位置(即半径“a”处和半径“fqa”处的位置)之间的高度(或厚度)差。在300mm晶片的情况下,“fqa”的值被选择为在半径147.5mm到149.5mm的范围内,特别是在在半径149mm处。
“a”的值不是固定的晶片半径值,而是与从“fqa”开始沿朝向中心的方向的其Y(r)的二阶导数等于0:Y”(a)=0的第一个位置。
优选为使用基于晶片的轮廓测量进行的数值处理来确定该二阶导数。在晶片的多个位置处进行确定,并且可以根据这些单独的值,例如,根据所测量的轮廓本身或者通过对二阶导数轮廓重新积分两次来计算平均ERO值。双重积分通常用于过滤掉ERO值中的误差,这些误差可以归因于晶片在测量卡盘上未对准而例如导致晶片轻微跳跃。
图4表示了该处理。上图表示在晶片上的一个或更多个位置处沿径向确定的晶片高度轮廓,例如沿图2a所示的线B。在下图中表示了二阶导数。该二阶导数是使用高度轮廓进行数值计算而得到的。使用该数据来确定二阶导数为零的位置“a”。然后确定对应的晶片高度Y(a)和Y(fqa),进而根据晶片高度Y(a)和Y(fqa)使用公式(1)来计算ERO值。
然后在步骤35中,仅选择ERO值大于50nm(特别是大于100nm)的晶片来进行进一步的处理。
随后通过以下步骤继续本发明的工艺:在两块晶片中的至少一块晶片上设置如图1b中所示的层15的绝缘层(步骤37)。然后设置预定的分离区域(步骤39),这与图1c中所示的处理步骤相对应。然后在步骤41中,将晶片彼此接合,这与图1d中所示的处理步骤相对应。在此通过引用并入图1中所示的方法步骤的详细说明。
根据实施例1和2的变型,边缘下降值确定步骤33和选择步骤35也可以在两块晶片11、13中的至少一块晶片上设置绝缘层15之后执行,或者甚至在晶片11、13中的一块晶片上形成预定的分离区域17的步骤之后执行。
此外,根据本发明的第二实施例,步骤33和35也可以作为用于选择适于如图2所示的化合物材料晶片的制造工艺的晶片的独立方法来执行。
图5表示仅使用边缘下降值大于50nm(特别是大于100nm,更特别的是大于150nm)的晶片的有利效果。图5是三维图,其中相对于在SOI晶片21的制造中用作供体基底(donor substrate)的晶片11和用作支撑基底的晶片13的所确定的边缘下降值
ERO=Y(a)-Y(fqa=149mm)绘制的10,000个晶片样本的晶体缺陷的平均数量。使用RaytexDynaSearch工具对这些晶片进行分析,其中根据二阶导数来确定ERO值。
如可以清楚看到的,如图2a和图2b所示类型的缺陷的量在两块晶片的边缘下降值小于50nm的情况下平均可以达到10个以上,在边缘下降值小于100nm的情况下达到2个以上,其中使用二阶导数方法来确定边缘下降值。相反,在两块晶片的边缘下降值超过100nm的情况下这些缺陷的量平均少于2个。
Claims (7)
1、一种制造化合物材料晶片,特别是绝缘体上硅(SOI)型晶片的方法,该方法包括以下步骤:
提供两块晶片(11,13);
将一块晶片接合到另一块晶片上,具体地说,将一块晶片键合到另一块晶片上,
该方法的特征在于:
在接合之前,使用所述晶片(11,13)中的每一个的轮廓的二阶导数来确定这两块晶片中的每一个的边缘下降(ERO)值,并且使用ERO为50nm以上、特别是100nm以上、更特别的是150nm以上的晶片,
其中通过确定:
ERO=Y(a)-Y(fqa)
来获得所述ERO,
其中a和fqa与晶片的半径上的两个位置相对应,并且其中Y(a)与所述晶片在二阶导数Y”为零的半径位置处的高度相对应,而Y(fqa)与所述晶片在距离外周(27)约0.5mm至2.5mm、特别是约1mm的半径位置处的高度相对应。
2、一种选择适于根据权利要求1的前序部分所述的化合物材料晶片制造工艺的晶片的方法,
该方法的特征在于:
确定晶片的轮廓的二阶导数来确定所述晶片的边缘下降(ERO)值,并仅选择ERO为50nm以上、特别是100nm以上、更特别的是150nm以上的晶片用于所述制造工艺,
其中,通过确定
ERO=Y(a)-Y(fqa)
来获得所述ERO,
其中a和fqa与晶片的半径上的两个位置相对应,并且其中Y(a)与所述晶片在二阶导数Y”为零的半径位置处的高度相对应,而Y(fqa)与所述晶片在距离外周(27)约0.5mm至2.5mm、特别是约1mm的半径位置处的高度相对应。
3、根据权利要求1或2所述的方法,其中,所述晶片(11、13)中的每一个是300mm型晶片。
4、根据权利要求1到3中的任意一项所述的方法,其中,在所述晶片的多个位置处确定所述ERO,并且其中根据这些单独的值来计算平均ERO。
5、根据权利要求1到4中的任意一项所述的方法,该方法还包括以下步骤:在接合所述晶片之前,在所述两块晶片(11,13)中的至少一块晶片上设置绝缘层(15)。
6、根据权利要求1到5中的任意一项所述的方法,该方法还包括以下步骤:在所述晶片(11,13)中的一块晶片上形成预定的分离区域(17)。
7、一种晶片在化合物材料晶片(21),特别是绝缘体上硅型晶片的制造工艺中的用途,该晶片的边缘下降(ERO)值为50nm以上、特别是100nm以上、更特别的是150nm以上,
其中通过测量
ERO=Y(a)-Y(fqa)
来获得所述ERO,
其中a和fqa与晶片的半径上的两个位置相对应,并且其中Y(a)与所述晶片在二阶导数Y”(a)为零的半径位置处的高度相对应,而Y(fqa)与所述晶片在距离外周(27)约0.5mm至2.5mm、特别是约1mm的半径位置处的高度相对应。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06290542.7 | 2006-03-31 | ||
EP06290542A EP1840955B1 (en) | 2006-03-31 | 2006-03-31 | Method for fabricating a compound material and method for choosing a wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101047144A true CN101047144A (zh) | 2007-10-03 |
CN100547761C CN100547761C (zh) | 2009-10-07 |
Family
ID=36610717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101467596A Active CN100547761C (zh) | 2006-03-31 | 2006-11-22 | 制造化合物材料的方法和选择晶片的方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7892861B2 (zh) |
EP (1) | EP1840955B1 (zh) |
JP (1) | JP4723455B2 (zh) |
KR (1) | KR100854800B1 (zh) |
CN (1) | CN100547761C (zh) |
AT (1) | ATE383656T1 (zh) |
DE (1) | DE602006000423T2 (zh) |
SG (1) | SG136024A1 (zh) |
TW (1) | TWI327745B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103493184A (zh) * | 2011-04-26 | 2014-01-01 | 信越半导体股份有限公司 | 半导体晶片及其制造方法 |
CN103846780A (zh) * | 2012-12-04 | 2014-06-11 | 硅电子股份公司 | 抛光半导体晶片的方法 |
CN103871870A (zh) * | 2014-02-28 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种去除晶圆键合边缘缺陷的方法 |
CN117497407A (zh) * | 2023-12-28 | 2024-02-02 | 物元半导体技术(青岛)有限公司 | Igbt器件的形成方法及igbt器件 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
FR2891281B1 (fr) * | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
JP5261960B2 (ja) * | 2007-04-03 | 2013-08-14 | 株式会社Sumco | 半導体基板の製造方法 |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
JP5423384B2 (ja) | 2009-12-24 | 2014-02-19 | 株式会社Sumco | 半導体ウェーハおよびその製造方法 |
US8330245B2 (en) * | 2010-02-25 | 2012-12-11 | Memc Electronic Materials, Inc. | Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same |
US9156705B2 (en) | 2010-12-23 | 2015-10-13 | Sunedison, Inc. | Production of polycrystalline silicon by the thermal decomposition of dichlorosilane in a fluidized bed reactor |
FR2999801B1 (fr) | 2012-12-14 | 2014-12-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure |
JP6045542B2 (ja) | 2014-09-11 | 2016-12-14 | 信越半導体株式会社 | 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 |
CN110544668B (zh) * | 2018-05-28 | 2022-03-25 | 沈阳硅基科技有限公司 | 一种通过贴膜改变soi边缘stir的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020187595A1 (en) * | 1999-08-04 | 2002-12-12 | Silicon Evolution, Inc. | Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality |
AU2003254543A1 (en) * | 2002-07-17 | 2004-02-02 | S.O.I.Tec Silicon On Insulator Technologies | A method of increasing the area of a useful layer of material transferred onto a support |
JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
US20070040181A1 (en) * | 2002-12-27 | 2007-02-22 | General Electric Company | Crystalline composition, wafer, and semi-conductor structure |
-
2006
- 2006-03-31 EP EP06290542A patent/EP1840955B1/en active Active
- 2006-03-31 AT AT06290542T patent/ATE383656T1/de not_active IP Right Cessation
- 2006-03-31 DE DE602006000423T patent/DE602006000423T2/de active Active
- 2006-06-21 US US11/472,745 patent/US7892861B2/en active Active
- 2006-10-19 JP JP2006285168A patent/JP4723455B2/ja active Active
- 2006-11-06 TW TW095141057A patent/TWI327745B/zh active
- 2006-11-14 KR KR1020060112292A patent/KR100854800B1/ko active IP Right Grant
- 2006-11-22 CN CNB2006101467596A patent/CN100547761C/zh active Active
- 2006-11-23 SG SG200608167-3A patent/SG136024A1/en unknown
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103493184A (zh) * | 2011-04-26 | 2014-01-01 | 信越半导体股份有限公司 | 半导体晶片及其制造方法 |
CN103493184B (zh) * | 2011-04-26 | 2016-03-30 | 信越半导体股份有限公司 | 半导体晶片及其制造方法 |
CN103846780A (zh) * | 2012-12-04 | 2014-06-11 | 硅电子股份公司 | 抛光半导体晶片的方法 |
CN103846780B (zh) * | 2012-12-04 | 2017-08-08 | 硅电子股份公司 | 抛光半导体晶片的方法 |
US10189142B2 (en) | 2012-12-04 | 2019-01-29 | Siltronic Ag | Method for polishing a semiconductor wafer |
CN103871870A (zh) * | 2014-02-28 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种去除晶圆键合边缘缺陷的方法 |
CN103871870B (zh) * | 2014-02-28 | 2016-05-25 | 武汉新芯集成电路制造有限公司 | 一种去除晶圆键合边缘缺陷的方法 |
CN117497407A (zh) * | 2023-12-28 | 2024-02-02 | 物元半导体技术(青岛)有限公司 | Igbt器件的形成方法及igbt器件 |
CN117497407B (zh) * | 2023-12-28 | 2024-04-09 | 物元半导体技术(青岛)有限公司 | Igbt器件的形成方法及igbt器件 |
Also Published As
Publication number | Publication date |
---|---|
JP4723455B2 (ja) | 2011-07-13 |
ATE383656T1 (de) | 2008-01-15 |
TW200737287A (en) | 2007-10-01 |
US7892861B2 (en) | 2011-02-22 |
SG136024A1 (en) | 2007-10-29 |
CN100547761C (zh) | 2009-10-07 |
KR20070098441A (ko) | 2007-10-05 |
KR100854800B1 (ko) | 2008-08-27 |
EP1840955A1 (en) | 2007-10-03 |
DE602006000423T2 (de) | 2008-05-21 |
DE602006000423D1 (de) | 2008-02-21 |
US20070231931A1 (en) | 2007-10-04 |
EP1840955B1 (en) | 2008-01-09 |
TWI327745B (en) | 2010-07-21 |
JP2007273942A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101047144A (zh) | 制造化合物材料的方法和选择晶片的方法 | |
TWI813647B (zh) | 用於整合型頭尾相接式完全自對準內連線製程之操作站台及方法 | |
CN110050336B (zh) | 用于制造半导体装置的晶片边缘提升销设计 | |
US7491966B2 (en) | Semiconductor substrate and process for producing it | |
CN101336471B (zh) | 对绝缘体上半导体结构进行抛光的方法 | |
SG177811A1 (en) | Method for molecular adhesion bonding with compensation for radial misalignment | |
TW201036100A (en) | Semiconductor manufacturing method and apparatus | |
EP2166563B1 (fr) | Procédé de fabrication d'un dispositif microélectronique doté de zones semi-conductrices sur isolant à gradient horizontal de concentration en Ge | |
US5229306A (en) | Backside gettering method employing a monocrystalline germanium-silicon layer | |
US6251693B1 (en) | Semiconductor processing methods and semiconductor defect detection methods | |
US20090309190A1 (en) | Semiconductor processing | |
US7790569B2 (en) | Production of semiconductor substrates with buried layers by joining (bonding) semiconductor wafers | |
JP7234494B2 (ja) | 接合装置および接合方法 | |
US20120299156A1 (en) | Wafer processing method | |
Kang et al. | High volume and fast turnaround automated inline TEM sample preparation for manufacturing process monitoring | |
KR100857386B1 (ko) | 에스오아이 웨이퍼에 대한 열처리 방법 | |
KR100866451B1 (ko) | 반도체 디펙트 검사 장비의 교정용 인증체 및 그 제조 방법 | |
US6919214B2 (en) | Apparatus for analyzing a substrate employing a copper decoration | |
JP2002350309A (ja) | 板状体強度検査装置 | |
CN117305814A (zh) | 一种常压化学气相沉积用治具及其使用方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: SAWTEK INC. Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR |
|
CP03 | Change of name, title or address |
Address after: French Boerning Patentee after: Soitec Silicon On Insulator Address before: French Berneni Patentee before: Silicon on Insulator Technologies S. A. |