TWI327745B - Method for fabricating a compound material and method for choosing a wafer - Google Patents

Method for fabricating a compound material and method for choosing a wafer Download PDF

Info

Publication number
TWI327745B
TWI327745B TW095141057A TW95141057A TWI327745B TW I327745 B TWI327745 B TW I327745B TW 095141057 A TW095141057 A TW 095141057A TW 95141057 A TW95141057 A TW 95141057A TW I327745 B TWI327745 B TW I327745B
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
derivative
fqa
ero
Prior art date
Application number
TW095141057A
Other languages
English (en)
Other versions
TW200737287A (en
Inventor
Ludovic Ecarnot
Willy Michel
Patrick Reynaud
Walter Schwarzenbach
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW200737287A publication Critical patent/TW200737287A/zh
Application granted granted Critical
Publication of TWI327745B publication Critical patent/TWI327745B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Laminated Bodies (AREA)
  • Die Bonding (AREA)

Description

1327745 九、發明說明: 發明所屬之技術領域
本發明係有關製造複人蚪B 馒σ材枓aa圓,特別是絕緣體上矽 (s〇i)型晶圓之方法,其句人 ,,d 、匕3下列步驟:提供二晶圓並且連 、-、〇 ’特別是藉由黏合,—曰圓$另_ 日日圓至另—者。再者,本發明係 有關選擇適用於複合材料 曰曰圓取方去的晶圓之方法,並 且係有關-晶圓在複合材料晶圓製造方法中的用途。 先前技術 在最終產物上面,例如_ 例如SOI日日圓,該複合材料晶圓外 近可見到許多缺陷,特別是孔隙。由ep 1566830知道 此類型缺陷的量可利用離外圍10毫米與3毫米之間區域内 之結構變化為(M奈米或更小的晶圓進行s⑴製造程序而 減少。或者’離外圍5毫米的位置處之斜"〇2。乂或更小 的晶圓導致含減少缺陷的SCH晶圓。 發明内容 本發明的目的在於提供製造複合材料晶圓的替代方法 及/或選擇適用於該晶圓複合材料晶圓製造方法的替代方 法,如此就可減少該複合材料晶圓外圍的缺陷產生。 此目的係利用如申請專利範圍第1項之製造複合材料 晶圓的方法達成。此目的亦利用如申請專利範圍第2項之 選擇晶圓的方法達成。 驚人的是,藉由使用該等晶圓各自外廓的二次導數來 5 1327745 決疋該一晶圓各自的邊緣下降值(edge roll-off value),並且 在該等晶圓製程期間只使用邊緣下降值(ERO)大於50奈米 的晶圓’特別是大於100奈米,更特別是大於150奈米, 就可減少靠近該晶圓周圍產生的孔隙數目。 此處術語「外廓」表示將進行連結至其他晶圓的表面 之半徑方向的晶圓高度外廓。再者該二晶圓不一定為相同 材料並且可供予或沒有另外的層。
根據較佳的具體例,用二次導數來決定邊緣下降值, 其中該邊緣下降值可藉由判定下式而獲得: ER〇-Y(a)_Y(fqa),其中a與fqa對應該晶圓半徑的兩個位 置而且其中Y(a)對應該二次導數Y”(a)為〇的半徑位置之晶 圓高度,而Y(fqa)對應離外圍約〇 5毫米至2 5毫米的半 徑位置處之晶圓高度,特別是約丨毫米處。頃使用此方法 並且利用邊緣下降值大於5〇奈米的二晶圓,特別是大於 ⑽奈米’更特別是大R 15G奈米,達到有關缺陷的進— 步改良結果。 較佳地’各自晶圓可為则毫米型晶圓。就⑽毫米 型晶圓來㉟’將產生比較小晶圓更多的孔隙,所以就大尺 寸晶圓來說特別有興趣的是減少此等級晶圓的孔隙數目。 就又更大的晶圓來說,例如45〇毫米晶圓 如此。 預期情形也是 ER0而且 不均勻晶圓 有益地該可在該晶圓的數個位置處決定該 其中由個別的ERO值計算平均齡藉此可: 邊緣列入考慮。 6 1327745 較佳地該方法可進一步包含在連結該等晶圓之前在該 二晶圓至少一者上面提供絕緣層的步驟。有關包含絕緣層 的複合材料結構,像是舉例來說SOI型晶圓,可就根據二 次導數法決定的ERO值觀察到減少的孔隙數目。 有益地該方法可進一步包含在該等晶圓之一者中形成 預定的分裂區之步驟。此方法步驟係用以使材料薄層能從 一晶圓轉移至另一者上,並且在該薄膜中產生孔隙。即使 是使用此方法,有關依此方法製造的複合材料晶圓結構也 可就根據二次導數法決定的ER〇值觀察到減少的孔隙數 目° 根據較佳的具體例’可在該二晶圓至少一者上面提供 絕緣層的步驟之後或在料晶圓之—者巾形成預定的分裂 區的額外步驟之後進行邊緣下降值判定及/或晶圓的選 在此該ER〇值就在該等晶圓黏至欲被黏合的類彼 之前判定。 本發明亦有關如申請專利範圍第7項之晶圓的用途。 實施方式 =1圖中舉例說明複合材料製造方法技藝的現況 别疋可用於SOI晶圓者。該方法 、
晶圓來作說明: 3下料驟並且將就S0I 圓"在及第二:步如驟中’第la圖中有舉例㈣^ 二二如300毫米晶圓。在第二個步驟中,示於第 “圓11上生長熱氧化物層15。在熱生長的期 7 1327745 間實際上該晶圓已被氧化物包封。在背面上與側面上的氧 化物,無論如何,都在後續階段中移除。在接下來的步驟 令’第ie圖中有舉例說明,經由該熱氧化物層15將原子 物種17’像是氫離子或稀有氣體離子,植入晶圓u内,藉 以在晶圓11内部產生預定分裂區19。然後在下列步驟中, 將第二晶圓13黏至晶圓u,使該氧化物層15位於晶圓13 與11之間。 ^著,提供能量,特別是熱能,至黏合的晶圓系統使 該預又分裂區19處發生分離,藉以產生預期的絕緣體晶圓 上矽21,該絕緣體晶圓上矽2 i包含初始晶圓13、該氧化 物層15及原先來自晶圓η的轉移層23。 田然,不製造絕緣體晶圓上矽2丨,使用此方法也可製 &其他類型的複合材料晶圓。另一種複合材料晶圓的例子 為:應變絕緣體上矽^01)、SiGe〇I、Ge〇I、石英s〇Q上 矽或直接矽黏合晶圓(DSB)。此外,可存在額外的層。 9 第2 a圖舉例說明藉此描述的方法製得的絕緣體晶圓 上石夕21的頂視圖。在轉移層23表面上可見到缺陷25a、25b 及25c等等。彼等位在離該s〇I晶圓21邊緣27約3毫米 處圖形中的缺陷尺寸為達例示性目的而予以誇大。實質 上彼等具有直徑將近1毫米的尺寸。 第2b圖舉例說明沿第2a圖所示的線AA的橫斷面。 可見到缺陷25b及25c對應層23的轉移不完整的區域。這 些孔隙可任意行經該轉移層及該絕緣層1 5而達到發生黏 口的界面。這些缺陷通常歸因於黏合缺陷。若黏合兩個晶 8 1327745 圓’使彼等實際上彼此緊密接觸然後施加壓力,通常在該 晶圓之一邊緣上。在引起黏合的點相對的邊緣可能發生黏 合晶圓的動搖而導致觀察到的缺陷,例如歸因於局部較低 的黏合力。 第3圖係舉例說明用於製造複合材料的獨創性方法之 具體例的方塊圖,該方法能減少前述類型的缺陷,平均而 S至少超過一定數目的晶圓,舉例來說,超過約丨〇,〇〇〇個 晶圓。 ® 第一個步驟31在於提供二晶圓,如同第2&圖中舉例 說明的方法。接下來在步驟33中,判定該等晶圓各自的邊 緣下降值。如第2a與2b圖所示的黏合缺陷25a、25b及2氕 存在於離該複合材料晶圓21的邊緣2 7至多約3毫米,較 佳地在離該晶圓11與13的外圍27約〇 5毫米至2 5毫米, 特別是1毫米處判定根據本發明第一個具體例的邊緣下降 值。 φ 根據本發明,使用該等晶圓外廓Y(r)的二次導數來判 定邊緣下降值。該外廓Y⑴對應半徑方向r的高度外廓, 通常以奈米為單位表示。或者也可使用該晶圓厚度外廓。 該邊緣下降值使用該晶圓外廓來判定,並且定義如下: ER〇 = Y(a)-Y(fqa) ⑴ 因此ERO ’以奈米為單位表示,為兩個位置之間的高 度(或厚度)的差異’換言之在半徑「a」與半徑「fqa」的位 置。在300毫米晶圓的例子中,「fqa」的值選在半徑Μ? $ 毫米至M9.5毫米的範圍内,特別是在半徑149毫米處。 9 13^27745 a」的值並非固定的晶圓半徑值,但是對應朝中心方 向從「fqa」開始的第一個位置,就該位置而言γ(Γ)的二次 導數等於0 : = 〇。 該二次導數較佳地使用根據該等晶圓外廓測量的數值 f法來判定。在該晶圓的數個位置判定並且由個別值可計 异出平均ERO值’例如從測量外靡本身或藉由該二次導數 外廓:積分兩次。雙重積分通常用於濾除對於該则值錯 誤的貝獻因子,彼等可能歸因於該晶圓沒有對齊測量夹 頭’導致例如有些被忽略的晶圓。 —第4圖舉例說明此程序。該頂視圖舉例說明在該晶圓 上或多個位置依半徑方向決定晶圓的高度外%,舉例來 說’沿著帛2a圖所示的線B。底視时舉例說明二次導數。 該二次導數使用高度外廊以數值的方式計算。使用此資料 決:二次導數為0的位置「a」e然後由彼來判定對應的晶 圓円度Y(a)及Y(fqa)’依序地使用方程式⑴來計 值。 ★接著在步驟35中,僅選擇此等晶圓供進一步加工用, 該等晶圓具有大於50奈米的ER〇冑,特別是大於 米。 不' 一然後本發明的方法持續下列步驟:在該二晶圓之至少 -者上面提供一絕緣層’像是層15 (步驟37”接著提供預 定分裂區(步驟39),彼對應第lc圖所示的製程步驟。然後 在^驟41中’該等晶圓相互連結,該步驟41對應於第u 圖中舉例說明的製程步驟。將第1圖中舉例說明的方法步 10 1327745 驟之詳細說明併入本文以供參考。 根據具體例丨及2的變 33及、$ η 緣下降值決定步驟 及選擇步驟35也可在該等晶圓u、13中之至丨、一 面提供絕緣層15之後,或甚至在 )、一上 小 %略寻日日圓11、1 3中之至 〉'一者中形成預定分裂區19的步驟之後進行。 再者,根據本發明第二個具體例步驟33及h也可當 作選擇晶圓的獨立方法而進行,續曰 逆仃忑日日圓適用於第2圖舉例
說明的複合材料晶圓之製造方法。 第5圖舉例說明只使用ER〇大於5〇奈米的晶圓之有 益效應,特別是大於100奈米,又更特別是大於15〇奈米。 第5圖為三維圖形’其中以1〇〇〇〇個晶圓樣品的結晶缺陷 平均數目對下式判定之SOI晶圓21製造的過程中當作供體 基材的晶圓11與當作載體基材的第二晶圓13的邊緣下降 值作圖。使用Raytex DynaSearch機具來分析晶圓,彼根據 二次導數而產生該ERO值。 ERO = Y(a)-Y(fqa;i49 毫米) 可清楚見到的是,如第2a圖與第2b圖所示的類型之 缺陷量可達到當該邊緣下降值小於50奈米的時候多於10 個的平均數,而且當該邊緣下降值小於100奈米的時候多 於2個,其中該邊緣下降值已使用雙重導函數法決定。相 反地,當二晶圓的邊緣下降值都大於100奈米的時候這些 缺陷的量平均少於2個。 圖式簡單說明 1327745 變 得顯而易見,其中: 第1 a至1 e圖舉例說明類 晶圓製造方法, :::說::照隨附的圖形本發明的特定具體例將 似此技藝申習知的複合材料 第…圖舉例說明在頂視圖與横斷面圖中 圍有缺陷之此技藝中習知的複合材料晶圓, 近外 第3圖為舉例說明製造一複合材料的獨創性方法之且 體例的方塊圖, 〃 下降值的 第4圖舉例說明使用二次導數法決定該邊緣 方法,及 第5圖為表示以孔隙缺陷的平均數目當作用於複合材 料晶圓製造方法之二晶圓ERO值的函數之三維圖形。 元件符號說明 11 梦晶圓 13 梦晶圓 15 熱氧化物層 17 原子物種 19 預定分裂區 — 21 絕緣體晶圓上石夕 23 轉移層 ----— 25a 缺陷 25b 缺陷 25c 缺陷 12

Claims (1)

1327745 十、申請專利範圍: 1· 一種製造複合材料,特別县绍 狩別疋絕緣體上矽(S0I)型晶圓,之 方法’其包含下列步驟: 提供二晶圓(1 1,1 3 ); 使一晶圓連結,特別是黏合,至另一者, 其特徵為在連結之前先傕用 疋便用該等晶圓(11,13)各自外廓 的二次導數來決定該二晶 曰曰圓各自的邊緣下降(ER〇)值,並且 使用ERO大於50奈米的曰圆 木的曰日圓,特別是大於100奈米,更 特別是大於150奈米, 其中該ERO係藉由判定下式而獲得: ERO=Y(a)-Y(fqa), 其中a與fqa對應該晶圓丰涧 圓牛仫的兩個位置而且其中Y(a) 對應該二次導數Y,,為〇的丰栌 叩牛仫位置之晶圓高度,而Y(fqa) 對應離外圍(27)約0.5毫米至2 s袁, > 2.5毫米的半徑位置處之晶圓 咼度’特別是約1毫米處。 2· 一種選擇適用於如前述申缚直屯丨# k T明專利範圍第i項之複合材料 晶圓製造方法的晶圓之方法,甘 其特徵為決定該晶圓外靡 的二次導數以確定該晶圓的邊绥 J遗緣下降(ERO)值,並且只選 擇ERO大於50奈米的晶圓,杜 日圓特別是大於100奈米,更 特別是大於150奈米’供該製造 氣乂方法用,其中該ERO藉 由判定下式而獲得: ER〇=Y(a)-Y(fqa) > 其中a與fqa對應該晶圓半徨沾Λ y 仅的兩個位置而且其中Y(:a) 對應該二次導數γ”為0的半徑位番^ 位置之晶圓高度,而Y(fqa) 13
TW095141057A 2006-03-31 2006-11-06 Method for fabricating a compound material and method for choosing a wafer TWI327745B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP06290542A EP1840955B1 (en) 2006-03-31 2006-03-31 Method for fabricating a compound material and method for choosing a wafer

Publications (2)

Publication Number Publication Date
TW200737287A TW200737287A (en) 2007-10-01
TWI327745B true TWI327745B (en) 2010-07-21

Family

ID=36610717

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095141057A TWI327745B (en) 2006-03-31 2006-11-06 Method for fabricating a compound material and method for choosing a wafer

Country Status (9)

Country Link
US (1) US7892861B2 (zh)
EP (1) EP1840955B1 (zh)
JP (1) JP4723455B2 (zh)
KR (1) KR100854800B1 (zh)
CN (1) CN100547761C (zh)
AT (1) ATE383656T1 (zh)
DE (1) DE602006000423T2 (zh)
SG (1) SG136024A1 (zh)
TW (1) TWI327745B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Sumco 半導体基板の製造方法
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5423384B2 (ja) 2009-12-24 2014-02-19 株式会社Sumco 半導体ウェーハおよびその製造方法
US8440541B2 (en) * 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
US9156705B2 (en) 2010-12-23 2015-10-13 Sunedison, Inc. Production of polycrystalline silicon by the thermal decomposition of dichlorosilane in a fluidized bed reactor
JP5621702B2 (ja) * 2011-04-26 2014-11-12 信越半導体株式会社 半導体ウェーハ及びその製造方法
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
CN103871870B (zh) * 2014-02-28 2016-05-25 武汉新芯集成电路制造有限公司 一种去除晶圆键合边缘缺陷的方法
JP6045542B2 (ja) 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN110544668B (zh) * 2018-05-28 2022-03-25 沈阳硅基科技有限公司 一种通过贴膜改变soi边缘stir的方法
CN117497407B (zh) * 2023-12-28 2024-04-09 物元半导体技术(青岛)有限公司 Igbt器件的形成方法及igbt器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
EP1540723B1 (en) * 2002-07-17 2010-12-15 S.O.I.Tec Silicon on Insulator Technologies A method of increasing the area of a useful layer of material transferred onto a support
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
US20070040181A1 (en) * 2002-12-27 2007-02-22 General Electric Company Crystalline composition, wafer, and semi-conductor structure

Also Published As

Publication number Publication date
KR20070098441A (ko) 2007-10-05
US7892861B2 (en) 2011-02-22
ATE383656T1 (de) 2008-01-15
US20070231931A1 (en) 2007-10-04
EP1840955A1 (en) 2007-10-03
SG136024A1 (en) 2007-10-29
JP2007273942A (ja) 2007-10-18
KR100854800B1 (ko) 2008-08-27
DE602006000423T2 (de) 2008-05-21
DE602006000423D1 (de) 2008-02-21
TW200737287A (en) 2007-10-01
EP1840955B1 (en) 2008-01-09
CN101047144A (zh) 2007-10-03
CN100547761C (zh) 2009-10-07
JP4723455B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
TWI327745B (en) Method for fabricating a compound material and method for choosing a wafer
JP5319764B2 (ja) 漸進トリミング法
JP6066729B2 (ja) Soi構造における非接合領域の幅の減少方法ならびにその方法によって製造したウエハおよびsoi構造
WO2006015246A3 (en) Method and system for fabricating a strained semiconductor layer
US7803695B2 (en) Semiconductor substrate and process for producing it
SG173950A1 (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
WO2004021420A3 (en) Fabrication method for a monocrystalline semiconductor layer on a substrate
EP1710328A3 (en) Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production
TW201501378A (zh) 複合基板、彈性波裝置及彈性波裝置的製法
KR101905811B1 (ko) 박리웨이퍼의 재생가공방법
JP2013520838A5 (zh)
US10679963B2 (en) Method for assembling two substrates of different natures via a ductile intermediate layer
TWI724114B (zh) 用於決定供體基材中適當佈植能量的方法及半導體覆絕緣體型結構的製造方法
TWI313483B (zh)
US20090117708A1 (en) Method for manufacturing soi substrate
JP2011071193A5 (ja) 貼合せsoiウェーハの製造方法
WO2016047046A1 (ja) 貼り合わせウェーハの製造方法
JP2011071193A (ja) 貼合せsoiウェーハ及びその製造方法
JP5124931B2 (ja) 多層soiウエーハの製造方法
KR101840718B1 (ko) 이중층 전이를 위한 기계적 분리 방법
WO2010064355A1 (ja) 貼り合わせウェーハの製造方法
JP2008166646A (ja) 半導体基板の製造方法
US7790569B2 (en) Production of semiconductor substrates with buried layers by joining (bonding) semiconductor wafers
US6716721B2 (en) Method for manufacturing a silicon wafer
WO2021200861A1 (ja) 接合基板