JP6045542B2 - 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 - Google Patents

半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP6045542B2
JP6045542B2 JP2014185325A JP2014185325A JP6045542B2 JP 6045542 B2 JP6045542 B2 JP 6045542B2 JP 2014185325 A JP2014185325 A JP 2014185325A JP 2014185325 A JP2014185325 A JP 2014185325A JP 6045542 B2 JP6045542 B2 JP 6045542B2
Authority
JP
Japan
Prior art keywords
polishing
semiconductor wafer
outermost peripheral
wafer
peripheral portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014185325A
Other languages
English (en)
Other versions
JP2016058623A (ja
Inventor
祐毅 宮沢
祐毅 宮沢
隆広 木田
隆広 木田
智史 ▲高▼野
智史 ▲高▼野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014185325A priority Critical patent/JP6045542B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to SG11201701661UA priority patent/SG11201701661UA/en
Priority to EP15839615.0A priority patent/EP3193357B1/en
Priority to CN201580044315.9A priority patent/CN106663623B/zh
Priority to US15/505,314 priority patent/US9905411B2/en
Priority to KR1020177006471A priority patent/KR102088279B1/ko
Priority to PCT/JP2015/004130 priority patent/WO2016038800A1/ja
Priority to TW104127441A priority patent/TWI595548B/zh
Publication of JP2016058623A publication Critical patent/JP2016058623A/ja
Application granted granted Critical
Publication of JP6045542B2 publication Critical patent/JP6045542B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00—Machines or devices using grinding or polishing belts; Accessories therefor
    • B24B21/04—Machines or devices using grinding or polishing belts; Accessories therefor for grinding plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

本発明は、半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法に関する。
ＳＯＩウェーハの製法として、ＳＯＩ層を形成するボンドウェーハに、主に水素イオンを注入して剥離用イオン注入層を形成し、絶縁膜を介してベースウェーハと貼り合わせた後、剥離用イオン注入層でボンドウェーハを剥離して薄膜化する方法（イオン注入剥離法）が主に行われているが、ボンドウェーハの剥離時において外周欠陥が発生する問題が生じていた。このような外周欠陥への対応策として、貼り合わせ用のウェーハ（ボンドウェーハ、ベースウェーハ）の貼り合わせる面側の最外周部にダレ形状（ロールオフ量が正の値となる形状）を形成することが知られている（特許文献１）。
また、エピタキシャルウェーハの製造において、エピタキシャル成長用基板（エピサブとも呼ばれる）上にエピタキシャル層の形成を行った際には、最外周部がハネ形状（ロールオフ量が負の値となる形状）になる傾向にあるため、エピタキシャル成長用基板のハネ形状が形成される部分に予めダレ形状を形成しエピタキシャル層形成後の平坦度を制御することが求められていた。
そのため、貼り合わせ用のウェーハやエピタキシャル成長用基板の製造において、従来はウェーハ主表面の研磨工程で研磨時間を延長してダレ形状を形成していた。しかし、このような方法では、ダレ形状を形成するためにウェーハ主表面の研磨時間を延長することで最外周部より内側の形状が悪化してしまうという問題があった。ここでいう形状の悪化は、例えば平坦度ＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔ ｌｅａｓｔ ｓＱｕａｒｅｓ Ｒａｎｇｅ）の最大値であるＳＦＱＲｍａｘの値によって表され、ＳＦＱＲｍａｘの値が大きいほどウェーハの最外周部より内側の形状が悪化していることを意味する。ＳＦＱＲｍａｘが大きくなるとデバイス工程におけるデフォーカスを悪化させる要因にもなるため、一般的に、平坦度ＳＦＱＲｍａｘは小さい方が良く、従って、ウェーハの最外周部より内側の形状を崩さずに（平坦度ＳＦＱＲｍａｘを大きくせずに）、所望のダレ形状を精度良く形成できる方法が求められていた。
上記のような問題の解決策として、特許文献２には、エピタキシャル成長用基板の製造において、半導体ウェーハ主表面の研磨時間延長によるダレ形状の形成を行わない方法が記載されている。具体的には、この方法は、図１３（ａ）、（ｂ）に示したように、半導体ウェーハ１０１の表面１０２側の面取り面、裏面１０３側の面取り面、及び端面からなる面取り部１０８、及び裏面１０３側の面取り面に隣接する最外周部の４分割した領域を、それぞれに対応する４つの研磨パッド（表面側面取り面の研磨パッド１０４、裏面側面取り面の研磨パッド１０５、端面の研磨パッド１０６、及び裏面の最外周部の研磨パッド１０７）を備える研磨装置を用いて研磨する方法である。これにより、面取部１０８の鏡面研磨と同時にダレ形状を形成する。しかしながら、このような方法では、面取部近傍の４分割した領域を一度に研磨できるメリットがある反面、図１５に示したように半導体ウェーハ１０１の面取部の先端形状（端面１０９の形状）が鋭利になるという問題があった。例えばこのような方法で加工を行ったウェーハを貼り合わせ用のウェーハに用いた場合、後工程のイオン注入を行う際に遠心力発生時に面取り部の先端で応力集中が起き、割れが多発する不具合が発生していた。
特開２００７−２７３９４２号公報 特開２０１２−１０９３１０号公報
本発明は、上記問題を解決するためになされたものであり、半導体ウェーハの最外周部より内側の形状を崩さずに、最外周部に所望のダレ形状を精度良く形成でき、かつ加工後の半導体ウェーハの端面の形状が鋭利にならないように加工できる半導体ウェーハの加工方法を提供することを目的とする。
上記課題を解決するために、本発明では、表面及び裏面を有し、周縁端部に、表面側の面取り面、裏面側の面取り面、及び端面からなる面取り部を有する半導体ウェーハの前記表面側の面取り面、前記裏面側の面取り面、前記端面、及び表面又は裏面の前記面取り面に隣接する最外周部の各部を鏡面研磨する半導体ウェーハの加工方法において、
前記表面側の面取り面を鏡面研磨する工程及び前記裏面側の面取り面を鏡面研磨する工程よりも後に、前記端面の鏡面研磨及び、前記表面又は裏面の最外周部の鏡面研磨を同一工程で行い、
該同一工程で行う端面及び最外周部の鏡面研磨により、前記表面又は裏面の最外周部のロールオフ量を調整する半導体ウェーハの加工方法を提供する。
このような半導体ウェーハの加工方法であれば、半導体ウェーハの最外周部より内側の形状を崩さずに、最外周部に所望のダレ形状を精度良く形成でき、かつ加工後の半導体ウェーハの端面の形状が鋭利にならないように半導体ウェーハを加工することができる。なお、本発明における最外周部とは、ウェーハ端面を始点として半径方向に最大３０ｍｍ程度までの任意の範囲であり、この範囲はユーザーの仕様により異なる。
またこのとき、前記同一工程で行う端面及び最外周部の鏡面研磨は、前記端面の鏡面研磨を行う研磨ピース（Ａ）と、前記表面又は裏面の最外周部の鏡面研磨を行う研磨ピース（Ｂ）とが、それぞれ１枚以上、前記半導体ウェーハの周囲を取り囲む位置に配置された研磨装置を用いて、前記研磨ピース（Ａ）、（Ｂ）に対して前記半導体ウェーハを相対的に回転させることで行うことが好ましい。
このような方法であれば、端面及び最外周部の鏡面研磨を同一工程でより容易に行うことができる。
またこのとき、前記ロールオフ量の調整を、前記研磨ピース（Ｂ）が複数枚配置された研磨装置を用い、前記表面又は裏面の最外周部に接触する前記研磨ピース（Ｂ）の数を変更することで行うことが好ましい。
このような方法であれば、半導体ウェーハの表面又は裏面の最外周部のロールオフ量の調整をより容易に行うことができる。
またこのとき、前記同一工程で行う端面及び最外周部の鏡面研磨を、前記研磨ピース（Ａ）と前記研磨ピース（Ｂ）の配置された枚数の合計が１２枚以上である研磨装置を用いて行うことが好ましい。
このような研磨装置を用いることで、半導体ウェーハの表面又は裏面の最外周部のロールオフ量の調整をより細かく行うことができる。
またこのとき、前記同一工程で行う端面及び最外周部の鏡面研磨の工程において前記ロールオフ量の測定を行い、前記測定したロールオフ量が所望の値でなければ、前記同一工程で行う端面及び最外周部の鏡面研磨の研磨条件を調整しながら、前記同一工程で行う端面及び最外周部の鏡面研磨、及び前記ロールオフ量の測定を繰り返し行い、前記測定したロールオフ量が所望の値であれば、前記同一工程で行う端面及び最外周部の鏡面研磨を終了する方法によってロールオフ量を調整することができる。
またこのとき、前記表面側の面取り面を鏡面研磨する工程及び前記裏面側の面取り面を鏡面研磨する工程と、前記端面の鏡面研磨及び、前記表面又は裏面の最外周部の鏡面研磨を同一工程で行う工程、との間に、前記半導体ウェーハの前記表面にエピタキシャル層を形成する工程を行うこともできる。
この方法によれば、面取り面が鏡面研磨された半導体ウェーハにエピタキシャル成長してエピタキシャルウェーハを作製した際のエピタキシャルウェーハの外周部のロールオフ量を調整できるので、エピタキシャルウェーハに形成されやすいハネ形状を低減し、最外周部の平坦度が良好なエピタキシャルウェーハを得ることができる。
また、本発明では、上記の半導体ウェーハの加工方法によって加工され、前記表面又は裏面の最外周部のロールオフ量が調整された半導体ウェーハを、ボンドウェーハ及びベースウェーハのいずれか又は両方に用い、前記ロールオフ量が調整された面を貼り合わせ面とし、イオン注入剥離法によって貼り合わせウェーハを製造する貼り合わせウェーハの製造方法を提供する。
このような貼り合わせウェーハの製造方法であれば、最外周部に所望のダレ形状を形成した貼り合わせ用のウェーハを貼り合わせることで、ボンドウェーハの剥離時における外周欠陥の発生が抑制された貼り合わせウェーハを製造することができる。
また、本発明では、前記鏡面研磨する半導体ウェーハとして、半導体ウェーハの表面にエピタキシャル層が形成されたエピタキシャルウェーハであって、該エピタキシャルウェーハの前記エピタキシャル層が形成された表面側の最外周部のロールオフ量が負の値であるものを用い、前記エピタキシャルウェーハに対し、上記の半導体ウェーハの加工方法を施すことによって、前記エピタキシャルウェーハの最外周部を平坦化するエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法であれば、エピタキシャル層の形成によってエピタキシャルウェーハの最外周部に形成されるハネ形状を研磨することで、最外周部の平坦度が制御されたエピタキシャルウェーハを製造することができる。
更に、本発明では、上記の半導体ウェーハの加工方法によって加工され、前記表面の最外周部のロールオフ量が正の値に調整された半導体ウェーハに対し、該半導体ウェーハの表面にエピタキシャル層を形成するエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法であれば、エピタキシャル成長用基板のハネ形状が形成される部分に予め所望のダレ形状を形成しておくことで、最外周部の平坦度が制御されたエピタキシャルウェーハを製造することができる。
以上のように、本発明の半導体ウェーハの加工方法であれば、半導体ウェーハの最外周部より内側の形状を崩さずに、最外周部のロールオフ量を調整して最外周部に所望のダレ形状を精度良く形成でき、かつ加工後の半導体ウェーハの端面の形状が鋭利にならないように半導体ウェーハを加工することができる。また、このような半導体ウェーハの加工方法を貼り合わせウェーハの製造に適用することで、ボンドウェーハの剥離時における外周欠陥の発生が抑制された貼り合わせウェーハを製造することができる。更に、このような半導体ウェーハの加工方法をエピタキシャルウェーハの製造に適用することで、最外周部の平坦度が制御されたエピタキシャルウェーハを製造することができる。
本発明の半導体ウェーハの加工方法の一例の流れの中の各段階を示す断面図である。 本発明の半導体ウェーハの加工方法に用いられる加工設備の一例を示す概略図である。 本発明において端面及び最外周部の鏡面研磨に用いられる研磨装置の一例を示す概略図である。 （ａ）ロールオフ量の定義の一例を示す説明図である。（ｂ）ロールオフ量の定義の他の例を示す説明図である。 本発明の半導体ウェーハの加工方法において（ａ）手動調整で接触する研磨ピース（Ｂ）の数を変更する場合と、（ｂ）自動調整で接触する研磨ピース（Ｂ）の数を変更する場合の一例を示すフロー図である。 本発明の半導体ウェーハの加工方法の別の一例を示すフロー図である。 本発明の貼り合わせウェーハの製造方法の一例を示すフロー図である。 本発明のエピタキシャルウェーハの製造方法の一例を示すフロー図である。 本発明のエピタキシャルウェーハの製造方法によるハネ形状の除去を示す概略図である。 本発明のエピタキシャルウェーハの製造方法の別の一例を示すフロー図である。 エピタキシャルウェーハの製造方法において（ａ）本発明の半導体ウェーハの加工方法によって半導体ウェーハに予めダレ形状を形成した例と、（ｂ）予めダレ形状を形成しなかった例を示す概略断面図である。 本発明の半導体ウェーハの加工方法によって加工した半導体ウェーハの面取り部の断面形状を示す概略断面図である。 従来の半導体ウェーハの加工方法に用いられる研磨装置の一例を示す概略図であり、（ａ）は半導体ウェーハの主面側から見た図であり、（ｂ）は各研磨パッドの半導体ウェーハに対する位置を模式的に示す図である。 従来の半導体ウェーハの加工方法に用いられる加工設備の一例を示す概略図である。 従来の半導体ウェーハの加工方法によって加工した半導体ウェーハの面取り部の断面形状を示す概略断面図である。
上述のように、半導体ウェーハの最外周部より内側の形状を崩さずに、最外周部に所望のダレ形状を精度良く形成でき、かつ加工後の半導体ウェーハの端面の形状が鋭利にならないように加工できる半導体ウェーハの加工方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、半導体ウェーハの面取部を分けた３つの領域、即ち、表面側の面取り面、裏面側の面取り面、及び端面の３つの領域、並びにこれらに更に表面又は裏面の面取り面に隣接する最外周部を加えた４つの領域の鏡面研磨を行う際に、例えば（１）表面側の面取り面、（２）裏面側の面取り面、（３）端面及び最外周部の３ステップでこれらの領域の鏡面研磨加工を行うことで、半導体ウェーハの最外周部より内側の形状を崩さずに、所望のダレ形状を精度良く形成でき、かつ加工後の半導体ウェーハの端面の形状が鋭利にならないことを見出し、本発明を完成させた。
即ち、本発明は、表面及び裏面を有し、周縁端部に、表面側の面取り面、裏面側の面取り面、及び端面からなる面取り部を有する半導体ウェーハの前記表面側の面取り面、前記裏面側の面取り面、前記端面、及び表面又は裏面の前記面取り面に隣接する最外周部の各部を鏡面研磨する半導体ウェーハの加工方法において、
前記表面側の面取り面を鏡面研磨する工程及び前記裏面側の面取り面を鏡面研磨する工程よりも後に、前記端面の鏡面研磨及び、前記表面又は裏面の最外周部の鏡面研磨を同一工程で行い、
該同一工程で行う端面及び最外周部の鏡面研磨により、前記表面又は裏面の最外周部のロールオフ量を調整する半導体ウェーハの加工方法である。
以下、図面を参照しながら本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
［半導体ウェーハの加工方法］
本発明の半導体ウェーハの加工方法の一例として、図１を参照しながら本発明の半導体ウェーハの加工方法について説明する。この半導体ウェーハの加工方法では、図１（ａ）に示した半導体ウェーハ１の鏡面研磨を行う。半導体ウェーハ１は、表面２及び裏面３を有し、周縁端部に、表面側の面取り面４、裏面側の面取り面５、及び端面６からなる面取り部を有し、更に表面側の面取り面４に隣接する表面の最外周部７ａ、及び裏面側の面取り面５に隣接する裏面の最外周部７ｂを有する。面取り部とは、面取り加工が施された部分を指す。表面側の面取り面４及び裏面側の面取り面５は、表面２及び裏面３に対し略斜面となっている部分である。端面６とは、面取り部のうち表面側の面取り面４及び裏面側の面取り面５を除いた部分であり、表面２及び裏面３に対し略垂直な部分である。ただし、端面６は若干の曲面であってもよい。表面側の面取り面４及び裏面側の面取り面５と、端面６との境は図１（ａ）に示すように通常、滑らかに形成される。表面の最外周部７ａ及び裏面の最外周部７ｂはそれぞれ表面２及び裏面３の一部を構成し、同一平面を有する。ただし、外周側に向かって若干のダレ又はハネがあってもよい。
図１の半導体ウェーハの加工方法では、まず、表面側の面取り面の鏡面研磨を行う研磨ピース８を備える研磨装置を用いて表面側の面取り面４の鏡面研磨を行う（図１（ｂ）、工程（１））。次に、裏面側の面取り面の鏡面研磨を行う研磨ピース９を備える研磨装置を用いて裏面側の面取り面５の鏡面研磨を行う（図１（ｃ）、工程（２））。その後、端面の鏡面研磨を行う研磨ピース１０及び表面の最外周部の鏡面研磨を行う研磨ピース１１を備える研磨装置を用いて端面６及び表面の最外周部７ａの鏡面研磨を同一工程で行い、表面の最外周部７ａのロールオフ量を調整する（図１（ｄ）、工程（３））。
なお、（１）表面側の面取り面４を鏡面研磨する工程と（２）裏面側の面取り面５を鏡面研磨する工程は、別々に行ってもよいし、同時に行ってもよい。また、別々に行う場合はどちらを先に行ってもよい。
また、図１（ｄ）では工程（３）として表面の最外周部７ａを端面６とともに鏡面研磨する場合を示しているが、この工程（３）では、表面の最外周部の鏡面研磨を行う研磨ピース１１の代わりに裏面の最外周部の鏡面研磨を行う研磨ピースを用いて、表面の最外周部７ａの代わりに裏面の最外周部７ｂを鏡面研磨してもよい。
このような本発明の半導体ウェーハの加工方法は、より具体的には、例えば図２に示されるような加工設備を用いて実施することができる。図２の加工設備は、ローダー／アンローダー２１、ノッチ研磨ユニット２２、表面側の面取り面研磨ユニット２３ａ、裏面側の面取り面研磨ユニット２３ｂ、端面及び最外周部研磨ユニット２３ｃ、洗浄ユニット２４、並びにロボット稼働エリア２５を備えている。この加工設備は、表面側の面取り面研磨ユニット２３ａで表面側の面取り面４を鏡面研磨し（工程（１））、次に裏面側の面取り面研磨ユニット２３ｂで裏面側の面取り面５を鏡面研磨した（工程（２））後、端面及び最外周部研磨ユニット２３ｃで端面６及び表面の最外周部７ａを鏡面研磨する（工程（３））。
従来の半導体ウェーハの加工方法では、例えば図１４に示されるような、ローダー／アンローダー１２１、ノッチ研磨ユニット１２２、表面側の面取り面研磨ユニット１２３ａ、裏面側の面取り面研磨ユニット１２３ｂ、端面研磨ユニット１２３ｃ、洗浄ユニット１２４、及びロボット稼働エリア１２５を備えた加工設備を用いて半導体ウェーハ１０１の加工を実施していた。その一方で、本発明の半導体ウェーハの加工方法では上述のように端面の鏡面研磨と最外周部の鏡面研磨を同一工程で行うため、端面研磨ユニット１２３ｃ（図１４）の代わりに図２のように端面及び最外周部研磨ユニット２３ｃを導入した加工設備を用いて加工を行うことが好ましい。
また、上述の同一工程で行う端面及び最外周部の鏡面研磨は、例えば図３（ａ）〜（ｃ）に示すような端面の鏡面研磨を行う研磨ピース１０（以下、研磨ピース（Ａ）ともいう）と、表面（又は裏面）の最外周部の鏡面研磨を行う研磨ピース１１（以下、研磨ピース（Ｂ）ともいう）とが、それぞれ１枚以上、半導体ウェーハの周囲を取り囲む位置に配置された研磨装置を用いて、研磨ピース（Ａ）、（Ｂ）に対して半導体ウェーハ１を相対的に回転させることで行うことが好ましい。このような方法であれば、端面及び最外周部の鏡面研磨を同一工程で容易に行うことができる。
図３（ａ）は研磨装置の全体図を示している。図３（ｂ）は研磨ピース（Ａ）が半導体ウェーハ１の端面を鏡面研磨する様子を示す概略断面図である。図３（ｃ）は研磨ピース（Ｂ）が半導体ウェーハ１の表面の最外周部を鏡面研磨する様子を示す概略断面図である。
なお、鏡面研磨は、研磨ピース（Ａ）、（Ｂ）を回転させて半導体ウェーハを鏡面研磨してもよいし、半導体ウェーハを回転させて鏡面研磨してもよいし、両方行ってもよい。
また、研磨ピース（Ｂ）と接触する半導体ウェーハの最外周部の幅（半径方向）は、端面より最大で３０ｍｍ程度とすることが好ましい。
また、図３（ｃ）に示すように、半導体ウェーハ１を上端３１から下端３２に揺動幅３３で上下動させ、この揺動幅を変えることで表面の最外周部の鏡面研磨を行う研磨ピース１１（又は１１’）と半導体ウェーハ１（又は１’）の接触部分３４（又は３４’）の接触する角度を制御でき、ロールオフ量を調整することができる。また、ロールオフ量の調整は、研磨ピース１１（又は１１’）自体の角度、ウェイト３５（又は３５’）、研磨時間の調整によっても行うことができる。このとき、図３（ｂ）に示すように、半導体ウェーハ１の位置（例えば上端３１及び下端３２）によっては、端面が鏡面研磨されることは変わらない。
また、研磨ピース（Ｂ）が複数枚配置された研磨装置を用い、表面又は裏面の最外周部に接触する研磨ピース（Ｂ）の数を変更することでロールオフ量の調整を行うこともできる。このような方法であれば、半導体ウェーハの表面又は裏面の最外周部のロールオフ量の調整を容易に行うことができるため、好ましい。
なお、表面又は裏面の最外周部に接触する研磨ピース（Ｂ）の数を変更する際は、取り付ける研磨ピース（Ｂ）の数を変更（手動調整）してもよいし、取り付けるピースの枚数は変更せずに、ストッパーで最外周部に接触する研磨ピース（Ｂ）の数を変更（自動調整）してもよい。
上記の手動調整を行う場合は、例えば表１のようにしてロールオフ量を調整することができる。
Figure 0006045542
上記の自動調整を行う場合は、例えば表２のようにしてロールオフ量を調整することができる。
Figure 0006045542
またこのとき、図３（ａ）に示すように端面の鏡面研磨を行う研磨ピース１０（研磨ピース（Ａ））と、表面（又は裏面）の最外周部の鏡面研磨を行う研磨ピース１１（研磨ピース（Ｂ））の配置された枚数の合計が１２枚以上である研磨装置を用いることで、半導体ウェーハの表面又は裏面の最外周部のロールオフ量の調整を細かく行うことができる。
ここで、ロールオフ量について図４を参照しながら説明する。図４（ａ）は、形状測定装置であるＤｙｎａｓｅａｒｃｈ（Ｒａｙｔｅｘ社製）で用いられているロールオフ量の定義を示す図面であり、ここでは直径３００ｍｍ（半導体ウェーハの外周端から中心までの長さが１５０ｍｍ）の半導体ウェーハを例に挙げてロールオフ量を説明する。半導体ウェーハの表面を測定面とし、半導体ウェーハの表面側の断面形状（図４（ａ）中の「プロファイル」）における半導体ウェーハの外周端から中心に対して任意の距離離れた表面上の２点（図４（ａ）では、半導体ウェーハの中心から１２０ｍｍ離れた点Ｐ１と１４０ｍｍ離れた点Ｐ２）間を結ぶ直線をフィッティングラインとし、該フィッティングラインと断面形状との外周端側の最初の交点Ｐ３の高さ（Ｙ１）から、断面形状における半導体ウェーハの外周端から１ｍｍの位置の点Ｐ４の高さ（Ｙ２）を引いた値が、この半導体ウェーハのロールオフ量である。なお、測定箇所となる点Ｐ４の半導体ウェーハの外周端からの距離は１ｍｍに限定されず、例えば０．５ｍｍ等にしてもよい。また、ロールオフ量が正の値であればダレ形状であることを示し、ロールオフ量が負の値であればハネ形状であることを示す。
図４（ｂ）は、鏡面研磨に用いられる研磨装置に内蔵された形状測定装置で用いられているロールオフ量の定義の例を示す図面であり、この図のように、単純に、外周部の任意の２点におけるウェーハ厚さの差をロールオフ量として定義する場合もあり、この場合のロールオフ量は、外周部の任意の２点（例えば、ウェーハ中心から１４７ｍｍ、１４９ｍｍの位置）におけるウェーハ厚さＴ１、Ｔ２の差（Ｔ２−Ｔ１）を示している。
また、本発明の半導体ウェーハの加工方法では、同一工程で行う端面及び最外周部の鏡面研磨の工程においてロールオフ量の測定を行い、測定したロールオフ量が所望の値でなければ、同一工程で行う端面及び最外周部の鏡面研磨の研磨条件を調整しながら、同一工程で行う端面及び最外周部の鏡面研磨、及びロールオフ量の測定を繰り返し行い、測定したロールオフ量が所望の値であれば、同一工程で行う端面及び最外周部の鏡面研磨を終了する方法によってロールオフ量を調整することが好ましい。
即ち、本発明の半導体ウェーハの加工方法は、例えば図５（ａ）又は図５（ｂ）のようなフローに沿って実施することが好ましい。図５（ａ）は手動調整で接触する研磨ピース（Ｂ）の数を変更する場合のフローの例を示し、図５（ｂ）は自動調整で接触する研磨ピース（Ｂ）の数を変更する場合のフローの例を示す。
図５（ａ）のフローでは、加工を開始し（Ｍ１）、まず研磨前のロールオフ量を測定する（Ｍ２）。次に、端面及び最外周部の研磨ピース数を決定し、研磨装置に取り付ける（Ｍ３）。次に、表面側の面取り面の鏡面研磨（Ｍ４−１）、裏面側の面取り面の鏡面研磨（Ｍ４−２）、及び端面及び最外周部の鏡面研磨（Ｍ４−３）を行う。次に、この時点でのロールオフ量（研磨後のロールオフ量）を測定し（Ｍ５）、測定した研磨後のロールオフ量が所望の値になっているか判定する（Ｍ６）。測定した研磨後のロールオフ量が所望の値であれば加工を終了し（Ｍ７）、所望の値でなければ再度端面及び最外周部の研磨ピース数を決定し、研磨装置に取り付ける工程（Ｍ３）を行う。続いて、再度工程（Ｍ４−１）〜（Ｍ４−３）の鏡面研磨を行うが、このとき工程（Ｍ４−１）及び工程（Ｍ４−２）は省略して、工程（Ｍ４−３）のみ行ってもよい。続いて、再度研磨後のロールオフ量を測定し（Ｍ５）、測定した研磨後のロールオフ量が所望の値になっているか判定する（Ｍ６）。以降は上記と同様の工程を繰り返し、所望のロールオフ量となるまで加工を行う。
上記フローの説明においては、所望のロールオフ量を得るために、Ｍ３工程での端面及び最外周部の研磨ピース数の決定を中心に説明したが、ロールオフ量は研磨ピース数以外の加工条件（研磨時間や回転速度など）でも変化するため、これらの加工条件についてもＭ４−３工程に投入する前に決定しておく必要がある。
そのため、Ｍ２工程で求めた研磨前ロールオフ量とＭ５工程で求めた研磨後ロールオフ量とから、Ｍ４−３工程の加工によるロールオフの変化量を算出し、その結果を次のＭ３工程にフィードバックすることによって、同一ウェーハの加工における２回目以降のＭ３工程、或いは、他のウェーハの加工におけるＭ３工程での加工条件（ピース数、研磨時間、回転速度など）を最適化することができる。
図５（ｂ）のフロー（Ａ１〜Ａ７）は、上記の図５（ａ）のフローの端面及び最外周部の研磨ピース数を決定し、研磨装置に取り付ける工程（Ｍ３）を、ストッパーによって最外周部に接触する研磨ピース（Ｂ）の数を変更（自動調整）する工程（Ａ３）に変更する以外は、図５（ａ）のフロー（Ｍ１〜Ｍ７）と同様である。
このように、図５（ａ）又は図５（ｂ）のようなフローに沿って本発明の半導体ウェーハの加工方法を実施することで、半導体ウェーハの最外周部に所望のダレ形状を更に精度良く形成できる。
以上のように、本発明の半導体ウェーハの加工方法であれば、ＣＭＰ（化学的機械研磨）工程（即ち、主表面の研磨工程）で研磨時間を延長せずに最外周部のダレ形状の形成を行うことができる。そのため、半導体ウェーハの最外周部より内側の形状（平坦度ＳＦＱＲｍａｘ）を崩さずに、最外周部のロールオフ量を調整して最外周部に所望のダレ形状を精度良く形成できる。
また、上述のように、従来の半導体ウェーハの加工方法では、加工後の半導体ウェーハ１の端面６の形状が図１５のように鋭利な形状になってしまい割れが多発する不具合が発生していたが、本発明の半導体ウェーハの加工方法であれば、加工後の半導体ウェーハ１の端面６の形状が図１２のように鋭利でない形状になるように加工することができるため、割れの発生を抑制することができる。
［貼り合わせウェーハの製造方法］
また、本発明では、上記の半導体ウェーハの加工方法によって加工され、表面又は裏面の最外周部のロールオフ量が調整された半導体ウェーハを、ボンドウェーハ及びベースウェーハのいずれか又は両方に用い、ロールオフ量が調整された面を貼り合わせ面とし、イオン注入剥離法によって貼り合わせウェーハを製造する方法を提供する。
このような本発明の貼り合わせウェーハの製造方法は、例えば図７のようなフローに沿って実施することが好ましい。
図７のフローでは、まずボンドウェーハを準備し（Ｓ１−０）、両面研磨を行う（Ｓ１−１）。次に、上述の本発明の半導体ウェーハの加工方法によって、ボンドウェーハの表面側の面取り面の鏡面研磨、裏面側の面取り面の鏡面研磨、及び同一工程で行う端面及び最外周部の鏡面研磨を行い、最外周部のロールオフ量を調整してダレ形状を形成する（Ｓ１−２）。次に、貼り合わせ面の鏡面研磨を行い（Ｓ１−３）、洗浄する（Ｓ１−４）。洗浄後、ＢＯＸ酸化を行い（Ｓ１−５）、水素イオンを注入する（Ｓ１−６）。
一方で、ベースウェーハを準備し（Ｓ２−０）、両面研磨を行う（Ｓ２−１）。次に、従来の面取り部の鏡面研磨方法によって、ベースウェーハの表面側の面取り面の鏡面研磨、裏面側の面取り面の鏡面研磨、及び端面の鏡面研磨を行う（Ｓ２−２）。次に、貼り合わせ面の鏡面研磨を行い（Ｓ２−３）、洗浄する（Ｓ２−４）。
このようにして用意したボンドウェーハ及びベースウェーハの貼り合わせ前洗浄を行い（Ｓ３）、ロールオフ量が調整された面を貼り合わせ面として貼り合わせる（Ｓ４）。次に、剥離熱処理を行って（Ｓ５）、ボンドウェーハを水素イオン注入層で剥離して貼り合わせウェーハを作製する（Ｓ６）。
なお、本発明の半導体ウェーハの加工方法によるダレ形状の形成は、上記のように工程（Ｓ１−２）においてボンドウェーハのみに行ってもよいし、その代わりに、工程（Ｓ２−２）においてベースウェーハのみに行ってもよい。また、工程（Ｓ１−２）及び工程（Ｓ２−２）において両ウェーハに対して行ってもよい。
また、本発明の半導体ウェーハの加工方法によって最外周部のロールオフ量を＋１５０ｎｍ以上に調整したボンドウェーハ及び／又はベースウェーハを用いることが好ましい。
このような本発明の貼り合わせウェーハの製造方法であれば、最外周部に所望のダレ形状を形成した貼り合わせ用のウェーハを貼り合わせることで、ボンドウェーハの剥離時における外周欠陥の発生が抑制された貼り合わせウェーハを製造することができる。
［エピタキシャルウェーハの製造方法］
また、本発明では、鏡面研磨する半導体ウェーハとして、半導体ウェーハの表面にエピタキシャル層が形成されたエピタキシャルウェーハであって、該エピタキシャルウェーハのエピタキシャル層が形成された表面側の最外周部のロールオフ量が負の値であるものを用い、このエピタキシャルウェーハに対し、上記の半導体ウェーハの加工方法を施すことによって、エピタキシャルウェーハの最外周部を平坦化するエピタキシャルウェーハの製造方法を提供する。
このような本発明のエピタキシャルウェーハの製造方法は、例えば図８のようなフローに沿って実施することが好ましい。図８のフローでは、まず表面にエピタキシャル層が形成され、その最外周部にハネ形状（ロールオフ量が負の値である形状）が形成されたエピタキシャルウェーハを準備し（Ｅ１−１）、上述の本発明の半導体ウェーハの加工方法によって、エピタキシャルウェーハの表面側の面取り面の鏡面研磨、裏面側の面取り面の鏡面研磨、及び同一工程で行う端面及び最外周部の鏡面研磨を行い、エピタキシャルウェーハの最外周部のハネ形状を除去して平坦化する（Ｅ１−２）。次に、主表面の鏡面研磨を行い（Ｅ１−３）、洗浄する（Ｅ１−４）。
このような本発明のエピタキシャルウェーハの製造方法であれば、図９（ａ）に示すように、エピタキシャル成長用基板（エピサブ）４２の表面にエピタキシャル層４３を形成することによってエピタキシャルウェーハ４１の最外周部に形成されるハネ形状を研磨することで、エピタキシャルウェーハ４１の最外周部の平坦度が制御されたエピタキシャルウェーハ４５（図９（ｂ））を製造することができる。
更に、本発明では、上記の半導体ウェーハの加工方法によって加工され、表面の最外周部のロールオフ量が正の値に調整された半導体ウェーハに対し、該半導体ウェーハの表面にエピタキシャル層を形成するエピタキシャルウェーハの製造方法を提供する。
このような本発明のエピタキシャルウェーハの製造方法は、例えば図１０のようなフローに沿って実施することが好ましい。図１０のフローでは、まずエピタキシャル成長用基板として半導体ウェーハを準備し、両面研磨を行う（Ｅ２−１）。次に、上述の本発明の半導体ウェーハの加工方法によって、半導体ウェーハの表面側の面取り面の鏡面研磨、裏面側の面取り面の鏡面研磨、及び同一工程で行う端面及び最外周部の鏡面研磨を行い、半導体ウェーハの表面の最外周部のロールオフ量を正の値に調整する（Ｅ２−２）。即ち、ダレ形状を形成しておく。次に、主表面の鏡面研磨を行い（Ｅ２−３）、洗浄した後（Ｅ２−４）、半導体ウェーハの表面にエピタキシャル層を形成する（Ｅ２−５）。
図１１（ｂ）に示すようにエピタキシャル成長用基板である半導体ウェーハ１５１にこのようなダレ形状を形成しない場合は、エピタキシャル層１５３の形成によって、エピタキシャルウェーハ１５５の最外周部にハネ形状が形成されてしまう。一方、上記本発明のエピタキシャルウェーハの製造方法であれば、エピタキシャル層５３を形成した場合にハネ形状が形成される部分に相当する部分であり、エピタキシャル成長用基板である半導体ウェーハ５１の表面の最外周部に、予め所望のダレ形状を形成しておくことで、図１１（ａ）のようにエピタキシャルウェーハ５５の最外周部の平坦度が制御され、ハネ形状を有さないエピタキシャルウェーハ５５を製造することができる。
また、本発明では、表面側の面取り面を鏡面研磨する工程及び裏面側の面取り面を鏡面研磨する工程と、端面の鏡面研磨及び、表面又は裏面の最外周部の鏡面研磨を同一工程で行う工程、との間に、半導体ウェーハの表面にエピタキシャル層を形成する工程を行うこともできる。
より具体的には、例えば図６に示されるようなフローで行うことができる。図６のフローでは、両面研磨後、表面側面取り面の鏡面研磨、裏面側面取り面の鏡面研磨を行う。次に、必要に応じて端面の鏡面研磨を行った後、主表面の鏡面研磨を行い、洗浄する。その後、表面にエピタキシャル層を形成した後、端面及び最外周部の鏡面研磨を行う。
このような方法であれば、面取り面が鏡面研磨された半導体ウェーハにエピタキシャル成長してエピタキシャルウェーハを作製した際のエピタキシャルウェーハの外周部のロールオフ量を調整できるので、エピタキシャルウェーハに形成されやすいハネ形状を低減し、最外周部の平坦度が良好なエピタキシャルウェーハを得ることができる。
以上のように、本発明の半導体ウェーハの加工方法を貼り合わせウェーハの製造に適用することで、ボンドウェーハの剥離時における外周欠陥の発生が抑制された貼り合わせウェーハを製造することができる。また、本発明の半導体ウェーハの加工方法をエピタキシャルウェーハの製造に適用することで、エピタキシャルウェーハの最外周部の平坦度が制御されたエピタキシャルウェーハを製造することができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
［実施例１−１〜１−４、比較例１−１］
周縁端部に、表面側の面取り面、裏面側の面取り面、及び端面からなる面取り部を有する直径３００ｍｍ、結晶方位＜１００＞のＳｉ単結晶ウェーハに対し、Ｄｙｎａｓｅａｒｃｈ（Ｒａｙｔｅｘ社製）を用いて鏡面研磨前のロールオフ量の測定を行った。次に、このＳｉ単結晶ウェーハに対し、表面側の面取り面の鏡面研磨と裏面側の面取り面の鏡面研磨を行い、その後、端面の鏡面研磨と表面の最外周部の鏡面研磨を行ってダレ形状を形成し、その後主表面の鏡面研磨を行った。なお、端面の鏡面研磨と表面の最外周部の鏡面研磨は、端面の鏡面研磨を行う研磨ピース（Ａ）と表面の最外周部の鏡面研磨を行う研磨ピース（Ｂ）の配置された枚数の合計が１２枚である研磨装置を用いて研磨を行った。
実施例１−１〜１−４及び比較例１−１では、上記研磨ピース（Ａ）と上記研磨ピース（Ｂ）の枚数を、それぞれ表３のような枚数とした研磨装置を用いて研磨を行った。即ち、実施例１−１〜１−４では、端面及び表面の最外周部の鏡面研磨を同一工程で行ったが、比較例１−１では、端面のみの鏡面研磨を行った。また、実施例１−１〜１−４及び比較例１−１では、それぞれ表３のような研磨時間（実施例を１００とした場合の相対値）で主表面の鏡面研磨を行った。
［比較例１−２、１−３］
周縁端部に、表面側の面取り面、裏面側の面取り面、及び端面からなる面取り部を有する直径３００ｍｍ、結晶方位＜１００＞のＳｉ単結晶ウェーハに対し、Ｄｙｎａｓｅａｒｃｈ（Ｒａｙｔｅｘ社製）を用いて鏡面研磨前のロールオフ量の測定を行った。次に、このＳｉ単結晶ウェーハに対し、表面側の面取り部の鏡面研磨、裏面側の面取り部の鏡面研磨、端面の鏡面研磨を行った。表面の最外周部の鏡面研磨を行わず、主表面の鏡面研磨を行った。この主表面の鏡面研磨を行う際に、研磨時間を延長してダレ形状を形成した。また、比較例１−２、１−３では、それぞれ表３のような研磨時間（実施例を１００とした場合の相対値）で主表面の鏡面研磨を行った。
上記のようにして鏡面研磨を行った実施例１−１〜１−４及び比較例１−１〜１−３のウェーハに対し、Ｄｙｎａｓｅａｒｃｈ（Ｒａｙｔｅｘ社製）を用いて鏡面研磨後のロールオフ量の測定を行い、鏡面研磨後のロールオフ量と鏡面研磨前のロールオフ量の差からロールオフ変化量を求めた。結果（比較例１−１を１とした場合の相対値）を表３に示す。
また、上記のようにして鏡面研磨を行った実施例１−１〜１−４及び比較例１−１〜１−３のウェーハに対し、Ｗａｆｅｒ Ｓｉｇｈｔ（ＫＬＡテンコール社製）を用いて、セルサイズ２６ｍｍ×８ｍｍ、外周除去３ｍｍの条件でＳＦＱＲｍａｘの測定を行い、ＳＦＱＲｍａｘ変化量を求めた。結果（比較例１−１を１とした場合の相対値）を表３に示す。
更に、実施例１−１〜１−４及び比較例１−１〜１−３の条件で鏡面研磨を行ったＳｉ単結晶ウェーハをボンドウェーハ及びベースウェーハとして用い、イオン注入剥離法により貼り合わせＳＯＩウェーハを各条件１００枚ずつ作製し、ボンドウェーハ剥離時の外周欠陥率（外周欠陥が発生したＳＯＩウェーハの発生率）を評価した。結果を表３に示す。
Figure 0006045542
表３に示されるように、実施例１−１〜１−４では、表面の最外周部の鏡面研磨を行う研磨ピース（Ｂ）の枚数を変更することでロールオフ変化量を自在に調整することができ、また平坦度を崩すことなく（ＳＦＱＲｍａｘ変化量の値を大きくせずに）ダレ形状のあるＳｉ単結晶ウェーハを作製することができた。
また、実施例１−１〜１−４では、貼り合わせ用ウェーハにダレ形状を形成することにより、ボンドウェーハ剥離時の外周欠陥率を低減することができた。なお、形成したダレ形状（ロールオフ変化量）が大きいほど外周欠陥の発生が抑制されていた。
一方、表３に示されるように、表面の最外周部の鏡面研磨を行う研磨ピース（Ｂ）の枚数を０枚とした比較例１−１では、ダレ形状を形成していないため、ボンドウェーハ剥離時の外周欠陥率が高くなった。
また、主表面の研磨時間を延長してダレ形状を形成した比較例１−２、１−３では、ＳＦＱＲｍａｘ変化量が大きくなり、平坦度が崩れてしまった。
［実施例２、比較例２］
実施例１−４及び比較例１−１の条件で研磨したＳｉ単結晶ウェーハをエピタキシャル成長用ウェーハとして用い、所定の成長条件（ダレ形状を形成していないＳｉ単結晶ウェーハ上にエピタキシャル層を形成した際に、エピタキシャルウェーハの最外周部に約５．５のハネ形状が形成される成長条件（ロールオフ変化量が約−５．５））でエピタキシャル層の形成を行った。その結果、実施例１−４の条件で鏡面研磨したＳｉ単結晶ウェーハにエピタキシャル層の形成を行って作製したエピタキシャルウェーハ（実施例２）のロールオフ変化量は＋０．１であった。一方、比較例１−１の条件で鏡面研磨したＳｉ単結晶ウェーハにエピタキシャル層の形成を行って作製したエピタキシャルウェーハ（比較例２）のロールオフ変化量は−４．５であった。
このように、エピタキシャル成長によって形成されるハネ形状の大きさを相殺するように、エピタキシャル成長用ウェーハに予めダレ形状を作り込んでおくことによって、最外周部のハネ形状が極めて抑制されたエピタキシャルウェーハを得ることができた。
［実施例３］
上記の比較例２で作製したエピタキシャルウェーハ（ロールオフ変化量：−４．５）に対し、実施例１−４と同一条件で鏡面研磨（最外周加工）を行った。その結果、鏡面研磨後のエピタキシャルウェーハの最外周部のロールオフ変化量は＋１．０となり、最外周部のハネ形状が極めて抑制されたエピタキシャルウェーハを得ることができた。
以上のように、本発明の半導体ウェーハの加工方法であれば、半導体ウェーハの最外周部より内側の形状を崩さずに、最外周部のロールオフ量を調整して最外周部に所望のダレ形状を精度良く形成でき、かつ加工後の半導体ウェーハの端面の形状が鋭利にならないように半導体ウェーハを加工することができることが明らかとなった。また、このような半導体ウェーハの加工方法を貼り合わせウェーハの製造に適用することで、ボンドウェーハの剥離時における外周欠陥の発生が抑制された貼り合わせウェーハを製造することができ、更に、このような半導体ウェーハの加工方法をエピタキシャルウェーハの製造に適用することで、エピタキシャルウェーハの最外周部の平坦度が制御されたエピタキシャルウェーハを製造することができることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１、１’…半導体ウェーハ、 ２…表面、 ３…裏面、 ４…表面側の面取り面、
５…裏面側の面取り面、 ６…端面、 ７ａ…表面の最外周部、
７ｂ…裏面の最外周部、 ８…表面側の面取り面の鏡面研磨を行う研磨ピース、
９…裏面側の面取り面の鏡面研磨を行う研磨ピース、
１０…端面の鏡面研磨を行う研磨ピース（研磨ピース（Ａ））、
１１、１１’…表面の最外周部の鏡面研磨を行う研磨ピース（研磨ピース（Ｂ））、
２１…ローダー／アンローダー、 ２２…ノッチ研磨ユニット、
２３ａ…表面側の面取り面研磨ユニット、
２３ｂ…裏面側の面取り面研磨ユニット、
２３ｃ…端面及び最外周部研磨ユニット、 ２４…洗浄ユニット、
２５…ロボット稼働エリア、
３１…上端、 ３２…下端、 ３３…揺動幅、 ３４、３４’…接触部分、
３５、３５’…ウェイト、
４１…エピタキシャルウェーハ、 ４２…エピタキシャル成長用基板（エピサブ）、
４３…エピタキシャル層、 ４５…エピタキシャルウェーハ、
５１…半導体ウェーハ、 ５３…エピタキシャル層、
５５…エピタキシャルウェーハ。

Claims (9)

  1. 表面及び裏面を有し、周縁端部に、表面側の面取り面、裏面側の面取り面、及び端面からなる面取り部を有する半導体ウェーハの前記表面側の面取り面、前記裏面側の面取り面、前記端面、及び表面又は裏面の前記面取り面に隣接する最外周部の各部を鏡面研磨する半導体ウェーハの加工方法において、
    前記表面側の面取り面を鏡面研磨する工程及び前記裏面側の面取り面を鏡面研磨する工程よりも後に、前記端面の鏡面研磨及び、前記表面又は裏面の最外周部の鏡面研磨を同一工程で行い、
    該同一工程で行う端面及び最外周部の鏡面研磨により、前記表面又は裏面の最外周部のロールオフ量を調整することを特徴とする半導体ウェーハの加工方法。
  2. 前記同一工程で行う端面及び最外周部の鏡面研磨は、前記端面の鏡面研磨を行う研磨ピース（Ａ）と、前記表面又は裏面の最外周部の鏡面研磨を行う研磨ピース（Ｂ）とが、それぞれ１枚以上、前記半導体ウェーハの周囲を取り囲む位置に配置された研磨装置を用いて、前記研磨ピース（Ａ）、（Ｂ）に対して前記半導体ウェーハを相対的に回転させることで行うことを特徴とする請求項１に記載の半導体ウェーハの加工方法。
  3. 前記ロールオフ量の調整を、前記研磨ピース（Ｂ）が複数枚配置された研磨装置を用い、前記表面又は裏面の最外周部に接触する前記研磨ピース（Ｂ）の数を変更することで行うことを特徴とする請求項２に記載の半導体ウェーハの加工方法。
  4. 前記同一工程で行う端面及び最外周部の鏡面研磨を、前記研磨ピース（Ａ）と前記研磨ピース（Ｂ）の配置された枚数の合計が１２枚以上である研磨装置を用いて行うことを特徴とする請求項２又は請求項３に記載の半導体ウェーハの加工方法。
  5. 前記同一工程で行う端面及び最外周部の鏡面研磨の工程において前記ロールオフ量の測定を行い、前記測定したロールオフ量が所望の値でなければ、前記同一工程で行う端面及び最外周部の鏡面研磨の研磨条件を調整しながら、前記同一工程で行う端面及び最外周部の鏡面研磨、及び前記ロールオフ量の測定を繰り返し行い、前記測定したロールオフ量が所望の値であれば、前記同一工程で行う端面及び最外周部の鏡面研磨を終了することを特徴とする請求項１から請求項４のいずれか一項に記載の半導体ウェーハの加工方法。
  6. 前記表面側の面取り面を鏡面研磨する工程及び前記裏面側の面取り面を鏡面研磨する工程と、前記端面の鏡面研磨及び、前記表面又は裏面の最外周部の鏡面研磨を同一工程で行う工程、との間に、前記半導体ウェーハの前記表面にエピタキシャル層を形成する工程を行うことを特徴とする請求項１から請求項５のいずれか一項に記載の半導体ウェーハの加工方法。
  7. 請求項１から請求項５のいずれか一項に記載の半導体ウェーハの加工方法によって加工され、前記表面又は裏面の最外周部のロールオフ量が調整された半導体ウェーハを、ボンドウェーハ及びベースウェーハのいずれか又は両方に用い、前記ロールオフ量が調整された面を貼り合わせ面とし、イオン注入剥離法によって貼り合わせウェーハを製造することを特徴とする貼り合わせウェーハの製造方法。
  8. 前記鏡面研磨する半導体ウェーハとして、半導体ウェーハの表面にエピタキシャル層が形成されたエピタキシャルウェーハであって、該エピタキシャルウェーハの前記エピタキシャル層が形成された表面側の最外周部のロールオフ量が負の値であるものを用い、前記エピタキシャルウェーハに対し、請求項１から請求項５のいずれか一項に記載の半導体ウェーハの加工方法を施すことによって、前記エピタキシャルウェーハの最外周部を平坦化することを特徴とするエピタキシャルウェーハの製造方法。
  9. 請求項１から請求項５のいずれか一項に記載の半導体ウェーハの加工方法によって加工され、前記表面の最外周部のロールオフ量が正の値に調整された半導体ウェーハに対し、該半導体ウェーハの表面にエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法。
JP2014185325A 2014-09-11 2014-09-11 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 Active JP6045542B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2014185325A JP6045542B2 (ja) 2014-09-11 2014-09-11 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
EP15839615.0A EP3193357B1 (en) 2014-09-11 2015-08-19 Method for processing semiconductor wafer, method for manufacturing bonded wafer, and method for manufacturing epitaxial wafer
CN201580044315.9A CN106663623B (zh) 2014-09-11 2015-08-19 半导体晶圆的加工方法
US15/505,314 US9905411B2 (en) 2014-09-11 2015-08-19 Method for processing semiconductor wafer, method for manufacturing bonded wafer, and method for manufacturing epitaxial wafer
SG11201701661UA SG11201701661UA (en) 2014-09-11 2015-08-19 Method for processing semiconductor wafer, method for manufacturing bonded wafer, and method for manufacturing epitaxial wafer
KR1020177006471A KR102088279B1 (ko) 2014-09-11 2015-08-19 반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법
PCT/JP2015/004130 WO2016038800A1 (ja) 2014-09-11 2015-08-19 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
TW104127441A TWI595548B (zh) 2014-09-11 2015-08-24 Method for processing semiconductor wafer, method for manufacturing bonded wafer, and method for manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014185325A JP6045542B2 (ja) 2014-09-11 2014-09-11 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2016058623A JP2016058623A (ja) 2016-04-21
JP6045542B2 true JP6045542B2 (ja) 2016-12-14

Family

ID=55458575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014185325A Active JP6045542B2 (ja) 2014-09-11 2014-09-11 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法

Country Status (8)

Country Link
US (1) US9905411B2 (ja)
EP (1) EP3193357B1 (ja)
JP (1) JP6045542B2 (ja)
KR (1) KR102088279B1 (ja)
CN (1) CN106663623B (ja)
SG (1) SG11201701661UA (ja)
TW (1) TWI595548B (ja)
WO (1) WO2016038800A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6614076B2 (ja) * 2016-09-07 2019-12-04 信越半導体株式会社 貼り合わせ用基板の表面欠陥の評価方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
US10732128B2 (en) * 2017-10-26 2020-08-04 Camtek Ltd. Hierarchical wafer inspection
EP3567138B1 (en) * 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
KR102444720B1 (ko) * 2018-09-14 2022-09-16 가부시키가이샤 사무코 웨이퍼의 경면 모따기 방법, 웨이퍼의 제조 방법 및, 웨이퍼
JP7084845B2 (ja) * 2018-10-25 2022-06-15 株式会社ディスコ ウェーハの製造方法
CN111430223B (zh) * 2020-05-15 2023-06-23 中国科学院微电子研究所 一种预清洗装置
CN111451909B (zh) * 2020-05-18 2021-06-11 立铠精密科技(盐城)有限公司 一种计算机系统用集成板磨边加工系统
CN111761419B (zh) * 2020-06-11 2021-10-15 上海中欣晶圆半导体科技有限公司 用于修复晶圆边缘损伤的胶带研磨工艺

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846915B2 (ja) 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US6722964B2 (en) * 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP4748968B2 (ja) 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP4815801B2 (ja) * 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP2006237055A (ja) * 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
KR101203505B1 (ko) * 2005-04-19 2012-11-21 가부시키가이샤 에바라 세이사꾸쇼 기판 처리 장치 및 기판 처리 방법
JP4742845B2 (ja) * 2005-12-15 2011-08-10 信越半導体株式会社 半導体ウエーハの面取り部の加工方法及び砥石の溝形状の修正方法
ATE383656T1 (de) 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
JP5274993B2 (ja) * 2007-12-03 2013-08-28 株式会社荏原製作所 研磨装置
JP2010021394A (ja) * 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
EP2192609A1 (en) * 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer
JP5352331B2 (ja) * 2009-04-15 2013-11-27 ダイトエレクトロン株式会社 ウェーハの面取り加工方法
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5521582B2 (ja) * 2010-01-28 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2012051098A (ja) * 2010-02-26 2012-03-15 Nakamura Tome Precision Ind Co Ltd 円板状ワークの外周加工装置
KR101089480B1 (ko) * 2010-06-01 2011-12-07 주식회사 엘지실트론 웨이퍼 연마장치
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6027346B2 (ja) 2012-06-12 2016-11-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP5988765B2 (ja) * 2012-08-13 2016-09-07 ダイトエレクトロン株式会社 ウェーハの面取り加工方法、ウェーハの面取り加工装置および砥石角度調整用治具
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
TWI595548B (zh) 2017-08-11
EP3193357B1 (en) 2019-05-01
JP2016058623A (ja) 2016-04-21
CN106663623B (zh) 2019-06-14
WO2016038800A1 (ja) 2016-03-17
EP3193357A4 (en) 2018-08-01
US9905411B2 (en) 2018-02-27
SG11201701661UA (en) 2017-04-27
KR102088279B1 (ko) 2020-03-12
KR20170051442A (ko) 2017-05-11
CN106663623A (zh) 2017-05-10
EP3193357A1 (en) 2017-07-19
US20170301533A1 (en) 2017-10-19
TW201611112A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP6045542B2 (ja) 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
US9293318B2 (en) Semiconductor wafer manufacturing method
JP6244962B2 (ja) 半導体ウェーハの製造方法
JP5423384B2 (ja) 半導体ウェーハおよびその製造方法
JP2007053178A (ja) シリコンウェーハの製造方法
JP2009302408A (ja) 半導体ウェーハの製造方法
CN113439008B (zh) 晶片制造方法以及晶片
KR101645634B1 (ko) 접합 웨이퍼의 제조 방법
JP2009302409A (ja) 半導体ウェーハの製造方法
JP6027346B2 (ja) 半導体ウェーハの製造方法
JPWO2020054811A1 (ja) ウェーハの鏡面面取り方法、ウェーハの製造方法、及びウェーハ
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
TW201216341A (en) Semiconductor and solar wafers and method for processing same
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP6589762B2 (ja) 両面研磨装置
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2019110213A (ja) 半導体ウェーハの製造方法
JPWO2010119833A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2009302412A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161115

R150 Certificate of patent or registration of utility model

Ref document number: 6045542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250