KR102088279B1 - 반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법 - Google Patents

반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR102088279B1
KR102088279B1 KR1020177006471A KR20177006471A KR102088279B1 KR 102088279 B1 KR102088279 B1 KR 102088279B1 KR 1020177006471 A KR1020177006471 A KR 1020177006471A KR 20177006471 A KR20177006471 A KR 20177006471A KR 102088279 B1 KR102088279 B1 KR 102088279B1
Authority
KR
South Korea
Prior art keywords
polishing
mirror
semiconductor wafer
roll
amount
Prior art date
Application number
KR1020177006471A
Other languages
English (en)
Other versions
KR20170051442A (ko
Inventor
유키 미야자와
타카히로 키다
토모후미 타카노
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20170051442A publication Critical patent/KR20170051442A/ko
Application granted granted Critical
Publication of KR102088279B1 publication Critical patent/KR102088279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00—Machines or devices using grinding or polishing belts; Accessories therefor
    • B24B21/04—Machines or devices using grinding or polishing belts; Accessories therefor for grinding plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

본 발명은, 표면 및 이면을 갖고, 주연단부에, 표면측의 면취면, 이면측의 면취면, 및 단면으로 이루어진 면취부를 갖는 반도체 웨이퍼의 표면측의 면취면, 이면측의 면취면, 단면, 및 표면 또는 이면의 면취면에 인접하는 최외주부의 각 부를 경면연마하는 반도체 웨이퍼의 가공방법에 있어서, 표면측의 면취면을 경면연마하는 공정 및 이면측의 면취면을 경면연마하는 공정보다 후에, 단면의 경면연마 및, 표면 또는 이면의 최외주부의 경면연마를 동일공정에서 행하고, 이 동일공정에서 행하는 단면 및 최외주부의 경면연마에 의해, 표면 또는 이면의 최외주부의 롤오프량을 조정하는 반도체 웨이퍼의 가공방법이다. 이에 따라, 반도체 웨이퍼의 최외주부보다 내측의 형상을 무너뜨리지 않고, 최외주부에 원하는 처짐 형상을 정도좋게 형성할 수 있으며, 또한 가공 후의 반도체 웨이퍼의 단면의 형상이 예리해지지 않도록 가공할 수 있는 반도체 웨이퍼의 가공방법이 제공된다.

Description

반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법{METHOD FOR PROCESSING SEMICONDUCTOR WAFER, METHOD FOR MANUFACTURING BONDED WAFER, AND METHOD FOR MANUFACTURING EPITAXIAL WAFER}
본 발명은, 반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법에 관한 것이다.
SOI웨이퍼의 제법으로서, SOI층을 형성하는 본드웨이퍼에, 주로 수소이온을 주입하여 박리용 이온주입층을 형성하고, 절연막을 개재하여 베이스웨이퍼와 접합한 후, 박리용 이온주입층에서 본드웨이퍼를 박리하여 박막화하는 방법(이온주입박리법)이 주로 행해지고 있으나, 본드웨이퍼의 박리시에 있어서 외주결함이 발생하는 문제가 발생하고 있었다. 이러한 외주결함에 대한 대응책으로서, 접합용 웨이퍼(본드웨이퍼, 베이스웨이퍼)의 접합하는 면측의 최외주부에 처짐 형상(롤오프량이 양의 값이 되는 형상)을 형성하는 것이 알려져 있다(특허문헌 1).
또한, 에피택셜 웨이퍼의 제조에 있어서, 에피택셜 성장용 기판(에피서브라고도 칭함) 상에 에피택셜층의 형성을 행했을 때는, 최외주부가 튐 형상(롤오프량이 음의 값이 되는 형상)이 되는 경향이 있으므로, 에피택셜 성장용 기판의 튐 형상이 형성되는 부분에 미리 처짐 형상을 형성하고 에피택셜층 형성 후의 평탄도를 제어하는 것이 요구되고 있었다.
이 때문에, 접합용 웨이퍼나 에피택셜 성장용 기판의 제조에 있어서, 종래는 웨이퍼 주표면의 연마공정에서 연마시간을 연장하여 처짐 형상을 형성하고 있었다. 그러나, 이러한 방법에서는, 처짐 형상을 형성하기 위하여 웨이퍼 주표면의 연마시간을 연장함으로써 최외주부보다 내측의 형상이 악화된다는 문제가 있었다. 여기서 말하는 형상의 악화는, 예를 들어 평탄도 SFQR(Site Front least sQuares Range)의 최대값인 SFQRmax의 값에 의해 나타내지고, SFQRmax의 값이 클수록 웨이퍼의 최외주부보다 내측의 형상이 악화되어 있는 것을 의미한다. SFQRmax가 커지면 디바이스 공정에 있어서의 디포커스를 악화시키는 요인도 되므로, 일반적으로, 평탄도 SFQRmax는 작은 편이 좋고, 따라서, 웨이퍼의 최외주부보다 내측의 형상을 무너뜨리지 않고(평탄도 SFQRmax를 크게 하지 않고), 원하는 처짐 형상을 정도 좋게 형성할 수 있는 방법이 요구되고 있었다.
상기와 같은 문제의 해결책으로서, 특허문헌 2에는, 에피택셜 성장용 기판의 제조에 있어서, 반도체 웨이퍼 주표면의 연마시간연장에 의한 처짐 형상의 형성을 행하지 않는 방법이 기재되어 있다. 구체적으로는, 이 방법은, 도 13(a), (b)에 나타낸 바와 같이, 반도체 웨이퍼(101)의 표면(102)측의 면취면, 이면(103)측의 면취면, 및 단면(端面)으로 이루어진 면취부(108), 및 이면(103)측의 면취면에 인접하는 최외주부의 4분할된 영역을, 각각에 대응하는 4개의 연마패드(표면측 면취면의 연마패드(104), 이면측 면취면의 연마패드(105), 단면의 연마패드(106), 및 이면의 최외주부의 연마패드(107))를 구비하는 연마장치를 이용하여 연마하는 방법이다. 이에 따라, 면취부(108)의 경면연마와 동시에 처짐 형상을 형성한다. 그러나, 이러한 방법에서는, 면취부 근방의 4분할된 영역을 한번에 연마할 수 있는 메리트가 있는 반면, 도 15에 나타낸 바와 같이 반도체 웨이퍼(101)의 면취부의 선단형상(단면(109)의 형상)이 예리해진다는 문제가 있었다. 예를 들어 이러한 방법으로 가공을 행한 웨이퍼를 접합용 웨이퍼에 이용한 경우, 후공정의 이온주입을 행할 때에 원심력 발생시에 면취부의 선단에서 응력집중이 일어나고, 균열이 다발하는 문제가 발생하고 있었다.
특허문헌 1: 일본특허공개 2007-273942호 공보 특허문헌 2: 일본특허공개 2012-109310호 공보
본 발명은, 상기 문제를 해결하기 위하여 이루어진 것이며, 반도체 웨이퍼의 최외주부보다 내측의 형상을 무너뜨리지 않고, 최외주부에 원하는 처짐 형상을 정도좋게 형성할 수 있으며, 또한 가공후의 반도체 웨이퍼의 단면의 형상이 예리해지지 않도록 가공할 수 있는 반도체 웨이퍼의 가공방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는, 표면 및 이면을 갖고, 주연단부에, 표면측의 면취면, 이면측의 면취면, 및 단면으로 이루어진 면취부를 갖는 반도체 웨이퍼의 상기 표면측의 면취면, 상기 이면측의 면취면, 상기 단면, 및 표면 또는 이면의 상기 면취면에 인접하는 최외주부의 각 부를 경면연마하는 반도체 웨이퍼의 가공방법에 있어서,
상기 표면측의 면취면을 경면연마하는 공정 및 상기 이면측의 면취면을 경면연마하는 공정보다 후에, 상기 단면의 경면연마 및, 상기 표면 또는 이면의 최외주부의 경면연마를 동일공정에서 행하고,
이 동일공정에서 행하는 단면 및 최외주부의 경면연마에 의해, 상기 표면 또는 이면의 최외주부의 롤오프량을 조정하는 반도체 웨이퍼의 가공방법을 제공한다.
이러한 반도체 웨이퍼의 가공방법이면, 반도체 웨이퍼의 최외주부보다 내측의 형상을 무너뜨리지 않고, 최외주부에 원하는 처짐 형상을 정도좋게 형성할 수 있으며 또한 가공후의 반도체 웨이퍼의 단면의 형상이 예리해지지 않도록 반도체 웨이퍼를 가공할 수 있다. 또한, 본 발명에 있어서의 최외주부란, 웨이퍼 단면을 시점으로 하여 반직경 방향으로 최대 30mm 정도까지의 임의의 범위이며, 이 범위는 유저의 사양에 따라 상이하다.
또한 이때, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마는, 상기 단면의 경면연마를 행하는 연마피스(A)와, 상기 표면 또는 이면의 최외주부의 경면연마를 행하는 연마피스(B)가, 각각 1매 이상, 상기 반도체 웨이퍼의 주위를 둘러싸는 위치에 배치된 연마장치를 이용하여, 상기 연마피스(A), (B)에 대하여 상기 반도체 웨이퍼를 상대적으로 회전시킴으로써 행하는 것이 바람직하다.
이러한 방법이면, 단면 및 최외주부의 경면연마를 동일공정에서 보다 용이하게 행할 수 있다.
또한 이때, 상기 롤오프량의 조정을, 상기 연마피스(B)가 복수매 배치된 연마장치를 이용하고, 상기 표면 또는 이면의 최외주부에 접촉하는 상기 연마피스(B)의 수를 변경함으로써 행하는 것이 바람직하다.
이러한 방법이면, 반도체 웨이퍼의 표면 또는 이면의 최외주부의 롤오프량의 조정을 보다 용이하게 행할 수 있다.
또한 이때, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를, 상기 연마피스(A)와 상기 연마피스(B)가 배치된 매수의 합계가 12매 이상인 연마장치를 이용하여 행하는 것이 바람직하다.
이러한 연마장치를 이용함으로써, 반도체 웨이퍼의 표면 또는 이면의 최외주부의 롤오프량의 조정을 보다 세세하게 행할 수 있다.
또한 이때, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 공정에 있어서 상기 롤오프량의 측정을 행하고, 상기 측정한 롤오프량이 원하는 값이 아니면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 연마조건을 조정하면서, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마, 및 상기 롤오프량의 측정을 반복하여 행하고, 상기 측정한 롤오프량이 원하는 값이면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를 종료하는 방법에 의해 롤오프량을 조정할 수 있다.
또한 이때, 상기 표면측의 면취면을 경면연마하는 공정 및 상기 이면측의 면취면을 경면연마하는 공정과, 상기 단면의 경면연마 및, 상기 표면 또는 이면의 최외주부의 경면연마를 동일공정에서 행하는 공정의 사이에, 상기 반도체 웨이퍼의 상기 표면에 에피택셜층을 형성하는 공정을 행할 수도 있다.
이 방법에 따르면, 면취면이 경면연마된 반도체 웨이퍼에 에피택셜 성장하여 에피택셜 웨이퍼를 제작할 때의 에피택셜 웨이퍼의 외주부의 롤오프량을 조정할 수 있으므로, 에피택셜 웨이퍼에 형성되기 쉬운 튐 형상을 저감시키고, 최외주부의 평탄도가 양호한 에피택셜 웨이퍼를 얻을 수 있다.
또한, 본 발명에서는, 상기의 반도체 웨이퍼의 가공방법에 의해 가공되고, 상기 표면 또는 이면의 최외주부의 롤오프량이 조정된 반도체 웨이퍼를, 본드웨이퍼 및 베이스웨이퍼의 어느 하나 또는 양방에 이용하고, 상기 롤오프량이 조정된 면을 접합면으로 하고, 이온주입박리법에 의해 접합웨이퍼를 제조하는 접합웨이퍼의 제조방법을 제공한다.
이러한 접합웨이퍼의 제조방법이면, 최외주부에 원하는 처짐 형상을 형성한 접합용 웨이퍼를 접합함으로써, 본드웨이퍼의 박리시에 있어서의 외주결함의 발생이 억제된 접합웨이퍼를 제조할 수 있다.
또한, 본 발명에서는, 상기 경면연마하는 반도체 웨이퍼로서, 반도체 웨이퍼의 표면에 에피택셜층이 형성된 에피택셜 웨이퍼로서, 이 에피택셜 웨이퍼의 상기 에피택셜층이 형성된 표면측의 최외주부의 롤오프량이 음의 값인 것을 이용하고, 상기 에피택셜 웨이퍼에 대하여, 상기의 반도체 웨이퍼의 가공방법을 실시함으로써, 상기 에피택셜 웨이퍼의 최외주부를 평탄화하는 에피택셜 웨이퍼의 제조방법을 제공한다.
이러한 에피택셜 웨이퍼의 제조방법이면, 에피택셜층의 형성에 의해 에피택셜 웨이퍼의 최외주부에 형성되는 튐 형상을 연마함으로써, 최외주부의 평탄도가 제어된 에피택셜 웨이퍼를 제조할 수 있다.
나아가, 본 발명에서는, 상기의 반도체 웨이퍼의 가공방법에 의해 가공되고, 상기 표면의 최외주부의 롤오프량이 양의 값으로 조정된 반도체 웨이퍼에 대하여, 이 반도체 웨이퍼의 표면에 에피택셜층을 형성하는 에피택셜 웨이퍼의 제조방법을 제공한다.
이러한 에피택셜 웨이퍼의 제조방법이면, 에피택셜 성장용 기판의 튐 형상이 형성되는 부분에 미리 원하는 처짐 형상을 형성해둠으로써, 최외주부의 평탄도가 제어된 에피택셜 웨이퍼를 제조할 수 있다.
이상과 같이, 본 발명의 반도체 웨이퍼의 가공방법이면, 반도체 웨이퍼의 최외주부보다 내측의 형상을 무너뜨리지 않고, 최외주부의 롤오프량을 조정하여 최외주부에 원하는 처짐 형상을 정도좋게 형성할 수 있으며, 또한 가공후의 반도체 웨이퍼의 단면의 형상이 예리해지지 않도록 반도체 웨이퍼를 가공할 수 있다. 또한, 이러한 반도체 웨이퍼의 가공방법을 접합웨이퍼의 제조에 적용함으로써, 본드웨이퍼의 박리시에 있어서의 외주결함의 발생이 억제된 접합웨이퍼를 제조할 수 있다. 나아가, 이러한 반도체 웨이퍼의 가공방법을 에피택셜 웨이퍼의 제조에 적용함으로써, 최외주부의 평탄도가 제어된 에피택셜 웨이퍼를 제조할 수 있다.
도 1은 본 발명의 반도체 웨이퍼의 가공방법의 일례의 흐름 중의 각 단계를 나타낸 단면도이다.
도 2는 본 발명의 반도체 웨이퍼의 가공방법에 이용되는 가공설비의 일례를 나타낸 개략도이다.
도 3은 본 발명에 있어서 단면 및 최외주부의 경면연마에 이용되는 연마장치의 일례를 나타낸 개략도이다.
도 4(a)는 롤오프량의 정의의 일례를 나타낸 설명도이다. (b)는 롤오프량의 정의의 다른 예를 나타낸 설명도이다.
도 5는 본 발명의 반도체 웨이퍼의 가공방법에 있어서 (a)수동조정으로 접촉하는 연마피스(B)의 수를 변경하는 경우와, (b)자동조정으로 접촉하는 연마피스(B)의 수를 변경하는 경우의 일례를 나타낸 플로우도이다.
도 6은 본 발명의 반도체 웨이퍼의 가공방법의 다른 일례를 나타낸 플로우도이다.
도 7은 본 발명의 접합웨이퍼의 제조방법의 일례를 나타낸 플로우도이다.
도 8은 본 발명의 에피택셜 웨이퍼의 제조방법의 일례를 나타낸 플로우도이다.
도 9는 본 발명의 에피택셜 웨이퍼의 제조방법에 의한 튐 형상의 제거를 나타낸 개략도이다.
도 10은 본 발명의 에피택셜 웨이퍼의 제조방법의 다른 일례를 나타낸 플로우도이다.
도 11은 에피택셜 웨이퍼의 제조방법에 있어서 (a)본 발명의 반도체 웨이퍼의 가공방법에 의해 반도체 웨이퍼에 미리 처짐 형상을 형성한 예와, (b)미리 처짐 형상을 형성하지 않은 예를 나타낸 개략단면도이다.
도 12는 본 발명의 반도체 웨이퍼의 가공방법에 의해 가공한 반도체 웨이퍼의 면취부의 단면형상을 나타낸 개략단면도이다.
도 13은 종래의 반도체 웨이퍼의 가공방법에 이용되는 연마장치의 일례를 나타낸 개략도이며, (a)는 반도체 웨이퍼의 주면측으로부터 본 도면이며, (b)는 각 연마패드의 반도체 웨이퍼에 대한 위치를 모식적으로 나타낸 도면이다.
도 14는 종래의 반도체 웨이퍼의 가공방법에 이용되는 가공설비의 일례를 나타낸 개략도이다.
도 15는 종래의 반도체 웨이퍼의 가공방법에 의해 가공한 반도체 웨이퍼의 면취부의 단면형상을 나타낸 개략단면도이다.
상기 서술한 바와 같이, 반도체 웨이퍼의 최외주부보다 내측의 형상을 무너뜨리지 않고, 최외주부에 원하는 처짐 형상을 정도좋게 형성할 수 있으며, 또한 가공후의 반도체 웨이퍼의 단면의 형상이 예리해지지 않도록 가공할 수 있는 반도체 웨이퍼의 가공방법의 개발이 요구되고 있었다.
본 발명자들은, 상기 과제에 대하여 예의 검토를 거듭한 결과, 반도체 웨이퍼의 면취부를 나눈 3개의 영역, 즉, 표면측의 면취면, 이면측의 면취면, 및 단면의 3개의 영역, 그리고 이들에 추가로 표면 또는 이면의 면취면에 인접하는 최외주부를 첨가한 4개의 영역의 경면연마를 행할 때에, 예를 들어 (1)표면측의 면취면, (2)이면측의 면취면, (3)단면 및 최외주부의 3단계로 이들 영역의 경면연마가공을 행함으로써, 반도체 웨이퍼의 최외주부보다 내측의 형상을 무너뜨리지 않고, 원하는 처짐 형상을 정도좋게 형성할 수 있으며, 또한 가공후의 반도체 웨이퍼의 단면의 형상이 예리해지지 않는 것을 발견하고, 본 발명을 완성시켰다.
즉, 본 발명은, 표면 및 이면을 갖고, 주연단부에, 표면측의 면취면, 이면측의 면취면, 및 단면으로 이루어진 면취부를 갖는 반도체 웨이퍼의 상기 표면측의 면취면, 상기 이면측의 면취면, 상기 단면, 및 표면 또는 이면의 상기 면취면에 인접하는 최외주부의 각 부를 경면연마하는 반도체 웨이퍼의 가공방법에 있어서,
상기 표면측의 면취면을 경면연마하는 공정 및 상기 이면측의 면취면을 경면연마하는 공정보다 후에, 상기 단면의 경면연마 및, 상기 표면 또는 이면의 최외주부의 경면연마를 동일공정에서 행하고,
이 동일공정에서 행하는 단면 및 최외주부의 경면연마에 의해, 상기 표면 또는 이면의 최외주부의 롤오프량을 조정하는 반도체 웨이퍼의 가공방법이다.
이하, 도면을 참조하면서 본 발명에 대하여 상세히 설명하나, 본 발명은 이들로 한정되는 것은 아니다.
[반도체 웨이퍼의 가공방법]
본 발명의 반도체 웨이퍼의 가공방법의 일례로서, 도 1을 참조하면서 본 발명의 반도체 웨이퍼의 가공방법에 대하여 설명한다. 이 반도체 웨이퍼의 가공방법에서는, 도 1(a)에 나타낸 반도체 웨이퍼(1)의 경면연마를 행한다. 반도체 웨이퍼(1)는, 표면(2) 및 이면(3)을 갖고, 주연단부에, 표면측의 면취면(4), 이면측의 면취면(5), 및 단면(6)으로 이루어진 면취부를 갖고, 추가로 표면측의 면취면(4)에 인접하는 표면의 최외주부(7a), 및 이면측의 면취면(5)에 인접하는 이면의 최외주부(7b)를 갖는다. 면취부란, 면취가공이 실시된 부분을 가리킨다. 표면측의 면취면(4) 및 이면측의 면취면(5)은, 표면(2) 및 이면(3)에 대하여 대략 사면으로 되어 있는 부분이다. 단면(6)이란, 면취부 중 표면측의 면취면(4) 및 이면측의 면취면(5)를 제외한 부분이며, 표면(2) 및 이면(3)에 대하여 대략 수직인 부분이다. 단, 단면(6)은 약간의 곡면일 수도 있다. 표면측의 면취면(4) 및 이면측의 면취면(5)과, 단면(6)과의 경계는 도 1(a)에 나타낸 바와 같이 통상, 매끄럽게 형성된다. 표면의 최외주부(7a) 및 이면의 최외주부(7b)는 각각 표면(2) 및 이면(3)의 일부를 구성하고, 동일 평면을 갖는다. 단, 외주측을 향하여 약간의 처짐 또는 튐이 있을 수도 있다.
도 1의 반도체 웨이퍼의 가공방법에서는, 우선, 표면측의 면취면의 경면연마를 행하는 연마피스(8)를 구비하는 연마장치를 이용하여 표면측의 면취면(4)의 경면연마를 행한다(도 1(b), 공정(1)). 이어서, 이면측의 면취면의 경면연마를 행하는 연마피스(9)를 구비하는 연마장치를 이용하여 이면측의 면취면(5)의 경면연마를 행한다(도 1(c), 공정(2)). 그 후, 단면의 경면연마를 행하는 연마피스(10) 및 표면의 최외주부의 경면연마를 행하는 연마피스(11)를 구비하는 연마장치를 이용하여 단면(6) 및 표면의 최외주부(7a)의 경면연마를 동일공정에서 행하고, 표면의 최외주부(7a)의 롤오프량을 조정한다(도 1(d), 공정(3)).
또한, (1)표면측의 면취면(4)을 경면연마하는 공정과 (2)이면측의 면취면(5)을 경면연마하는 공정은, 각각 행할 수도 있고, 동시에 행할 수도 있다. 또한, 각각 행하는 경우는 어느 쪽을 먼저 행할 수도 있다.
또한, 도 1(d)에서는 공정(3)으로서 표면의 최외주부(7a)를 단면(6)과 함께 경면연마하는 경우를 나타내고 있으나, 이 공정(3)에서는, 표면의 최외주부의 경면연마를 행하는 연마피스(11)를 대신하여 이면의 최외주부의 경면연마를 행하는 연마피스를 이용하여, 표면의 최외주부(7a)를 대신하여 이면의 최외주부(7b)를 경면연마할 수도 있다.
이러한 본 발명의 반도체 웨이퍼의 가공방법은, 보다 구체적으로는, 예를 들어 도 2에 나타낸 바와 같은 가공설비를 이용하여 실시할 수 있다. 도 2의 가공설비는, 로더/언로더(21), 노치연마유닛(22), 표면측의 면취면연마유닛(23a), 이면측의 면취면연마유닛(23b), 단면 및 최외주부연마유닛(23c), 세정유닛(24), 그리고 로봇가동 에어리어(25)를 구비하고 있다. 이 가공설비는, 표면측의 면취면연마유닛(23a)에서 표면측의 면취면(4)을 경면연마하고(공정(1)), 이어서 이면측의 면취면연마유닛(23b)에서 이면측의 면취면(5)을 경면연마한(공정(2)) 후, 단면 및 최외주부연마유닛(23c)에서 단면(6) 및 표면의 최외주부(7a)를 경면연마한다(공정(3)).
종래의 반도체 웨이퍼의 가공방법에서는, 예를 들어 도 14에 나타낸 바와 같은, 로더/언로더(121), 노치연마유닛(122), 표면측의 면취면연마유닛(123a), 이면측의 면취면연마유닛(123b), 단면연마유닛(123c), 세정유닛(124), 및 로봇가동 에어리어(125)를 구비한 가공설비를 이용하여 반도체 웨이퍼(101)의 가공을 실시하고 있었다. 그 한편으로, 본 발명의 반도체 웨이퍼의 가공방법에서는 상기 서술한 바와 같이 단면의 경면연마와 최외주부의 경면연마를 동일공정에서 행하기 때문에, 단면연마유닛(123c)(도 14)을 대신하여 도 2와 같이 단면 및 최외주부연마유닛(23c)을 도입한 가공설비를 이용하여 가공을 행하는 것이 바람직하다.
또한, 상기 서술한 동일공정에서 행하는 단면 및 최외주부의 경면연마는, 예를 들어 도 3(a)~(c)에 나타낸 바와 같은 단면의 경면연마를 행하는 연마피스(10)(이하, 연마피스(A)라고도 함)와, 표면(또는 이면)의 최외주부의 경면연마를 행하는 연마피스(11)(이하, 연마피스(B)라고도 함)가, 각각 1매 이상, 반도체 웨이퍼의 주위를 둘러싸는 위치에 배치된 연마장치를 이용하여, 연마피스(A), (B)에 대하여 반도체 웨이퍼(1)를 상대적으로 회전시킴으로써 행하는 것이 바람직하다. 이러한 방법이면, 단면 및 최외주부의 경면연마를 동일공정에서 용이하게 행할 수 있다.
도 3(a)는 연마장치의 전체도를 나타내고 있다. 도 3(b)는 연마피스(A)가 반도체 웨이퍼(1)의 단면을 경면연마하는 모습을 나타낸 개략단면도이다. 도 3(c)는 연마피스(B)가 반도체 웨이퍼(1)의 표면의 최외주부를 경면연마하는 모습을 나타낸 개략단면도이다.
또한, 경면연마는, 연마피스(A), (B)를 회전시켜 반도체 웨이퍼를 경면연마할 수도 있고, 반도체 웨이퍼를 회전시켜 경면연마할 수도 있고, 양방 행할 수도 있다.
또한, 연마피스(B)와 접촉하는 반도체 웨이퍼의 최외주부의 폭(반경방향)은, 단면보다 최대 30mm 정도로 하는 것이 바람직하다.
또한, 도 3(c)에 나타낸 바와 같이, 반도체 웨이퍼(1)를 상단(31)으로부터 하단(32)으로 요동폭(33)에서 상하이동시키고, 이 요동폭을 바꿈으로써 표면의 최외주부의 경면연마를 행하는 연마피스(11)(또는 11')와 반도체 웨이퍼(1)(또는 1')의 접촉부분(34)(또는 34')이 접촉하는 각도를 제어할 수 있고, 롤오프량을 조정할 수 있다. 또한, 롤오프량의 조정은, 연마피스(11)(또는 11') 자체의 각도, 웨이트(35)(또는 35'), 연마시간의 조정에 의해서도 행할 수 있다. 이때, 도 3(b)에 나타낸 바와 같이, 반도체 웨이퍼(1)의 위치(예를 들어 상단(31) 및 하단(32))에 따라서는, 단면이 경면연마되는 것은 변함없다.
또한, 연마피스(B)가 복수매 배치된 연마장치를 이용하여, 표면 또는 이면의 최외주부에 접촉하는 연마피스(B)의 수를 변경함으로써 롤오프량의 조정을 행할 수도 있다. 이러한 방법이면, 반도체 웨이퍼의 표면 또는 이면의 최외주부의 롤오프량의 조정을 용이하게 행할 수 있으므로, 바람직하다.
또한, 표면 또는 이면의 최외주부에 접촉하는 연마피스(B)의 수를 변경할 때는, 부착하는 연마피스(B)의 수를 변경(수동조정)할 수도 있고, 부착하는 피스의 매수는 변경하지 않고, 스토퍼로 최외주부에 접촉하는 연마피스(B)의 수를 변경(자동조정)할 수도 있다.
상기의 수동조정을 행하는 경우는, 예를 들어 표 1과 같이 하여 롤오프량을 조정할 수 있다.
Figure 112017023108657-pct00001
상기의 자동조정을 행하는 경우는, 예를 들어 표 2와 같이 하여 롤오프량을 조정할 수 있다.
Figure 112017023108657-pct00002
또한 이때, 도 3(a)에 나타낸 바와 같이 단면의 경면연마를 행하는 연마피스(10)(연마피스(A))와, 표면(또는 이면)의 최외주부의 경면연마를 행하는 연마피스(11)(연마피스(B))가 배치된 매수의 합계가 12매 이상인 연마장치를 이용함으로써, 반도체 웨이퍼의 표면 또는 이면의 최외주부의 롤오프량의 조정을 세세하게 행할 수 있다.
여기서, 롤오프량에 대하여 도 4를 참조하면서 설명한다. 도 4(a)는, 형상측정장치인 Dynasearch(Raytex사제)에서 이용되고 있는 롤오프량의 정의를 나타낸 도면이며, 여기서는 직경 300mm(반도체 웨이퍼의 외주단으로부터 중심까지의 길이가 150mm)의 반도체 웨이퍼를 예로 들어 롤오프량을 설명한다. 반도체 웨이퍼의 표면을 측정면으로 하고, 반도체 웨이퍼의 표면측의 단면(斷面)형상(도 4(a) 중의 「프로파일」)에 있어서의 반도체 웨이퍼의 외주단으로부터 중심에 대하여 임의의 거리 이격된 표면 상의 2점(도 4(a)에서는, 반도체 웨이퍼의 중심으로부터 120mm 이격된 점(P1)과 140mm 이격된 점(P2))간을 연결하는 직선을 피팅라인으로 하고, 이 피팅라인과 단면형상의 외주단측의 최초의 교점(P3)의 높이(Y1)로부터, 단면형상에 있어서의 반도체 웨이퍼의 외주단으로부터 1mm의 위치의 점(P4)의 높이(Y2)를 뺀 값이, 이 반도체 웨이퍼의 롤오프량이다. 또한, 측정개소(箇所)가 되는 점(P4)의 반도체 웨이퍼의 외주단으로부터의 거리는 1mm로 한정되지 않고, 예를 들어 0.5mm 등으로 할 수도 있다. 또한, 롤오프량이 양의 값이면 처짐 형상인 것을 나타내고, 롤오프량이 음의 값이면 튐 형상인 것을 나타낸다.
도 4(b)는, 경면연마에 이용되는 연마장치에 내장된 형상측정장치에서 이용되고 있는 롤오프량의 정의의 예를 나타낸 도면이며, 이 도면과 같이, 단순히, 외주부의 임의의 2점에 있어서의 웨이퍼두께의 차이를 롤오프량으로서 정의하는 경우도 있고, 이 경우의 롤오프량은, 외주부의 임의의 2점(예를 들어, 웨이퍼중심으로부터 147mm, 149mm의 위치)에 있어서의 웨이퍼두께(T1, T2)의 차이(T2-T1)를 나타내고 있다.
또한, 본 발명의 반도체 웨이퍼의 가공방법에서는, 동일공정에서 행하는 단면 및 최외주부의 경면연마의 공정에 있어서 롤오프량의 측정을 행하고, 측정한 롤오프량이 원하는 값이 아니면, 동일공정에서 행하는 단면 및 최외주부의 경면연마의 연마조건을 조정하면서, 동일공정에서 행하는 단면 및 최외주부의 경면연마, 및 롤오프량의 측정을 반복하여 행하고, 측정한 롤오프량이 원하는 값이면, 동일공정에서 행하는 단면 및 최외주부의 경면연마를 종료하는 방법에 의해 롤오프량을 조정하는 것이 바람직하다.
즉, 본 발명의 반도체 웨이퍼의 가공방법은, 예를 들어 도 5(a) 또는 도 5(b)와 같이 플로우에 따라 실시하는 것이 바람직하다. 도 5(a)는 수동조정으로 접촉하는 연마피스(B)의 수를 변경하는 경우의 플로우의 예를 나타내고, 도 5(b)는 자동조정으로 접촉하는 연마피스(B)의 수를 변경하는 경우의 플로우의 예를 나타낸다.
도 5(a)의 플로우에서는, 가공을 개시하고(M1), 우선 연마전의 롤오프량을 측정한다(M2). 이어서, 단면 및 최외주부의 연마피스수를 결정하고, 연마장치에 부착한다(M3). 이어서, 표면측의 면취면의 경면연마(M4-1), 이면측의 면취면의 경면연마(M4-2), 및 단면 및 최외주부의 경면연마(M4-3)를 행한다. 이어서, 이 시점에서의 롤오프량(연마후의 롤오프량)을 측정하고(M5), 측정한 연마후의 롤오프량이 원하는 값으로 되어 있는지 판정한다(M6). 측정한 연마후의 롤오프량이 원하는 값이면 가공을 종료하고(M7), 원하는 값이 아니면 재차 단면 및 최외주부의 연마피스수를 결정하고, 연마장치에 부착하는 공정(M3)을 행한다. 계속해서, 재차 공정(M4-1)~(M4-3)의 경면연마를 행하는데, 이때 공정(M4-1) 및 공정(M4-2)은 생략하고, 공정(M4-3)만 행할 수도 있다. 계속해서, 재차 연마후의 롤오프량을 측정하고(M5), 측정한 연마후의 롤오프량이 원하는 값으로 되어 있는지를 판정한다(M6). 이후는 상기와 동일한 공정을 반복하여, 원하는 롤오프량이 될 때까지 가공을 행한다.
상기 플로우의 설명에 있어서는, 원하는 롤오프량을 얻기 위하여, M3공정애서의 단면 및 최외주부의 연마피스수의 결정을 중심으로 설명하나, 롤오프량은 연마피스수 이외의 가공조건(연마시간이나 회전속도 등)으로도 변화하므로, 이들 가공조건에 대해서도 M4-3공정에 투입하기 전에 결정해 둘 필요가 있다.
이 때문에, M2공정에서 구한 연마전 롤오프량과 M5공정에서 구한 연마후 롤오프량으로부터, M4-3공정의 가공에 의한 롤오프의 변화량을 산출하고, 그 결과를 다음의 M3공정에 피드백함으로써, 동일 웨이퍼의 가공에 있어서의 2회째 이후의 M3공정, 혹은, 다른 웨이퍼의 가공에 있어서의 M3공정에서의 가공조건(피스수, 연마시간, 회전속도 등)을 최적화할 수 있다.
도 5(b)의 플로우(A1~A7)는, 상기의 도 5(a)의 플로우의 단면 및 최외주부의 연마피스수를 결정하고, 연마장치에 부착하는 공정(M3)을, 스토퍼에 의해 최외주부에 접촉하는 연마피스(B)의 수를 변경(자동조정)하는 공정(A3)으로 변경하는 것 이외는, 도 5(a)의 플로우(M1~M7)와 동일하다.
이와 같이, 도 5(a) 또는 도 5(b)와 같은 플로우를 따라 본 발명의 반도체 웨이퍼의 가공방법을 실시함으로써, 반도체 웨이퍼의 최외주부에 원하는 처짐 형상을 더욱 정도좋게 형성할 수 있다.
이상과 같이, 본 발명의 반도체 웨이퍼의 가공방법이면, CMP(화학적 기계연마)공정(즉, 주표면의 연마공정)에서 연마시간을 연장하지 않고 최외주부의 처짐 형상의 형성을 행할 수 있다. 이 때문에, 반도체 웨이퍼의 최외주부보다 내측의 형상(평탄도 SFQRmax)을 무너뜨리지 않고, 최외주부의 롤오프량을 조정하여 최외주부에 원하는 처짐 형상을 정도좋게 형성할 수 있다.
또한, 상기 서술한 바와 같이, 종래의 반도체 웨이퍼의 가공방법에서는, 가공후의 반도체 웨이퍼(1)의 단면(6)의 형상이 도 15와 같이 예리한 형상이 되어 균열이 발생하는 문제가 발생하였으나, 본 발명의 반도체 웨이퍼의 가공방법이면, 가공후의 반도체 웨이퍼(1)의 단면(6)의 형상이 도 12와 같이 예리하지 않은 형상이 되도록 가공할 수 있으므로, 균열의 발생을 억제할 수 있다.
[접합웨이퍼의 제조방법]
또한, 본 발명에서는, 상기의 반도체 웨이퍼의 가공방법에 의해 가공되고, 표면 또는 이면의 최외주부의 롤오프량이 조정된 반도체 웨이퍼를, 본드웨이퍼 및 베이스웨이퍼의 어느 하나 또는 양방에 이용하여, 롤오프량이 조정된 면을 접합면으로 하고, 이온주입박리법에 의해 접합웨이퍼를 제조하는 방법을 제공한다.
이러한 본 발명의 접합웨이퍼의 제조방법은, 예를 들어 도 7와 같은 플로우를 따라 실시하는 것이 바람직하다.
도 7의 플로우에서는, 우선 본드웨이퍼를 준비하고(S1-0), 양면 연마를 행한다(S1-1). 이어서, 상기 서술한 본 발명의 반도체 웨이퍼의 가공방법에 의해, 본드웨이퍼의 표면측의 면취면의 경면연마, 이면측의 면취면의 경면연마, 및 동일공정에서 행하는 단면 및 최외주부의 경면연마를 행하고, 최외주부의 롤오프량을 조정하여 처짐 형상을 형성한다(S1-2). 이어서, 접합면의 경면연마를 행하고(S1-3), 세정한다(S1-4). 세정후, BOX산화를 행하고(S1-5), 수소이온을 주입한다(S1-6).
한편, 베이스웨이퍼를 준비하고(S2-0), 양면연마를 행한다(S2-1). 이어서, 종래의 면취부의 경면연마방법에 의해, 베이스웨이퍼의 표면측의 면취면의 경면연마, 이면측의 면취면의 경면연마, 및 단면의 경면연마를 행한다(S2-2). 이어서, 접합면의 경면연마를 행하고(S2-3), 세정한다(S2-4).
이와 같이 하여 준비한 본드웨이퍼 및 베이스웨이퍼의 접합전 세정을 행하고(S3), 롤오프량이 조정된 면을 접합면으로 하여 접합한다(S4). 이어서, 박리열처리를 행하고(S5), 본드웨이퍼를 수소이온주입층에서 박리하여 접합웨이퍼를 제작한다(S6).
또한, 본 발명의 반도체 웨이퍼의 가공방법에 의한 처짐 형상의 형성은, 상기와 같이 공정(S1-2)에 있어서 본드웨이퍼에만 행할 수도 있고, 그 대신에, 공정(S2-2)에 있어서 베이스웨이퍼에만 행할 수도 있다. 또한, 공정(S1-2) 및 공정(S2-2)에 있어서 양 웨이퍼에 대하여 행할 수도 있다.
또한, 본 발명의 반도체 웨이퍼의 가공방법에 의해 최외주부의 롤오프량을 +150nm 이상으로 조정한 본드웨이퍼 및/또는 베이스웨이퍼를 이용하는 것이 바람직하다.
이러한 본 발명의 접합웨이퍼의 제조방법이면, 최외주부에 원하는 처짐 형상을 형성한 접합용 웨이퍼를 접합함으로써, 본드웨이퍼의 박리시에 있어서의 외주결함의 발생이 억제된 접합웨이퍼를 제조할 수 있다.
[에피택셜 웨이퍼의 제조방법]
또한, 본 발명에서는, 경면연마하는 반도체 웨이퍼로서, 반도체 웨이퍼의 표면에 에피택셜층이 형성된 에피택셜 웨이퍼로서, 이 에피택셜 웨이퍼의 에피택셜층이 형성된 표면측의 최외주부의 롤오프량이 음의 값인 것을 이용하고, 이 에피택셜 웨이퍼에 대하여, 상기의 반도체 웨이퍼의 가공방법을 실시함으로써, 에피택셜 웨이퍼의 최외주부를 평탄화하는 에피택셜 웨이퍼의 제조방법을 제공한다.
이러한 본 발명의 에피택셜 웨이퍼의 제조방법은, 예를 들어 도 8과 같은 플로우를 따라 실시하는 것이 바람직하다. 도 8의 플로우에서는, 우선 표면에 에피택셜층이 형성되고, 그 최외주부에 튐 형상(롤오프량이 음의 값인 형상)이 형성된 에피택셜 웨이퍼를 준비하고(E1-1), 상기 서술한 본 발명의 반도체 웨이퍼의 가공방법에 의해, 에피택셜 웨이퍼의 표면측의 면취면의 경면연마, 이면측의 면취면의 경면연마, 및 동일공정에서 행하는 단면 및 최외주부의 경면연마를 행하고, 에피택셜 웨이퍼의 최외주부의 튐 형상을 제거하여 평탄화한다(E1-2). 이어서, 주표면의 경면연마를 행하고(E1-3), 세정한다(E1-4).
이러한 본 발명의 에피택셜 웨이퍼의 제조방법이면, 도 9(a)에 나타낸 바와 같이, 에피택셜 성장용 기판(에피서브)(42)의 표면에 에피택셜층(43)을 형성함으로써 에피택셜 웨이퍼(41)의 최외주부에 형성되는 튐 형상을 연마함으로써, 에피택셜 웨이퍼(41)의 최외주부의 평탄도가 제어된 에피택셜 웨이퍼(45)(도 9(b))를 제조할 수 있다.
또한, 본 발명에서는, 상기의 반도체 웨이퍼의 가공방법에 의해 가공되고, 표면의 최외주부의 롤오프량이 양의 값으로 조정된 반도체 웨이퍼에 대하여, 이 반도체 웨이퍼의 표면에 에피택셜층을 형성하는 에피택셜 웨이퍼의 제조방법을 제공한다.
이러한 본 발명의 에피택셜 웨이퍼의 제조방법은, 예를 들어 도 10과 같은 플로우를 따라 실시하는 것이 바람직하다. 도 10의 플로우에서는, 우선 에피택셜 성장용 기판으로서 반도체 웨이퍼를 준비하고, 양면연마를 행한다(E2-1). 이어서, 상기 서술한 본 발명의 반도체 웨이퍼의 가공방법에 의해, 반도체 웨이퍼의 표면측의 면취면의 경면연마, 이면측의 면취면의 경면연마, 및 동일공정에서 행하는 단면 및 최외주부의 경면연마를 행하고, 반도체 웨이퍼의 표면의 최외주부의 롤오프량을 양의 값으로 조정한다(E2-2). 즉, 처짐 형상을 형성해둔다. 이어서, 주표면의 경면연마를 행하고(E2-3), 세정한 후(E2-4), 반도체 웨이퍼의 표면에 에피택셜층을 형성한다(E2-5).
도 11(b)에 나타낸 바와 같이 에피택셜 성장용 기판인 반도체 웨이퍼(151)에 이러한 처짐 형상을 형성하지 않는 경우는, 에피택셜층(153)의 형성에 의해, 에피택셜 웨이퍼(155)의 최외주부에 튐 형상이 형성된다. 한편, 상기 본 발명의 에피택셜 웨이퍼의 제조방법이면, 에피택셜층(53)을 형성한 경우에 튐 형상이 형성되는 부분에 상당하는 부분이며, 에피택셜 성장용 기판인 반도체 웨이퍼(51)의 표면의 최외주부에, 미리 원하는 처짐 형상을 형성해둠으로써, 도 11(a)와 같이 에피택셜 웨이퍼(55)의 최외주부의 평탄도가 제어되고, 튐 형상을 갖지 않는 에피택셜 웨이퍼(55)를 제조할 수 있다.
또한, 본 발명에서는, 표면측의 면취면을 경면연마하는 공정 및 이면측의 면취면을 경면연마하는 공정과, 단면의 경면연마 및, 표면 또는 이면의 최외주부의 경면연마를 동일공정에서 행하는 공정과의 사이에, 반도체 웨이퍼의 표면에 에피택셜층을 형성하는 공정을 행할 수도 있다.
보다 구체적으로는, 예를 들어 도 6에 나타낸 바와 같은 플로우로 행할 수 있다. 도 6의 플로우에서는, 양면연마후, 표면측면취면의 경면연마, 이면측 면취면의 경면연마를 행한다. 이어서, 필요에 따라 단면의 경면연마를 행한 후, 주표면의 경면연마를 행하고, 세정한다. 그 후, 표면에 에피택셜층을 형성한 후, 단면 및 최외주부의 경면연마를 행한다.
이러한 방법이면, 면취면이 경면연마된 반도체 웨이퍼에 에피택셜 성장하여 에피택셜 웨이퍼를 제작할 때의 에피택셜 웨이퍼의 외주부의 롤오프량을 조정할 수 있으므로, 에피택셜 웨이퍼에 형성되기 쉬운 튐 형상을 저감하고, 최외주부의 평탄도가 양호한 에피택셜 웨이퍼를 얻을 수 있다.
이상과 같이, 본 발명의 반도체 웨이퍼의 가공방법을 접합웨이퍼의 제조에 적용함으로써, 본드웨이퍼의 박리시에 있어서의 외주결함의 발생이 억제된 접합웨이퍼를 제조할 수 있다. 또한, 본 발명의 반도체 웨이퍼의 가공방법을 에피택셜 웨이퍼의 제조에 적용함으로써, 에피택셜 웨이퍼의 최외주부의 평탄도가 제어된 에피택셜 웨이퍼를 제조할 수 있다.
실시예
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하나, 본 발명은 이들로 한정되는 것은 아니다.
[실시예 1-1~1-4, 비교예 1-1]
주연단부에, 표면측의 면취면, 이면측의 면취면, 및 단면으로 이루어진 면취부를 갖는 직경 300mm, 결정방위 <100>의 Si단결정 웨이퍼에 대하여, Dynasearch(Raytex사제)를 이용하여 경면연마전의 롤오프량의 측정을 행하였다. 이어서, 이 Si단결정 웨이퍼에 대하여, 표면측의 면취면의 경면연마와 이면측의 면취면의 경면연마를 행하고, 그 후, 단면의 경면연마와 표면의 최외주부의 경면연마를 행하여 처짐 형상을 형성하고, 그 후 주표면의 경면연마를 행하였다. 또한, 단면의 경면연마와 표면의 최외주부의 경면연마는, 단면의 경면연마를 행하는 연마피스(A)와 표면의 최외주부의 경면연마를 행하는 연마피스(B)가 배치된 매수의 합계가 12매인 연마장치를 이용하여 연마를 행하였다.
실시예 1-1~1-4 및 비교예 1-1에서는, 상기 연마피스(A)와 상기 연마피스(B)의 매수를, 각각 표 3과 같은 매수로 한 연마장치를 이용하여 연마를 행하였다. 즉, 실시예 1-1~1-4에서는, 단면 및 표면의 최외주부의 경면연마를 동일공정에서 행하였으나, 비교예 1-1에서는, 단면만의 경면연마를 행하였다. 또한, 실시예 1-1~1-4 및 비교예 1-1에서는, 각각 표 3과 같은 연마시간(실시예를 100으로 한 경우의 상대값)으로 주표면의 경면연마를 행하였다.
[비교예 1-2, 1-3]
주연단부에, 표면측의 면취면, 이면측의 면취면, 및 단면으로 이루어진 면취부를 갖는 직경 300mm, 결정방위 <100>의 Si단결정 웨이퍼에 대하여, Dynasearch(Raytex사제)를 이용하여 경면연마전의 롤오프량의 측정을 행하였다. 이어서, 이 Si단결정 웨이퍼에 대하여, 표면측의 면취부의 경면연마, 이면측의 면취부의 경면연마, 단면의 경면연마를 행하였다. 표면의 최외주부의 경면연마를 행하지 않고, 주표면의 경면연마를 행하였다. 이 주표면의 경면연마를 행할 때에, 연마시간을 연장하여 처짐 형상을 형성하였다. 또한, 비교예 1-2, 1-3에서는, 각각 표 3과 같은 연마시간(실시예를 100으로 한 경우의 상대값)으로 주표면의 경면연마를 행하였다.
상기와 같이 하여 경면연마를 행한 실시예 1-1~1-4 및 비교예 1-1~1-3의 웨이퍼에 대하여, Dynasearch(Raytex사제)를 이용하여 경면연마후의 롤오프량의 측정을 행하고, 경면연마후의 롤오프량과 경면연마전의 롤오프량의 차이로부터 롤오프변화량을 구하였다. 결과(비교예 1-1을 1로 한 경우의 상대값)를 표 3에 나타낸다.
또한, 상기와 같이 하여 경면연마를 행한 실시예 1-1~1-4 및 비교예 1-1~1-3의 웨이퍼에 대하여, Wafer Sight(KLA텐콜사제)를 이용하여, 셀사이즈 26mm×8mm, 외주제거 3mm의 조건으로 SFQRmax의 측정을 행하고, SFQRmax변화량을 구하였다. 결과(비교예 1-1을 1로 한 경우의 상대값)를 표 3에 나타낸다.
나아가, 실시예 1-1~1-4 및 비교예 1-1~1-3의 조건으로 경면연마를 행한 Si단결정 웨이퍼를 본드웨이퍼 및 베이스웨이퍼로서 이용하고, 이온주입박리법에 의해 접합SOI웨이퍼를 각 조건 100매씩 제작하고, 본드웨이퍼 박리시의 외주결함율(외주결함이 발생한 SOI웨이퍼의 발생율)을 평가하였다. 결과를 표 3에 나타낸다.
Figure 112017023108657-pct00003
표 3에 나타낸 바와 같이, 실시예 1-1~1-4에서는, 표면의 최외주부의 경면연마를 행하는 연마피스(B)의 매수를 변경함으로써 롤오프 변화량을 자유롭게 조정할 수 있고, 또한 평탄도를 무너뜨리지 않고(SFQRmax변화량의 값을 크게 하지 않고) 처짐 형상이 있는 Si단결정 웨이퍼를 제작할 수 있었다.
또한, 실시예 1-1~1-4에서는, 접합용 웨이퍼에 처짐 형상을 형성함으로써, 본드웨이퍼 박리시의 외주결함율을 저감할 수 있었다. 또한, 형성한 처짐 형상(롤오프변화량)이 클수록 외주결함의 발생이 억제되고 있었다.
한편, 표 3에 나타낸 바와 같이, 표면의 최외주부의 경면연마를 행하는 연마피스(B)의 매수를 0매로 한 비교예 1-1에서는, 처짐 형상을 형성하지 않으므로, 본드웨이퍼 박리시의 외주결함율이 높아졌다.
또한, 주표면의 연마시간을 연장하여 처짐 형상을 형성한 비교예 1-2, 1-3에서는, SFQRmax변화량이 커져, 평탄도가 무너졌다.
[실시예 2, 비교예 2]
실시예 1-4 및 비교예 1-1의 조건으로 연마한 Si단결정 웨이퍼를 에피택셜 성장용 웨이퍼로서 이용하고, 소정의 성장조건(처짐 형상을 형성하지 않는 Si단결정 웨이퍼 상에 에피택셜층을 형성할 때, 에피택셜 웨이퍼의 최외주부에 약 5.5의 튐 형상이 형성되는 성장조건(롤오프변화량이 약 -5.5))으로 에피택셜층의 형성을 행하였다. 그 결과, 실시예 1-4의 조건으로 경면연마한 Si단결정 웨이퍼에 에피택셜층의 형성을 행하여 제작한 에피택셜 웨이퍼(실시예 2)의 롤오프변화량은 +0.1이었다. 한편, 비교예 1-1의 조건으로 경면연마한 Si단결정 웨이퍼에 에피택셜층의 형성을 행하여 제작한 에피택셜 웨이퍼(비교예 2)의 롤오프변화량은 -4.5였다.
이와 같이, 에피택셜 성장에 의해 형성되는 튐 형상의 크기를 상쇄하도록, 에피택셜 성장용 웨이퍼에 미리 처짐 형상을 만들어 둠으로써, 최외주부의 튐 형상이 매우 억제된 에피택셜 웨이퍼를 얻을 수 있었다.
[실시예 3]
상기의 비교예 2에서 제작한 에피택셜 웨이퍼(롤오프변화량: -4.5)에 대하여, 실시예 1-4와 동일조건으로 경면연마(최외주가공)를 행하였다. 그 결과, 경면연마후의 에피택셜 웨이퍼의 최외주부의 롤오프변화량은 +1.0이 되고, 최외주부의 튐 형상이 매우 억제된 에피택셜 웨이퍼를 얻을 수 있었다.
이상과 같이, 본 발명의 반도체 웨이퍼의 가공방법이면, 반도체 웨이퍼의 최외주부보다 내측의 형상을 무너뜨리지 않고, 최외주부의 롤오프량을 조정하여 최외주부에 원하는 처짐 형상을 정도좋게 형성할 수 있으며, 또한 가공후의 반도체 웨이퍼의 단면의 형상이 예리해지지 않도록 반도체 웨이퍼를 가공할 수 있는 것이 명백해졌다. 또한, 이러한 반도체 웨이퍼의 가공방법을 접합웨이퍼의 제조에 적용함으로써, 본드웨이퍼의 박리시에 있어서의 외주결함의 발생이 억제된 접합웨이퍼를 제조할 수 있고, 나아가, 이러한 반도체 웨이퍼의 가공방법을 에피택셜 웨이퍼의 제조에 적용함으로써, 에피택셜 웨이퍼의 최외주부의 평탄도가 제어된 에피택셜 웨이퍼를 제조할 수 있는 것이 명백해졌다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (14)

  1. 표면 및 이면을 갖고, 주연단부에, 표면측의 면취면, 이면측의 면취면, 및 단면으로 이루어진 면취부를 갖는 반도체 웨이퍼의 상기 표면측의 면취면, 상기 이면측의 면취면, 상기 단면, 및 표면 또는 이면의 상기 면취면에 인접하는 최외주부의 각 부를 경면연마하는 반도체 웨이퍼의 가공방법에 있어서,
    상기 표면측의 면취면을 경면연마하는 공정 및 상기 이면측의 면취면을 경면연마하는 공정보다 후에, 상기 단면의 경면연마 및, 상기 표면 또는 이면의 최외주부의 경면연마를 동일공정에서 행하고,
    이 동일공정에서 행하는 단면 및 최외주부의 경면연마에 의해, 상기 표면 또는 이면의 최외주부의 롤오프량을 조정하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  2. 제1항에 있어서,
    상기 동일공정에서 행하는 단면 및 최외주부의 경면연마는, 상기 단면의 경면연마를 행하는 연마피스(A)와, 상기 표면 또는 이면의 최외주부의 경면연마를 행하는 연마피스(B)가 각각 1매 이상, 상기 반도체 웨이퍼의 주위를 둘러싸는 위치에 배치된 연마장치를 이용하여, 상기 연마피스(A), (B)에 대하여 상기 반도체 웨이퍼를 상대적으로 회전시킴으로써 행하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  3. 제2항에 있어서,
    상기 롤오프량의 조정을, 상기 연마피스(B)가 복수매 배치된 연마장치를 이용하고, 상기 표면 또는 이면의 최외주부에 접촉하는 상기 연마피스(B)의 수를 변경함으로써 행하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  4. 제2항에 있어서,
    상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를, 상기 연마피스(A)와 상기 연마피스(B)가 배치된 매수의 합계가 12매 이상인 연마장치를 이용하여 행하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  5. 제3항에 있어서,
    상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를, 상기 연마피스(A)와 상기 연마피스(B)가 배치된 매수의 합계가 12매 이상인 연마장치를 이용하여 행하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  6. 제1항에 있어서,
    상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 공정에 있어서 상기 롤오프량의 측정을 행하고, 상기 측정한 롤오프량이 원하는 값이 아니면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 연마조건을 조정하면서, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마, 및 상기 롤오프량의 측정을 반복하여 행하고, 상기 측정한 롤오프량이 원하는 값이면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를 종료하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  7. 제2항에 있어서,
    상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 공정에 있어서 상기 롤오프량의 측정을 행하고, 상기 측정한 롤오프량이 원하는 값이 아니면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 연마조건을 조정하면서, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마, 및 상기 롤오프량의 측정을 반복하여 행하고, 상기 측정한 롤오프량이 원하는 값이면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를 종료하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  8. 제3항에 있어서,
    상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 공정에 있어서 상기 롤오프량의 측정을 행하고, 상기 측정한 롤오프량이 원하는 값이 아니면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 연마조건을 조정하면서, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마, 및 상기 롤오프량의 측정을 반복하여 행하고, 상기 측정한 롤오프량이 원하는 값이면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를 종료하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  9. 제4항에 있어서,
    상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 공정에 있어서 상기 롤오프량의 측정을 행하고, 상기 측정한 롤오프량이 원하는 값이 아니면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 연마조건을 조정하면서, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마, 및 상기 롤오프량의 측정을 반복하여 행하고, 상기 측정한 롤오프량이 원하는 값이면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를 종료하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  10. 제5항에 있어서,
    상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 공정에 있어서 상기 롤오프량의 측정을 행하고, 상기 측정한 롤오프량이 원하는 값이 아니면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마의 연마조건을 조정하면서, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마, 및 상기 롤오프량의 측정을 반복하여 행하고, 상기 측정한 롤오프량이 원하는 값이면, 상기 동일공정에서 행하는 단면 및 최외주부의 경면연마를 종료하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 표면측의 면취면을 경면연마하는 공정 및 상기 이면측의 면취면을 경면연마하는 공정과, 상기 단면의 경면연마 및, 상기 표면 또는 이면의 최외주부의 경면연마를 동일공정에서 행하는 공정의 사이에, 상기 반도체 웨이퍼의 상기 표면에 에피택셜층을 형성하는 공정을 행하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  12. 제1항 내지 제10항 중 어느 한 항에 기재된 반도체 웨이퍼의 가공방법에 의해 가공되고, 상기 표면 또는 이면의 최외주부의 롤오프량이 조정된 반도체 웨이퍼를, 본드웨이퍼 및 베이스웨이퍼의 어느 하나 또는 양방에 이용하고, 상기 롤오프량이 조정된 면을 접합면으로 하고, 이온주입박리법에 의해 접합웨이퍼를 제조하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  13. 상기 경면연마하는 반도체 웨이퍼로서, 반도체 웨이퍼의 표면에 에피택셜층이 형성된 에피택셜 웨이퍼로서, 이 에피택셜 웨이퍼의 상기 에피택셜층이 형성된 표면측의 최외주부의 롤오프량이 음의 값인 것을 이용하고, 상기 에피택셜 웨이퍼에 대하여, 제1항 내지 제10항 중 어느 한 항에 기재된 반도체 웨이퍼의 가공방법을 실시함으로써, 상기 에피택셜 웨이퍼의 최외주부를 평탄화하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  14. 제1항 내지 제10항 중 어느 한 항에 기재된 반도체 웨이퍼의 가공방법에 의해 가공되고, 상기 표면의 최외주부의 롤오프량이 양의 값으로 조정된 반도체 웨이퍼에 대하여, 이 반도체 웨이퍼의 표면에 에피택셜층을 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
KR1020177006471A 2014-09-11 2015-08-19 반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법 KR102088279B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-185325 2014-09-11
JP2014185325A JP6045542B2 (ja) 2014-09-11 2014-09-11 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
PCT/JP2015/004130 WO2016038800A1 (ja) 2014-09-11 2015-08-19 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20170051442A KR20170051442A (ko) 2017-05-11
KR102088279B1 true KR102088279B1 (ko) 2020-03-12

Family

ID=55458575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177006471A KR102088279B1 (ko) 2014-09-11 2015-08-19 반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법

Country Status (8)

Country Link
US (1) US9905411B2 (ko)
EP (1) EP3193357B1 (ko)
JP (1) JP6045542B2 (ko)
KR (1) KR102088279B1 (ko)
CN (1) CN106663623B (ko)
SG (1) SG11201701661UA (ko)
TW (1) TWI595548B (ko)
WO (1) WO2016038800A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111451909A (zh) * 2020-05-18 2020-07-28 成都成研创科科技有限公司 一种计算机系统用集成板磨边加工系统

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6614076B2 (ja) * 2016-09-07 2019-12-04 信越半導体株式会社 貼り合わせ用基板の表面欠陥の評価方法
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
US10732128B2 (en) * 2017-10-26 2020-08-04 Camtek Ltd. Hierarchical wafer inspection
EP3567139B1 (en) 2018-05-11 2021-04-07 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
EP3567138B1 (en) 2018-05-11 2020-03-25 SiCrystal GmbH Chamfered silicon carbide substrate and method of chamfering
CN112218737B (zh) * 2018-09-14 2023-06-06 胜高股份有限公司 晶片的镜面倒角方法、晶片的制造方法及晶片
JP7084845B2 (ja) * 2018-10-25 2022-06-15 株式会社ディスコ ウェーハの製造方法
CN111430223B (zh) * 2020-05-15 2023-06-23 中国科学院微电子研究所 一种预清洗装置
CN111761419B (zh) * 2020-06-11 2021-10-15 上海中欣晶圆半导体科技有限公司 用于修复晶圆边缘损伤的胶带研磨工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128269A (ja) 2004-10-27 2006-05-18 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP2009154285A (ja) 2007-12-03 2009-07-16 Ebara Corp 研磨装置および研磨方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US6722964B2 (en) * 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
JP4815801B2 (ja) * 2004-12-28 2011-11-16 信越半導体株式会社 シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
CN1977361B (zh) * 2005-04-19 2011-04-27 株式会社荏原制作所 基底处理设备
JP4742845B2 (ja) * 2005-12-15 2011-08-10 信越半導体株式会社 半導体ウエーハの面取り部の加工方法及び砥石の溝形状の修正方法
ATE383656T1 (de) 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
JP2010021394A (ja) * 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
EP2192609A1 (en) * 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer
JP5352331B2 (ja) * 2009-04-15 2013-11-27 ダイトエレクトロン株式会社 ウェーハの面取り加工方法
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5521582B2 (ja) * 2010-01-28 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2012051098A (ja) * 2010-02-26 2012-03-15 Nakamura Tome Precision Ind Co Ltd 円板状ワークの外周加工装置
KR101089480B1 (ko) * 2010-06-01 2011-12-07 주식회사 엘지실트론 웨이퍼 연마장치
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP6027346B2 (ja) * 2012-06-12 2016-11-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP5988765B2 (ja) * 2012-08-13 2016-09-07 ダイトエレクトロン株式会社 ウェーハの面取り加工方法、ウェーハの面取り加工装置および砥石角度調整用治具
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128269A (ja) 2004-10-27 2006-05-18 Shin Etsu Handotai Co Ltd 半導体ウエーハの製造方法及び半導体ウエーハ
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP2009154285A (ja) 2007-12-03 2009-07-16 Ebara Corp 研磨装置および研磨方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111451909A (zh) * 2020-05-18 2020-07-28 成都成研创科科技有限公司 一种计算机系统用集成板磨边加工系统

Also Published As

Publication number Publication date
TWI595548B (zh) 2017-08-11
US20170301533A1 (en) 2017-10-19
EP3193357A4 (en) 2018-08-01
KR20170051442A (ko) 2017-05-11
EP3193357B1 (en) 2019-05-01
EP3193357A1 (en) 2017-07-19
SG11201701661UA (en) 2017-04-27
TW201611112A (zh) 2016-03-16
WO2016038800A1 (ja) 2016-03-17
JP2016058623A (ja) 2016-04-21
CN106663623A (zh) 2017-05-10
JP6045542B2 (ja) 2016-12-14
US9905411B2 (en) 2018-02-27
CN106663623B (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
KR102088279B1 (ko) 반도체 웨이퍼의 가공방법, 접합웨이퍼의 제조방법, 및 에피택셜 웨이퍼의 제조방법
US8772177B2 (en) Semiconductor wafer and method of producing the same
CN103889655B (zh) 双面研磨方法
JP5250968B2 (ja) エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
US8952496B2 (en) Semiconductor wafer and method of producing same
TWI532091B (zh) Double-sided grinding method
JP2009302409A (ja) 半導体ウェーハの製造方法
JP2009302408A (ja) 半導体ウェーハの製造方法
TW201634180A (zh) 半導體晶圓之逐片式單面硏磨方法及半導體晶圓之逐片式單面硏磨裝置
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
JP5190666B2 (ja) 貼り合わせウェーハの回転角度の測定方法
KR102454449B1 (ko) 웨이퍼의 제조방법
JP2018182146A (ja) 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
CN110060959A (zh) 贴合晶片的制造方法
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP7172878B2 (ja) 単結晶シリコンの抵抗率測定方法
US11440157B2 (en) Dual-surface polishing device and dual-surface polishing method
KR20210062710A (ko) 실리콘 웨이퍼의 헬리컬 모따기 가공 방법
TWI553723B (zh) Sapphire wafer processing methods and their processing in the process of intermediates
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
JP2009302412A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right