JP4846915B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP4846915B2 JP4846915B2 JP2001090803A JP2001090803A JP4846915B2 JP 4846915 B2 JP4846915 B2 JP 4846915B2 JP 2001090803 A JP2001090803 A JP 2001090803A JP 2001090803 A JP2001090803 A JP 2001090803A JP 4846915 B2 JP4846915 B2 JP 4846915B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- bonded
- polishing
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
- B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
- B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
- B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Description
【発明の属する技術分野】
本発明は、シリコンウェーハ及び貼り合わせSOI(silicon on insulator)ウェーハやダイレクトボンドウェーハの貼り合わせウェーハの製造方法に関し、特にウェーハの外周部に生ずる研磨ダレを低減したシリコンウェーハ、及び外周除去領域がないか低減した貼り合わせSOIウェーハ及びダイレクトボンドウェーハ並びにそれらの製造方法に関する。
【0002】
【従来の技術】
シリコン鏡面ウェーハの一般的な製造工程としては、シリコン単結晶インゴットをワイヤーソーや内周刃式のスライサーを用いてウェーハ状にスライス加工するスライス工程と、スライスされたウェーハのワレ・カケを防止するためウェーハ周縁部を面取りする面取り工程と、平坦度を高めるために遊離砥粒を用いてラッピングするラッピング工程と、加工歪みを除去するため酸性溶液やアルカリ性溶液を用いてエッチングを行うエッチング工程と、少なくとも一方の表面を研磨する鏡面研磨工程とを有することが知られている。
【0003】
前記鏡面研磨工程においては、硬いシリコンウェーハを柔らかい研磨布によってメカノケミカル研磨(機械化学研磨)により鏡面仕上げされるので、その外周部には図5に示すような研磨ダレ(以下、周辺ダレと呼ぶことがある。)と呼ばれる領域が存在する。この研磨ダレはデバイス作製に影響を及ぼすため、極力なくすことが望まれる。しかし、研磨ダレをゼロにするためには機械研磨のみにする必要があるが、機械加工によりクラックダメージを発生させない手法である延性モードによる加工方法を用いても、加工により転位は発生するので、これをメカノケミカル研磨で除去しなければならず、結果として研磨ダレは避けられない。
【0004】
ところで、このようなシリコン鏡面ウェーハを用いて貼り合わせSOIウェーハを作製することが行われる。貼り合わせSOIウェーハは、2枚のシリコンウェーハをシリコン酸化膜を介して貼り合せる技術であり、例えば特公平5−46086号公報に示されている様に、少なくとも一方のウェーハに酸化膜を形成し、接合面に異物を介在させることなく相互に密着させた後、200〜1200℃の温度で熱処理して結合強度を高める方法が、従来より知られている。
【0005】
熱処理を行なうことにより結合強度が高められた貼り合わせウェーハは、その後の研削研磨工程が可能となるため、素子作製側ウェーハを研削及び研磨により所望の厚さに減厚加工することにより、素子形成を行なうSOI層を形成することができる。
しかし、貼り合わせ前の両ウェーハ表面は、前述した通りメカノケミカル研磨によって鏡面仕上げされているので、その外周部には研磨ダレが存在する。従って、両者が貼り合されて作製された貼り合わせウェーハの外周部には、例えば約1〜3mm程度の未結合部分が発生してしまう。
この未結合部分があるまま、一方のウェーハを研削・研磨すると、その工程中に未結合部分の剥離が発生し、素子形成領域に傷やパーティクル付着等の悪影響を及ぼすので、この未結合部分は予め除去しておく必要がある。
【0006】
そこで、例えば特開平6−176993号公報では、2枚のシリコンウェーハを酸化膜を介して密着させた後、酸化性雰囲気で熱処理を行なうことにより結合強度が高められた貼り合わせウェーハの外周の未結合部分を含む領域を、ボンドウェーハ(素子領域となる第一のシリコンウェーハ)の表面側から厚さ方向に向かってベースウェーハ(支持体となる第二のシリコンウェーハ)との結合界面の直前まで研削し、その後、結合界面までエッチングして未結合部分を完全に除去し、しかる後にそのボンドウェーハを研削・研磨して、所望の厚さまで減厚加工することによって貼り合わせウェーハを作製する方法が提案されている。
【0007】
この方法によれば、ベースウェーハの形状を変更することなく、未結合部分の除去が可能となるが、未結合部分を完全に除去するための外周除去幅としては、安全をみてボンドウェーハの外周端から少なくとも3mmを除去するのが一般的である。
また、貼り合わせウェーハを酸化性雰囲気中で熱処理することにより周辺の未結合部分を熱酸化膜により埋めることにより未結合部分を低減する技術(特開平11−26336号公報)も知られているが、未結合部分を熱酸化膜で十分に埋めるためには高温で長時間の酸化熱処理が必要である上、十分な結合強度が得られないという欠点があった。さらに別の手法として、2枚のウェーハを貼り合わせた後、両ウェーハの外周部を同時に研削し、ウェーハの直径を縮小することにより未結合部を除去する技術が特公平4−4742号公報に記載されている。
この手法によれば、SOI層に上記特開平6−176993号公報のような外周除去領域のないSOIウェーハが得られるが、作製すべきSOIウェーハの規格直径よりも、大きな直径のウェーハを原料ウェーハとして使用しなければならないという欠点があった。
また、シリコンウェーハ同士を酸化膜を介さず直接密着させて熱処理を行い結合強度を高めてダイレクトボンド(直接結合)ウェーハを製造する方法も従来より知られており、減厚加工した層(ボンド層)外周部の未結合部に関して貼り合わせSOIウェーハと同様の問題があった。
【0008】
一方、近年の半導体デバイスの高集積化、高速度化に伴い、SOI層の厚さは更なる薄膜化と膜厚均一性の向上が要求されており、具体的には0.1±0.01μm程度の膜厚及び膜厚均一性が必要とされている。
このような膜厚及び膜厚均一性をもつ薄膜SOIウェーハを貼り合わせウェーハで実現するためには従来の研削・研磨での減厚加工では不可能であるため、新たな薄膜化技術として、特開平5−211128号公報に開示されているイオン注入剥離法と呼ばれる方法(スマートカット(登録商標)とも呼ばれる。)が開発された。
【0009】
このイオン注入剥離法は、二枚のシリコンウェーハのうち少なくとも一方に酸化膜を形成するとともに、一方のシリコンウェーハ(以下、ボンドウェーハと言うこともある。)の上面から水素イオンまたは希ガスイオンを注入し、該シリコンウェーハ内部に微小気泡層(封入層)を形成させた後、該イオン注入面を酸化膜を介して他方のウェーハ(以下、ベースウェーハということもある。)と密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面(剥離面)として一方のウェーハを薄膜状に剥離し、さらに熱処理(結合熱処理)を加えて強固に結合してSOIウェーハとする技術である。
尚、この方法は、酸化膜を介さずに直接シリコンウェーハ同士を結合することもできるし、シリコンウェーハ同士を結合する場合だけでなく、シリコンウェーハにイオン注入して、ベースウェーハとして石英、炭化珪素、アルミナ等の熱膨張係数の異なる絶縁性ウェーハと結合する場合にも用いられる。尚、最近では水素イオンを励起してプラズマ状態でイオン注入を行い、特別な熱処理を加えることなく室温で剥離を行うSOIウェーハの製造方法も知られている。
【0010】
この方法によれば、剥離面は良好な鏡面であり、SOI層の均一性が極めて高いSOIウェーハが比較的容易に得られる上、剥離した一方のウェーハを再利用できるので、材料を有効に使用できるという利点も有する。
また、薄膜状に剥離する際には、周辺部の未結合部分は貼り合わせ面で剥がれるので、前記のような周辺部の未結合領域を除去する工程が不要になるという利点も有しており、これは、SOI層の膜厚均一性、材料のリサイクルという利点と並び、イオン注入剥離法の重要な利点の1つである。
実際にイオン注入剥離法により作製されたSOIウェーハの周辺部を観察すると、ベースウェーハの外周端から内側へ向かって約1mmの領域にSOI層の外周端が位置していることがわかる。これは、結合した両ウェーハの外周部の研磨ダレの影響により、外周端から約1mmの領域が結合されずに剥離したものである。
尚、この外周端からの未結合幅は、研磨ダレの大きさに依存するが、通常のシリコン鏡面研磨ウェーハを用いた場合、通常は約1mm程度であり、最大でも2mm程度であることがわかっている。
【0011】
【発明が解決しようとする課題】
以上のように、従来の貼り合わせSOIウェーハは、その原料として通常の鏡面研磨ウェーハを用いているため、そのウェーハの周辺ダレに起因して、SOI層の有効面積が外周から1〜3mm程度縮小されるか、あるいは、最大限外周部まで使用可能にしようとすると、通常の鏡面研磨ウェーハの規格よりも直径が若干大きなウェーハを準備して結合した後に未結合部分を除去して規格の直径に仕上げるといった工程等が必要とされるため、コストがかかり、量産品としての現実的な製造方法とは言えなかった。
また、シリコンウェーハ同士を酸化膜を介さず直接密着させたダイレクトボンドウェーハにおいても、減厚加工した層(ボンド層)外周部の未結合部に関して貼り合わせSOIウェーハと同様の問題があった。
【0012】
本発明はこのような問題点に鑑みなされたものであって、比較的簡便な方法により周辺ダレの少ない鏡面研磨ウェーハを作製する方法を提供し、さらに、この方法を貼り合わせSOIウェーハ又はダイレクトボンドウェーハの製造方法に応用することにより、外周除去領域がないか低減したSOI層又はボンド層を有する貼り合わせウェーハの製造方法並びにその貼り合わせウェーハを提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明者らは、鏡面研磨ウェーハの研磨ダレを低減するため、鏡面研磨前の面取り形状に着目した。通常の製造工程で作製された鏡面研磨ウェーハの面取り部の面取り幅は、図4に示すように、ウェーハ表面側の面取り幅X1と、ウェーハ裏面側の面取り幅X2の寸法比はX1=X2(例えば、300±200μm)であることが多く、少なくとも表面の鏡面研磨を行う前に面取り加工される。用途によっては、X1、X2を異なる値に設定する場合もあるが、その場合においても面取り加工は表面の鏡面研磨前に行われることが通常である。ただし、鏡面面取り加工と称して、ウェーハ表面の鏡面研磨後に面取り部分を鏡面研磨することがあるが、これはパーティクルの発生を防止するための面取り部分の鏡面化が主な目的であって、その工程で面取り形状を変化させるものではない。
【0014】
本発明者らは、この面取り工程に着目し、ウェーハ表面を鏡面研磨した後に再度表面側の面取り加工をすれば、研磨ダレ部分の一部または全部を面取り幅に取り込むことができるので、結果的に研磨ダレの低減が可能になることを発想した。
ただし、表面の研磨工程前に表面側に面取り加工が全く施されていないのでは、他の工程中にカケ、ワレが発生する可能性が高くなる。そこで、ウェーハ表面の研磨前に表面側の面取り部に予め施す面取り幅は裏面の面取り幅より小さくすることにより、欠け、割れが発生することを防止すると同時に、研磨ダレを低減できることになる。
又、上記の方法を貼り合わせSOIウェーハ又はダイレクトボンドウェーハの製造方法に応用することにより、外周除去領域がないか低減したSOI層又はボンド層を有する貼り合わせウェーハを製作できる。
また、SOIウェーハの製造方法においては、外周部の研磨ダレが低減される結果、特にSOI層が1μmより薄いような場合には、SOI層の表面側の面取り幅を広げるような面取り加工を行わなくても、少なくともSOI層側の表面の面取り部を鏡面面取り加工或いは、テープ研磨または軟研削加工を行った後に鏡面面取り加工を行うことで、外周除去領域がないか低減したSOI層を有する貼り合わせウェーハを製作可能となる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明するが、本発明はこれらに限定されるものではない。
図1は本発明に係るシリコンウェーハの製造方法の<実施態様1>を示す製造工程のフロー図である。
【0016】
工程(a)は、シリコン単結晶インゴットをワイヤーソーや内周刃式のスライサーを用いてウェーハ状にスライス加工したスライスウェーハ1である。このスライスされたシリコンウェーハ1の割れ、欠けを防止するため該ウェーハ1の表面側及び裏面側の周縁部を面取りする。
その面取りは工程(b)に示すように、表面側1aの面取り幅をX1’、裏面側1bの面取り幅をX2’とするとき、表面側1aの面取り幅X1’よりも裏面側1bの面取り幅X2’が大となるように面取り加工する。そして、その面取り加工は、ダイヤモンド砥石ホイールを用いて表面側1aと裏面側1bを同時に加工しても、或いは表面側1aと裏面側1bを別々に加工してもよいものである。
【0017】
シリコンウェーハ1の周縁部の面取り加工を行った後、工程(c)ではラッピングとエッチング加工を行い、平坦度を高め且つ加工歪みを除去する。
スライシングにより生じたウェーハ表面の変形層(反り)を除去し平坦度を高めるラッピング加工は、平行な2枚の定盤の間にウェーハを入れ、酸化アルミニウムウムの砥粒が入ったラッピング液を流し込み、定盤を加圧回転することでウェーハ両面をラッピングする。
このラッピング加工は、スライシングにより生じた加工歪みの表面層をある程度除去すると共に、厚さバラツキを抑える役割を果たすが、ラッピングだけでは加工歪みを完璧に除去できないため、ラッピング後に加工歪み層を除去するための化学的なエッチング加工を行う。
そのエッチング加工は、酸性溶液(フッ酸、硝酸、酢酸の混合溶液)やアルカリ性溶液(NaOH水溶液)を用いて、表面から数十μmの厚さをエッチングする。このラッピング及びエッチングにより表面側1a及び裏面側1bの面取り幅は、それぞれX1’→X1(X1’>X1)、X2’→X2(X2’>X2)となる。尚、ラッピング工程後に再度面取り加工を行なった後、エッチングを行なう場合もある。
【0018】
次に、工程(d)でシリコンウェーハ1の表面側1aの鏡面研磨を行う。
この鏡面研磨は、加工液による化学研磨と砥粒による機械研磨を組合せて行う。
この方法はメカノケミカルポリシングと呼ばれ、例えば、KOHのようなアルカリ液にコロイダルシリカを混合させた研磨剤を用い、人工皮革などの研磨布を張り付けた回転定盤上を適当な圧力を加えながら自転させて行う。
この鏡面研磨においては、硬いシリコンウェーハを柔らかい研磨布で鏡面仕上げするので、ウェーハの外周縁部に図5に示したような研磨ダレが生じる。尚、鏡面研磨を硬い研磨布を用いて行ったり、研磨時の圧力を強くすると、機械研磨の効果がより強くなるため、平面度のよい表面が得られるが、研磨痕や歪みが残留し易くなる。
【0019】
シリコンウェーハ1の表面側1aを鏡面研磨した後、工程(e)で表面側1aの周縁部を、その面取り幅がX3(X3>X1)になるように面取り加工する。
この面取り加工は、前述のダイヤモンド砥石ホイール等で行うことができる。又、加工後の面取り部分に残る加工歪みを除去する必要がある場合には、鏡面面取り加工等の工程を付加してもよい。これにより、研磨ダレ部分の一部または全部を上記面取り幅X3の範囲内に取り込むことができるため、研磨ダレを低減することができる。この際、X3=X2とすれば、表裏の面取り幅が同一なウェーハを作製することができる。
尚、前記した工程(c)のラッピング工程やエッチング工程の代替として、または、ラッピングやエッチングの後に表面側1aを平面研削し、更に1〜5μm程度のアルカリエッチングを施した後、工程(d)の鏡面研磨工程で研磨代2μm以下の鏡面研磨を行うことにより、ウェーハ1外周縁部の研磨ダレを極めて低減できると同時に、加工歪みのない表面を得ることができる。
【0020】
<実施態様2>
この実施態様2は本発明に係る貼り合わせSOIウェーハの製造方法を示し、その製造工程を図1及び図2に基づき説明する。
先ず、貼り合わせに使用する2枚のシリコンウェーハを用意するが、その2枚のシリコンウェーハ1、2は<実施態様1>と同一の方法で(a)〜(d)の工程を経て2枚の鏡面研磨ウェーハを準備する。
次に、工程(f)において2枚のウェーハのうち、一方のウェーハ(ボンドウェーハ)1を熱酸化して表面に酸化膜3を形成する。この酸化膜3はSOIウェーハの埋め込み酸化膜となるので、その厚さは用途に応じて設定されるが、通常0.1〜2.0μm程度が選択される。尚、この酸化膜3はボンドウェーハ1に限らず、ベースウェーハ1に施してもよいものである。
これを、工程(g)のように他方のウェーハ(ベースウェーハ)2とを酸化膜3を介して清浄な雰囲気下の室温で鏡面研磨面同士を密着させる。そして、この密着させたウェーハ1、2を熱処理して、結合強度を高める。熱処理の温度としては、1000℃以上が好ましく、より好ましくは1100℃以上が最適である。
【0021】
次に工程(h)は、ボンドウェーハ1の減厚加工工程で、ボンドウェーハ1をその表面側から肉厚方向に向かって所望厚さまで研削及び研磨して、所定のSOI層1’厚さに仕上げる。また、研削研磨後に更に気相エッチング(例えば、第2565617号公報に記載されたPACE法と呼ばれる方法など)して膜厚均一性の高いSOIウェーハを作製することもできる。
【0022】
工程(i)は、SOIウェーハにおける表面側(SOI層1’側)の外周縁部を面取りする面取り加工工程で、SOI層1’の外周縁部及びベースウェーハ2の表面側の外周縁部の研磨ダレ部分(ボンドウェーハとの未結合部分)を除去する面取り幅X3(X3>X1)となるように面取り加工する。面取り加工は、前述のダイヤモンド砥石ホイール等で行い、必要に応じて加工歪みを除去する為のエッチングや鏡面面取り加工を付加することができる。この場合、未結合部分を確実に除去する為にはX3≧X2とすることが好ましい。また、SOI層表面の最終研磨を面取り加工後に行うこともできる。尚、SOI層は、厚くても数十μm程度であるため、面取り幅にはあまり影響しない。
【0023】
<実施態様3>
この実施態様3は、イオン注入剥離法でSOI層の減厚加工を行う貼り合わせSOIウェーハの製造工程を図3(j)〜(o)に基づき説明する。
先ず、貼り合わせに使用する2枚のシリコンウェーハを用意するが、その2枚のシリコンウェーハ1、2は<実施態様2>と同一の方法で、図1(a)〜(d)及び図2(f)の工程を経て2枚のウェーハを準備する。
次に工程(j)で、酸化膜3を形成したボンドウェーハ1の一方の面(ベースウェーハ2と結合する面)の上面から酸化膜を通して水素イオンまたは希ガスイオンのうち少なくとも一方(ここでは水素イオン)を注入し、シリコンウェーハ内部にイオンの平均進入深さにおいて表面に平行な微小気泡層(封入層)4を形成させる。イオンの注入線量は5×1016atoms/cm2以上とすることが好ましい。
尚、ボンドウェーハ1へのイオン注入は、酸化膜を形成したボンドウェーハに対して行う形態に限られるものではなく、工程(d)を完了したウェーハにイオン注入してもよいものである。その場合は、ベースウェーハ2におけるボンドウェーハ1との密着面に予め酸化膜を形成するようにする。
【0024】
次に、工程(k)は、イオン注入したボンドウェーハ1をそのイオン注入面側(表面側1a)を、他方のウェーハ2(ベースウェーハ)の表面側2aに重ね合わせて密着させる工程であり、常温の清浄な雰囲気下で2枚のウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
【0025】
工程(l)は、イオン注入により形成された封入層を境界として剥離することによって、剥離ウェーハ(図示省略)とSOIウェーハ5(SOI層6+埋め込み酸化膜3’+ベースウェーハ2)に分離する剥離熱処理工程であり、不活性ガス雰囲気または酸化性ガス雰囲気下で400〜600℃程度の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウェーハとSOIウェーハ5に分離されると同時に、室温での密着面もある程度は強固に結合がなされる。
【0026】
SOIウェーハ5をデバイス作製工程で使用するためには、工程(l)の剥離熱処理による結合力では十分でないので、工程(m)の結合熱処理として高温の熱処理を施し、結合強度を十分に高める。この熱処理は、例えば不活性ガス雰囲気または酸化性ガス雰囲気下、1000℃以上の温度で処理するのが好ましく、より好ましくは1100℃以上が好適である。また、ランプ加熱装置のような急速加熱・急速冷却装置を用いれば、1000℃〜1350℃の温度で1〜300秒程度の短時間で十分な結合強度が得られる。
又、工程(m)の結合熱処理として工程(l)の剥離熱処理を兼ねて行う場合には工程(l)を省略することもできる。
【0027】
そして、工程(n)は、SOIウェーハ5における表面側(SOI層6側)の外周縁部を面取りする面取り加工工程で、実施態様2と同様にSOI層6の外周縁部及びベースウェーハ2の表面側2aの外周縁部の研磨ダレ部分(ボンドウェーハとの未結合部分)を除去する面取り幅X3(X3>X1、好ましくはX3≧X2)となるように面取り加工する。尚、SOI層は、厚くても1μm程度であるため、面取り幅にはほとんど影響しない。
【0028】
工程(o)は、必要に応じてSOI層の表面である劈開面(剥裏面)に存在するイオン注入によるダメージ層や表面粗さを除去する鏡面研磨工程である。この工程としては、タッチポリッシュと呼ばれる研磨代の極めて少ない研磨(5〜数百nm程度の研磨代)を行う。
以上の工程により、外周除去領域のない貼り合わせSOIウェーハを作製することができた。
【0029】
<実施態様4>
<実施態様2>においては、図2の工程(i)でSOIウェーハにおける表面側の外周縁部を、面取り幅がX3(X3>X1)となるように面取り加工を行っているが、<実施態様4>においてはSOI層1’の外周縁部及びベースウェーハ2の表面側の面取り部を鏡面面取り加工を行うことによって、SOI層の未結合部分を除去すると共に、ベースウェーハの面取り部を平坦化する。
図6は本実施態様において使用可能な鏡面面取り装置の例である。
鏡面面取り装置11は、円筒状の研磨布12の表面13に、ウェーハWを傾けた状態で押圧し、研磨剤供給ノズル16から研磨剤15を供給しながら両者を回転させて面取り部の鏡面研磨を行うものである。
【0030】
図2の工程(h)で得られたSOIウェーハのSOI層1’の外周縁部が円筒状の研磨布12の表面13に接触するような角度で鏡面面取り加工を行うことによってSOI層1’の外周の未結合部部分が除去されると共に、必要に応じてベースウェーハ2の面取り部が円筒状に研磨布12の表面13に接触するような角度で鏡面面取り加工を行うことによってベースウェーハ2の面取り部が鏡面化される。この場合には、ベースウェーハ2のSOI層側の面取り部の幅X1はほとんど変化しない。ウェーハの外周部の研磨ダレが小さい場合には、この方法でも外周除去領域の大幅な低減が可能となる。
尚、鏡面面取り加工を行う前に、砥粒が担持されたテープをSOI層1’の外周縁部及びベースウェーハ2の面取り部に接触するような角度でテープ研磨を行うことも可能である。テープ研磨に用いる装置としては、特開平8−169946号公報に開示されているような装置を用いることが可能である。
【0031】
また、鏡面面取り加工を行う前に、図6の装置で円筒状の研磨布12に代えて円筒状の砥石を用い、ウェーハと砥石の押圧力を一定として、研磨液を供給しながら研削を行う軟研削加工を行うことも可能である。
テープ研磨加工や軟研削加工では、面取り部の幅を大きく変化させることはできないが、条件の選択により僅かには広げることが可能になる。SOI層の厚さが数ミクロンと厚いものでは、鏡面面取り加工前にテープ研磨加工や軟研削加工を行うことが好ましい。
本実施態様においても、SOI層の最終研磨を鏡面面取り加工後に行うこともできる。
【0032】
<実施態様5>
<実施態様3>においては図3の工程(n)でSOIウェーハにおける表面側の外周縁部を、面取り幅がX3(X3>X1)となるように面取り加工を行っているが、<実施態様5>においても<実施態様4>と同様にSOI層6の外周縁部及びベースウェーハ2の表面側の面取り部を鏡面面取り加工を行うことによって、SOI層の未結合部分を除去すると共に、ベースウェーハの面取り部を平坦化する。
本実施態様において使用可能な鏡面面取り装置としては、前記した<実施態様4>で説明した図6の装置を使用することができる。
【0033】
図3の工程(m)で得られたSOIウェーハのSOI層6の外周縁部が円筒状の研磨布12の表面13に接触するような角度で鏡面面取り加工を行うことによってSOI層6の外周の未結合部部分が除去されると共に、必要に応じてベースウェーハ2の面取り部が円筒状に研磨布12の表面13に接触するような角度で鏡面面取り加工を行うことによってベースウェーハ2の面取り部が鏡面化される。この場合には、ベースウェーハ2のSOI層側の面取り部の幅X1はほとんど変化しない。ウェーハの外周部の研磨ダレが小さい場合には、この方法でも外周除去領域の大幅な低減が可能となる。
尚、本実施態様5においても前記した<実施態様4>と同様、鏡面面取り加工を行う前に、砥粒が担持されたテープをSOI層6の外周縁部及びベースウェーハ2の面取り部に接触するような角度でテープ研磨を行うことも可能である。その場合、テープ研磨に用いる装置としては、特開平8−168946号公報に開示されているような装置を用いることが可能である。
【0034】
<実施態様6>
この実施態様6はダイレクトボンドウェーハの製造方法であり、酸化膜を介さずに直接シリコンウェーハ同士を貼り合せる点を除いては<実施態様2>とほぼ同様である。以下、その製造工程を図7(g’)〜(i’)に基づき説明する。
先ず、貼り合わせに使用する2枚のシリコンウェーハを用意するが、その2枚のシリコンウェーハ1、2は<実施態様1>と同一の方法で(a)〜(d)の工程を経て2枚の鏡面研磨ウェーハを準備する。
次に、工程(g’)のように準備した2枚のシリコンウェーハ(ボンドウェーハ1とベースウェーハ2)を清浄な雰囲気下の室温で鏡面研磨面同士を密着させる。そして、この密着させたウェーハを熱処理して、結合強度を高める。熱処理の温度としては、1000℃以上が好ましく、より好ましくは1100℃以上が最適である。
【0035】
続いて、工程(h’)で一方のウェーハ(ボンドウェーハ1)の減厚加工工程を行う。<実施態様2>と同様にボンドウェーハ1をその表面側から肉厚方向に向かって所望厚さまで研削及び研磨して所定のボンド層厚さに仕上げる。また、研削研磨後に更に気相エッチング(例えば前記のPACE方と呼ばれる方法など)して膜厚均一性の高いダイレクトボンドウェーハを作製することができる。
【0036】
次に、工程(i’)で<実施態様2>と同様にダイレクトボンドウェーハにおける表面側(ボンド層側)の外周縁部を面取りする面取り加工工程を行う。ボンド層7の外周縁部及びベースウェーハ2の表面側の外周縁部の研磨ダレ部分(ボンドウェーハとの未結合部分)を除去する面取り幅X3(X3>X1)となるように面取り加工する。
面取り加工は、前述のダイヤモンド砥石ホイール等で行い、必要に応じて加工歪みを除去するためのエッチングや鏡面面取り加工を付加することができる。この場合、未結合部分を確実に除去するためにはX3≧X2とすることが好ましい。また、ボンド層7表面の最終研磨を面取り加工後に行うこともできる。
【0037】
<実施態様7>
この実施態様7はダイレクトボンドウェーハの製造方法であり、酸化膜を介さずに直接シリコンウェーハ同士を貼り合せる点を除いては<実施態様3>とほぼ同様である。以下、その製造工程を図8(j’)〜(o’)に基づき説明する。
先ず、貼り合わせに使用する2枚のシリコンウェーハを用意するが、その2枚のシリコンウェーハ1、2は<実施態様1>と同一の方法で(a)〜(d)の工程を経て2枚の鏡面研磨ウェーハを準備する。
【0038】
次に、工程(j’)で準備した2枚のシリコンウェーハ(ボンドウェーハとベースウェーハ)のうち一方のウェーハ(ボンドウェーハ1)の一方の面(ベースウェーハと結合する面)の上方から水素イオンまたは希ガスイオンのうち少なくとも一方(ここでは水素イオン)を注入し、シリコンウェーハ内部にイオンの平均進入深さにおいて表面に平行な微小気泡層(封入層)4を形成させる。イオンの注入線量は5×1016atoms/cm2以上とすることが好ましい。
次に、工程(k’)はイオン注入したボンドウェーハ1を、他方のウェーハ(ベースウェーハ2)の表面側に重ね合せて密着させる工程であり、常温の清浄な雰囲気下で2枚のウェーハの表面同士を密着させることにより、接着剤等を用いることなくウェーハ同士が接着する。
【0039】
工程(l’)は、イオン注入により形成された封入層を境界として剥離することによって、剥離ウェーハ(図示省略)とダイレクトボンドウェーハ8(ボンド層7+ベースウェーハ2)に分離する剥離熱処理工程であり、不活性ガス雰囲気または酸化性ガス雰囲気下で400〜600℃程度の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウェーハとダイレクトボンドウェーハ8に分離されると同時に、室温での密着面もある程度は強固に結合がなされる。
【0040】
ダイレクトボンドウェーハ8をデバイス作製工程で使用するためには、工程(l’)の剥離熱処理による結合力では十分でないので、工程(m’)の結合熱処理として高温の熱処理を施し、結合強度を十分に高める。この熱処理は、例えば不活性ガス雰囲気または酸化性ガス雰囲気下、1000℃以上の温度で処理するのが好ましく、より好ましくは1100℃以上が好適である。また、ランプ加熱装置のような急速加熱・急速冷却装置を用いれば、1000℃〜1350℃の温度で1〜300秒程度の短時間で十分な結合強度が得られる。
又、工程(m’)の結合熱処理として工程(l’)の剥離熱処理を兼ねて行う場合には工程(l’)を省略することもできる。
【0041】
そして、工程(n’)は、ダイレクトボンドウェーハ8における表面側(ボンド層9側)の外周縁部を面取りする面取り加工工程で、実施態様2と同様にボンド層9の外周縁部及びベースウェーハ2の表面側2aの外周縁部の研磨ダレ部分(ボンドウェーハとの未結合部分)を除去する面取り幅X3(X3>X1、好ましくはX3≧X2)となるように面取り加工する。尚、ボンド層は、厚くても1μm程度であるため、面取り幅にはほとんど影響しない。
【0042】
工程(o’)は、必要に応じてボンド層の表面である劈開面(剥裏面)に存在するイオン注入によるダメージ層や表面粗さを除去する鏡面研磨工程である。この工程としては、タッチポリッシュと呼ばれる研磨代の極めて少ない研磨(5〜数百nm程度の研磨代)を行う。
以上の工程により、外周除去領域がないか低減した貼り合わせウェーハを作製することができた。
【0043】
<実施態様8>
<実施態様6>においては、図7の工程(i’)でダイレクトボンドウェーハにおける表面側の外周縁部を、面取り幅がX3(X3>X1)となるように面取り加工を行っているが、<実施態様8>においてはボンド層7の外周縁部及びベースウェーハ2の表面側の面取り部を鏡面面取り加工を行うことによって、ボンド層の未結合部分を除去すると共に、ベースウェーハの面取り部を平坦化する。
本実施態様において使用可能な鏡面面取り装置は、前記した実施態様4で説明した図6の鏡面面取り装置を使用することができるため、詳細な説明は省略する。
【0044】
図7の工程(h’)で得られたダイレクトボンドウェーハのボンド層7の外周縁部が円筒状の研磨布12の表面13に接触するような角度で鏡面面取り加工を行うことによってボンド層7の外周の未結合部部分が除去されると共に、必要に応じてベースウェーハ2の面取り部が円筒状に研磨布12の表面13に接触するような角度で鏡面面取り加工を行うことによってベースウェーハ2の面取り部が鏡面化される。この場合には、ベースウェーハ2のボンド層側の面取り部の幅X1はほとんど変化しない。ウェーハの外周部の研磨ダレが小さい場合には、この方法でも外周除去領域の大幅な低減が可能となる。
尚、鏡面面取り加工を行う前に、砥粒が担持されたテープをボンド層7の外周縁部及びベースウェーハ2の面取り部に接触するような角度でテープ研磨を行うことも可能である。テープ研磨に用いる装置としては、前記した特開平8−168946号公報に開示されているような装置を用いることが可能である。
【0045】
また、鏡面面取り加工を行う前に、図6の装置で円筒状の研磨布12に代えて円筒状の砥石を用い、ウェーハと砥石の押圧力を一定として、研磨液を供給しながら研削を行う軟研削加工を行うことも可能である。
テープ研磨加工や軟研削加工では、面取り部の幅を大きく変化させることはできないが、条件の選択により僅かには広げることが可能になる。ボンド層の厚さが数ミクロンと厚いものでは、鏡面面取り加工前にテープ研磨加工や軟研削加工を行うことが好ましい。
本実施態様においても、SOI層の最終研磨を鏡面面取り加工後に行うこともできる。
【0046】
<実施態様9>
<実施態様7>においては図8の工程(n’)でダイレクトボンドウェーハにおける表面側の外周縁部を、面取り幅がX3(X3>X1)となるように面取り加工を行っているが、<実施態様9>においても<実施態様8>と同様にボンド層9の外周縁部及びベースウェーハ2の表面側の面取り部を鏡面面取り加工を行うことによって、ボンド層の未結合部分を除去すると共に、ベースウェーハの面取り部を平坦化する。
本実施態様において使用可能な鏡面面取り装置としては、前記した<実施態様4>で説明した図6の装置を使用することができる。
【0047】
図8の工程(m’)で得られたダイレクトボンドウェーハ8のボンド層9の外周縁部が円筒状の研磨布12の表面13に接触するような角度で鏡面面取り加工を行うことによってボンド層6の外周の未結合部部分が除去されると共に、必要に応じてベースウェーハ2の面取り部が円筒状に研磨布12の表面13に接触するような角度で鏡面面取り加工を行うことによってベースウェーハ2の面取り部が鏡面化される。この場合には、ベースウェーハ2のボンド層9側の面取り部の幅X1はほとんど変化しない。ウェーハの外周部の研磨ダレが小さい場合には、この方法でも外周除去領域の大幅な低減が可能となる。
尚、本実施態様9においても前記した<実施態様8>と同様、鏡面面取り加工を行う前に、砥粒が担持されたテープをボンド層9の外周縁部及びベースウェーハ2の面取り部に接触するような角度でテープ研磨を行うことも可能である。その場合、テープ研磨に用いる装置としては、同様に特開平8−168946号公報に開示されているような装置を用いることが可能である。
【0048】
<実施例>
シリコン単結晶インゴットをワイヤーソーを用いてスライスし、直径150mmのシリコンウェーハを作製した。
これらのウェーハの外周部を粒度が1500番(JIS規格)のダイヤモンド砥石ホイールを用いて、表面側の面取り幅(X1’)が350μm、裏面側の面取り幅(X2’)が500μmになるように(面取り角度は約20°)として面取り加工を行った。
面取り加工後のウェーハを酸化アルミニウムの1200番の遊離砥粒を含んだスラリーで加圧回転加工するラッピング工程(ラップ代片面約50μm)を行った後、混酸液(硝酸、フッ酸、酢酸の混合水溶液)を用いて、片面約20μmのエッチングを行い、ラッピングの加工歪みを除去した。
さらに、表面側のみ約10μmの平面研削(2000番)を行った後、NaOH水溶液によるアルカリエッチングにより全面を約2μmエッチングした。この時点での面取り幅は、X1が約130μm、X2が約300μmであった。そして、最後に表面側を約2μmのメカノケミカル研磨を行うことにより、研磨ダレの極めて少ない鏡面研磨ウェーハを作製した。
【0049】
作製されたウェーハから2枚(ボンドウェーハ、ベースウェーハ)を取り出し、ボンドウェーハとしてその表面に熱酸化膜を400nm形成した後、その酸化膜を通して水素イオンを注入した。注入エネルギーは90keV、注入線量は8×1016atoms/cm3とした。
次にイオン注入後のボンドウェーハと、ベースウェーハとを室温で密着させ、その状態で窒素雰囲気下、500℃、30分の熱処理を行った。その結果、ボンドウェーハがイオン注入層で剥離し、約0.4μm厚のSOI層を有するSOIウェーハが作製された。
このSOIウェーハの結合強度を向上させるため、1100℃、2時間の熱処理を行った後、外周部を顕微鏡観察して、ベースウェーハの外周端とSOI層の外周端との距離を測定したところ、約300μmであった。
即ち、ボンドウェーハとベースウェーハとして、本発明方法による研磨ダレの少ない鏡面研磨ウェーハを用いたことにより、貼り合わせウェーハの未結合幅が通常に比べ減少したことがわかった。
そこで、この貼り合わせSOIウェーハのSOI層側の面取り部を、裏面側の面取り幅である約300μmに合わせて面取り加工した。面取り加工は1500番のダイヤモンド砥石ホイールを用いて行い、その加工歪みを除去する為、鏡面面取り加工を行った。そして、最後にSOI層表面に残るイオン注入ダメージ層や表面粗さを除去するために、研磨代の少ない研磨(研磨代約0.1μm)の研磨を行った結果、外周除去領域のない貼り合わせSOIウェーハが作製された。
【0050】
尚、本発明は、上記実施形態に限定されるものではない。例えば、前記<実施態様3>や<実施態様5>ではイオン注入剥離法により2枚のシリコンウェーハを酸化膜を介して結合させてSOIウェーハを作製する工程について説明したが、本発明は、他の貼り合わせウェーハの作製方法、シリコンウェーハ同士を貼り合わせる場合のみならず、シリコンウェーハにイオンを注入して、これとSiO2、SiC,Al2O3等の絶縁性ウェーハとを直接結合してSOIウェーハ作製する場合にも適用することができる。
また、上記実施形態では水素イオン剥離法において熱処理を施して剥離する場合について説明したが、本発明は、水素イオンを励起してプラズマ状態でイオン注入を行い、特別な熱処理を行うことなく室温で剥離を行う水素イオン注入剥離法にも適用することができる。
また、鏡面研磨後やSOI層、ボンド層形成後の面取り加工や、鏡面面取り加工を行う際には、鏡面研磨やSOI層、ボンド層の表面をポリビニルブチラ−ルのような樹脂の薄膜で被覆した後に、面取り加工や鏡面面取り加工を行うことによって表面を保護して端部の加工を行うことが可能である。
ポリビニルブチラ−ルは洗浄時に薄膜化したものを除去することが可能であるので好適に使用できるが、樹脂はこれに限定されず、シリコン表面に容易に薄膜が形成でき、シリコンウェーハに通常用いられる洗浄工程で前記薄膜が除去可能なものであれば使用可能である。
【0051】
本発明の請求項1〜3に記載の貼り合わせSOIウェーハの製造方法によれば、貼り合わせSOIウェーハの未結合幅を縮小することができ、その結果、外周除去領域がないか低減した貼り合わせSOIウェーハを得ることができる。
又、請求項4〜6に記載の方法によれば、ダイレクトボンドウェーハの未結合幅を縮小することができ、その結果、外周除去領域がないか低減したダイレクトボンドウェーハを得ることができる。
【図面の簡単な説明】
【図1】本発明の請求項1に係る製造方法を示すフロー図である。
【図2】本発明の請求項2に係る製造方法を示すフロー図である。
【図3】本発明の請求項3に係る製造方法を示すフロー図である。
【図4】ウェーハの表裏面外周部における面取り加工の説明図である。
【図5】鏡面研磨工程で生じる研磨ダレの説明図である。
【図6】鏡面面取り装置の一例を示す概略図である。
【図7】本発明の請求項8に係る製造方法を示すフロー図である。
【図8】本発明の請求項9に係る製造方法を示すフロー図である。
【符号の説明】
1…シリコンウェーハ(ボンドウェーハ)
2…シリコンウェーハ(ベースウェーハ)
3…酸化膜
5…貼り合わせSOIウェーハ
1’、6…SOI層
7、9…ボンド層
8…ダイレクトボンドウェーハ
X1、X2…外周部の面取り幅
Claims (6)
- シリコンウェーハの表面側の半径方向の面取り幅をX1とし、裏面側の半径方向の面取り幅をX2とするとき、X1<X2である面取り部を有するシリコンウェーハを2枚用意し、両ウェーハの表面を鏡面研磨した後、一方のウェーハ(ボンドウェーハ)の表面に水素イオンまたは希ガスイオンの少なくとも一方を注入して内部に微小気泡層(注入層)を形成し、酸化膜を介して他方のウェーハ(ベースウェーハ)と密着させた状態で熱処理を加えて前記微小気泡層でボンドウェーハを薄膜状に剥離してSOI層の厚さが1μm以下の貼り合わせSOIウェーハを作製した後、該SOIウェーハのSOI層側の表面の半径方向の面取り幅X3を、該SOI層の外周縁部及びベースウェーハの表面側の外周縁部の研磨ダレ部分を除去する面取り幅(X3≧X2)に面取り加工することによって、外周除去領域がない貼り合わせSOIウェーハを作製することを特徴とする貼り合わせSOIウェーハの製造方法。
- シリコンウェーハの表面側の半径方向の面取り幅をX1とし、裏面側の半径方向の面取り幅をX2とするとき、X1<X2である面取り部を有するシリコンウェーハを2枚用意し、両ウェーハの表面を鏡面研磨した後、一方のウェーハ(ボンドウェーハ)の表面に水素イオンまたは希ガスイオンの少なくとも一方を注入して内部に微小気泡層(注入層)を形成し、酸化膜を介して他方のウェーハ(ベースウェーハ)と密着させた状態で熱処理を加えて前記微小気泡層でボンドウェーハを薄膜状に剥離してSOI層の厚さが1μm以下の貼り合わせSOIウェーハを作製した後、該SOI層の外周縁部及びベースウェーハの表面側の面取り部を鏡面面取り加工を行い、前記SOIの未結合部分を除去すると共に、前記ベースウェーハの面取り部を平坦化することによって、外周除去領域がない貼り合わせSOIウェーハを作製することを特徴とする貼り合わせSOIウェーハの製造方法。
- 前記鏡面面取り加工を行う前に、前記SOIウェーハのSOI層側の表面の面取り部をテープ研磨または軟研削加工によって処理することを特徴とする請求項2に記載の貼り合わせSOIウェーハの製造方法。
- シリコンウェーハの表面側の半径方向の面取り幅をX1とし、裏面側の半径方向の面取り幅をX2とするとき、X1<X2である面取り部を有するシリコンウェーハを2枚用意し、両ウェーハの表面を鏡面研磨した後、一方のウェーハ(ボンドウェーハ)の表面に水素イオンまたは希ガスイオンの少なくとも一方を注入して内部に微小気泡層(注入層)を形成し、直接他方のウェーハ(ベースウェーハ)と密着させた状態で熱処理を加えて前記微小気泡層でボンドウェーハを薄膜状に剥離してボンド層の厚さが1μm以下の貼り合わせウェーハを作製した後、該貼り合わせウェーハの少なくともボンドウェーハ側の表面の半径方向の面取り幅X3を、該ボンド層の外周縁部及びベースウェーハの表面側の外周縁部の研磨だれ部分を除去する面取り幅(X3≧X2)に面取り加工することによって、外周除去領域がない貼り合わせウェーハを作製することを特徴とする貼り合わせウェーハの製造方法。
- シリコンウェーハの表面側の半径方向の面取り幅をX1とし、裏面側の半径方向の面取り幅をX2とするとき、X1<X2である面取り部を有するシリコンウェーハを2枚用意し、両ウェーハの表面を鏡面研磨した後、一方のウェーハ(ボンドウェーハ)の表面に水素イオンまたは希ガスイオンの少なくとも一方を注入して内部に微小気泡層(注入層)を形成し、直接他方のウェーハ(ベースウェーハ)と密着させた状態で熱処理を加えて前記微小気泡層でボンドウェーハを薄膜状に剥離してボンド層の厚さが1μm以下の貼り合わせウェーハを作製した後、該ボンド層の外周縁部及びベースウェーハの表面側の面取り部を鏡面面取り加工を行い、前記ボンド層の未結合部分を除去すると共に、前記ベースウェーハの面取り部を平坦化することによって、外周除去領域がない貼り合わせウェーハを作製することを特徴とする貼り合わせウェーハの製造方法。
- 前記鏡面面取り加工を行う前に、ボンドウェーハ側の表面の面取り部をテープ研磨または軟研削加工によって処理することを特徴とする請求項5に記載の貼り合わせウェーハの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001090803A JP4846915B2 (ja) | 2000-03-29 | 2001-03-27 | 貼り合わせウェーハの製造方法 |
US09/926,645 US6583029B2 (en) | 2000-03-29 | 2001-05-27 | Production method for silicon wafer and SOI wafer, and SOI wafer |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000091882 | 2000-03-29 | ||
JP2000091882 | 2000-03-29 | ||
JP2001090803A JP4846915B2 (ja) | 2000-03-29 | 2001-03-27 | 貼り合わせウェーハの製造方法 |
JP2000-91882 | 2001-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001345435A JP2001345435A (ja) | 2001-12-14 |
JP4846915B2 true JP4846915B2 (ja) | 2011-12-28 |
Family
ID=26588753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001090803A Expired - Fee Related JP4846915B2 (ja) | 2000-03-29 | 2001-03-27 | 貼り合わせウェーハの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6583029B2 (ja) |
JP (1) | JP4846915B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180109710A (ko) * | 2017-03-27 | 2018-10-08 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판 처리 방법 및 장치 |
Families Citing this family (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4603677B2 (ja) * | 2000-11-09 | 2010-12-22 | 信越半導体株式会社 | アニールウェーハの製造方法及びアニールウェーハ |
JP2003068996A (ja) * | 2001-08-22 | 2003-03-07 | Sumitomo Mitsubishi Silicon Corp | 張り合わせシリコン基板の製造方法 |
US6814833B2 (en) * | 2001-10-26 | 2004-11-09 | Corning Incorporated | Direct bonding of articles containing silicon |
US20030079503A1 (en) * | 2001-10-26 | 2003-05-01 | Cook Glen B. | Direct bonding of glass articles for drawing |
US20030081906A1 (en) * | 2001-10-26 | 2003-05-01 | Filhaber John F. | Direct bonding of optical components |
JP2003163335A (ja) | 2001-11-27 | 2003-06-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP4162892B2 (ja) * | 2002-01-11 | 2008-10-08 | 日鉱金属株式会社 | 半導体ウェハおよびその製造方法 |
US20040097084A1 (en) * | 2002-03-14 | 2004-05-20 | Kazuya Fukuda | Method for grinding rear surface of semiconductor wafer |
US20030188553A1 (en) * | 2002-04-08 | 2003-10-09 | Mann Larry G. | Direct bonding methods using lithium |
JP4093793B2 (ja) * | 2002-04-30 | 2008-06-04 | 信越半導体株式会社 | 半導体ウエーハの製造方法及びウエーハ |
US6950235B2 (en) * | 2002-05-02 | 2005-09-27 | Corning Incorporated | Optical isolators and methods of manufacture |
US6791748B2 (en) * | 2002-05-02 | 2004-09-14 | Corning Incorporated | Optical isolators and methods of manufacture |
US20030230113A1 (en) * | 2002-06-12 | 2003-12-18 | Patrick Gedeon | Methods for manufacturing glass articles |
FR2842646B1 (fr) * | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
FR2842651B1 (fr) * | 2002-07-17 | 2005-07-08 | Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support | |
FR2842649B1 (fr) * | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
WO2004025722A1 (en) * | 2002-07-17 | 2004-03-25 | S.O.I.Tec Silicon On Insulator Technologies | A method of increasing the area of a useful layer of material transferred onto a support |
JP4531694B2 (ja) * | 2002-07-17 | 2010-08-25 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 支持体に転移する材料から成る有用な層の面積を拡大する方法 |
JP2004186226A (ja) | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
AU2003300348A1 (en) * | 2002-12-30 | 2004-07-29 | Corning Incorporated | Fast-switching scalable optical interconnection design with fast contention resolution |
US7102206B2 (en) * | 2003-01-20 | 2006-09-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device |
JP3580311B1 (ja) * | 2003-03-28 | 2004-10-20 | 住友電気工業株式会社 | 表裏識別した矩形窒化物半導体基板 |
US7288465B2 (en) * | 2003-04-15 | 2007-10-30 | International Business Machines Corpoartion | Semiconductor wafer front side protection |
JP2005026413A (ja) | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体ウエハ、半導体素子およびその製造方法 |
US20070069335A1 (en) * | 2003-09-08 | 2007-03-29 | Akihiko Endo | Bonded wafer and its manufacturing method |
FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
JP2005129676A (ja) * | 2003-10-23 | 2005-05-19 | Sumitomo Mitsubishi Silicon Corp | Soi基板用シリコン基板、soi基板、及びそのsoi基板の製造方法 |
DE10355728B4 (de) * | 2003-11-28 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung |
US20050161808A1 (en) * | 2004-01-22 | 2005-07-28 | Anderson Douglas G. | Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile |
JP4748968B2 (ja) * | 2004-10-27 | 2011-08-17 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
US7144792B2 (en) * | 2004-10-28 | 2006-12-05 | Woodward Governor Company | Method and apparatus for fabricating and connecting a semiconductor power switching device |
JP2006156560A (ja) * | 2004-11-26 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | 半導体ウェーハ |
JP2006173354A (ja) * | 2004-12-15 | 2006-06-29 | Canon Inc | Soi基板の製造方法 |
FR2880184B1 (fr) * | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
FR2888400B1 (fr) * | 2005-07-08 | 2007-10-19 | Soitec Silicon On Insulator | Procede de prelevement de couche |
EP1911085B1 (en) * | 2005-07-08 | 2011-10-12 | S.O.I.Tec Silicon on Insulator Technologies | Method of production of a film |
US7838387B2 (en) * | 2006-01-13 | 2010-11-23 | Sumco Corporation | Method for manufacturing SOI wafer |
FR2899594A1 (fr) * | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
DE102006020823B4 (de) * | 2006-05-04 | 2008-04-03 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
US7846813B2 (en) * | 2008-02-04 | 2010-12-07 | Fairchild Semiconductor Corporation | Method and apparatus for bonded substrates |
US8278713B2 (en) | 2008-03-28 | 2012-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
JP5667743B2 (ja) * | 2008-09-29 | 2015-02-12 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
EP2192609A1 (en) * | 2008-11-28 | 2010-06-02 | SUMCO Corporation | Method of producing wafer for active layer |
JP5564785B2 (ja) * | 2008-12-08 | 2014-08-06 | 株式会社Sumco | 貼り合わせ基板の製造方法 |
JP5487621B2 (ja) * | 2009-01-05 | 2014-05-07 | 株式会社ニコン | 半導体装置の製造方法及び半導体製造装置 |
JP5532754B2 (ja) * | 2009-08-27 | 2014-06-25 | 富士電機株式会社 | 半導体装置の製造方法 |
FR2950734B1 (fr) * | 2009-09-28 | 2011-12-09 | Soitec Silicon On Insulator | Procede de collage et de transfert d'une couche |
FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
JP5423384B2 (ja) * | 2009-12-24 | 2014-02-19 | 株式会社Sumco | 半導体ウェーハおよびその製造方法 |
US8952496B2 (en) | 2009-12-24 | 2015-02-10 | Sumco Corporation | Semiconductor wafer and method of producing same |
JP5571409B2 (ja) * | 2010-02-22 | 2014-08-13 | 株式会社荏原製作所 | 半導体装置の製造方法 |
US8440541B2 (en) * | 2010-02-25 | 2013-05-14 | Memc Electronic Materials, Inc. | Methods for reducing the width of the unbonded region in SOI structures |
JP5542543B2 (ja) | 2010-06-28 | 2014-07-09 | 株式会社東芝 | 半導体装置の製造方法 |
US20120028439A1 (en) * | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor And Solar Wafers And Method For Processing Same |
US8278189B2 (en) * | 2010-09-02 | 2012-10-02 | United Microelectronics Corp. | Method for thinning wafer |
US9492910B2 (en) | 2012-07-25 | 2016-11-15 | Ebara Corporation | Polishing method |
US20140127857A1 (en) * | 2012-11-07 | 2014-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods |
US8841201B2 (en) * | 2013-02-20 | 2014-09-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systems and methods for post-bonding wafer edge seal |
US8896964B1 (en) | 2013-05-16 | 2014-11-25 | Seagate Technology Llc | Enlarged substrate for magnetic recording medium |
CN103560105A (zh) * | 2013-11-22 | 2014-02-05 | 上海新傲科技股份有限公司 | 边缘光滑的半导体衬底的制备方法 |
JP6045542B2 (ja) | 2014-09-11 | 2016-12-14 | 信越半導体株式会社 | 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法 |
JP6210043B2 (ja) | 2014-09-26 | 2017-10-11 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
FR3036223B1 (fr) * | 2015-05-11 | 2018-05-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats |
US10128146B2 (en) | 2015-08-20 | 2018-11-13 | Globalwafers Co., Ltd. | Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures |
DE102015118042A1 (de) * | 2015-10-22 | 2017-04-27 | Nexwafe Gmbh | Verfahren und Vorrichtung zum Herstellen einer Halbleiterschicht |
US10867836B2 (en) * | 2016-05-02 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer stack and fabrication method thereof |
KR102524962B1 (ko) * | 2016-11-14 | 2023-04-21 | 삼성전자주식회사 | 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체 |
JP6696473B2 (ja) * | 2017-04-17 | 2020-05-20 | 株式会社Sumco | 多層膜soiウェーハ及びその製造方法 |
CN108054107B (zh) * | 2017-12-01 | 2019-07-02 | 武汉新芯集成电路制造有限公司 | 一种基于预修整工艺的晶圆键合方法 |
US10600876B2 (en) * | 2018-05-08 | 2020-03-24 | Globalfoundries Inc. | Methods for chamfering work function material layers in gate cavities having varying widths |
WO2020178952A1 (ja) * | 2019-03-04 | 2020-09-10 | ウルトラメモリ株式会社 | トリミング方法 |
KR20220058042A (ko) | 2020-10-30 | 2022-05-09 | 삼성전자주식회사 | 반도체 웨이퍼 및 그 제조 방법 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5314551A (en) * | 1976-07-26 | 1978-02-09 | Hitachi Ltd | Working method of wafers |
JPS59214554A (ja) | 1983-05-17 | 1984-12-04 | Daiichi Seiki Kk | ウエハ−の面取り研削装置 |
JPS6050970A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 半導体圧力変換器 |
JPS61256621A (ja) * | 1985-05-08 | 1986-11-14 | Toshiba Corp | 接着型半導体基板の製造方法 |
JPH01201922A (ja) * | 1988-02-05 | 1989-08-14 | Nec Corp | ウェハーの製造方法 |
JP2862582B2 (ja) * | 1989-08-28 | 1999-03-03 | 株式会社東芝 | 接着半導体基板及びその製造方法 |
JPH0636413B2 (ja) | 1990-03-29 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
JPH044742A (ja) | 1990-04-23 | 1992-01-09 | Japan Steel Works Ltd:The | 単極脈流発電機 |
US5254830A (en) * | 1991-05-07 | 1993-10-19 | Hughes Aircraft Company | System for removing material from semiconductor wafers using a contained plasma |
JP2653282B2 (ja) | 1991-08-09 | 1997-09-17 | 日産自動車株式会社 | 車両用道路情報表示装置 |
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP2559650B2 (ja) * | 1991-11-27 | 1996-12-04 | 信越半導体株式会社 | ウエーハ面取部研磨装置 |
JPH05217818A (ja) * | 1992-01-31 | 1993-08-27 | Mitsubishi Materials Corp | 貼り合わせシリコンウエーハの接着方法 |
JPH05226305A (ja) * | 1992-02-10 | 1993-09-03 | Hitachi Ltd | 張合せウェハの製造方法 |
JPH0636413A (ja) | 1992-07-21 | 1994-02-10 | Nakamichi Corp | テ−プレコ−ダのテ−プガイド装置 |
JP3352129B2 (ja) * | 1992-12-04 | 2002-12-03 | 株式会社東芝 | 半導体基板の製造方法 |
JPH06267913A (ja) * | 1993-03-15 | 1994-09-22 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH06314676A (ja) * | 1993-04-28 | 1994-11-08 | Kawasaki Steel Corp | 半導体ウエハ |
JP2910507B2 (ja) * | 1993-06-08 | 1999-06-23 | 信越半導体株式会社 | 半導体ウエーハの製造方法 |
JPH08168946A (ja) | 1994-12-13 | 1996-07-02 | Shin Etsu Handotai Co Ltd | ウェーハ外周部の研磨装置 |
JPH08195366A (ja) * | 1995-01-13 | 1996-07-30 | Mitsubishi Materials Shilicon Corp | 両面研磨ウェーハおよびその製造方法 |
JP2651479B2 (ja) * | 1995-02-09 | 1997-09-10 | スピードファム株式会社 | ウエハの鏡面加工装置 |
JPH09109010A (ja) * | 1995-05-29 | 1997-04-28 | Shin Etsu Handotai Co Ltd | ウェーハ外周部の鏡面研磨方法および鏡面研磨装置 |
JP3399179B2 (ja) * | 1995-08-24 | 2003-04-21 | 信越半導体株式会社 | ウェーハの加工方法 |
US5928066A (en) | 1995-12-05 | 1999-07-27 | Shin-Etsu Handotai Co., Ltd. | Apparatus for polishing peripheral portion of wafer |
JP3480480B2 (ja) * | 1996-03-06 | 2003-12-22 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
JPH09251934A (ja) | 1996-03-18 | 1997-09-22 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体ウエハ |
JP3620554B2 (ja) * | 1996-03-25 | 2005-02-16 | 信越半導体株式会社 | 半導体ウェーハ製造方法 |
JPH09260620A (ja) * | 1996-03-25 | 1997-10-03 | Shin Etsu Handotai Co Ltd | 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ |
JPH09298172A (ja) * | 1996-05-08 | 1997-11-18 | Mitsubishi Materials Shilicon Corp | 半導体ウェ−ハおよびその製造方法 |
JP3422225B2 (ja) * | 1997-07-08 | 2003-06-30 | 三菱住友シリコン株式会社 | 貼り合わせ半導体基板及びその製造方法 |
JP3324469B2 (ja) * | 1997-09-26 | 2002-09-17 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP2873285B1 (ja) * | 1998-02-05 | 1999-03-24 | 株式会社ジャパンエナジー | 半導体ウエハー |
JPH11224870A (ja) * | 1998-02-06 | 1999-08-17 | Sumitomo Metal Ind Ltd | 貼り合わせ半導体基板及びその製造方法 |
JPH11226305A (ja) | 1998-02-12 | 1999-08-24 | Formix Kk | 液処理装置 |
JP3385972B2 (ja) | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP2000077287A (ja) * | 1998-08-26 | 2000-03-14 | Nissin Electric Co Ltd | 結晶薄膜基板の製造方法 |
JP3329288B2 (ja) * | 1998-11-26 | 2002-09-30 | 信越半導体株式会社 | 半導体ウエーハおよびその製造方法 |
-
2001
- 2001-03-27 JP JP2001090803A patent/JP4846915B2/ja not_active Expired - Fee Related
- 2001-05-27 US US09/926,645 patent/US6583029B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180109710A (ko) * | 2017-03-27 | 2018-10-08 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판 처리 방법 및 장치 |
KR102442320B1 (ko) | 2017-03-27 | 2022-09-14 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판 처리 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
US6583029B2 (en) | 2003-06-24 |
JP2001345435A (ja) | 2001-12-14 |
US20030008478A1 (en) | 2003-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4846915B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR100789205B1 (ko) | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 | |
JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
EP1187216B1 (en) | Method for manufacturing bonded wafer | |
US6596610B1 (en) | Method for reclaiming delaminated wafer and reclaimed delaminated wafer | |
EP1868230B1 (en) | Manufacting method of soi wafer and soi wafer manufactured by this method | |
US20110195560A1 (en) | Method of producing a silicon-on-sapphire type heterostructure | |
JP4277469B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
JP2007317988A (ja) | 貼り合わせウエーハの製造方法 | |
JPH0917984A (ja) | 貼り合わせsoi基板の製造方法 | |
JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
JPH11288858A (ja) | Soi基板の再生方法及び再生基板 | |
JPH06176993A (ja) | 半導体基板の製造方法 | |
WO2009141954A1 (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
JPH05226305A (ja) | 張合せウェハの製造方法 | |
JP2003151939A (ja) | Soi基板の製造方法 | |
JP3962972B2 (ja) | 張り合わせ基板の製造方法 | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
JPH09213593A (ja) | 接着基板及びその製造方法 | |
JPH10242439A (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
JP4153810B2 (ja) | Soiウェーハの製造方法 | |
JP2004200305A (ja) | 径6インチ以上のsoiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071002 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090724 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4846915 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |