JP2001345435A - シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ - Google Patents

シリコンウェーハ及び貼り合わせウェーハの製造方法、並びにその貼り合わせウェーハ

Info

Publication number
JP2001345435A
JP2001345435A JP2001090803A JP2001090803A JP2001345435A JP 2001345435 A JP2001345435 A JP 2001345435A JP 2001090803 A JP2001090803 A JP 2001090803A JP 2001090803 A JP2001090803 A JP 2001090803A JP 2001345435 A JP2001345435 A JP 2001345435A
Authority
JP
Japan
Prior art keywords
wafer
wafers
mirror
bonded
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001090803A
Other languages
English (en)
Other versions
JP4846915B2 (ja
Inventor
Takao Abe
孝夫 阿部
Tokio Takei
時男 武井
Keiichi Okabe
啓一 岡部
Hajime Miyajima
元 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2001090803A priority Critical patent/JP4846915B2/ja
Priority to US09/926,645 priority patent/US6583029B2/en
Publication of JP2001345435A publication Critical patent/JP2001345435A/ja
Application granted granted Critical
Publication of JP4846915B2 publication Critical patent/JP4846915B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

(57)【要約】 【課題】 比較的簡便な方法により研磨ダレ（周辺ダ
レ）の少ない鏡面研磨ウェーハを作製する方法、及び外
周除去領域がないか低減したＳＯＩ層またはボンド層を
有する貼り合わせウェーハの製造方法並びにその貼り合
わせウェーハを提供する。 【解決手段】 シリコンウェーハの表面側の面取り幅を
Ｘ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１＜
Ｘ２である面取り部を有するシリコンウェーハを用意
し、該シリコンウェーハの表面を鏡面研磨した後、表面
側の面取り幅がＸ３（Ｘ３＞Ｘ１）になるように再度面
取り加工する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコンウェーハ
及び貼り合わせＳＯＩ（silicon on insulator）ウェ
ーハやダイレクトボンドウェーハの貼り合わせウェーハ
の製造方法に関し、特にウェーハの外周部に生ずる研磨
ダレを低減したシリコンウェーハ、及び外周除去領域が
ないか低減した貼り合わせＳＯＩウェーハ及びダイレク
トボンドウェーハ並びにそれらの製造方法に関する。
【０００２】
【従来の技術】シリコン鏡面ウェーハの一般的な製造工
程としては、シリコン単結晶インゴットをワイヤーソー
や内周刃式のスライサーを用いてウェーハ状にスライス
加工するスライス工程と、スライスされたウェーハのワ
レ・カケを防止するためウェーハ周縁部を面取りする面
取り工程と、平坦度を高めるために遊離砥粒を用いてラ
ッピングするラッピング工程と、加工歪みを除去するた
め酸性溶液やアルカリ性溶液を用いてエッチングを行う
エッチング工程と、少なくとも一方の表面を研磨する鏡
面研磨工程とを有することが知られている。
【０００３】前記鏡面研磨工程においては、硬いシリコ
ンウェーハを柔らかい研磨布によってメカノケミカル研
磨（機械化学研磨）により鏡面仕上げされるので、その
外周部には図５に示すような研磨ダレ（以下、周辺ダレ
と呼ぶことがある。）と呼ばれる領域が存在する。この
研磨ダレはデバイス作製に影響を及ぼすため、極力なく
すことが望まれる。しかし、研磨ダレをゼロにするため
には機械研磨のみにする必要があるが、機械加工により
クラックダメージを発生させない手法である延性モード
による加工方法を用いても、加工により転位は発生する
ので、これをメカノケミカル研磨で除去しなければなら
なければならず、結果として研磨ダレは避けられない。
【０００４】ところで、このようなシリコン鏡面ウェー
ハを用いて貼り合わせＳＯＩウェーハを作製することが
行われる。貼り合わせＳＯＩウェーハは、２枚のシリコ
ンウェーハをシリコン酸化膜を介して貼り合せる技術で
あり、例えば特公平５−４６０８６号公報に示されてい
る様に、少なくとも一方のウェーハに酸化膜を形成し、
接合面に異物を介在させることなく相互に密着させた
後、２００〜１２００℃の温度で熱処理して結合強度を
高める方法が、従来より知られている。
【０００５】熱処理を行なうことにより結合強度が高め
られた貼り合わせウェーハは、その後の研削研磨工程が
可能となるため、素子作製側ウェーハを研削及び研磨に
より所望の厚さに減厚加工することにより、素子形成を
行なうＳＯＩ層を形成することができる。しかし、貼り
合わせ前の両ウェーハ表面は、前述した通りメカノケミ
カル研磨によって鏡面仕上げされているので、その外周
部には研磨ダレが存在する。従って、両者が貼り合され
て作製された貼り合わせウェーハの外周部には、例えば
約１〜３ｍｍ程度の未結合部分が発生してしまう。この
未結合部分があるまま、一方のウェーハを研削・研磨す
ると、その工程中に未結合部分の剥離が発生し、素子形
成領域に傷やパーティクル付着等の悪影響を及ぼすの
で、この未結合部分は予め除去しておく必要がある。
【０００６】そこで、例えば特開平６−１７６９９３号
公報では、２枚のシリコンウェーハを酸化膜を介して密
着させた後、酸化性雰囲気で熱処理を行なうことにより
結合強度が高められた貼り合わせウェーハの外周の未結
合部分を含む領域を、ボンドウェーハ（素子領域となる
第一のシリコンウェーハ）の表面側から厚さ方向に向か
ってベースウェーハ（支持体となる第二のシリコンウェ
ーハ）との結合界面の直前まで研削し、その後、結合界
面までエッチングして未結合部分を完全に除去し、しか
る後にそのボンドウェーハを研削・研磨して、所望の厚
さまで減厚加工することによって貼り合わせウェーハを
作製する方法が提案されている。
【０００７】この方法によれば、ベースウェーハの形状
を変更することなく、未結合部分の除去が可能となる
が、未結合部分を完全に除去するための外周除去幅とし
ては、安全をみてボンドウェーハの外周端から少なくと
も３ｍｍを除去するのが一般的である。また、貼り合わ
せウェーハを酸化性雰囲気中で熱処理することにより周
辺の未結合部分を熱酸化膜により埋めることにより未結
合部分を低減する技術（特開平１１−２６３３６号公
報）も知られているが、未結合部分を熱酸化膜で十分に
埋めるためには高温で長時間の酸化熱処理が必要である
上、十分な結合強度が得られないという欠点があった。
さらに別の手法として、２枚のウェーハを貼り合わせた
後、両ウェーハの外周部を同時に研削し、ウェーハの直
径を縮小することにより未結合部を除去する技術が特公
平４−４７４２号公報に記載されている。この手法によ
れば、ＳＯＩ層に上記特開平６−１７６９９３号公報の
ような外周除去領域のないＳＯＩウェーハが得られる
が、作製すべきＳＯＩウェーハの規格直径よりも、大き
な直径のウェーハを原料ウェーハとして使用しなければ
ならないという欠点があった。また、シリコンウェーハ
同士を酸化膜を介さず直接密着させて熱処理を行い結合
強度を高めてダイレクトボンド（直接結合）ウェーハを
製造する方法も従来より知られており、減厚加工した層
（ボンド層）外周部の未結合部に関して貼り合わせＳＯ
Ｉウェーハと同様の問題があった。
【０００８】一方、近年の半導体デバイスの高集積化、
高速度化に伴い、ＳＯＩ層の厚さは更なる薄膜化と膜厚
均一性の向上が要求されており、具体的には０．１±
０．０１μｍ程度の膜厚及び膜厚均一性が必要とされて
いる。このような膜厚及び膜厚均一性をもつ薄膜ＳＯＩ
ウェーハを貼り合わせウェーハで実現するためには従来
の研削・研磨での減厚加工では不可能であるため、新た
な薄膜化技術として、特開平５−２１１１２８号公報に
開示されているイオン注入剥離法と呼ばれる方法（スマ
ートカット（登録商標）とも呼ばれる。）が開発され
た。
【０００９】このイオン注入剥離法は、二枚のシリコン
ウェーハのうち少なくとも一方に酸化膜を形成するとと
もに、一方のシリコンウェーハ（以下、ボンドウェーハ
と言うこともある。）の上面から水素イオンまたは希ガ
スイオンを注入し、該シリコンウェーハ内部に微小気泡
層（封入層）を形成させた後、該イオン注入面を酸化膜
を介して他方のウェーハ（以下、ベースウェーハという
こともある。）と密着させ、その後熱処理（剥離熱処
理）を加えて微小気泡層を劈開面（剥離面）として一方
のウェーハを薄膜状に剥離し、さらに熱処理（結合熱処
理）を加えて強固に結合してＳＯＩウェーハとする技術
である。尚、この方法は、酸化膜を介さずに直接シリコ
ンウェーハ同士を結合することもできるし、シリコンウ
ェーハ同士を結合する場合だけでなく、シリコンウェー
ハにイオン注入して、ベースウェーハとして石英、炭化
珪素、アルミナ等の熱膨張係数の異なる絶縁性ウェーハ
と結合する場合にも用いられる。尚、最近では水素イオ
ンを励起してプラズマ状態でイオン注入を行い、特別な
熱処理を加えることなく室温で剥離を行うＳＯＩウェー
ハの製造方法も知られている。
【００１０】この方法によれば、剥離面は良好な鏡面で
あり、ＳＯＩ層の均一性が極めて高いＳＯＩウェーハが
比較的容易に得られる上、剥離した一方のウェーハを再
利用できるので、材料を有効に使用できるという利点も
有する。また、薄膜状に剥離する際には、周辺部の未結
合部分は貼り合わせ面で剥がれるので、前記のような周
辺部の未結合領域を除去する工程が不要になるという利
点も有しており、これは、ＳＯＩ層の膜厚均一性、材料
のリサイクルという利点と並び、イオン注入剥離法の重
要な利点の１つである。実際にイオン注入剥離法により
作製されたＳＯＩウェーハの周辺部を観察すると、ベー
スウェーハの外周端から内側へ向かって約１ｍｍの領域
にＳＯＩ層の外周端が位置していることがわかる。これ
は、結合した両ウェーハの外周部の研磨ダレの影響によ
り、外周端から約１ｍｍの領域が結合されずに剥離した
ものである。尚、この外周端からの未結合幅は、研磨ダ
レの大きさに依存するが、通常のシリコン鏡面研磨ウェ
ーハを用いた場合、通常は約１ｍｍ程度であり、最大で
も２ｍｍ程度であることがわかっている。
【００１１】
【発明が解決しようとする課題】以上のように、従来の
貼り合わせＳＯＩウェーハは、その原料として通常の鏡
面研磨ウェーハを用いているため、そのウェーハの周辺
ダレに起因して、ＳＯＩ層の有効面積が外周から１〜３
ｍｍ程度縮小されるか、あるいは、最大限外周部まで使
用可能にしようとすると、通常の鏡面研磨ウェーハの規
格よりも直径が若干大きなウェーハを準備して結合した
後に未結合部分を除去して規格の直径に仕上げるといっ
た工程等が必要とされるため、コストがかかり、量産品
としての現実的な製造方法とは言えなかった。また、シ
リコンウェーハ同士を酸化膜を介さず直接密着させたダ
イレクトボンドウェーハにおいても、減厚加工した層
（ボンド層）外周部の未結合部に関して貼り合わせＳＯ
Ｉウェーハと同様の問題があった。
【００１２】本発明はこのような問題点に鑑みなされた
ものであって、比較的簡便な方法により周辺ダレの少な
い鏡面研磨ウェーハを作製する方法を提供し、さらに、
この方法を貼り合わせＳＯＩウェーハ又はダイレクトボ
ンドウェーハの製造方法に応用することにより、外周除
去領域がないか低減したＳＯＩ層又はボンド層を有する
貼り合わせウェーハの製造方法並びにその貼り合わせウ
ェーハを提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明者らは、鏡面研磨
ウェーハの研磨ダレを低減するため、鏡面研磨前の面取
り形状に着目した。通常の製造工程で作製された鏡面研
磨ウェーハの面取り部の面取り幅は、図４に示すよう
に、ウェーハ表面側の面取り幅Ｘ１と、ウェーハ裏面側
の面取り幅Ｘ２の寸法比はＸ１＝Ｘ２（例えば、３００
±２００μｍ）であることが多く、少なくとも表面の鏡
面研磨を行う前に面取り加工される。用途によっては、
Ｘ１、Ｘ２を異なる値に設定する場合もあるが、その場
合においても面取り加工は表面の鏡面研磨前に行われる
ことが通常である。ただし、鏡面面取り加工と称して、
ウェーハ表面の鏡面研磨後に面取り部分を鏡面研磨する
ことがあるが、これはパーティクルの発生を防止するた
めの面取り部分の鏡面化が主な目的であって、その工程
で面取り形状を変化させるものではない。
【００１４】本発明者らは、この面取り工程に着目し、
ウェーハ表面を鏡面研磨した後に再度表面側の面取り加
工をすれば、研磨ダレ部分の一部または全部を面取り幅
に取り込むことができるので、結果的に研磨ダレの低減
が可能になることを発想した。ただし、表面の研磨工程
前に表面側に面取り加工が全く施されていないのでは、
他の工程中にカケ、ワレが発生する可能性が高くなる。
そこで、ウェーハ表面の研磨前に表面側の面取り部に予
め施す面取り幅は裏面の面取り幅より小さくすることに
より、欠け、割れが発生することを防止すると同時に、
研磨ダレを低減できることになる。又、上記の方法を貼
り合わせＳＯＩウェーハ又はダイレクトボンドウェーハ
の製造方法に応用することにより、外周除去領域がない
か低減したＳＯＩ層又はボンド層を有する貼り合わせウ
ェーハを製作できる。また、ＳＯＩウェーハの製造方法
においては、外周部の研磨ダレが低減される結果、特に
ＳＯＩ層が１μｍより薄いような場合には、ＳＯＩ層の
表面側の面取り幅を広げるような面取り加工を行わなく
ても、少なくともＳＯＩ層側の表面の面取り部を鏡面面
取り加工或いは、テープ研磨または軟研削加工を行った
後に鏡面面取り加工を行うことで、外周除去領域がない
か低減したＳＯＩ層を有する貼り合わせウェーハを製作
可能となる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。図１は本発明に係るシリコンウェーハ
の製造方法の＜実施態様１＞を示す製造工程のフロー図
である。
【００１６】工程（ａ）は、シリコン単結晶インゴット
をワイヤーソーや内周刃式のスライサーを用いてウェー
ハ状にスライス加工したスライスウェーハ１である。こ
のスライスされたシリコンウェーハ１の割れ、欠けを防
止するため該ウェーハ１の表面側及び裏面側の周縁部を
面取りする。その面取りは工程（ｂ）に示すように、表
面側１ａの面取り幅をＸ１’、裏面側１ｂの面取り幅を
Ｘ２’とするとき、表面側１ａの面取り幅Ｘ１’よりも
裏面側１ｂの面取り幅Ｘ２’が大となるように面取り加
工する。そして、その面取り加工は、ダイヤモンド砥石
ホイールを用いて表面側１ａと裏面側１ｂを同時に加工
しても、或いは表面側１ａと裏面側１ｂを別々に加工し
てもよいものである。
【００１７】シリコンウェーハ１の周縁部の面取り加工
を行った後、工程（ｃ）ではラッピングとエッチング加
工を行い、平坦度を高め且つ加工歪みを除去する。スラ
イシングにより生じたウェーハ表面の変形層（反り）を
除去し平坦度を高めるラッピング加工は、平行な２枚の
定盤の間にウェーハを入れ、酸化アルミニウムウムの砥
粒が入ったラッピング液を流し込み、定盤を加圧回転す
ることでウェーハ両面をラッピングする。このラッピン
グ加工は、スライシングにより生じた加工歪みの表面層
をある程度除去すると共に、厚さバラツキを抑える役割
を果たすが、ラッピングだけでは加工歪みを完璧に除去
できないため、ラッピング後に加工歪み層を除去するた
めの化学的なエッチング加工を行う。そのエッチング加
工は、酸性溶液（フッ酸、硝酸、酢酸の混合溶液）やア
ルカリ性溶液（ＮａＯＨ水溶液）を用いて、表面から数
十μｍの厚さをエッチングする。このラッピング及びエ
ッチングにより表面側１ａ及び裏面側１ｂの面取り幅
は、それぞれＸ１’→Ｘ１（Ｘ１’＞Ｘ１）、Ｘ２’→
Ｘ２（Ｘ２’＞Ｘ２）となる。尚、ラッピング工程後に
再度面取り加工を行なった後、エッチングを行なう場合
もある。
【００１８】次に、工程（ｄ）でシリコンウェーハ１の
表面側１ａの鏡面研磨を行う。この鏡面研磨は、加工液
による化学研磨と砥粒による機械研磨を組合せて行う。
この方法はメカノケミカルポリシングと呼ばれ、例え
ば、ＫＯＨのようなアルカリ液にコロイダルシリカを混
合させた研磨剤を用い、人工皮革などの研磨布を張り付
けた回転定盤上を適当な圧力を加えながら自転させて行
う。この鏡面研磨においては、硬いシリコンウェーハを
柔らかい研磨布で鏡面仕上げするので、ウェーハの外周
縁部に図５に示したような研磨ダレが生じる。尚、鏡面
研磨を硬い研磨布を用いて行ったり、研磨時の圧力を強
くすると、機械研磨の効果がより強くなるため、平面度
のよい表面が得られるが、研磨痕や歪みが残留し易くな
る。
【００１９】シリコンウェーハ１の表面側１ａを鏡面研
磨した後、工程（ｅ）で表面側１ａの周縁部を、その面
取り幅がＸ３（Ｘ３＞Ｘ１）になるように面取り加工す
る。この面取り加工は、前述のダイヤモンド砥石ホイー
ル等で行うことができる。又、加工後の面取り部分に残
る加工歪みを除去する必要がある場合には、鏡面面取り
加工等の工程を付加してもよい。これにより、研磨ダレ
部分の一部または全部を上記面取り幅Ｘ３の範囲内に取
り込むことができるため、研磨ダレを低減することがで
きる。この際、Ｘ３＝Ｘ２とすれば、表裏の面取り幅が
同一なウェーハを作製することができる。尚、前記した
工程（ｃ）のラッピング工程やエッチング工程の代替と
して、または、ラッピングやエッチングの後に表面側１
ａを平面研削し、更に１〜５μｍ程度のアルカリエッチ
ングを施した後、工程（ｄ）の鏡面研磨工程で研磨代２
μｍ以下の鏡面研磨を行うことにより、ウェーハ１外周
縁部の研磨ダレを極めて低減できると同時に、加工歪み
のない表面を得ることができる。
【００２０】＜実施態様２＞この実施態様２は本発明に
係る貼り合わせＳＯＩウェーハの製造方法を示し、その
製造工程を図１及び図２に基づき説明する。先ず、貼り
合わせに使用する２枚のシリコンウェーハを用意する
が、その２枚のシリコンウェーハ１、２は＜実施態様１
＞と同一の方法で（ａ）〜（ｄ）の工程を経て２枚の鏡
面研磨ウェーハを準備する。次に、工程（ｆ）において
２枚のウェーハのうち、一方のウェーハ（ボンドウェー
ハ）１を熱酸化して表面に酸化膜３を形成する。この酸
化膜３はＳＯＩウェーハの埋め込み酸化膜となるので、
その厚さは用途に応じて設定されるが、通常０．１〜
２．０μｍ程度が選択される。尚、この酸化膜３はボン
ドウェーハ１に限らず、ベースウェーハ１に施してもよ
いものである。これを、工程（ｇ）のように他方のウェ
ーハ（ベースウェーハ）２とを酸化膜３を介して清浄な
雰囲気下の室温で鏡面研磨面同士を密着させる。そし
て、この密着させたウェーハ１、２を熱処理して、結合
強度を高める。熱処理の温度としては、１０００℃以上
が好ましく、より好ましくは１１００℃以上が最適であ
る。
【００２１】次に工程（ｈ）は、ボンドウェーハ１の減
厚加工工程で、ボンドウェーハ１をその表面側から肉厚
方向に向かって所望厚さまで研削及び研磨して、所定の
ＳＯＩ層１’厚さに仕上げる。また、研削研磨後に更に
気相エッチング（例えば、第２５６５６１７号公報に記
載されたＰＡＣＥ法と呼ばれる方法など）して膜厚均一
性の高いＳＯＩウェーハを作製することもできる。
【００２２】工程（ｉ）は、ＳＯＩウェーハにおける表
面側（ＳＯＩ層１’側）の外周縁部を面取りする面取り
加工工程で、ＳＯＩ層１’の外周縁部及びベースウェー
ハ２の表面側の外周縁部の研磨ダレ部分（ボンドウェー
ハとの未結合部分）を除去する面取り幅Ｘ３（Ｘ３＞Ｘ
１）となるように面取り加工する。面取り加工は、前述
のダイヤモンド砥石ホイール等で行い、必要に応じて加
工歪みを除去する為のエッチングや鏡面面取り加工を付
加することができる。この場合、未結合部分を確実に除
去する為にはＸ３≧Ｘ２とすることが好ましい。また、
ＳＯＩ層表面の最終研磨を面取り加工後に行うこともで
きる。尚、ＳＯＩ層は、厚くても数十μｍ程度であるた
め、面取り幅にはあまり影響しない。
【００２３】＜実施態様３＞この実施態様３は、イオン
注入剥離法でＳＯＩ層の減厚加工を行う貼り合わせＳＯ
Ｉウェーハの製造工程を図３（ｊ）〜（ｏ）に基づき説
明する。先ず、貼り合わせに使用する２枚のシリコンウ
ェーハを用意するが、その２枚のシリコンウェーハ１、
２は＜実施態様２＞と同一の方法で、図１（ａ）〜
（ｄ）及び図２（ｆ）の工程を経て２枚のウェーハを準
備する。次に工程（ｊ）で、酸化膜３を形成したボンド
ウェーハ１の一方の面（ベースウェーハ２と結合する
面）の上面から酸化膜を通して水素イオンまたは希ガス
イオンのうち少なくとも一方（ここでは水素イオン）を
注入し、シリコンウェーハ内部にイオンの平均進入深さ
において表面に平行な微小気泡層（封入層）４を形成さ
せる。イオンの注入線量は５×１０１６atoms／cm２以
上とすることが好ましい。尚、ボンドウェーハ１へのイ
オン注入は、酸化膜を形成したボンドウェーハに対して
行う形態に限られるものではなく、工程（ｄ）を完了し
たウェーハにイオン注入してもよいものである。その場
合は、ベースウェーハ２におけるボンドウェーハ１との
密着面に予め酸化膜を形成するようにする。
【００２４】次に、工程（ｋ）は、イオン注入したボン
ドウェーハ１をそのイオン注入面側（表面側１ａ）を、
他方のウェーハ２（ベースウェーハ）の表面側２ａに重
ね合わせて密着させる工程であり、常温の清浄な雰囲気
下で２枚のウェーハの表面同士を接触させることによ
り、接着剤等を用いることなくウェーハ同士が接着す
る。
【００２５】工程（ｌ）は、イオン注入により形成され
た封入層を境界として剥離することによって、剥離ウェ
ーハ（図示省略）とＳＯＩウェーハ５（ＳＯＩ層６＋埋
め込み酸化膜３’＋ベースウェーハ２）に分離する剥離
熱処理工程であり、不活性ガス雰囲気または酸化性ガス
雰囲気下で４００〜６００℃程度の温度で熱処理を加え
れば、結晶の再配列と気泡の凝集とによって剥離ウェー
ハとＳＯＩウェーハ５に分離されると同時に、室温での
密着面もある程度は強固に結合がなされる。
【００２６】ＳＯＩウェーハ５をデバイス作製工程で使
用するためには、工程（ｌ）の剥離熱処理による結合力
では十分でないので、工程（ｍ）の結合熱処理として高
温の熱処理を施し、結合強度を十分に高める。この熱処
理は、例えば不活性ガス雰囲気または酸化性ガス雰囲気
下、１０００℃以上の温度で処理するのが好ましく、よ
り好ましくは１１００℃以上が好適である。また、ラン
プ加熱装置のような急速加熱・急速冷却装置を用いれ
ば、１０００℃〜１３５０℃の温度で１〜３００秒程度
の短時間で十分な結合強度が得られる。又、工程（ｍ）
の結合熱処理として工程（ｌ）の剥離熱処理を兼ねて行
う場合には工程（ｌ）を省略することもできる。
【００２７】そして、工程（ｎ）は、ＳＯＩウェーハ５
における表面側（ＳＯＩ層６側）の外周縁部を面取りす
る面取り加工工程で、実施態様２と同様にＳＯＩ層６の
外周縁部及びベースウェーハ２の表面側２ａの外周縁部
の研磨ダレ部分（ボンドウェーハとの未結合部分）を除
去する面取り幅Ｘ３（Ｘ３＞Ｘ１、好ましくはＸ３≧Ｘ
２）となるように面取り加工する。尚、ＳＯＩ層は、厚
くても１μｍ程度であるため、面取り幅にはほとんど影
響しない。
【００２８】工程（ｏ）は、必要に応じてＳＯＩ層の表
面である劈開面（剥裏面）に存在するイオン注入による
ダメージ層や表面粗さを除去する鏡面研磨工程である。
この工程としては、タッチポリッシュと呼ばれる研磨代
の極めて少ない研磨（５〜数百ｎｍ程度の研磨代）を行
う。以上の工程により、外周除去領域のない貼り合わせ
ＳＯＩウェーハを作製することができた。
【００２９】＜実施態様４＞＜実施態様２＞において
は、図２の工程（ｉ）でＳＯＩウェーハにおける表面側
の外周縁部を、面取り幅がＸ３（Ｘ３＞Ｘ１）となるよ
うに面取り加工を行っているが、＜実施態様４＞におい
てはＳＯＩ層１’の外周縁部及びベースウェーハ２の表
面側の面取り部を鏡面面取り加工を行うことによって、
ＳＯＩ層の未結合部分を除去すると共に、ベースウェー
ハの面取り部を平坦化する。図６は本実施態様において
使用可能な鏡面面取り装置の例である。鏡面面取り装置
１１は、円筒状の研磨布１２の表面１３に、ウェーハＷ
を傾けた状態で押圧し、研磨剤供給ノズル１６から研磨
剤１５を供給しながら両者を回転させて面取り部の鏡面
研磨を行うものである。
【００３０】図２の工程（ｈ）で得られたＳＯＩウェー
ハのＳＯＩ層１’の外周縁部が円筒状の研磨布１２の表
面１３に接触するような角度で鏡面面取り加工を行うこ
とによってＳＯＩ層１’の外周の未結合部部分が除去さ
れると共に、必要に応じてベースウェーハ２の面取り部
が円筒状に研磨布１２の表面１３に接触するような角度
で鏡面面取り加工を行うことによってベースウェーハ２
の面取り部が鏡面化される。この場合には、ベースウェ
ーハ２のＳＯＩ層側の面取り部の幅Ｘ１はほとんど変化
しない。ウェーハの外周部の研磨ダレが小さい場合に
は、この方法でも外周除去領域の大幅な低減が可能とな
る。尚、鏡面面取り加工を行う前に、砥粒が担持された
テープをＳＯＩ層１’の外周縁部及びベースウェーハ２
の面取り部に接触するような角度でテープ研磨を行うこ
とも可能である。テープ研磨に用いる装置としては、特
開平８−１６９９４６号公報に開示されているような装
置を用いることが可能である。
【００３１】また、鏡面面取り加工を行う前に、図６の
装置で円筒状の研磨布１２に代えて円筒状の砥石を用
い、ウェーハと砥石の押圧力を一定として、研磨液を供
給しながら研削を行う軟研削加工を行うことも可能であ
る。テープ研磨加工や軟研削加工では、面取り部の幅を
大きく変化させることはできないが、条件の選択により
僅かには広げることが可能になる。ＳＯＩ層の厚さが数
ミクロンと厚いものでは、鏡面面取り加工前にテープ研
磨加工や軟研削加工を行うことが好ましい。本実施態様
においても、ＳＯＩ層の最終研磨を鏡面面取り加工後に
行うこともできる。
【００３２】＜実施態様５＞＜実施態様３＞においては
図３の工程（ｎ）でＳＯＩウェーハにおける表面側の外
周縁部を、面取り幅がＸ３（Ｘ３＞Ｘ１）となるように
面取り加工を行っているが、＜実施態様５＞においても
＜実施態様４＞と同様にＳＯＩ層６の外周縁部及びベー
スウェーハ２の表面側の面取り部を鏡面面取り加工を行
うことによって、ＳＯＩ層の未結合部分を除去すると共
に、ベースウェーハの面取り部を平坦化する。本実施態
様において使用可能な鏡面面取り装置としては、前記し
た＜実施態様４＞で説明した図６の装置を使用すること
ができる。
【００３３】図３の工程（ｍ）で得られたＳＯＩウェー
ハのＳＯＩ層６の外周縁部が円筒状の研磨布１２の表面
１３に接触するような角度で鏡面面取り加工を行うこと
によってＳＯＩ層６の外周の未結合部部分が除去される
と共に、必要に応じてベースウェーハ２の面取り部が円
筒状に研磨布１２の表面１３に接触するような角度で鏡
面面取り加工を行うことによってベースウェーハ２の面
取り部が鏡面化される。この場合には、ベースウェーハ
２のＳＯＩ層側の面取り部の幅Ｘ１はほとんど変化しな
い。ウェーハの外周部の研磨ダレが小さい場合には、こ
の方法でも外周除去領域の大幅な低減が可能となる。
尚、本実施態様５においても前記した＜実施態様４＞と
同様、鏡面面取り加工を行う前に、砥粒が担持されたテ
ープをＳＯＩ層６の外周縁部及びベースウェーハ２の面
取り部に接触するような角度でテープ研磨を行うことも
可能である。その場合、テープ研磨に用いる装置として
は、特開平８−１６９９４６号公報に開示されているよ
うな装置を用いることが可能である。
【００３４】＜実施態様６＞この実施態様６はダイレク
トボンドウェーハの製造方法であり、酸化膜を介さずに
直接シリコンウェーハ同士を貼り合せる点を除いては＜
実施態様２＞とほぼ同様である。以下、その製造工程を
図７（ｇ’）〜（ｉ’）に基づき説明する。先ず、貼り
合わせに使用する２枚のシリコンウェーハを用意する
が、その２枚のシリコンウェーハ１、２は＜実施態様１
＞と同一の方法で（ａ）〜（ｄ）の工程を経て２枚の鏡
面研磨ウェーハを準備する。次に、工程（ｇ’）のよう
に準備した２枚のシリコンウェーハ（ボンドウェーハ１
とベースウェーハ２）を清浄な雰囲気下の室温で鏡面研
磨面同士を密着させる。そして、この密着させたウェー
ハを熱処理して、結合強度を高める。熱処理の温度とし
ては、１０００℃以上が好ましく、より好ましくは１１
００℃以上が最適である。
【００３５】続いて、工程（ｈ’）で一方のウェーハ
（ボンドウェーハ１）の減厚加工工程を行う。＜実施態
様２＞と同様にボンドウェーハ１をその表面側から肉厚
方向に向かって所望厚さまで研削及び研磨して所定のボ
ンド層厚さに仕上げる。また、研削研磨後に更に気相エ
ッチング（例えば前記のＰＡＣＥ方と呼ばれる方法な
ど）して膜厚均一性の高いダイレクトボンドウェーハを
作製することができる。
【００３６】次に、工程（ｉ’）で＜実施態様２＞と同
様にダイレクトボンドウェーハにおける表面側（ボンド
層側）の外周縁部を面取りする面取り加工工程を行う。
ボンド層７の外周縁部及びベースウェーハ２の表面側の
外周縁部の研磨ダレ部分（ボンドウェーハとの未結合部
分）を除去する面取り幅Ｘ３（Ｘ３＞Ｘ１）となるよう
に面取り加工する。面取り加工は、前述のダイヤモンド
砥石ホイール等で行い、必要に応じて加工歪みを除去す
るためのエッチングや鏡面面取り加工を付加することが
できる。この場合、未結合部分を確実に除去するために
はＸ３≧Ｘ２とすることが好ましい。また、ボンド層７
表面の最終研磨を面取り加工後に行うこともできる。
【００３７】＜実施態様７＞この実施態様７はダイレク
トボンドウェーハの製造方法であり、酸化膜を介さずに
直接シリコンウェーハ同士を貼り合せる点を除いては＜
実施態様３＞とほぼ同様である。以下、その製造工程を
図８（ｊ’）〜（ｏ’）に基づき説明する。先ず、貼り
合わせに使用する２枚のシリコンウェーハを用意する
が、その２枚のシリコンウェーハ１、２は＜実施態様１
＞と同一の方法で（ａ）〜（ｄ）の工程を経て２枚の鏡
面研磨ウェーハを準備する。
【００３８】次に、工程（ｊ’）で準備した２枚のシリ
コンウェーハ（ボンドウェーハとベースウェーハ）のう
ち一方のウェーハ（ボンドウェーハ１）の一方の面（ベ
ースウェーハと結合する面）の上方から水素イオンまた
は希ガスイオンのうち少なくとも一方（ここでは水素イ
オン）を注入し、シリコンウェーハ内部にイオンの平均
進入深さにおいて表面に平行な微小気泡層（封入層）４
を形成させる。イオンの注入線量は５×１０１６atoms
／cm２以上とすることが好ましい。次に、工程（ｋ’）
はイオン注入したボンドウェーハ１を、他方のウェーハ
（ベースウェーハ２）の表面側に重ね合せて密着させる
工程であり、常温の清浄な雰囲気下で２枚のウェーハの
表面同士を密着させることにより、接着剤等を用いるこ
となくウェーハ同士が接着する。
【００３９】工程（ｌ’）は、イオン注入により形成さ
れた封入層を境界として剥離することによって、剥離ウ
ェーハ（図示省略）とダイレクトボンドウェーハ８（ボ
ンド層７＋ベースウェーハ２）に分離する剥離熱処理工
程であり、不活性ガス雰囲気または酸化性ガス雰囲気下
で４００〜６００℃程度の温度で熱処理を加えれば、結
晶の再配列と気泡の凝集とによって剥離ウェーハとダイ
レクトボンドウェーハ８に分離されると同時に、室温で
の密着面もある程度は強固に結合がなされる。
【００４０】ダイレクトボンドウェーハ８をデバイス作
製工程で使用するためには、工程（ｌ’）の剥離熱処理
による結合力では十分でないので、工程（ｍ’）の結合
熱処理として高温の熱処理を施し、結合強度を十分に高
める。この熱処理は、例えば不活性ガス雰囲気または酸
化性ガス雰囲気下、１０００℃以上の温度で処理するの
が好ましく、より好ましくは１１００℃以上が好適であ
る。また、ランプ加熱装置のような急速加熱・急速冷却
装置を用いれば、１０００℃〜１３５０℃の温度で１〜
３００秒程度の短時間で十分な結合強度が得られる。
又、工程（ｍ’）の結合熱処理として工程（ｌ’）の剥
離熱処理を兼ねて行う場合には工程（ｌ’）を省略する
こともできる。
【００４１】そして、工程（ｎ’）は、ダイレクトボン
ドウェーハ８における表面側（ボンド層９側）の外周縁
部を面取りする面取り加工工程で、実施態様２と同様に
ボンド層９の外周縁部及びベースウェーハ２の表面側２
ａの外周縁部の研磨ダレ部分（ボンドウェーハとの未結
合部分）を除去する面取り幅Ｘ３（Ｘ３＞Ｘ１、好まし
くはＸ３≧Ｘ２）となるように面取り加工する。尚、ボ
ンド層は、厚くても１μｍ程度であるため、面取り幅に
はほとんど影響しない。
【００４２】工程（ｏ’）は、必要に応じてボンド層の
表面である劈開面（剥裏面）に存在するイオン注入によ
るダメージ層や表面粗さを除去する鏡面研磨工程であ
る。この工程としては、タッチポリッシュと呼ばれる研
磨代の極めて少ない研磨（５〜数百ｎｍ程度の研磨代）
を行う。以上の工程により、外周除去領域がないか低減
した貼り合わせウェーハを作製することができた。
【００４３】＜実施態様８＞＜実施態様６＞において
は、図７の工程（ｉ’）でダイレクトボンドウェーハに
おける表面側の外周縁部を、面取り幅がＸ３（Ｘ３＞Ｘ
１）となるように面取り加工を行っているが、＜実施態
様８＞においてはボンド層７の外周縁部及びベースウェ
ーハ２の表面側の面取り部を鏡面面取り加工を行うこと
によって、ボンド層の未結合部分を除去すると共に、ベ
ースウェーハの面取り部を平坦化する。本実施態様にお
いて使用可能な鏡面面取り装置は、前記した実施態様４
で説明した図６の鏡面面取り装置を使用することができ
るため、詳細な説明は省略する。
【００４４】図７の工程（ｈ’）で得られたダイレクト
ボンドウェーハのボンド層７の外周縁部が円筒状の研磨
布１２の表面１３に接触するような角度で鏡面面取り加
工を行うことによってボンド層７の外周の未結合部部分
が除去されると共に、必要に応じてベースウェーハ２の
面取り部が円筒状に研磨布１２の表面１３に接触するよ
うな角度で鏡面面取り加工を行うことによってベースウ
ェーハ２の面取り部が鏡面化される。この場合には、ベ
ースウェーハ２のボンド層側の面取り部の幅Ｘ１はほと
んど変化しない。ウェーハの外周部の研磨ダレが小さい
場合には、この方法でも外周除去領域の大幅な低減が可
能となる。尚、鏡面面取り加工を行う前に、砥粒が担持
されたテープをボンド層７の外周縁部及びベースウェー
ハ２の面取り部に接触するような角度でテープ研磨を行
うことも可能である。テープ研磨に用いる装置として
は、前記した特開平８−１６９９４６号公報に開示され
ているような装置を用いることが可能である。
【００４５】また、鏡面面取り加工を行う前に、図６の
装置で円筒状の研磨布１２に代えて円筒状の砥石を用
い、ウェーハと砥石の押圧力を一定として、研磨液を供
給しながら研削を行う軟研削加工を行うことも可能であ
る。テープ研磨加工や軟研削加工では、面取り部の幅を
大きく変化させることはできないが、条件の選択により
僅かには広げることが可能になる。ボンド層の厚さが数
ミクロンと厚いものでは、鏡面面取り加工前にテープ研
磨加工や軟研削加工を行うことが好ましい。本実施態様
においても、ＳＯＩ層の最終研磨を鏡面面取り加工後に
行うこともできる。
【００４６】＜実施態様９＞＜実施態様７＞においては
図８の工程（ｎ’）でダイレクトボンドウェーハにおけ
る表面側の外周縁部を、面取り幅がＸ３（Ｘ３＞Ｘ１）
となるように面取り加工を行っているが、＜実施態様９
＞においても＜実施態様８＞と同様にボンド層９の外周
縁部及びベースウェーハ２の表面側の面取り部を鏡面面
取り加工を行うことによって、ボンド層の未結合部分を
除去すると共に、ベースウェーハの面取り部を平坦化す
る。本実施態様において使用可能な鏡面面取り装置とし
ては、前記した＜実施態様４＞で説明した図６の装置を
使用することができる。
【００４７】図８の工程（ｍ’）で得られたダイレクト
ボンドウェーハ８のボンド層９の外周縁部が円筒状の研
磨布１２の表面１３に接触するような角度で鏡面面取り
加工を行うことによってボンド層６の外周の未結合部部
分が除去されると共に、必要に応じてベースウェーハ２
の面取り部が円筒状に研磨布１２の表面１３に接触する
ような角度で鏡面面取り加工を行うことによってベース
ウェーハ２の面取り部が鏡面化される。この場合には、
ベースウェーハ２のボンド層９側の面取り部の幅Ｘ１は
ほとんど変化しない。ウェーハの外周部の研磨ダレが小
さい場合には、この方法でも外周除去領域の大幅な低減
が可能となる。尚、本実施態様９においても前記した＜
実施態様８＞と同様、鏡面面取り加工を行う前に、砥粒
が担持されたテープをボンド層９の外周縁部及びベース
ウェーハ２の面取り部に接触するような角度でテープ研
磨を行うことも可能である。その場合、テープ研磨に用
いる装置としては、同様に特開平８−１６９９４６号公
報に開示されているような装置を用いることが可能であ
る。
【００４８】＜実施例＞シリコン単結晶インゴットをワ
イヤーソーを用いてスライスし、直径１５０ｍｍのシリ
コンウェーハを作製した。これらのウェーハの外周部を
粒度が１５００番（ＪＩＳ規格）のダイヤモンド砥石ホ
イールを用いて、表面側の面取り幅（Ｘ１’）が３５０
μｍ、裏面側の面取り幅（Ｘ２’）が５００μｍになる
ように（面取り角度は約２０°）として面取り加工を行
った。面取り加工後のウェーハを酸化アルミニウムの１
２００番の遊離砥粒を含んだスラリーで加圧回転加工す
るラッピング工程（ラップ代片面約５０μｍ）を行った
後、混酸液（硝酸、フッ酸、酢酸の混合水溶液）を用い
て、片面約２０μｍのエッチングを行い、ラッピングの
加工歪みを除去した。さらに、表面側のみ約１０μｍの
平面研削（２０００番）を行った後、ＮａＯＨ水溶液に
よるアルカリエッチングにより全面を約２μｍエッチン
グした。この時点での面取り幅は、Ｘ１が約１３０μ
ｍ、Ｘ２が約３００μｍであった。そして、最後に表面
側を約２μｍのメカノケミカル研磨を行うことにより、
研磨ダレの極めて少ない鏡面研磨ウェーハを作製した。
【００４９】作製されたウェーハから２枚（ボンドウェ
ーハ、ベースウェーハ）を取り出し、ボンドウェーハと
してその表面に熱酸化膜を４００ｎｍ形成した後、その
酸化膜を通して水素イオンを注入した。注入エネルギー
は９０ｋｅＶ、注入線量は８×１０１６atoms／cm3とし
た。次にイオン注入後のボンドウェーハと、ベースウェ
ーハとを室温で密着させ、その状態で窒素雰囲気下、５
００℃、３０分の熱処理を行った。その結果、ボンドウ
ェーハがイオン注入層で剥離し、約０．４μｍ厚のＳＯ
Ｉ層を有するＳＯＩウェーハが作製された。このＳＯＩ
ウェーハの結合強度を向上させるため、１１００℃、２
時間の熱処理を行った後、外周部を顕微鏡観察して、ベ
ースウェーハの外周端とＳＯＩ層の外周端との距離を測
定したところ、約３００μｍであった。即ち、ボンドウ
ェーハとベースウェーハとして、本発明方法による研磨
ダレの少ない鏡面研磨ウェーハを用いたことにより、貼
り合わせウェーハの未結合幅が通常に比べ減少したこと
がわかった。そこで、この貼り合わせＳＯＩウェーハの
ＳＯＩ層側の面取り部を、裏面側の面取り幅である約３
００μｍに合わせて面取り加工した。面取り加工は１５
００番のダイヤモンド砥石ホイールを用いて行い、その
加工歪みを除去する為、鏡面面取り加工を行った。そし
て、最後にＳＯＩ層表面に残るイオン注入ダメージ層や
表面粗さを除去するために、研磨代の少ない研磨（研磨
代約０．１μｍ）の研磨を行った結果、外周除去領域の
ない貼り合わせＳＯＩウェーハが作製された。
【００５０】尚、本発明は、上記実施形態に限定される
ものではない。例えば、前記＜実施態様３＞や＜実施態
様５＞ではイオン注入剥離法により２枚のシリコンウェ
ーハを酸化膜を介して結合させてＳＯＩウェーハを作製
する工程について説明したが、本発明は、他の貼り合わ
せウェーハの作製方法、シリコンウェーハ同士を貼り合
わせる場合のみならず、シリコンウェーハにイオンを注
入して、これとＳｉＯ ２、ＳｉＣ，Ａｌ２Ｏ３等の絶縁
性ウェーハとを直接結合してＳＯＩウェーハ作製する場
合にも適用することができる。また、上記実施形態では
水素イオン剥離法において熱処理を施して剥離する場合
について説明したが、本発明は、水素イオンを励起して
プラズマ状態でイオン注入を行い、特別な熱処理を行う
ことなく室温で剥離を行う水素イオン注入剥離法にも適
用することができる。また、鏡面研磨後やＳＯＩ層、ボ
ンド層形成後の面取り加工や、鏡面面取り加工を行う際
には、鏡面研磨やＳＯＩ層、ボンド層の表面をポリビニ
ルブチラ−ルのような樹脂の薄膜で被覆した後に、面取
り加工や鏡面面取り加工を行うことによって表面を保護
して端部の加工を行うことが可能である。ポリビニルブ
チラ−ルは洗浄時に薄膜化したものを除去することが可
能であるので好適に使用できるが、樹脂はこれに限定さ
れず、シリコン表面に容易に薄膜が形成でき、シリコン
ウェーハに通常用いられる洗浄工程で前記薄膜が除去可
能なものであれば使用可能である。
【００５１】
【発明の効果】本発明の請求項１に記載のシリコンウェ
ーハ製造方法によれば、従来に比べ研磨ダレ（周辺ダ
レ）を低減できたシリコンウェーハを得ることができ
る。また、請求項２〜６に記載の方法によれば、貼り合
わせＳＯＩウェーハの未結合幅を縮小することができ、
その結果、外周除去領域がないか低減した貼り合わせＳ
ＯＩウェーハを得ることができる。そして、請求項７に
より、外周除去領域がないか低減したＳＯＩ層を有する
貼り合わせＳＯＩウェーハを提供できる。又、請求項８
〜１２に記載の方法によれば、ダイレクトボンドウェー
ハの未結合幅を縮小することができ、その結果、外周除
去領域がないか低減したダイレクトボンドウェーハを得
ることができる。そして、請求項１３により、外周除去
領域がないか低減したボンド層を有するダイレクトボン
ドウェーハを提供できる。
【図面の簡単な説明】
【図１】本発明の請求項１に係る製造方法を示すフロー
図である。
【図２】本発明の請求項２に係る製造方法を示すフロー
図である。
【図３】本発明の請求項３に係る製造方法を示すフロー
図である。
【図４】ウェーハの表裏面外周部における面取り加工の
説明図である。
【図５】鏡面研磨工程で生じる研磨ダレの説明図であ
る。
【図６】鏡面面取り装置の一例を示す概略図である。
【図７】本発明の請求項８に係る製造方法を示すフロー
図である。
【図８】本発明の請求項９に係る製造方法を示すフロー
図である。
【符号の説明】
１…シリコンウェーハ（ボンドウェーハ） ２…シリコンウェーハ（ベースウェーハ） ３…酸化膜 ５…貼り合わせＳＯＩウェーハ １’、６…ＳＯＩ層 ７、９…ボンド層 ８…ダイレクトボンドウェーハ Ｘ１、Ｘ２…外周部の面取り幅
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武井 時男 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 岡部 啓一 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 宮島 元 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウェーハの表面側の面取り幅を
    Ｘ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１＜
    Ｘ２である面取り部を有するシリコンウェーハを用意
    し、該シリコンウェーハの表面を鏡面研磨した後、表面
    側の面取り幅がＸ３（Ｘ３＞Ｘ１）になるように面取り
    加工することを特徴とするシリコンウェーハの製造方
    法。
  2. 【請求項２】 シリコンウェーハの表面側の面取り幅を
    Ｘ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１＜
    Ｘ２である面取り部を有するシリコンウェーハを２枚用
    意し、両ウェーハの表面を鏡面研磨した後、酸化膜を介
    して密着させた状態で熱処理を加え、一方のウェーハを
    所望厚さまで減厚して貼り合わせＳＯＩウェーハを作製
    した後、該ＳＯＩウェーハのＳＯＩ層側の表面の面取り
    幅がＸ３（Ｘ３＞Ｘ１）になるように面取り加工するこ
    とを特徴とする貼り合わせＳＯＩウェーハの製造方法。
  3. 【請求項３】 シリコンウェーハの表面側の面取り幅を
    Ｘ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１＜
    Ｘ２である面取り部を有するシリコンウェーハを２枚用
    意し、両ウェーハの表面を鏡面研磨した後、一方のウェ
    ーハ（ボンドウェーハ）の表面に水素イオンまたは希ガ
    スイオンの少なくとも一方を注入して内部に微小気泡層
    （注入層）を形成し、酸化膜を介して他方のウェーハ
    （ベースウェーハ）と密着させた状態で熱処理を加えて
    前記微小気泡層でボンドウェーハを薄膜状に剥離して貼
    り合わせＳＯＩウェーハを作製した後、該ＳＯＩウェー
    ハのＳＯＩ層側の表面の面取り幅がＸ３（Ｘ３＞Ｘ１）
    になるように面取り加工することを特徴とする貼り合わ
    せＳＯＩウェーハの製造方法。
  4. 【請求項４】 シリコンウェーハの表面側の面取り幅を
    Ｘ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１＜
    Ｘ２である面取り部を有するシリコンウェーハを２枚用
    意し、両ウェーハの表面を鏡面研磨した後、酸化膜を介
    して密着させた状態で熱処理を加え、一方のウェーハを
    所望厚さまで減厚して貼り合わせＳＯＩウェーハを作製
    した後、該ＳＯＩウェーハの少なくともＳＯＩ層側の表
    面の面取り部を鏡面面取り加工することを特徴とする貼
    り合わせＳＯＩウェーハの製造方法。
  5. 【請求項５】 シリコンウェーハの表面側の面取り幅を
    Ｘ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１＜
    Ｘ２である面取り部を有するシリコンウェーハを２枚用
    意し、両ウェーハの表面を鏡面研磨した後、一方のウェ
    ーハ（ボンドウェーハ）の表面に水素イオンまたは希ガ
    スイオンの少なくとも一方を注入して内部に微小気泡層
    （注入層）を形成し、酸化膜を介して他方のウェーハ
    （ベースウェーハ）と密着させた状態で熱処理を加えて
    前記微小気泡層でボンドウェーハを薄膜状に剥離して貼
    り合わせＳＯＩウェーハを作製した後、該ＳＯＩウェー
    ハの少なくともＳＯＩ層側の表面の面取り部を鏡面面取
    り加工することを特徴とする貼り合わせＳＯＩウェーハ
    の製造方法。
  6. 【請求項６】 前記鏡面面取り加工を行う前に、前記Ｓ
    ＯＩウェーハのＳＯＩ層側の表面の面取り部をテープ研
    磨または軟研削加工によって処理することを特徴とする
    請求項４または５に記載の貼り合わせＳＯＩウェーハの
    製造方法。
  7. 【請求項７】 請求項２乃至請求項６の何れか１項によ
    って作製された、外周除去領域のない貼り合わせＳＯＩ
    ウェーハ。
  8. 【請求項８】 シリコンウェーハの表面側の面取り幅を
    Ｘ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１＜
    Ｘ２である面取り部を有するシリコンウェーハを２枚用
    意し、両ウェーハの表面を鏡面研磨した後、直接密着さ
    せた状態で熱処理を加え、一方のウェーハを所望厚さま
    で減厚して貼り合わせウェーハを作製した後、該貼り合
    わせウェーハの少なくとも減厚した層側の表面の面取幅
    がＸ３（Ｘ３＞Ｘ１）になるように面取り加工すること
    を特徴とする貼り合わせウェーハの製造方法。
  9. 【請求項９】 シリコンウェーハの表面側の面取り幅を
    Ｘ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１＜
    Ｘ２である面取り部を有するシリコンウェーハを２枚用
    意し、両ウェーハの表面を鏡面研磨した後、一方のウェ
    ーハ（ボンドウェーハ）の表面に水素イオンまたは希ガ
    スイオンの少なくとも一方を注入して内部に微小気泡層
    （注入層）を形成し、直接他方のウェーハ（ベースウェ
    ーハ）と密着させた状態で熱処理を加えて前記微小気泡
    層でボンドウェーハを薄膜状に剥離して貼り合わせウェ
    ーハを作製した後、該貼り合わせウェーハの少なくとも
    ボンドウェーハ側の表面の面取幅がＸ３（Ｘ３＞Ｘ１）
    になるように面取り加工することを特徴とする貼り合わ
    せウエーハの製造方法。
  10. 【請求項１０】 シリコンウェーハの表面側の面取り幅
    をＸ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１
    ＜Ｘ２である面取り部を有するシリコンウェーハを２枚
    用意し、両ウェーハの表面を鏡面研磨した後、直接密着
    させた状態で熱処理を加え、一方のウェーハを所望厚さ
    まで減厚して貼り合わせ貼り合わせウェーハを作製した
    後、該貼り合わせウェーハの少なくとも減厚した層側の
    表面の面取り部を鏡面面取り加工することを特徴とする
    貼り合わせウェーハの製造方法。
  11. 【請求項１１】 シリコンウェーハの表面側の面取り幅
    をＸ１とし、裏面側の面取り幅をＸ２とするとき、Ｘ１
    ＜Ｘ２である面取り部を有するシリコンウェーハを２枚
    用意し、両ウェーハの表面を鏡面研磨した後、一方のウ
    ェーハ（ボンドウェーハ）の表面に水素イオンまたは希
    ガスイオンの少なくとも一方を注入して内部に微小気泡
    層（注入層）を形成し、直接他方のウェーハ（ベースウ
    ェーハ）と密着させた状態で熱処理を加えて前記微小気
    泡層でボンドウェーハを薄膜状に剥離して貼り合わせウ
    エーハを作製した後、該貼り合わせウェーハの少なくと
    もボンドウェーハ側の表面の面取り部を鏡面面取り加工
    することを特徴とする貼り合わせウェーハの製造方法。
  12. 【請求項１２】 前記鏡面面取り加工を行う前に、前記
    貼り合わせウェーハの減厚した層側あるいはボンドウェ
    ーハ側の表面の面取り部をテープ研磨または軟研削加工
    によって処理することを特徴とする請求項１０または１
    １に記載の貼り合わせウェーハの製造方法。
  13. 【請求項１３】 請求項８乃至請求項１２のいずれか１
    項によって作製された、外周除去領域のない貼り合わせ
    ウエーハ。
JP2001090803A 2000-03-29 2001-03-27 貼り合わせウェーハの製造方法 Expired - Fee Related JP4846915B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001090803A JP4846915B2 (ja) 2000-03-29 2001-03-27 貼り合わせウェーハの製造方法
US09/926,645 US6583029B2 (en) 2000-03-29 2001-05-27 Production method for silicon wafer and SOI wafer, and SOI wafer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000091882 2000-03-29
JP2000091882 2000-03-29
JP2001090803A JP4846915B2 (ja) 2000-03-29 2001-03-27 貼り合わせウェーハの製造方法
JP2000-91882 2001-03-29

Publications (2)

Publication Number Publication Date
JP2001345435A true JP2001345435A (ja) 2001-12-14
JP4846915B2 JP4846915B2 (ja) 2011-12-28

Family

ID=26588753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090803A Expired - Fee Related JP4846915B2 (ja) 2000-03-29 2001-03-27 貼り合わせウェーハの製造方法

Country Status (2)

Country Link
US (1) US6583029B2 (ja)
JP (1) JP4846915B2 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068996A (ja) * 2001-08-22 2003-03-07 Sumitomo Mitsubishi Silicon Corp 張り合わせシリコン基板の製造方法
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
WO2005027204A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation 貼り合わせウェーハおよびその製造方法
JP2005533397A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持体に転移する材料から成る有用な層の面積を拡大する方法
JP2005533394A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持基板へ転送される有用な材料層の面積を増加させる方法
JP2006156560A (ja) * 2004-11-26 2006-06-15 Shindengen Electric Mfg Co Ltd 半導体ウェーハ
KR100783257B1 (ko) * 2003-03-28 2007-12-06 스미토모덴키고교가부시키가이샤 표리 식별한 직사각형 질화물 반도체 기판
CN100365774C (zh) * 2002-04-30 2008-01-30 信越半导体株式会社 半导体晶片的制造方法及晶片
US7531425B2 (en) 2001-11-27 2009-05-12 Shin-Etsu Handotai Co., Ltd. Method of fabricating bonded wafer
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US7709932B2 (en) 2003-07-01 2010-05-04 Renesas Technology Corp. Semiconductor wafer having a separation portion on a peripheral area
JP2010135662A (ja) * 2008-12-08 2010-06-17 Sumco Corp 貼り合わせ基板の製造方法
JP2010157670A (ja) * 2009-01-05 2010-07-15 Nikon Corp 半導体装置の製造方法及び半導体製造装置
JP2011049384A (ja) * 2009-08-27 2011-03-10 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2011159955A (ja) * 2009-12-23 2011-08-18 Soi Tec Silicon On Insulator Technologies 最小化された応力を備えたヘテロ構造を製造するためのプロセス
JP2011171647A (ja) * 2010-02-22 2011-09-01 Ebara Corp 半導体装置の製造方法
JP2012009725A (ja) * 2010-06-28 2012-01-12 Toshiba Corp 半導体装置の製造方法、半導体装置およびカメラモジュール
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2013520838A (ja) * 2010-02-25 2013-06-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Ｓｏｉ構造における非結合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造
WO2016038800A1 (ja) * 2014-09-11 2016-03-17 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
US9492910B2 (en) 2012-07-25 2016-11-15 Ebara Corporation Polishing method
US9842763B2 (en) 2014-09-26 2017-12-12 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2018182145A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜ｓｏｉウェーハ及びその製造方法
WO2020178952A1 (ja) * 2019-03-04 2020-09-10 ウルトラメモリ株式会社 トリミング方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4603677B2 (ja) * 2000-11-09 2010-12-22 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
US6814833B2 (en) * 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US20030081906A1 (en) * 2001-10-26 2003-05-01 Filhaber John F. Direct bonding of optical components
US20030079503A1 (en) * 2001-10-26 2003-05-01 Cook Glen B. Direct bonding of glass articles for drawing
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
WO2003077297A1 (fr) * 2002-03-14 2003-09-18 Disco Corporation Procede de meulage de la surface arriere d'une plaquette semi-conductrice
US20030188553A1 (en) * 2002-04-08 2003-10-09 Mann Larry G. Direct bonding methods using lithium
US6950235B2 (en) * 2002-05-02 2005-09-27 Corning Incorporated Optical isolators and methods of manufacture
US6791748B2 (en) * 2002-05-02 2004-09-14 Corning Incorporated Optical isolators and methods of manufacture
US20030230113A1 (en) * 2002-06-12 2003-12-18 Patrick Gedeon Methods for manufacturing glass articles
FR2842649B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842651B1 (fr) * 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
FR2842646B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
AU2003300348A1 (en) * 2002-12-30 2004-07-29 Corning Incorporated Fast-switching scalable optical interconnection design with fast contention resolution
US7102206B2 (en) * 2003-01-20 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP2005129676A (ja) * 2003-10-23 2005-05-19 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板用シリコン基板、ｓｏｉ基板、及びそのｓｏｉ基板の製造方法
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
US20050161808A1 (en) * 2004-01-22 2005-07-28 Anderson Douglas G. Wafer, intermediate wafer assembly and associated method for fabricating a silicon on insulator wafer having an improved edge profile
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
US7144792B2 (en) * 2004-10-28 2006-12-05 Woodward Governor Company Method and apparatus for fabricating and connecting a semiconductor power switching device
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Ｓｏｉ基板の製造方法
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
EP1911085B1 (en) * 2005-07-08 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method of production of a film
US7838387B2 (en) * 2006-01-13 2010-11-23 Sumco Corporation Method for manufacturing SOI wafer
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
US7846813B2 (en) * 2008-02-04 2010-12-07 Fairchild Semiconductor Corporation Method and apparatus for bonded substrates
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2192609A1 (en) * 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
JP5423384B2 (ja) * 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
US8952496B2 (en) 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
US20120028439A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Semiconductor And Solar Wafers And Method For Processing Same
US8278189B2 (en) * 2010-09-02 2012-10-02 United Microelectronics Corp. Method for thinning wafer
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
US8841201B2 (en) * 2013-02-20 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
US8896964B1 (en) 2013-05-16 2014-11-25 Seagate Technology Llc Enlarged substrate for magnetic recording medium
CN103560105A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 边缘光滑的半导体衬底的制备方法
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
US10128146B2 (en) 2015-08-20 2018-11-13 Globalwafers Co., Ltd. Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures
DE102015118042A1 (de) * 2015-10-22 2017-04-27 Nexwafe Gmbh Verfahren und Vorrichtung zum Herstellen einer Halbleiterschicht
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
CN108054107B (zh) * 2017-12-01 2019-07-02 武汉新芯集成电路制造有限公司 一种基于预修整工艺的晶圆键合方法
US10600876B2 (en) * 2018-05-08 2020-03-24 Globalfoundries Inc. Methods for chamfering work function material layers in gate cavities having varying widths
KR20220058042A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 반도체 웨이퍼 및 그 제조 방법

Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314551A (en) * 1976-07-26 1978-02-09 Hitachi Ltd Working method of wafers
JPH01201922A (ja) * 1988-02-05 1989-08-14 Nec Corp ウェハーの製造方法
JPH0383320A (ja) * 1989-08-28 1991-04-09 Toshiba Corp 接着半導体基板及びその製造方法
JPH044742B2 (ja) * 1985-05-08 1992-01-29
JPH05152260A (ja) * 1991-11-27 1993-06-18 Shin Etsu Handotai Co Ltd ウエーハ面取部研磨装置
JPH0546086B2 (ja) * 1983-08-31 1993-07-13 Tokyo Shibaura Electric Co
JPH05211128A (ja) * 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JPH05217818A (ja) * 1992-01-31 1993-08-27 Mitsubishi Materials Corp 貼り合わせシリコンウエーハの接着方法
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
JPH06176993A (ja) * 1992-12-04 1994-06-24 Toshiba Corp 半導体基板の製造方法
JPH06267913A (ja) * 1993-03-15 1994-09-22 Fuji Electric Co Ltd 半導体装置の製造方法
JPH06314676A (ja) * 1993-04-28 1994-11-08 Kawasaki Steel Corp 半導体ウエハ
JPH07314304A (ja) * 1995-02-09 1995-12-05 Speedfam Co Ltd ウエハの鏡面加工装置
JPH08195366A (ja) * 1995-01-13 1996-07-30 Mitsubishi Materials Shilicon Corp 両面研磨ウェーハおよびその製造方法
JP2565617B2 (ja) * 1991-05-07 1996-12-18 エイチイー・ホールディングス・インコーポレーテッド・ディービーエー・ヒューズ・エレクトロニクス ウエハから材料を除去するシステム
JPH0957584A (ja) * 1995-08-24 1997-03-04 Shin Etsu Handotai Co Ltd ウェーハの加工方法
JPH09109010A (ja) * 1995-05-29 1997-04-28 Shin Etsu Handotai Co Ltd ウェーハ外周部の鏡面研磨方法および鏡面研磨装置
JPH09246506A (ja) * 1996-03-06 1997-09-19 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH09298172A (ja) * 1996-05-08 1997-11-18 Mitsubishi Materials Shilicon Corp 半導体ウェ−ハおよびその製造方法
JPH1126336A (ja) * 1997-07-08 1999-01-29 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法
JPH11102848A (ja) * 1997-09-26 1999-04-13 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11224836A (ja) * 1998-02-05 1999-08-17 Japan Energy Corp 半導体ウエハー
JPH11224870A (ja) * 1998-02-06 1999-08-17 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214554A (ja) 1983-05-17 1984-12-04 Daiichi Seiki Kk ウエハ−の面取り研削装置
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH044742A (ja) 1990-04-23 1992-01-09 Japan Steel Works Ltd:The 単極脈流発電機
JP2653282B2 (ja) 1991-08-09 1997-09-17 日産自動車株式会社 車両用道路情報表示装置
JPH0636413A (ja) 1992-07-21 1994-02-10 Nakamichi Corp テ−プレコ−ダのテ−プガイド装置
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
JPH08168946A (ja) 1994-12-13 1996-07-02 Shin Etsu Handotai Co Ltd ウェーハ外周部の研磨装置
US5928066A (en) 1995-12-05 1999-07-27 Shin-Etsu Handotai Co., Ltd. Apparatus for polishing peripheral portion of wafer
JPH09251934A (ja) 1996-03-18 1997-09-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハ
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JPH11226305A (ja) 1998-02-12 1999-08-24 Formix Kk 液処理装置
JP3385972B2 (ja) 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5314551A (en) * 1976-07-26 1978-02-09 Hitachi Ltd Working method of wafers
JPH0546086B2 (ja) * 1983-08-31 1993-07-13 Tokyo Shibaura Electric Co
JPH044742B2 (ja) * 1985-05-08 1992-01-29
JPH01201922A (ja) * 1988-02-05 1989-08-14 Nec Corp ウェハーの製造方法
JPH0383320A (ja) * 1989-08-28 1991-04-09 Toshiba Corp 接着半導体基板及びその製造方法
JP2565617B2 (ja) * 1991-05-07 1996-12-18 エイチイー・ホールディングス・インコーポレーテッド・ディービーエー・ヒューズ・エレクトロニクス ウエハから材料を除去するシステム
JPH05211128A (ja) * 1991-09-18 1993-08-20 Commiss Energ Atom 薄い半導体材料フィルムの製造方法
JPH05152260A (ja) * 1991-11-27 1993-06-18 Shin Etsu Handotai Co Ltd ウエーハ面取部研磨装置
JPH05217818A (ja) * 1992-01-31 1993-08-27 Mitsubishi Materials Corp 貼り合わせシリコンウエーハの接着方法
JPH05226305A (ja) * 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
JPH06176993A (ja) * 1992-12-04 1994-06-24 Toshiba Corp 半導体基板の製造方法
JPH06267913A (ja) * 1993-03-15 1994-09-22 Fuji Electric Co Ltd 半導体装置の製造方法
JPH06314676A (ja) * 1993-04-28 1994-11-08 Kawasaki Steel Corp 半導体ウエハ
JPH08195366A (ja) * 1995-01-13 1996-07-30 Mitsubishi Materials Shilicon Corp 両面研磨ウェーハおよびその製造方法
JPH07314304A (ja) * 1995-02-09 1995-12-05 Speedfam Co Ltd ウエハの鏡面加工装置
JPH09109010A (ja) * 1995-05-29 1997-04-28 Shin Etsu Handotai Co Ltd ウェーハ外周部の鏡面研磨方法および鏡面研磨装置
JPH0957584A (ja) * 1995-08-24 1997-03-04 Shin Etsu Handotai Co Ltd ウェーハの加工方法
JPH09246506A (ja) * 1996-03-06 1997-09-19 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH09298172A (ja) * 1996-05-08 1997-11-18 Mitsubishi Materials Shilicon Corp 半導体ウェ−ハおよびその製造方法
JPH1126336A (ja) * 1997-07-08 1999-01-29 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法
JPH11102848A (ja) * 1997-09-26 1999-04-13 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11224836A (ja) * 1998-02-05 1999-08-17 Japan Energy Corp 半導体ウエハー
JPH11224870A (ja) * 1998-02-06 1999-08-17 Sumitomo Metal Ind Ltd 貼り合わせ半導体基板及びその製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068996A (ja) * 2001-08-22 2003-03-07 Sumitomo Mitsubishi Silicon Corp 張り合わせシリコン基板の製造方法
US7531425B2 (en) 2001-11-27 2009-05-12 Shin-Etsu Handotai Co., Ltd. Method of fabricating bonded wafer
CN100365774C (zh) * 2002-04-30 2008-01-30 信越半导体株式会社 半导体晶片的制造方法及晶片
JP2005533397A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持体に転移する材料から成る有用な層の面積を拡大する方法
JP2005533394A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持基板へ転送される有用な材料層の面積を増加させる方法
JP4652053B2 (ja) * 2002-07-17 2011-03-16 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持基板へ転送される有用な材料層の面積を増加させる方法
EP1566830A4 (en) * 2002-11-29 2010-03-03 Shinetsu Handotai Kk METHOD FOR PRODUCING AN SOI WATER
EP1566830A1 (en) * 2002-11-29 2005-08-24 Shin-Etsu Handotai Co., Ltd Method for manufacturing soi wafer
US7435662B2 (en) 2002-11-29 2008-10-14 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
KR100783257B1 (ko) * 2003-03-28 2007-12-06 스미토모덴키고교가부시키가이샤 표리 식별한 직사각형 질화물 반도체 기판
US7709932B2 (en) 2003-07-01 2010-05-04 Renesas Technology Corp. Semiconductor wafer having a separation portion on a peripheral area
WO2005027204A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation 貼り合わせウェーハおよびその製造方法
JP2006156560A (ja) * 2004-11-26 2006-06-15 Shindengen Electric Mfg Co Ltd 半導体ウェーハ
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8441021B2 (en) 2008-03-28 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010135662A (ja) * 2008-12-08 2010-06-17 Sumco Corp 貼り合わせ基板の製造方法
JP2010157670A (ja) * 2009-01-05 2010-07-15 Nikon Corp 半導体装置の製造方法及び半導体製造装置
JP2011049384A (ja) * 2009-08-27 2011-03-10 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2011159955A (ja) * 2009-12-23 2011-08-18 Soi Tec Silicon On Insulator Technologies 最小化された応力を備えたヘテロ構造を製造するためのプロセス
JP2011171647A (ja) * 2010-02-22 2011-09-01 Ebara Corp 半導体装置の製造方法
US8445360B2 (en) 2010-02-22 2013-05-21 Ebara Corporation Method for manufacturing semiconductor device
US8748289B2 (en) 2010-02-22 2014-06-10 Ebara Corporation Method for manufacturing semiconductor device
JP2013520838A (ja) * 2010-02-25 2013-06-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド Ｓｏｉ構造における非結合領域の幅の減少方法ならびにその方法によって製造したウエハおよびｓｏｉ構造
JP2012009725A (ja) * 2010-06-28 2012-01-12 Toshiba Corp 半導体装置の製造方法、半導体装置およびカメラモジュール
US9492910B2 (en) 2012-07-25 2016-11-15 Ebara Corporation Polishing method
WO2016038800A1 (ja) * 2014-09-11 2016-03-17 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
US9905411B2 (en) 2014-09-11 2018-02-27 Shin-Etsu Handotai Co., Ltd. Method for processing semiconductor wafer, method for manufacturing bonded wafer, and method for manufacturing epitaxial wafer
US9842763B2 (en) 2014-09-26 2017-12-12 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2018182145A (ja) * 2017-04-17 2018-11-15 株式会社Sumco 多層膜ｓｏｉウェーハ及びその製造方法
WO2020178952A1 (ja) * 2019-03-04 2020-09-10 ウルトラメモリ株式会社 トリミング方法

Also Published As

Publication number Publication date
JP4846915B2 (ja) 2011-12-28
US6583029B2 (en) 2003-06-24
US20030008478A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
KR100789205B1 (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
US6146979A (en) Pressurized microbubble thin film separation process using a reusable substrate
EP1187216B1 (en) Method for manufacturing bonded wafer
JP4839818B2 (ja) 貼り合わせ基板の製造方法
US6596610B1 (en) Method for reclaiming delaminated wafer and reclaimed delaminated wafer
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
JPH0636414B2 (ja) 半導体素子形成用基板の製造方法
US20110195560A1 (en) Method of producing a silicon-on-sapphire type heterostructure
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
US20100084746A1 (en) Process for producing laminated substrate and laminated substrate
JPH0917984A (ja) 貼り合わせｓｏｉ基板の製造方法
JP2662495B2 (ja) 接着半導体基板の製造方法
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JPH05226305A (ja) 張合せウェハの製造方法
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
JPH09213593A (ja) 接着基板及びその製造方法
JP2006253595A (ja) 貼り合わせウエーハの製造方法
JP2004281917A (ja) Ｓｏｉウェーハの製造方法
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071002

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090724

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4846915

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees