JP3329288B2 - 半導体ウエーハおよびその製造方法 - Google Patents
半導体ウエーハおよびその製造方法Info
- Publication number
- JP3329288B2 JP3329288B2 JP33564298A JP33564298A JP3329288B2 JP 3329288 B2 JP3329288 B2 JP 3329288B2 JP 33564298 A JP33564298 A JP 33564298A JP 33564298 A JP33564298 A JP 33564298A JP 3329288 B2 JP3329288 B2 JP 3329288B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing
- grinding
- double
- lapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエーハ、
特に単結晶シリコンウエーハの製造方法に関する。
特に単結晶シリコンウエーハの製造方法に関する。
【０００２】
【従来の技術】従来一般に、半導体ウエーハの製造方法
は、単結晶引上げ装置により引上げられた単結晶シリコ
ンインゴットをスライスして、薄円盤状のウエーハを切
り出すスライス工程と、スライスしたウエーハの欠けや
割れを防止するためにウエーハの周縁部を面取りする粗
面取り工程と、面取りしたウエーハの表裏両面を平坦化
するラッピング工程と、面取りおよびラッピングにより
残留する加工変質層を除去する洗浄またはエッチング工
程と、エッチングしたウエーハの表面を鏡面研磨する工
程から構成されている。また、図１［Ｂ］に示すよう
に、これらの工程の他にウエーハ表面または表裏両面を
平面研削する平面研削工程と、平面研削したウエーハの
表裏両面を研磨する両面研磨工程と、両面研磨工程の前
後にウエーハの周縁部を鏡面研磨する仕上げ面取り工程
と、両面研磨されたウエーハを鏡面研磨する仕上げ研磨
工程と、研磨したウエーハに残留する研磨剤や異物を除
去し、清浄度を向上させる洗浄工程を組み合わせた製造
方法もある。
は、単結晶引上げ装置により引上げられた単結晶シリコ
ンインゴットをスライスして、薄円盤状のウエーハを切
り出すスライス工程と、スライスしたウエーハの欠けや
割れを防止するためにウエーハの周縁部を面取りする粗
面取り工程と、面取りしたウエーハの表裏両面を平坦化
するラッピング工程と、面取りおよびラッピングにより
残留する加工変質層を除去する洗浄またはエッチング工
程と、エッチングしたウエーハの表面を鏡面研磨する工
程から構成されている。また、図１［Ｂ］に示すよう
に、これらの工程の他にウエーハ表面または表裏両面を
平面研削する平面研削工程と、平面研削したウエーハの
表裏両面を研磨する両面研磨工程と、両面研磨工程の前
後にウエーハの周縁部を鏡面研磨する仕上げ面取り工程
と、両面研磨されたウエーハを鏡面研磨する仕上げ研磨
工程と、研磨したウエーハに残留する研磨剤や異物を除
去し、清浄度を向上させる洗浄工程を組み合わせた製造
方法もある。
【０００３】上記した製造方法において、平面研削工程
は、ウエーハの大口径化、特に直径が３００ｍｍを越え
るようになると、平坦度の高いウエーハを作製するため
には、ラッピング工程のみでは対応が取れなくなり導入
された経緯がある。しかし、平面研削されたウエーハ
は、相当な量の研磨を行っても魔鏡で研削条痕の残留が
観察されている。また、相当量研磨すればウエーハの形
状が崩れ、平坦度が悪化するようになる。
は、ウエーハの大口径化、特に直径が３００ｍｍを越え
るようになると、平坦度の高いウエーハを作製するため
には、ラッピング工程のみでは対応が取れなくなり導入
された経緯がある。しかし、平面研削されたウエーハ
は、相当な量の研磨を行っても魔鏡で研削条痕の残留が
観察されている。また、相当量研磨すればウエーハの形
状が崩れ、平坦度が悪化するようになる。
【０００４】具体的には、表面または表裏両面を平面研
削した際に形成された研削条痕は、ウエーハの最外周部
でＰ−Ｖ値＝０．２〜０．１μｍ程度、条痕間隔＝１〜
１０ｍｍ程度であるため、両面研磨では研磨クロスが研
削条痕に倣ってしまい、仕上げ鏡面研磨した後にもウエ
ーハの表面にＰ−Ｖ値＝３０〜５０ｎｍ程度の微小な凹
凸として研削条痕が残留するという問題点があった。
削した際に形成された研削条痕は、ウエーハの最外周部
でＰ−Ｖ値＝０．２〜０．１μｍ程度、条痕間隔＝１〜
１０ｍｍ程度であるため、両面研磨では研磨クロスが研
削条痕に倣ってしまい、仕上げ鏡面研磨した後にもウエ
ーハの表面にＰ−Ｖ値＝３０〜５０ｎｍ程度の微小な凹
凸として研削条痕が残留するという問題点があった。
【０００５】また、高平坦度でかつ両面が鏡面研磨され
たウエーハの場合、裏面の面状態が良過ぎるために、デ
バイス工程において、表裏判別不能、センシング感度の
再調整、チャッキングにおける脱着不能、搬送系におけ
る汚染等の障害が発生し易いという問題があった。
たウエーハの場合、裏面の面状態が良過ぎるために、デ
バイス工程において、表裏判別不能、センシング感度の
再調整、チャッキングにおける脱着不能、搬送系におけ
る汚染等の障害が発生し易いという問題があった。
【０００６】
【発明が解決しようとする課題】そこで、本発明はこの
ような従来の問題点に鑑みてなされたもので、上記した
従来の表面または表裏両面を平面研削した後、両面研磨
と表面仕上げ鏡面研磨をしても残留している表面の研削
条痕を消滅させて表面の品質改善を図ると同時に、デバ
イス工程に適合した裏面品質を有する半導体ウエーハの
製造方法および半導体ウエーハを提供することを主たる
目的とする。
ような従来の問題点に鑑みてなされたもので、上記した
従来の表面または表裏両面を平面研削した後、両面研磨
と表面仕上げ鏡面研磨をしても残留している表面の研削
条痕を消滅させて表面の品質改善を図ると同時に、デバ
イス工程に適合した裏面品質を有する半導体ウエーハの
製造方法および半導体ウエーハを提供することを主たる
目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項１に記載した発明は、少なくとも両面を
エッチング処理により加工変質層を除去し、片面を平面
研削手段により平坦化した後、両面を研磨処理し、平面
研削された面をウエーハの裏面とし、表面を仕上げ鏡面
研磨したものであることを特徴とする半導体ウエーハで
ある。
本発明の請求項１に記載した発明は、少なくとも両面を
エッチング処理により加工変質層を除去し、片面を平面
研削手段により平坦化した後、両面を研磨処理し、平面
研削された面をウエーハの裏面とし、表面を仕上げ鏡面
研磨したものであることを特徴とする半導体ウエーハで
ある。
【０００８】このウエーハは、両面の平坦度に優れ、表
裏で面状態が異なるウエーハであって、例えば表面は平
面研削で形成される微小な凹凸が存在しない鏡面に、裏
面は研磨後に研削条痕としてＰ−Ｖ値＝３０〜５０ｎｍ
程度、間隔＝１〜１０ｍｍ程度の微小な凹凸が残留する
面に仕上げたものである。
裏で面状態が異なるウエーハであって、例えば表面は平
面研削で形成される微小な凹凸が存在しない鏡面に、裏
面は研磨後に研削条痕としてＰ−Ｖ値＝３０〜５０ｎｍ
程度、間隔＝１〜１０ｍｍ程度の微小な凹凸が残留する
面に仕上げたものである。
【０００９】本発明のウエーハを使用することによっ
て、従来の両面ラッピング・表面または両面平面研削・
両面研磨・鏡面研磨法ウエーハの場合に形成されていた
表面の研削条痕残留はなくなり、またデバイス工程でウ
エーハの裏面をチャックした場合、前記裏面の面状態が
良過ぎるために発生し易かった、表裏判別不能、センシ
ング感度の再調整、チャッキングにおける脱着不能、搬
送系における汚染等の問題もないとともに、表面に裏面
の研削条痕が転写されることはない。従って、デバイス
工程における高集積化にも充分対応させることができ、
デバイスの生産性と歩留りの向上を図り、コストを大幅
に改善することが可能となる。
て、従来の両面ラッピング・表面または両面平面研削・
両面研磨・鏡面研磨法ウエーハの場合に形成されていた
表面の研削条痕残留はなくなり、またデバイス工程でウ
エーハの裏面をチャックした場合、前記裏面の面状態が
良過ぎるために発生し易かった、表裏判別不能、センシ
ング感度の再調整、チャッキングにおける脱着不能、搬
送系における汚染等の問題もないとともに、表面に裏面
の研削条痕が転写されることはない。従って、デバイス
工程における高集積化にも充分対応させることができ、
デバイスの生産性と歩留りの向上を図り、コストを大幅
に改善することが可能となる。
【００１０】次に、本発明の請求項２に記載した発明
は、少なくとも半導体インゴットをスライスしてウエー
ハを切り出し、該ウエーハの表裏両面をラッピング後、
エッチング処理により加工変質層を除去し、片面を平面
研削手段により平坦化した後、両面を研磨処理し、平面
研削された面をウエーハの裏面とし、表面に仕上げ鏡面
研磨処理を施すことを特徴とする半導体ウエーハの製造
方法である。
は、少なくとも半導体インゴットをスライスしてウエー
ハを切り出し、該ウエーハの表裏両面をラッピング後、
エッチング処理により加工変質層を除去し、片面を平面
研削手段により平坦化した後、両面を研磨処理し、平面
研削された面をウエーハの裏面とし、表面に仕上げ鏡面
研磨処理を施すことを特徴とする半導体ウエーハの製造
方法である。
【００１１】このような両面ラッピング・片面平面研削
・両面研磨・平面研削した面の他面を仕上げ鏡面研磨す
る工程から成る本発明のウエーハ製造工程によれば、従
来の両面ラッピング・表面または両面平面研削・両面研
磨・鏡面研磨法と比較して高い平坦度を有するウエーハ
を容易に低コストで製造することができる。また、従来
法の欠点である研削条痕の残留する表面に対して、研削
条痕も微小凹凸もない鏡面からなる表面と所望の研削条
痕を有する裏面から成るウエーハを容易に低コストで得
ることができる。
・両面研磨・平面研削した面の他面を仕上げ鏡面研磨す
る工程から成る本発明のウエーハ製造工程によれば、従
来の両面ラッピング・表面または両面平面研削・両面研
磨・鏡面研磨法と比較して高い平坦度を有するウエーハ
を容易に低コストで製造することができる。また、従来
法の欠点である研削条痕の残留する表面に対して、研削
条痕も微小凹凸もない鏡面からなる表面と所望の研削条
痕を有する裏面から成るウエーハを容易に低コストで得
ることができる。
【００１２】この場合、請求項３に記載したように、前
記両面研磨処理の前或は後で鏡面面取りすることが望ま
しい。このように両面研磨処理の前或は後で鏡面面取り
することで、その後の研磨中あるいはデバイス工程にお
いて、ウエーハに割れ、欠け等の欠損が発生することを
防止することができる。この鏡面面取りは、ラッピング
前にウエーハの周縁部を研削により粗面取りしてラッピ
ング・平面研削中の割れ、欠け等を防止した後に行って
いるのでより効果的である。
記両面研磨処理の前或は後で鏡面面取りすることが望ま
しい。このように両面研磨処理の前或は後で鏡面面取り
することで、その後の研磨中あるいはデバイス工程にお
いて、ウエーハに割れ、欠け等の欠損が発生することを
防止することができる。この鏡面面取りは、ラッピング
前にウエーハの周縁部を研削により粗面取りしてラッピ
ング・平面研削中の割れ、欠け等を防止した後に行って
いるのでより効果的である。
【００１３】さらにこの場合、請求項４に記載したよう
に、ウエーハのエッチング処理を、アルカリ溶液をエッ
チング液として使用する湿式エッチングとすることが望
ましい。このようにすれば、両面ラッピングによって得
られた平坦度を維持した状態でウエーハの加工変質層を
除去することができ、後工程の片面研削処理とも相まっ
て、高平坦度の品質を維持した状態で研磨処理を効率よ
く進めることができる。ウエーハのエッチング処理は、
加工変質層を除去できる最低限の取り代でよい。
に、ウエーハのエッチング処理を、アルカリ溶液をエッ
チング液として使用する湿式エッチングとすることが望
ましい。このようにすれば、両面ラッピングによって得
られた平坦度を維持した状態でウエーハの加工変質層を
除去することができ、後工程の片面研削処理とも相まっ
て、高平坦度の品質を維持した状態で研磨処理を効率よ
く進めることができる。ウエーハのエッチング処理は、
加工変質層を除去できる最低限の取り代でよい。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を説明
するが、本発明はこれらに限定されるものではない。本
発明者は、上記した従来のラッピング、表面または表裏
両面を平面研削した後、両面研磨と仕上げ鏡面研磨をし
ても残留している表面の研削条痕を消滅させると同時
に、裏面性状についてもデバイス工程で障害や問題を発
生しないウエーハを製造するには、研削条痕のないラッ
ピング後の面を表面に生かし、研削条痕が残留し易い平
面研削後の面を裏面とすれば表面品質も裏面状態も改善
できることを見出し、ラッピング、平面研削、研磨、鏡
面研磨各工程の組み合わせ方、各工程の諸条件を見極め
て本発明を完成させた。
するが、本発明はこれらに限定されるものではない。本
発明者は、上記した従来のラッピング、表面または表裏
両面を平面研削した後、両面研磨と仕上げ鏡面研磨をし
ても残留している表面の研削条痕を消滅させると同時
に、裏面性状についてもデバイス工程で障害や問題を発
生しないウエーハを製造するには、研削条痕のないラッ
ピング後の面を表面に生かし、研削条痕が残留し易い平
面研削後の面を裏面とすれば表面品質も裏面状態も改善
できることを見出し、ラッピング、平面研削、研磨、鏡
面研磨各工程の組み合わせ方、各工程の諸条件を見極め
て本発明を完成させた。
【００１５】先ず、本発明の半導体インゴットから半導
体ウエーハの製造方法の一例を図面に基づいて説明す
る。ここで図１［Ａ］は本発明の製造工程の構成概要と
各工程で得られたウエーハの面状態を示す説明図であ
る。
体ウエーハの製造方法の一例を図面に基づいて説明す
る。ここで図１［Ａ］は本発明の製造工程の構成概要と
各工程で得られたウエーハの面状態を示す説明図であ
る。
【００１６】図１［Ａ］で例示した本発明の製造工程
は、主として下記の８工程から構成されている。 （１）単結晶インゴットより薄円盤状ウエーハ１を切り
出すスライス工程［図１［Ａ］（ａ）参照］。 （２）スライスしたウエーハ１の周縁部を研削により粗
面取りをする粗面取り工程。粗面取りされたウエーハ１
の面取り部には加工歪み２が生じる［図１［Ａ］（ｂ）
参照］。 （３）面取りしたウエーハを平坦化するラッピング工程
であって、ラッピング装置により、両面を砥粒を含むラ
ップ液を掛けながら研削する。ラッピングされたウエー
ハ１には加工歪み２が生じる［図１［Ａ］（ｃ）参
照］。 （４）ラッピングされたウエーハ１の両面に付着したラ
ッピングパウダーを洗浄またはエッチングにより除去す
る。加工歪み２は洗浄またはエッチングによりある程度
もしくはほぼ完全に除去される。同時にエッチング作用
によりウエーハ１にはエッチピット３が形成される［図
１［Ａ］（ｄ）参照］。
は、主として下記の８工程から構成されている。 （１）単結晶インゴットより薄円盤状ウエーハ１を切り
出すスライス工程［図１［Ａ］（ａ）参照］。 （２）スライスしたウエーハ１の周縁部を研削により粗
面取りをする粗面取り工程。粗面取りされたウエーハ１
の面取り部には加工歪み２が生じる［図１［Ａ］（ｂ）
参照］。 （３）面取りしたウエーハを平坦化するラッピング工程
であって、ラッピング装置により、両面を砥粒を含むラ
ップ液を掛けながら研削する。ラッピングされたウエー
ハ１には加工歪み２が生じる［図１［Ａ］（ｃ）参
照］。 （４）ラッピングされたウエーハ１の両面に付着したラ
ッピングパウダーを洗浄またはエッチングにより除去す
る。加工歪み２は洗浄またはエッチングによりある程度
もしくはほぼ完全に除去される。同時にエッチング作用
によりウエーハ１にはエッチピット３が形成される［図
１［Ａ］（ｄ）参照］。
【００１７】（５）洗浄またはエッチングされたウエー
ハ１の片面１ａを平面研削して高い平坦度を得る。平面
研削されたウエーハ１の片面１ａには加工歪み２と研削
条痕４が生じる［図１［Ａ］（ｅ）参照］。 （６）片面１ａを研削したウエーハ１の両面１ａ、１ｂ
を研磨する研磨工程。この研磨によりウエーハ１の両面
１ａ、１ｂの加工歪み２とエッチピット３は除去される
が、平面研削された面１ａには研削条痕が残留する［図
１［Ａ］（ｆ）参照］。 （７）両面研磨工程の前もしくは後で、ウエーハ１の周
縁部を鏡面研磨する。これによりウエーハ１の周縁部の
加工歪み２とエッチピット３が除去される［図１［Ａ］
（ｆ）参照］。 （８）平面研削された面１ａをウエーハ１の裏面側にし
て、両面研磨されたウエーハ１の表面を仕上げ鏡面研磨
する。これによりウエーハ１の表面は１ｂとなり、平面
研削された面１ａが裏面となる半導体ウエーハを得る
［図１［Ａ］（ｇ）参照］。 （９）研磨処理後のウエーハを洗浄、乾燥する洗浄工程
（不図示）。
ハ１の片面１ａを平面研削して高い平坦度を得る。平面
研削されたウエーハ１の片面１ａには加工歪み２と研削
条痕４が生じる［図１［Ａ］（ｅ）参照］。 （６）片面１ａを研削したウエーハ１の両面１ａ、１ｂ
を研磨する研磨工程。この研磨によりウエーハ１の両面
１ａ、１ｂの加工歪み２とエッチピット３は除去される
が、平面研削された面１ａには研削条痕が残留する［図
１［Ａ］（ｆ）参照］。 （７）両面研磨工程の前もしくは後で、ウエーハ１の周
縁部を鏡面研磨する。これによりウエーハ１の周縁部の
加工歪み２とエッチピット３が除去される［図１［Ａ］
（ｆ）参照］。 （８）平面研削された面１ａをウエーハ１の裏面側にし
て、両面研磨されたウエーハ１の表面を仕上げ鏡面研磨
する。これによりウエーハ１の表面は１ｂとなり、平面
研削された面１ａが裏面となる半導体ウエーハを得る
［図１［Ａ］（ｇ）参照］。 （９）研磨処理後のウエーハを洗浄、乾燥する洗浄工程
（不図示）。
【００１８】次に、本発明において使用されるラッピン
グ装置、平面研削装置、研磨装置ならびにその加工条件
について説明する。平坦化工程の最初はラッピング装置
を使用する。図２に本発明で使用される両面ラッピング
装置の一例を示す。
グ装置、平面研削装置、研磨装置ならびにその加工条件
について説明する。平坦化工程の最初はラッピング装置
を使用する。図２に本発明で使用される両面ラッピング
装置の一例を示す。
【００１９】スライスされたウエーハ１は、両面ラッピ
ング装置１０の互いに平行に保たれたラップ定盤（上定
盤１１と下定盤１２）の間に置かれ、通常、アルミナあ
るいはシリコンカーバイド砥粒とグリセリンの混合物で
あるラップ液１７をラップ液ノズル１６からラップ定盤
とウエーハの間に流し込み、加圧下で回転、摺り合せに
よりウエーハ両面を機械的に研削する。
ング装置１０の互いに平行に保たれたラップ定盤（上定
盤１１と下定盤１２）の間に置かれ、通常、アルミナあ
るいはシリコンカーバイド砥粒とグリセリンの混合物で
あるラップ液１７をラップ液ノズル１６からラップ定盤
とウエーハの間に流し込み、加圧下で回転、摺り合せに
よりウエーハ両面を機械的に研削する。
【００２０】上定盤１１と下定盤１２は互いに逆回転
し、下定盤１２には中心ギア１３を設け、下定盤１２の
外側にはインターナルギア１４を設け、上下ラップ定盤
の間には複数のウエーハ１をウエーハ受け孔を介して保
持したギア付きキャリア１５を複数介在させ、中心ギア
１３とインターナルギア１４の間で自転と公転を行い、
上定盤１１による適切な加圧下に複数のウエーハ１の同
時ラッピングを行っている。
し、下定盤１２には中心ギア１３を設け、下定盤１２の
外側にはインターナルギア１４を設け、上下ラップ定盤
の間には複数のウエーハ１をウエーハ受け孔を介して保
持したギア付きキャリア１５を複数介在させ、中心ギア
１３とインターナルギア１４の間で自転と公転を行い、
上定盤１１による適切な加圧下に複数のウエーハ１の同
時ラッピングを行っている。
【００２１】次に、平面研削装置は、ラッピングおよび
エッチング後のウエーハのより高い平坦度を目指して砥
石で研削する装置であって、ウエーハ両面を同時に研削
する両頭研削盤、片面を研削するインフィード型平面研
削盤等がよく知られているが、本発明で使用するのは後
者であって、図３にその一例を示す。
エッチング後のウエーハのより高い平坦度を目指して砥
石で研削する装置であって、ウエーハ両面を同時に研削
する両頭研削盤、片面を研削するインフィード型平面研
削盤等がよく知られているが、本発明で使用するのは後
者であって、図３にその一例を示す。
【００２２】このインフィード型平面研削盤２０は、回
転可能な吸着式固定機構を有する吸着盤２１に前記ラッ
ピングしたウエーハ１を固定し、吸着盤駆動モーター２
４によって自転させながら、砥石駆動モーター２３によ
って高速駆動されるカップ型砥石２２で、ウエーハ表面
もしくは裏面を研削できるようになっている。そして、
ウエーハ１を真空吸着する場合は、真空配管２５に通じ
る真空装置（不図示）により吸着固定する。
転可能な吸着式固定機構を有する吸着盤２１に前記ラッ
ピングしたウエーハ１を固定し、吸着盤駆動モーター２
４によって自転させながら、砥石駆動モーター２３によ
って高速駆動されるカップ型砥石２２で、ウエーハ表面
もしくは裏面を研削できるようになっている。そして、
ウエーハ１を真空吸着する場合は、真空配管２５に通じ
る真空装置（不図示）により吸着固定する。
【００２３】続いて、両面研磨工程で使用する両面研磨
装置は、その前工程であるスライス工程、面取り工程、
平坦化工程、エッチング工程を経てきた、安定した厚さ
精度および平坦度精度をもつウエーハを、ケミカルメカ
ニカル研磨工程で両面を研磨するものである。
装置は、その前工程であるスライス工程、面取り工程、
平坦化工程、エッチング工程を経てきた、安定した厚さ
精度および平坦度精度をもつウエーハを、ケミカルメカ
ニカル研磨工程で両面を研磨するものである。
【００２４】この両面研磨には、各種研磨方式を適用す
ることができ、その一例として図４に示した両面研磨装
置を説明する。平面研削されたウエーハ１は、両面研磨
装置３０の互いに平行に保たれた定盤（上定盤３１と下
定盤３２）の面に接着したポリウレタン発泡層等から成
る研磨パッド３３，３４の間に置かれ、通常、アルカリ
溶液中にシリカ等の研磨用砥粒をけん濁させた研磨液３
９を研磨液ノズル３８から研磨パッドとウエーハの間に
流し込み、加圧下で回転、摺り合せによりウエーハ両面
をケミカルメカニカル研磨する。
ることができ、その一例として図４に示した両面研磨装
置を説明する。平面研削されたウエーハ１は、両面研磨
装置３０の互いに平行に保たれた定盤（上定盤３１と下
定盤３２）の面に接着したポリウレタン発泡層等から成
る研磨パッド３３，３４の間に置かれ、通常、アルカリ
溶液中にシリカ等の研磨用砥粒をけん濁させた研磨液３
９を研磨液ノズル３８から研磨パッドとウエーハの間に
流し込み、加圧下で回転、摺り合せによりウエーハ両面
をケミカルメカニカル研磨する。
【００２５】上定盤３１と下定盤３２は互いに逆回転
し、下定盤３２には中心ギア３５を設け、下定盤３２の
外側にはインターナルギア３６を設け、上下定盤の間に
は複数のウエーハ１をウエーハ受け孔を介して保持した
ギア付きキャリア３７を複数介在させ、中心ギア３５と
インターナルギア３６の間で自転と公転を行い、上定盤
３１による適切な加圧下に複数のウエーハ１の同時両面
研磨を行っている。
し、下定盤３２には中心ギア３５を設け、下定盤３２の
外側にはインターナルギア３６を設け、上下定盤の間に
は複数のウエーハ１をウエーハ受け孔を介して保持した
ギア付きキャリア３７を複数介在させ、中心ギア３５と
インターナルギア３６の間で自転と公転を行い、上定盤
３１による適切な加圧下に複数のウエーハ１の同時両面
研磨を行っている。
【００２６】次いで、仕上げ鏡面研磨は、本発明の場合
は片面で行う。一例として図５に示した片面研磨装置４
０による方式は、ホルダシャフト４７で回転するウエー
ハホルダ４２に、後の洗浄工程で剥離し易いワックス等
の接着剤を用いてウエーハ１の裏面を固定し、荷重を掛
けた状態で、通常、アルカリ溶液中にシリカ等の研磨用
砥粒をけん濁させた研磨剤４４を研磨剤ノズル４３から
研磨布４５とウエーハ１の間に流し込みながら、定盤回
転軸４６で回転する回転定盤４１上に貼着したポリウレ
タン発泡層等から成る研磨布４５に相対速度を与えて、
ウエーハの表面のみをケミカルメカニカルに鏡面研磨す
る方式である。
は片面で行う。一例として図５に示した片面研磨装置４
０による方式は、ホルダシャフト４７で回転するウエー
ハホルダ４２に、後の洗浄工程で剥離し易いワックス等
の接着剤を用いてウエーハ１の裏面を固定し、荷重を掛
けた状態で、通常、アルカリ溶液中にシリカ等の研磨用
砥粒をけん濁させた研磨剤４４を研磨剤ノズル４３から
研磨布４５とウエーハ１の間に流し込みながら、定盤回
転軸４６で回転する回転定盤４１上に貼着したポリウレ
タン発泡層等から成る研磨布４５に相対速度を与えて、
ウエーハの表面のみをケミカルメカニカルに鏡面研磨す
る方式である。
【００２７】この場合、ウエーハの裏面を保持する方法
には前記のワックスで接着する方式以外に、ワックスを
使わずに、真空吸着式回転保持部材でウエーハの裏面を
保持する方式、さらにワックスを使わずに、軟質な樹脂
でウエーハ裏面を保持する方式もあるが、本発明では前
記の他、いずれの方式を用いてもよく、表面を仕上げ鏡
面研磨する方式を限定するものではない。
には前記のワックスで接着する方式以外に、ワックスを
使わずに、真空吸着式回転保持部材でウエーハの裏面を
保持する方式、さらにワックスを使わずに、軟質な樹脂
でウエーハ裏面を保持する方式もあるが、本発明では前
記の他、いずれの方式を用いてもよく、表面を仕上げ鏡
面研磨する方式を限定するものではない。
【００２８】そして、洗浄工程は、前記表面仕上げ鏡面
研磨工程で得られたウエーハの表面に付着する研磨剤等
を除去し、表裏面の清浄度を向上させるため、アンモニ
ア水と過酸化水素水を主成分とするＳＣ−１や塩酸と過
酸化水素水を主成分とするＳＣ−２等の洗浄方法によっ
て洗浄処理するものである。
研磨工程で得られたウエーハの表面に付着する研磨剤等
を除去し、表裏面の清浄度を向上させるため、アンモニ
ア水と過酸化水素水を主成分とするＳＣ−１や塩酸と過
酸化水素水を主成分とするＳＣ−２等の洗浄方法によっ
て洗浄処理するものである。
【００２９】本発明における湿式エッチング工程は、両
面ラッピングによる平坦化工程でウエーハ表裏面に形成
された加工変質層を、化学的エッチングによって除去可
能とするものである。このエッチング用の薬液について
は、酸・アルカリ等が考えられる。しかし、その種類や
エッチング時の薬液の攪拌状態や反応の進行状況によっ
ては、平坦度を損なうことにもなりかねない。本発明で
は、その後の平面研削手段により平坦度は是正されるた
め、エッチングでの平坦度は特に気にするものではない
が、ラッピング工程で形成された平坦度を損なうことな
くそのままの状態でエッチングされればさらに好まし
い。そこで実験を重ねた結果、酸溶液でも問題はないこ
とが確認できたが、アルカリ溶液が極めて適しており、
水酸化ナトリウムまたは水酸化カリウムの４５〜５０％
水溶液が望ましいことが判った。
面ラッピングによる平坦化工程でウエーハ表裏面に形成
された加工変質層を、化学的エッチングによって除去可
能とするものである。このエッチング用の薬液について
は、酸・アルカリ等が考えられる。しかし、その種類や
エッチング時の薬液の攪拌状態や反応の進行状況によっ
ては、平坦度を損なうことにもなりかねない。本発明で
は、その後の平面研削手段により平坦度は是正されるた
め、エッチングでの平坦度は特に気にするものではない
が、ラッピング工程で形成された平坦度を損なうことな
くそのままの状態でエッチングされればさらに好まし
い。そこで実験を重ねた結果、酸溶液でも問題はないこ
とが確認できたが、アルカリ溶液が極めて適しており、
水酸化ナトリウムまたは水酸化カリウムの４５〜５０％
水溶液が望ましいことが判った。
【００３０】
【実施例】以下、本発明の実施例を挙げて具体的に説明
するが、本発明はこれらに限定されるものではない。 （実施例）図１［Ａ］の（ａ）〜（ｇ）に示した製造工
程に従って、半導体インゴットから半導体ウエーハを作
製し、その２００枚について品質を調査した。使用した
主な装置は、先に説明した両面ラッピング装置、片面研
削装置、両面研磨装置、片面仕上げ鏡面研磨装置等であ
る。スライスして得たウエーハは、直径３００ｍｍ，厚
さ９７５μｍであり、これを出発材としてラッピング、
研削、研磨等を行った。
するが、本発明はこれらに限定されるものではない。 （実施例）図１［Ａ］の（ａ）〜（ｇ）に示した製造工
程に従って、半導体インゴットから半導体ウエーハを作
製し、その２００枚について品質を調査した。使用した
主な装置は、先に説明した両面ラッピング装置、片面研
削装置、両面研磨装置、片面仕上げ鏡面研磨装置等であ
る。スライスして得たウエーハは、直径３００ｍｍ，厚
さ９７５μｍであり、これを出発材としてラッピング、
研削、研磨等を行った。
【００３１】ラッピング、研削、研磨については下記の
様に種々の条件で行った。両面ラッピングは、取り代を
両面で８０〜２００μｍの範囲で実施した。エッチング
は、ラッピングで生じた加工変質層を除去できる取り代
で、アルカリ溶液、酸溶液を用いて実施した。片面研削
では、＃２０００〜＃４０００番のレジンボンド等の研
削砥石を用い、研削代を１０〜２０μｍとして実施し
た。両面研磨は、両面で１０〜２０μｍの取り代で行っ
た。ただし、この取り代は、片面研削で生じた加工変質
層が除去できる範囲で設定した。両面研磨は、研磨布に
発泡ウレタン系研磨布もしくは硬質ウレタン研磨パッド
（研磨クロス）等を使用した。研磨剤は、コロイダルシ
リカを含有したものを用いた。
様に種々の条件で行った。両面ラッピングは、取り代を
両面で８０〜２００μｍの範囲で実施した。エッチング
は、ラッピングで生じた加工変質層を除去できる取り代
で、アルカリ溶液、酸溶液を用いて実施した。片面研削
では、＃２０００〜＃４０００番のレジンボンド等の研
削砥石を用い、研削代を１０〜２０μｍとして実施し
た。両面研磨は、両面で１０〜２０μｍの取り代で行っ
た。ただし、この取り代は、片面研削で生じた加工変質
層が除去できる範囲で設定した。両面研磨は、研磨布に
発泡ウレタン系研磨布もしくは硬質ウレタン研磨パッド
（研磨クロス）等を使用した。研磨剤は、コロイダルシ
リカを含有したものを用いた。
【００３２】上記両面研磨を行った後でも、研削条痕は
残っている。研削条痕と加工変質層とは別物で、研削条
痕は研削砥石によって表面に形成された「形状」、換言
すれば「うねり」のようなものであり、両面研磨を行っ
てもなお残留している。次に、この研削条痕の残留して
いる片面研削した面を裏面とし、表面側について仕上げ
鏡面研磨を行った。研磨方法は「倣い研磨」で、ウエー
ハの表面のみをケミカルメカニカルに鏡面化する研磨方
法で、研磨代１〜２μｍで行った。
残っている。研削条痕と加工変質層とは別物で、研削条
痕は研削砥石によって表面に形成された「形状」、換言
すれば「うねり」のようなものであり、両面研磨を行っ
てもなお残留している。次に、この研削条痕の残留して
いる片面研削した面を裏面とし、表面側について仕上げ
鏡面研磨を行った。研磨方法は「倣い研磨」で、ウエー
ハの表面のみをケミカルメカニカルに鏡面化する研磨方
法で、研磨代１〜２μｍで行った。
【００３３】最終の洗浄工程を経て作製されたウエーハ
の品質は下記のように非常に優れたものであった。 （１）ウエーハの平坦度は、ＳＢＩＲmax で０．２０μ
ｍと極めて優れている。ここで、平坦度は、静電容量式
厚さ計（ＡＤＥ社製Ｇａｌａｘｙ−ＡＦＳ）にて測定
し、ＳＢＩＲmax （Ｓｉｔｅ Ｂａｃｋ−ｓｉｄｅ Ｉ
ｄｅａｌ Ｒａｎｇｅ：ＳＥＭＩ規格Ｍ１等で標準化さ
れている値、セルサイズ２５×２５）で表わした値であ
る。 （２）ウエーハの表面には、研削条痕やこれに類する微
小な凹凸は全く存在せず、高輝度の鏡面に仕上がってい
る。
の品質は下記のように非常に優れたものであった。 （１）ウエーハの平坦度は、ＳＢＩＲmax で０．２０μ
ｍと極めて優れている。ここで、平坦度は、静電容量式
厚さ計（ＡＤＥ社製Ｇａｌａｘｙ−ＡＦＳ）にて測定
し、ＳＢＩＲmax （Ｓｉｔｅ Ｂａｃｋ−ｓｉｄｅ Ｉ
ｄｅａｌ Ｒａｎｇｅ：ＳＥＭＩ規格Ｍ１等で標準化さ
れている値、セルサイズ２５×２５）で表わした値であ
る。 （２）ウエーハの表面には、研削条痕やこれに類する微
小な凹凸は全く存在せず、高輝度の鏡面に仕上がってい
る。
【００３４】（３）ウエーハの裏面には、Ｐ−Ｖ値＝３
０〜５０ｎｍ程度、間隔＝１〜１０ｍｍ程度の微小な凹
凸として平面研削条痕が残留しているが、極微小なた
め、デバイス工程でウエーハをチャックした場合、ウエ
ーハ表面に裏面の研削条痕が転写されることはなかっ
た。ここで、Ｐ−Ｖ値は、マイクロラフネスの一種で、
ＮＡＮＯＭＥＴＲＯ ３３０Ｆ（レーザー変位計、黒田
精工社製商品名）で、２０ｍｍ×５ｍｍ角の面積で行っ
た。Ｐ−Ｖ値は、山と谷の最大差である。
０〜５０ｎｍ程度、間隔＝１〜１０ｍｍ程度の微小な凹
凸として平面研削条痕が残留しているが、極微小なた
め、デバイス工程でウエーハをチャックした場合、ウエ
ーハ表面に裏面の研削条痕が転写されることはなかっ
た。ここで、Ｐ−Ｖ値は、マイクロラフネスの一種で、
ＮＡＮＯＭＥＴＲＯ ３３０Ｆ（レーザー変位計、黒田
精工社製商品名）で、２０ｍｍ×５ｍｍ角の面積で行っ
た。Ｐ−Ｖ値は、山と谷の最大差である。
【００３５】また、高平坦度でかつ両面が鏡面研磨され
たウエーハの場合、裏面の面状態が良過ぎるために発生
し易いデバイス工程における、表裏判別不能、センシン
グ感度の再調整、チャッキングにおける脱着不能、搬送
系における汚染等の障害が、本発明のウエーハ裏面にお
いて発生するか否かをデバイス工程において調査したと
ころ全く問題はなかった。
たウエーハの場合、裏面の面状態が良過ぎるために発生
し易いデバイス工程における、表裏判別不能、センシン
グ感度の再調整、チャッキングにおける脱着不能、搬送
系における汚染等の障害が、本発明のウエーハ裏面にお
いて発生するか否かをデバイス工程において調査したと
ころ全く問題はなかった。
【００３６】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００３７】例えば、本発明の実施形態では、直径３０
０ｍｍ（１２インチ）のシリコンウエーハを加工してい
るが、本発明は近年の２００ｍｍ（８インチ）〜４００
ｍｍ（１６インチ）あるいはそれ以上の大直径化にも十
分対応することができる。
０ｍｍ（１２インチ）のシリコンウエーハを加工してい
るが、本発明は近年の２００ｍｍ（８インチ）〜４００
ｍｍ（１６インチ）あるいはそれ以上の大直径化にも十
分対応することができる。
【００３８】また、本発明の工程については、図１
［Ａ］に挙げたものを例示したが、本発明はここに示さ
れた工程のみに限ぎられるものではない。これらの工程
には他に熱処理や洗浄等の工程が加えられてもよいし、
一部工程の省略、入れ換え等も可能である。
［Ａ］に挙げたものを例示したが、本発明はここに示さ
れた工程のみに限ぎられるものではない。これらの工程
には他に熱処理や洗浄等の工程が加えられてもよいし、
一部工程の省略、入れ換え等も可能である。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
高平坦度で微小凹凸のない高輝度鏡面からなる表面と適
度な微小研削条痕が存在する裏面を有する半導体ウエー
ハを、容易に、低コストで製造することができる。従っ
て、デバイス工程でチャッキングした場合に、本発明の
ウエーハ表面に裏面の条痕が転写される恐れはなく、デ
バイス工程における高集積化にも充分対応させることが
でき、デバイス工程の生産性と歩留りの向上を図り、コ
ストを大幅に改善することが可能となる。
高平坦度で微小凹凸のない高輝度鏡面からなる表面と適
度な微小研削条痕が存在する裏面を有する半導体ウエー
ハを、容易に、低コストで製造することができる。従っ
て、デバイス工程でチャッキングした場合に、本発明の
ウエーハ表面に裏面の条痕が転写される恐れはなく、デ
バイス工程における高集積化にも充分対応させることが
でき、デバイス工程の生産性と歩留りの向上を図り、コ
ストを大幅に改善することが可能となる。
【図１】［Ａ］本発明の半導体インゴットから半導体ウ
エーハを製造する製造工程とウエーハの面状態を説明す
るフロー図である。 ［Ｂ］従来の半導体インゴットから半導体ウエーハを製
造する製造工程とウエーハの面状態を説明するフロー図
である。
エーハを製造する製造工程とウエーハの面状態を説明す
るフロー図である。 ［Ｂ］従来の半導体インゴットから半導体ウエーハを製
造する製造工程とウエーハの面状態を説明するフロー図
である。
【図２】本発明において使用する両面ラッピング装置の
一例を示す概略説明図である。
一例を示す概略説明図である。
【図３】本発明において使用する片面研削用平面研削装
置の一例を示す概略説明図である。
置の一例を示す概略説明図である。
【図４】本発明において使用する両面研磨装置の一例を
示す概略説明図である。
示す概略説明図である。
【図５】本発明において使用する片面仕上げ鏡面研磨装
置の一例を示す概略説明図である。
置の一例を示す概略説明図である。
１…ウエーハ、１ａ，１ｂ…ウエーハの面、２…加工歪
み、３…エッチピット、４…研削条痕、１０…ラッピン
グ装置、１１…上定盤、１２…下定盤、１３…中心ギ
ア、１４…インターナルギア、１５…ギア付きキャリ
ア、１６…ラップ液ノズル、１７…ラップ液、２０…平
面研削盤、２１…吸着盤、２２…カップ型砥石、２３…
砥石駆動モーター、２４…吸着盤駆動モーター、２５…
真空配管、３０…両面研磨装置、３１…上定盤、３２…
下定盤、３３，３４…研磨パッド、３５…中心ギア、３
６…インターナルギア、３７…ギア付きキャリア、３８
…研磨液ノズル、３９…研磨液、４０…片面研磨装置、
４１…回転定盤、４２…ウエーハホルダ、４３…研磨剤
ノズル、４４…研磨剤、４５…研磨布、４６…定盤回転
軸、４７…ホルダシャフト。
み、３…エッチピット、４…研削条痕、１０…ラッピン
グ装置、１１…上定盤、１２…下定盤、１３…中心ギ
ア、１４…インターナルギア、１５…ギア付きキャリ
ア、１６…ラップ液ノズル、１７…ラップ液、２０…平
面研削盤、２１…吸着盤、２２…カップ型砥石、２３…
砥石駆動モーター、２４…吸着盤駆動モーター、２５…
真空配管、３０…両面研磨装置、３１…上定盤、３２…
下定盤、３３，３４…研磨パッド、３５…中心ギア、３
６…インターナルギア、３７…ギア付きキャリア、３８
…研磨液ノズル、３９…研磨液、４０…片面研磨装置、
４１…回転定盤、４２…ウエーハホルダ、４３…研磨剤
ノズル、４４…研磨剤、４５…研磨布、４６…定盤回転
軸、４７…ホルダシャフト。
Claims (4)
- 【請求項１】 少なくとも両面をエッチング処理により
加工変質層を除去し、片面を平面研削手段により平坦化
した後、両面を研磨処理し、平面研削された面をウエー
ハの裏面とし、表面を仕上げ鏡面研磨したものであるこ
とを特徴とする半導体ウエーハ。 - 【請求項２】 少なくとも半導体インゴットをスライス
してウエーハを切り出し、該ウエーハの表裏両面をラッ
ピング後、エッチング処理により加工変質層を除去し、
片面を平面研削手段により平坦化した後、両面を研磨処
理し、平面研削された面をウエーハの裏面とし、表面に
仕上げ鏡面研磨処理を施すことを特徴とする半導体ウエ
ーハの製造方法。 - 【請求項３】 前記両面研磨処理の前或は後で鏡面面取
りすることを特徴とする請求項２に記載した半導体ウエ
ーハの製造方法。 - 【請求項４】 前記ウエーハのエッチング処理が、アル
カリ溶液をエッチング液として使用する湿式エッチング
であることを特徴とする請求項２または請求項３に記載
した半導体ウエーハの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33564298A JP3329288B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体ウエーハおよびその製造方法 |
| EP99122057A EP1005069A3 (en) | 1998-11-26 | 1999-11-17 | Semiconductor wafer and method for fabrication thereof |
| TW088120265A TW494487B (en) | 1998-11-26 | 1999-11-19 | Semiconductor wafer and method for fabrication thereof |
| US09/447,309 US6352927B2 (en) | 1998-11-26 | 1999-11-22 | Semiconductor wafer and method for fabrication thereof |
| KR1019990052882A KR20000035712A (ko) | 1998-11-26 | 1999-11-26 | 반도체 웨이퍼 및 그 제조방법 |
| US10/002,100 US20020037650A1 (en) | 1998-11-26 | 2001-11-14 | Semiconductor wafer and method for fabrication thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33564298A JP3329288B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体ウエーハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164542A JP2000164542A (ja) | 2000-06-16 |
| JP3329288B2 true JP3329288B2 (ja) | 2002-09-30 |
Family
ID=18290892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33564298A Expired - Fee Related JP3329288B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体ウエーハおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6352927B2 (ja) |
| EP (1) | EP1005069A3 (ja) |
| JP (1) | JP3329288B2 (ja) |
| KR (1) | KR20000035712A (ja) |
| TW (1) | TW494487B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100750607B1 (ko) * | 1999-12-27 | 2007-08-20 | 신에쯔 한도타이 가부시키가이샤 | 웨이퍼 외주부의 가공능력 평가용 웨이퍼 및 웨이퍼외주부의 가공능력 평가방법 |
| JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US6722964B2 (en) * | 2000-04-04 | 2004-04-20 | Ebara Corporation | Polishing apparatus and method |
| WO2001082354A1 (fr) * | 2000-04-24 | 2001-11-01 | Sumitomo Mitsubishi Silicon Corporation | Procédé de fabrication d'une plaquette de semi-conducteur |
| CN1217387C (zh) * | 2000-10-26 | 2005-08-31 | 信越半导体株式会社 | 单晶片的制造方法及研磨装置以及单晶片 |
| DE10060697B4 (de) * | 2000-12-07 | 2005-10-06 | Siltronic Ag | Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens |
| JP2002231665A (ja) * | 2001-02-06 | 2002-08-16 | Sumitomo Metal Ind Ltd | エピタキシャル膜付き半導体ウエーハの製造方法 |
| KR20030042858A (ko) * | 2001-11-26 | 2003-06-02 | 주식회사 실트론 | 실리콘 웨이퍼 연마 장치 및 제조 방법 |
| KR20030053084A (ko) * | 2001-12-22 | 2003-06-28 | 주식회사 실트론 | 실리콘 웨이퍼의 제조방법 |
| US6743722B2 (en) * | 2002-01-29 | 2004-06-01 | Strasbaugh | Method of spin etching wafers with an alkali solution |
| US6796523B1 (en) | 2002-03-01 | 2004-09-28 | X-Spooler, Inc. | Wire winding machine with wire clamping and cutting assembly |
| JP4192482B2 (ja) * | 2002-03-22 | 2008-12-10 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| JP4093793B2 (ja) * | 2002-04-30 | 2008-06-04 | 信越半導体株式会社 | 半導体ウエーハの製造方法及びウエーハ |
| US7416962B2 (en) * | 2002-08-30 | 2008-08-26 | Siltronic Corporation | Method for processing a semiconductor wafer including back side grinding |
| JP4521861B2 (ja) * | 2004-06-28 | 2010-08-11 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体ウェーハの薬液回収方法および装置 |
| US20060048798A1 (en) * | 2004-09-09 | 2006-03-09 | Honeywell International Inc. | Methods of cleaning optical substrates |
| JP4835069B2 (ja) * | 2005-08-17 | 2011-12-14 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| JP2008166805A (ja) * | 2006-12-29 | 2008-07-17 | Siltron Inc | 高平坦度シリコンウェハーの製造方法 |
| JP4947384B2 (ja) * | 2008-08-07 | 2012-06-06 | 大学共同利用機関法人 高エネルギー加速器研究機構 | 超伝導高周波加速空洞の製造方法 |
| DE102008045534B4 (de) | 2008-09-03 | 2011-12-01 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe |
| DE102009030297B3 (de) * | 2009-06-24 | 2011-01-20 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe |
| US9064836B1 (en) * | 2010-08-09 | 2015-06-23 | Sandisk Semiconductor (Shanghai) Co., Ltd. | Extrinsic gettering on semiconductor devices |
| JP5479390B2 (ja) * | 2011-03-07 | 2014-04-23 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| US8860040B2 (en) | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
| US9018639B2 (en) | 2012-10-26 | 2015-04-28 | Dow Corning Corporation | Flat SiC semiconductor substrate |
| US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
| US9017804B2 (en) | 2013-02-05 | 2015-04-28 | Dow Corning Corporation | Method to reduce dislocations in SiC crystal growth |
| US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
| US8940614B2 (en) | 2013-03-15 | 2015-01-27 | Dow Corning Corporation | SiC substrate with SiC epitaxial film |
| US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
| CN107623028B (zh) * | 2016-07-13 | 2021-02-19 | 环球晶圆股份有限公司 | 半导体基板及其加工方法 |
| CN111482849A (zh) * | 2019-01-25 | 2020-08-04 | 东莞新科技术研究开发有限公司 | 一种减少晶圆厚度的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144099A (en) * | 1977-10-31 | 1979-03-13 | International Business Machines Corporation | High performance silicon wafer and fabrication process |
| JPS5958827A (ja) * | 1982-09-28 | 1984-04-04 | Toshiba Corp | 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 |
| EP0460437B1 (en) * | 1990-05-18 | 1997-09-10 | Fujitsu Limited | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate |
| JP2655975B2 (ja) * | 1992-09-18 | 1997-09-24 | 三菱マテリアル株式会社 | ウェーハ研磨装置 |
| JP2839801B2 (ja) * | 1992-09-18 | 1998-12-16 | 三菱マテリアル株式会社 | ウェーハの製造方法 |
| JP3317330B2 (ja) * | 1995-12-27 | 2002-08-26 | 信越半導体株式会社 | 半導体鏡面ウェーハの製造方法 |
| US5821166A (en) * | 1996-12-12 | 1998-10-13 | Komatsu Electronic Metals Co., Ltd. | Method of manufacturing semiconductor wafers |
-
1998
- 1998-11-26 JP JP33564298A patent/JP3329288B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-17 EP EP99122057A patent/EP1005069A3/en not_active Withdrawn
- 1999-11-19 TW TW088120265A patent/TW494487B/zh active
- 1999-11-22 US US09/447,309 patent/US6352927B2/en not_active Expired - Fee Related
- 1999-11-26 KR KR1019990052882A patent/KR20000035712A/ko active IP Right Grant
-
2001
- 2001-11-14 US US10/002,100 patent/US20020037650A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000164542A (ja) | 2000-06-16 |
| US20020037650A1 (en) | 2002-03-28 |
| EP1005069A3 (en) | 2001-05-30 |
| US20010039119A1 (en) | 2001-11-08 |
| KR20000035712A (ko) | 2000-06-26 |
| TW494487B (en) | 2002-07-11 |
| US6352927B2 (en) | 2002-03-05 |
| EP1005069A2 (en) | 2000-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3329288B2 (ja) | 半導体ウエーハおよびその製造方法 | |
| JP3664593B2 (ja) | 半導体ウエーハおよびその製造方法 | |
| JP4192482B2 (ja) | シリコンウェーハの製造方法 | |
| US6214704B1 (en) | Method of processing semiconductor wafers to build in back surface damage | |
| US7951718B2 (en) | Edge removal of silicon-on-insulator transfer wafer | |
| JP3004891B2 (ja) | 表面粗さを減少させるための半導体ウエハの粗研磨法 | |
| JP3055401B2 (ja) | ワークの平面研削方法及び装置 | |
| WO2003094215A1 (fr) | Procede de fabrication de plaquettes semi-conductrices et plaquette | |
| KR20010030567A (ko) | 반도체 웨이퍼의 가공방법 | |
| JP6027346B2 (ja) | 半導体ウェーハの製造方法 | |
| US6465328B1 (en) | Semiconductor wafer manufacturing method | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| JP2004087521A (ja) | 片面鏡面ウェーハおよびその製造方法 | |
| JP4366928B2 (ja) | 片面鏡面ウェーハの製造方法 | |
| JP2010135524A (ja) | 研削加工されたシリコン基盤の洗浄方法 | |
| JP2003142434A (ja) | 鏡面ウエーハの製造方法 | |
| JP2002025950A (ja) | 半導体ウェーハの製造方法 | |
| JPH0957586A (ja) | ウェーハの加工方法 | |
| JP3399179B2 (ja) | ウェーハの加工方法 | |
| JP4154683B2 (ja) | 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置 | |
| JP2004319717A (ja) | 半導体ウェーハの製造方法 | |
| JP3399180B2 (ja) | ウェーハ面取り部仕上げ加工方法および加工装置 | |
| JP3596405B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2010153844A (ja) | 活性層用ウェーハの製造方法 | |
| JP2020188103A (ja) | ウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |