JP3664593B2 - 半導体ウエーハおよびその製造方法 - Google Patents

半導体ウエーハおよびその製造方法 Download PDF

Info

Publication number
JP3664593B2
JP3664593B2 JP31629098A JP31629098A JP3664593B2 JP 3664593 B2 JP3664593 B2 JP 3664593B2 JP 31629098 A JP31629098 A JP 31629098A JP 31629098 A JP31629098 A JP 31629098A JP 3664593 B2 JP3664593 B2 JP 3664593B2
Authority
JP
Japan
Prior art keywords
wafer
grinding
semiconductor wafer
conditions
glossiness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31629098A
Other languages
English (en)
Other versions
JP2000150431A (ja
Inventor
忠弘 加藤
▲禎▼之 大國
俊一 池田
啓一 岡部
久 大嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimasu Semiconductor Industry Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Mimasu Semiconductor Industry Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mimasu Semiconductor Industry Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Mimasu Semiconductor Industry Co Ltd
Priority to JP31629098A priority Critical patent/JP3664593B2/ja
Priority to KR1020007007477A priority patent/KR20010033902A/ko
Priority to PCT/JP1999/006075 priority patent/WO2000028583A1/ja
Priority to EP99951187A priority patent/EP1049145A1/en
Priority to US09/582,434 priority patent/US6491836B1/en
Priority to TW088119251A priority patent/TW440946B/zh
Publication of JP2000150431A publication Critical patent/JP2000150431A/ja
Application granted granted Critical
Publication of JP3664593B2 publication Critical patent/JP3664593B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00Grinding, lapping or polishing of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12Preparing bulk and homogeneous wafers
    • H10P90/123Preparing bulk and homogeneous wafers by grinding or lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/60Wet etching
    • H10P50/64Wet etching of semiconductor materials
    • H10P50/642Chemical etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00Cleaning of wafers, substrates or parts of devices
    • H10P70/10Cleaning before device manufacture, i.e. Begin-Of-Line process
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12Preparing bulk and homogeneous wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12Preparing bulk and homogeneous wafers
    • H10P90/129Preparing bulk and homogeneous wafers by polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウエーハ、特に単結晶シリコンウエーハの製造方法に関する。
【0002】
【従来の技術】
従来一般に、半導体ウエーハの製造方法は、図10のプロセスIII (以下、ラッピング・片面研磨法ということもある)に示すように、単結晶引上げ装置により引上げられた単結晶シリコンインゴットをスライスして、薄円盤状のウエーハを切り出すスライス工程と、スライスしたウエーハの欠けや割れを防止するためにウエーハの外周エッジ部を面取りする面取り工程と、面取りしたウエーハの表面を平坦化するラッピング工程と、面取りおよびラッピングにより残留する加工変質層を除去する湿式エッチン工程と、エッチングしたウエーハの片面を鏡面研磨する片面研磨工程と、研磨したウエーハに残留する研磨剤や異物を除去し、清浄度を向上させる洗浄工程から構成されている。
【0003】
近年の半導体の高機能化や高性能化、超小型化、軽量化、高集積化に鑑み、母体となるウエーハの高品質化と低価格化が進み、特に200〜300mm以上の大口径ウエーハに対し、高精度の平坦度を得ることが難しく、また低価格で製造することに限界が見えはじめている。
そこで次世代の高平坦化と低価格化を可能とするウエーハ加工方法の開発が盛んに行われ、例えば、平面研削と両面研磨を組み合わせた製造方法が提案されている(特開平9−260314号公報参照)。
【0004】
この方法は図11のプロセスIV(以下、平面研削・両面研磨法ということもある)に示すように、プロセスIII のラッピング工程を平面研削工程で置き換えることにより、より高精度な平坦度や厚さを得ることが容易となる。また、自動化が容易なことから、作業員の工数を大幅に削減することも可能となる。加えて、従来の課題であった、ワイヤソーや内周刃切断時に生じる0.5〜30mmの長周期のうねり成分を除去するために両面を同時に研削する方法も開発されている。
また、両面研磨手段により、従来の片面研磨より高精度な平坦度が得られるという利点がある。
上記プロセスIVの第2平面研削工程では、一般に同一の砥石や同一の研削条件を用いて、表裏別々の研削加工が実施されるが、両面研磨を行うことによって、平面研削の表裏面の加工痕が除去される。
【0005】
ところで、上述したような利点を持つプロセスIVで製造された両面研磨ウエーハは、平坦度等に優れているにもかかわらず、これまでデバイスメーカに受入れられなかった経緯がある。その理由として、以下の3点が挙げられる。
【0006】
第一に、デバイス工程中のウエーハの有無を裏面のセンシングで行う場合、従来とウエーハの裏面の光沢度や表面粗さ等の性状が異なると、センシングの感度を再調整する必要が生じる。センシングの再調整は、何十という長い工程の全てで行う必要があるため、裏面の性状変更には大きな障害を伴うことになる。
【0007】
第二に、両面研磨により鏡面化されたウエーハ裏面は、裏面チャッキングやハンドリングでの接触率が高いため、搬送系等からの汚染を受け易く、搬送系の大幅な清浄度向上が必要とされ、新たな技術課題となっている。また、裏面が鏡面化されたことによる搬送・アラインメントでのウエーハの滑りが生じることも指摘されている。
【0008】
第三に、ウエーハ裏面の実質的表面積あるいは接触面積が変化することによりドライエッチング工程やイオン注入工程等の温度制御がズレるといった深刻な現象が生じることも判っている。デバイス側の工程変更を最小限に抑えるためには、ウエーハに要求される性状が、プロセスIII (ラッピング・片面研磨法)で製造された従来のウエーハの裏面と同等の性状が要求される。具体的には、裏面と表面が容易に判別できるよう、裏面光沢度が20〜80%の範囲に入ることが必要となる。
【0009】
また、プロセスIV(図11参照)の両面研磨を片面研磨に変更した場合、すなわち、ウエーハ裏面が研削後エッチング処理された非鏡面を残存させる場合であっても、研磨による研削面除去を前提とした表面研削と同一の砥石や同一の研削条件を用いて研削された裏面の光沢度は80%を越えることになり、鏡面の場合と同様な問題が発生することになる。これは、表面研削条件がその後工程である研磨工程で容易に鏡面化できるように最適化された砥石の選択、研削条件で行っているからに他ならない。
【0010】
【発明が解決しようとする課題】
そこで、本発明はこのような従来の問題点に鑑みてなされたもので、従来の平面研削・両面研磨法により製造された両面高光沢度ウエーハの裏面に関するデバイス工程での問題点を解決することができる裏面性状と高平坦度を有する半導体ウエーハの製造方法および半導体ウエーハを提供することを主たる目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決するため本発明の請求項1に記載した発明は、少なくとも両面を同時に研削し、次いで表面と裏面を異なる研削条件で個別に研削するか、前記両面同時研削条件と異なる研削条件で表面のみを研削することにより平坦化した後、エッチング処理により加工変質層を除去し、その後表面の片面研磨処理した半導体ウエーハであって、該ウエーハ裏面の光沢度が、20〜80%の範囲にあり、表面は光沢度で90〜100%の鏡面であることを特徴とする半導体ウエーハである。
【0012】
このウエーハは、両面の平坦度に優れ、表裏で面状態が異なるウエーハであって、例えば表面は光沢度で90〜100%の鏡面に、裏面は光沢度で20〜80%の範囲に仕上げたものであり、従来の平面研削・両面研磨法ウエーハによって発生していたデバイス工程におけるセンシング感度の再調整、表裏判別不能、真空吸着後の脱着不良、搬送時の汚染、温度制御不調等の障害が確実に除去されるので、デバイス工程における生産性、歩留りの向上を図り、コストを著しく改善することができる。
【0013】
次に、本発明の請求項2に記載した発明は、少なくとも半導体インゴットをスライスしてウエーハを切り出し、該ウエーハの表裏両面を同時に研削し、次いで表面と裏面を異なる研削条件で個別に研削する平面研削手段により平坦化した後、エッチング処理により平坦度を維持した状態でウエーハの加工変質層を除去し、その後、表面の片面研磨処理を施すことを特徴とする半導体ウエーハの製造方法である。
【0014】
このような両面同時平面研削・表裏個別平面研削・エッチング・片面研磨工程のウエーハ製造工程によれば、従来のラッピング・片面研磨法と比較して高い平坦度を有するウエーハを容易に低コストで製造することができる。また、両面研磨ウエーハの欠点である裏面の高光沢度化に対して、所望の低光沢度化裏面を容易に低コストで得ることができる。
【0015】
従って、本発明の方法で処理されたウエーハは、両面とも高い平坦度を有し、表裏で面粗さが異なるウエーハであって、例えば表面は高光沢度の鏡面に、裏面は所望の低光沢度に仕上げたものとなり、従来の平面研削・両面研磨法ウエーハによって発生していたデバイス工程におけるセンシング感度の再調整、表裏判別不能、真空吸着後の脱着不良、搬送時の汚染、温度制御不調等の障害を回避することができるので、デバイス工程における生産性、歩留りならびにコストを著しく改善することができる。
【0016】
さらに本発明の請求項3に記載した発明は、少なくとも半導体インゴットをスライスしてウエーハを切り出し、該ウエーハの表裏両面を同時に研削し、次いで該両面同時研削条件と異なる研削条件で表面のみを研削する平面研削手段により平坦化した後、エッチング処理により平坦度を維持した状態でウエーハの加工変質層を除去し、その後、表面の片面研磨処理を施すことを特徴とする半導体ウエーハの製造方法である。
【0017】
この方法によっても裏面の低光沢度化が可能となるので、従来ウエーハに対しての裏面品質を大幅に変更することなく平坦度の高いウエーハを容易に低コストで製造することができる。従って、デバイス工程における各種障害を克服し、デバイスの生産性、歩留りならびにコストを著しく改善することができる。
【0018】
この場合、請求項4に記載したように、研削手段としては、ウエーハ表裏両面を同時に研削可能な両頭研削装置およびウエーハの表裏面を個別の条件で研削できる平面研削装置を使用することができる。
このように、研削工程を二段階とし、先ず両頭研削装置によって表裏両面を同時に研削して、両面を高平坦化し、次いで平面研削装置により表裏面を個別の条件で研削して表裏面の面粗さに差を付けるようにすれば、後工程のエッチングおよび研磨処理により高光沢度表面と低光沢度裏面を有するウエーハに仕上げることができる。
【0019】
そしてこの場合、請求項5に記載したように、ウエーハの両面を平面研削する前に、面取りすることが好ましい。
このように面取りすることで、研削・研磨中にウエーハに割れ、欠け等の欠損が発生することを防止することができる。
【0020】
さらにこの場合、請求項6に記載したように、ウエーハのエッチング処理を、アルカリ溶液をエッチング液として使用する湿式エッチングとすることが望ましい。
このようにすれば、両面平面研削および片面平面研削によって得られた高い平坦度を維持した状態でウエーハの加工変質層を除去することができ、後工程の片面研磨処理において研削後の品質を維持した状態で研磨処理を効率よく進めることができる。ウエーハのエッチング処理は、加工変質層を除去できる最低限の取り代でよい。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態を説明するが、本発明はこれらに限定されるものではない。
本発明者らは、両面が鏡面研磨された半導体ウエーハがデバイスメーカーに受入れなかった原因を調査、究明した所、従来のウエーハの裏面と性状が異なるのでデバイス工程におけるセンシング感度の再調整する必要があることが大きな障害となり、また、裏面チヤッキングやハンドリングでの接触率が高いため、搬送系等からの汚染を受け易く、さらに裏面の実質的表面積の変化がデバイス工程での温度制御がズレる現象を生じ、デバイスメーカー側では止むなく工程変更を迫られるというような経緯があった。
【0022】
そこで、ウエーハの表裏面の性状について調査、実験した結果、表裏面の判別が可能な、表裏面の性状が異なるウエーハとしては、裏面光沢度で20〜80%の範囲に入れば前記のデバイス工程における各種障害を回避できることを見出し、このような裏面光沢度を有すると共に高平坦度であるウエーハを作製するためには、両面研削と片面研磨を組み合わせ、その条件を最適化すれば解決できることを見出し、諸条件を見極めて本発明を完成させた。
【0023】
先ず、本発明の半導体ウエーハの製造方法の一例として、主として研削、研磨工程から成るプロセスIを図面に基づいて説明する。ここで図1はプロセスIの構成概要を説明するためのフロー図である。
【0024】
本発明のプロセスIは、主として下記の6工程から構成されている。
(1)単結晶インゴットより薄円盤状ウエーハを切り出すスライス工程。
(2)スライスしたウエーハの面取りをする面取り工程。
(3)面取りしたウエーハを平坦化する平坦化工程であって、ウエーハの両面を同時に表裏を同一条件で両頭研削装置で研削する第1研削工程およびウエーハの表裏面を別々に平面研削装置で研削する第2研削工程から構成されている。第1研削工程では、ワイヤソーや内周刃で切断されたウエーハの持つ0.5〜30mmのうねりの成分を除去して、両面をほぼ同一の面状態に仕上げる。第2研削工程では、ウエーハの表裏面を別々の研削条件で片面毎に平面研削装置で研削する。例えば、先ず、裏面を低光沢度研削条件で研削し、ついで表面を高光沢度研削条件で研削する。
(4)平坦化によりウエーハの表裏面に生成した切り屑や加工変質層を、平坦度を維持した状態でアルカリ液で除去するエッチング工程。
(5)エッチング後のウエーハ表面の鏡面加工を行なう片面研磨工程。
(6)研磨処理後のウエーハを洗浄、乾燥する洗浄工程。
【0025】
別の例として、プロセスIIの工程を図2に基づいて説明する。
本発明のプロセスIIは、主として下記の6工程から構成されている。
(1)単結晶インゴットより薄円盤状ウエーハを切り出すスライス工程。
(2)スライスしたウエーハの面取りをする面取り工程。
(3)面取りしたウエーハを平坦化する平坦化工程であって、ウエーハの両面を同時に表裏を同一条件で両頭研削装置で研削する第1研削工程および表面を平面研削装置で研削する第2研削工程から構成されている。第1研削工程では、低光沢度研削条件によりワイヤソーや内周刃で切断されたウエーハの持つ0.5〜30mmのうねりの成分を除去して、両面をほぼ同一の面状態に仕上げる。第2研削工程では、先の両面同時研削条件と異なる高光沢度研削条件で表面のみ平面研削装置で研削する。
(4)平坦化によりウエーハの表裏面に生成した切り屑や加工変質層を、平坦度を維持した状態でアルカリ液で除去するエッチング工程。
(5)エッチング後のウエーハ表面の鏡面加工を行なう片面研磨工程。
(6)研磨処理後のウエーハを洗浄、乾燥する洗浄工程。
【0026】
次に、本発明において使用される研削装置、研磨装置ならびにその加工条件について説明する。
平坦化工程の第1研削工程で使用する両頭研削装置の一例を図3に示す。
この両頭研削装置1は横型両頭研削盤と呼ばれるもので、左右の駆動モーター2、3によって高速駆動される左側砥石4と右側砥石5との間に、アズカットウエーハを不図示の回転装置により回転させながら挟み込んでウエーハの両面を左右の砥石で同時に同条件で研削するようになっている。そしてこの工程では、アズカットウエーハの反りやうねりの大半を除去して高い平坦度に加工し、厚さのバラツキのないウエーハを形成する。
【0027】
次に、後段の第2研削工程で用いる片面を研削する平面研削装置の一例を図4に示す。この平面研削装置10は、縦型インフィード型平面研削盤と呼ばれるもので、第1の駆動モーター11によって高速駆動される第1のカップ型砥石13を、回転可能な吸着式固定機構を有する第1の吸着盤15に前記両面研削されたウエーハWを固定し、自転させながら裏面もしくは表面を研削した後、ウエーハWを反転させて、第1と同様の機構を持つ第2の吸着盤16に固定し、第2の駆動モーター12によって高速駆動される第2の砥石14で表面もしくは裏面を研削するようになっている。そして、第1砥石13と第2砥石14の粗さ、あるいは回転速度その他の条件を変更することにより、ウエーハの両面をそれぞれ別条件で研削することができるようになっている。
尚、本発明のプロセスIIの第2研削工程では、上記平面研削装置10の一軸を使用して表面のみを第1研削条件と異なる条件で研削すればよい。
【0028】
ここで高光沢度表面と低光沢度裏面を得るための研削条件として、適切な平面研削用砥石を選択するために行った試験について説明する。
尚、研削用砥石の種類は、製造メーカーの呼称であり、その実体を現すものではない。
(テスト1)
平面研削における砥石の種類を変えて、エッチング後のウエーハ裏面光沢度を測定した。インゴットから切り出し、面取りしたシリコンウエーハは直径200mmのものを使用した。砥石も直径200mmのものを使用した。
【0029】
平面研削条件は、簡易的にインフィード型片面平面研削盤を用い、ワーク回転数3〜5rpm、砥石回転数2400〜4800rpmとした。これらの条件に幅があるのは、下記の砥石毎に通常標準条件として設定されている条件を採用したからである。
また、砥石の種類は、メタル#600、メタル#800、ビトリファイド#2,000、ビトリファイド#3,000、ビトリファイド#8,000、レジン#2,000の6種類とした。砥粒は全てダイヤモンドを使用している。
尚、光沢度は、JIS Z8741等で標準化されている方法に準じ、60°の入射角で測定した。鏡面光沢度の基準は鏡面研磨されたウエーハ表面の値を100%とした。表面高精度研削用の砥石であるレジン#2,000を用いた場合の裏面光沢度は80〜90%である。
【0030】
その結果、図5に示したように、裏面光沢度の目標値である20〜80%を達成するためには、ビトリファイド#2,000、あるいはビトリファイド#3,000相当の砥石を用いればよいことが判った。
また、表面の研削には、高番手砥石として、レジン#2000あるいはビトリファイド#8,000相当の砥石を用いればよいことが判った。
【0031】
(テスト2)
次に、機械的平面研削条件によるエッチング後の裏面光沢度を調査した。使用砥石はビトリファイド#3,000、研削条件は、簡易的にインフィード型片面研削盤を用い、ウエーハ回転数3〜40rpm、砥石回転数2400〜4800rpmとした。シリコンウエーハは直径200mmのものを使用した。また砥石径は、200mmのものを使用した。
【0032】
その結果は図6に示したように、砥石の回転数がより遅く、ウエーハ回転数がより早い程、裏面の光沢度が低下することが判る。
以上の結果、テスト1の砥石の選択と併せて、砥石と機械的研削条件の調整(最適化)により、所望の裏面光沢度を有する研削面を得ることができることが判った。
【0033】
さらに詳しく説明すると、表面の研削は、後工程である研磨工程で容易に、少ない研磨量で鏡面が得られるように、面粗さを低減可能な高番手の砥石を使用するのがよい。望ましくは、高番手砥石として、レジン#2000あるいはビトリファイド#8,000相当の砥石を用い、より高い砥石回転数とより低いウエーハ回転数での組み合わせが非常に適していることが判った。
【0034】
一方、裏面の研削では、表面の研削と同等な砥石、研削条件で研削すると、裏面光沢度が非常に高くなってしまう。
砥石の種類とエッチング後の光沢度の関係については先に述べたが、ここでエッチング量についてみると、エッチングの目的が加工変質層の除去にあるので、砥石の種類により加工変質層の深さが異なるため、エッチング量もそれに応じて変動している。
【0035】
加工変質層の深さは、砥石の番手、ボンド材の固さによって変わり、本テストでは、メタル#600>メタル#800>ビトリファイド#2,000>ビトリファイド#3,000>レジン#2,000>ビトリファイド#8,000の順で加工変質層は深くなることが、発明者によって確認されている。従って、粗い砥石ほど、加工変質層を除去するエッチング量は大きくなる。
【0036】
エッチング後の光沢度は、図5に示したように、表面研削用に使用したレジン#2,000によれば80%を越え、裏面としてはデバイス工程でのセンサーや温度制御の点から好ましくない。
ビトリファイド#2,000や同#3,000の砥石で研削されたエッチング後の光沢度は20〜60%の範囲にあり、従来のプロセスIII (ラッピング・片面研磨法)のエッチング後の裏面光沢度とほぼ同じでデバイス工程で障害を起こすことは殆どない。
【0037】
本発明における湿式エッチング工程は、平面研削手段からなる前記平坦化工程でウエーハ表面に形成された加工変質層を、平坦化工程で形成された平坦度を損なうことなく、そのままの状態で化学的エッチングによって除去可能とする必要がある。このエッチング用の薬液については、その種類やエッチング時の薬液の攪拌状態や反応の進行状況によっては、平坦度を損なうことにもなりかねないので、慎重に実験を重ねた結果、アルカリ溶液が極めて適しており、水酸化ナトリウムまたは水酸化カリウムの45〜50%水溶液が望ましいことが判った。
【0038】
続いて、片面研磨工程は、その前工程であるスライス工程、面取り工程、平坦化工程、エッチング工程を経てきた、安定した厚さ精度および平坦度精度をもつウエーハを、複数段のケミカルメカニカル研磨工程で片面のみを研磨するものである。
【0039】
この片面研磨には、各種研磨方式を適用することができ、その一例として図8に示した研磨装置20による方式は、回転体26にセットしたガラスやセラミックス製の保持円盤21に、後の洗浄工程で剥離し易いワックス等の接着剤25を用いてウエーハWの裏面を固定し、荷重を掛けた状態で、アルカリ溶液中にシリカ等の研磨用砥粒をけん濁させた研磨剤22をノズル23から流しながら、回転定盤27上に貼着したポリウレタン発泡層等から成る研磨布24に相対速度を与えて、ウエーハの表面のみをケミカルメカニカル研磨する方式である。
【0040】
また、図9に示した真空吸着式研磨装置30による片面研磨方式は、ワックスを使わずに、真空吸着式回転保持部材31にウエーハWの裏面を保持し、上記と同様な方法でウエーハWの表面のみをケミカルメカニカル研磨する方式である。さらにワックスを使わずに、軟質な樹脂でウエーハ裏面を保持する方式もあるが、本発明では前記の他、いずれの方式を用いてもよく、片面研磨の方式を限定するものではない。
【0041】
そして、洗浄工程は、前記片面研磨工程で得られたウエーハの表面に付着する研磨剤等を除去し、表裏面の清浄度を向上させるため、アンモニア水と過酸化水素水を主成分とするSC−1や塩酸と過酸化水素水を主成分とするSC−2等の洗浄方法によって洗浄処理するものである。
【0042】
(テスト3)
本発明のプロセスI(平面研削・片面研磨法)による最終製品の平坦度を測定し、従来の製造方法による平坦度と比較し、図7に示した。
従来の製造方法は、プロセスIII (ラッピング・片面研磨法)ならびにプロセス IV (平面研削・両面研磨法)である。
【0043】
ここに、ウエーハの平坦度は、静電容量式厚さ計(ADE社製U/G9700)にて測定し、SBIRmax (Site Back−side Ideal Range:SEMI規格M1等で標準化されている値、セルサイズ25×25)で表わした値およびSFQR(Site Front−side Least−square Range)値で評価した。
プロセスIII ではSBIRmax で0.44μm、SFQRで0.23μmのレベルであるが、プロセスI ではSBIRmax で0.19μm、SFQRで0.12μmと平坦度も大幅に改善された。
図7は、プロセスIII の平坦度を1として比率でその他のプロセスの平坦度を表わしたものであるが、本発明の平面研削・片面研磨法による平坦度が従来法と比較して極めて優れていることが判る。
【0044】
以上説明したように、プロセスIまたはプロセスIIの工程に従ってウエーハ素材を加工すれば、所望の高平坦度と高光沢度表面および低光沢度裏面を有する半導体ウエーハに仕上げることができる。
【0045】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0046】
例えば、本発明の実施形態では、直径200mm(8インチ)のシリコンウエーハを加工しているが、近年の250mm(10インチ)〜400mm(16インチ)あるいはそれ以上の大直径化にも十分対応することができる。
【0047】
また、本発明の工程については、図1および図2に挙げたものを例示したが、本発明はここに示された工程のみに限ぎられるものではない。これらの工程には他に熱処理や洗浄等の工程が加えられてもよいし、一部工程の省略等も可能である。
【0048】
【発明の効果】
以上説明したように、本発明によれば、高平坦度で高光沢度表面でありかつ裏面光沢度を20〜80%の範囲に抑えた半導体ウエーハを容易に、低コストで製造することができる。従って、本発明のウエーハの裏面の性状については従来のラッピング・片面研磨法ウエーハとほぼ同等であるため、デバイス工程におけるウエーハの有無を感知するセンサー感度の再調整が不要となり、ウエーハ表裏の判別が明確になり、かつ温度制御がより一層確実になると共に搬送系における裏面の汚染が低減され、デバイス工程における高集積化にも充分対応させることができ、デバイス工程の生産性と歩留りの向上を図り、コストを大幅に改善することが可能となる。
【図面の簡単な説明】
【図1】 本発明の半導体インゴットから半導体ウエーハを製造する製造工程を説明するフロー図である。
【図2】 本発明の半導体インゴットから半導体ウエーハを製造する別の製造工程を説明するフロー図である。
【図3】 本発明において使用する両面研削用両頭研削装置の一例を示す概略説明図である。
【図4】 本発明において使用する片面研削用平面研削装置の一例を示す概略説明図である。
【図5】 平坦化工程で使用する砥石の種類とエッチング後に得られるウエーハの光沢度との関係を表わす図である。
【図6】 平面研削条件(ウエーハ回転数と砥石周速)とエッチング後に得られるウエーハの光沢度との関係を表わす図である。
【図7】 本発明の平面研削・片面研磨法で得られたウエーハの平坦度と従来のラッピング・片面研磨法または平面研削・両面研磨法で得られたウエーハの平坦度とを比較した比較図である。
【図8】 本発明で使用する片面研磨装置の一例を示す略説明図である。
【図9】 本発明で使用する真空吸着式研磨装置の一例を示す略説明図である。
【図10】 従来のラッピング・片面研磨法の製造工程を示すフロー図である。
【図11】 従来の平面研削・両面研磨法の製造工程を示すフロー図である。

Claims (7)

  1. 少なくとも両面を同時に研削し、次いで表面と裏面を異なる研削条件で個別に研削するか、前記両面同時研削条件と異なる研削条件で表面のみを研削することにより平坦化した後、エッチング処理により加工変質層を除去し、その後表面の片面研磨処理した半導体ウエーハであって、該ウエーハ裏面の光沢度が、20〜80%の範囲にあり、表面は光沢度で90〜100%の鏡面であることを特徴とする半導体ウエーハ。
  2. 少なくとも半導体インゴットをスライスしてウエーハを切り出し、該ウエーハの表裏両面を同時に研削し、次いで表面と裏面を異なる研削条件で個別に研削する平面研削手段により平坦化した後、エッチング処理により平坦度を維持した状態でウエーハの加工変質層を除去し、その後、表面の片面研磨処理を施すことを特徴とする半導体ウエーハの製造方法。
  3. 少なくとも半導体インゴットをスライスしてウエーハを切り出し、該ウエーハの表裏両面を同時に研削し、次いで該両面同時研削条件と異なる研削条件で表面のみを研削する平面研削手段により平坦化した後、エッチング処理により平坦度を維持した状態でウエーハの加工変質層を除去し、その後、表面の片面研磨処理を施すことを特徴とする半導体ウエーハの製造方法。
  4. 前記研削手段が、ウエーハ表裏両面を同時に研削可能な両頭研削装置およびウエーハの表裏面を個別の条件で研削できる平面研削装置を使用することを特徴とする請求項2または請求項3に記載した半導体ウエーハの製造方法。
  5. 前記ウエーハの両面を平面研削する前に、面取りすることを特徴とする請求項2ないし請求項4のいずれか1項に記載した半導体ウエーハの製造方法。
  6. 前記ウエーハのエッチング処理が、アルカリ溶液をエッチング液として使用する湿式エッチングであることを特徴とする請求項2ないし請求項5のいずれか1項に記載した半導体ウエーハの製造方法。
  7. 請求項2ないし請求項6のいずれか1項に記載した半導体ウエーハの製造方法により製造した半導体ウエーハであって、該ウエーハ裏面の光沢度が、20〜80%の範囲にあり、表面は光沢度で90〜100%の鏡面であることを特徴とする半導体ウエーハ。
JP31629098A 1998-11-06 1998-11-06 半導体ウエーハおよびその製造方法 Expired - Fee Related JP3664593B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31629098A JP3664593B2 (ja) 1998-11-06 1998-11-06 半導体ウエーハおよびその製造方法
KR1020007007477A KR20010033902A (ko) 1998-11-06 1999-11-01 반도체 웨이퍼 및 그 제조방법
PCT/JP1999/006075 WO2000028583A1 (en) 1998-11-06 1999-11-01 Semiconductor wafer and production method therefor
EP99951187A EP1049145A1 (en) 1998-11-06 1999-11-01 Semiconductor wafer and production method therefor
US09/582,434 US6491836B1 (en) 1998-11-06 1999-11-01 Semiconductor wafer and production method therefor
TW088119251A TW440946B (en) 1998-11-06 1999-11-04 Semiconductor wafer and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31629098A JP3664593B2 (ja) 1998-11-06 1998-11-06 半導体ウエーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2000150431A JP2000150431A (ja) 2000-05-30
JP3664593B2 true JP3664593B2 (ja) 2005-06-29

Family

ID=18075472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31629098A Expired - Fee Related JP3664593B2 (ja) 1998-11-06 1998-11-06 半導体ウエーハおよびその製造方法

Country Status (6)

Country Link
US (1) US6491836B1 (ja)
EP (1) EP1049145A1 (ja)
JP (1) JP3664593B2 (ja)
KR (1) KR20010033902A (ja)
TW (1) TW440946B (ja)
WO (1) WO2000028583A1 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001157959A (ja) * 1999-11-30 2001-06-12 Tokyo Seimitsu Co Ltd 平面加工装置
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
WO2002001616A1 (en) * 2000-06-29 2002-01-03 Shin-Etsu Handotai Co., Ltd. Method for processing semiconductor wafer and semiconductor wafer
CN1217387C (zh) 2000-10-26 2005-08-31 信越半导体株式会社 单晶片的制造方法及研磨装置以及单晶片
KR20020034475A (ko) * 2000-11-02 2002-05-09 이 창 세 반도체급 웨이퍼 제조방법
CN1461251A (zh) * 2000-11-21 2003-12-10 Memc电子材料有限公司 半导体晶片,抛光装置和方法
WO2002049802A1 (fr) * 2000-12-21 2002-06-27 Nikon Corporation Dispositif et procede de polissage, et procede et dispositif pour produire un dispositif a semiconducteurs
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
US6712673B2 (en) 2001-10-04 2004-03-30 Memc Electronic Materials, Inc. Polishing apparatus, polishing head and method
TW536752B (en) * 2001-11-26 2003-06-11 Chung Shan Inst Of Science Compensation type CMP method and apparatus
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
DE10302611B4 (de) * 2003-01-23 2011-07-07 Siltronic AG, 81737 Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild
TWI244691B (en) * 2003-05-15 2005-12-01 Siltronic Ag Process for polishing a semiconductor wafer
JP4978877B2 (ja) * 2004-06-10 2012-07-18 信越半導体株式会社 発光素子の製造方法及び発光素子
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP2007012810A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
JP4921761B2 (ja) * 2005-09-30 2012-04-25 東京電波株式会社 酸化亜鉛単結晶基板の製造方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5090728B2 (ja) * 2006-12-28 2012-12-05 直江津電子工業株式会社 熱処理炉の評価方法
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
JP2008198906A (ja) * 2007-02-15 2008-08-28 Sumco Corp シリコンウェーハの製造方法
DE102007030958B4 (de) 2007-07-04 2014-09-11 Siltronic Ag Verfahren zum Schleifen von Halbleiterscheiben
KR101697240B1 (ko) * 2008-04-04 2017-01-17 난다 테크놀로지스 게엠베하 광학 검사 시스템 및 방법
DE102008045534B4 (de) * 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
EP2192609A1 (en) * 2008-11-28 2010-06-02 SUMCO Corporation Method of producing wafer for active layer
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
JP5578409B2 (ja) * 2009-12-15 2014-08-27 株式会社Sumco 半導体ウェーハ製造方法
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8712575B2 (en) * 2010-03-26 2014-04-29 Memc Electronic Materials, Inc. Hydrostatic pad pressure modulation in a simultaneous double side wafer grinder
JP2011219322A (ja) * 2010-04-12 2011-11-04 Sumitomo Electric Ind Ltd 炭化珪素基板
KR101295921B1 (ko) * 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법
KR20130080321A (ko) * 2012-01-04 2013-07-12 주식회사 엘지실트론 실리콘 웨이퍼 제조 방법
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP6187579B2 (ja) * 2013-02-19 2017-08-30 株式会社Sumco 半導体ウェーハの加工方法
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
CN109285762B (zh) * 2018-09-29 2021-05-04 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺
JP7658729B2 (ja) * 2020-09-07 2025-04-08 株式会社ディスコ 原始ウエーハの加工方法
EP4047635A1 (de) * 2021-02-18 2022-08-24 Siltronic AG Verfahren zur herstellung von scheiben aus einem zylindrischen stab aus halbleitermaterial
JP7620380B2 (ja) * 2021-04-02 2025-01-23 株式会社ディスコ 研削方法
JP7676893B2 (ja) 2021-04-07 2025-05-15 信越半導体株式会社 ウェーハの加工方法及びウェーハ
CN113529087B (zh) * 2021-07-13 2022-11-22 长鑫存储技术有限公司 金属工件表面光泽度的控制方法及金属薄膜的制备方法
CN114334717B (zh) * 2021-11-19 2024-09-24 杭州中欣晶圆半导体股份有限公司 通过高温退火方式调控硅片背面光泽度的控制系统及方法
CN118251752A (zh) * 2021-11-29 2024-06-25 东京毅力科创株式会社 基板处理方法和基板处理系统
CN114883187B (zh) * 2022-07-12 2022-09-06 成都功成半导体有限公司 一种碳化硅晶圆背面制程加工工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3620683B2 (ja) 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
JPH1131670A (ja) 1997-07-10 1999-02-02 Sumitomo Metal Ind Ltd 半導体基板の製造方法
JPH11135474A (ja) 1997-10-30 1999-05-21 Komatsu Electron Metals Co Ltd 半導体鏡面ウェハおよびその製造方法

Also Published As

Publication number Publication date
TW440946B (en) 2001-06-16
EP1049145A1 (en) 2000-11-02
US6491836B1 (en) 2002-12-10
KR20010033902A (ko) 2001-04-25
WO2000028583A1 (en) 2000-05-18
JP2000150431A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
JP3664593B2 (ja) 半導体ウエーハおよびその製造方法
JP3329288B2 (ja) 半導体ウエーハおよびその製造方法
JP4192482B2 (ja) シリコンウェーハの製造方法
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
JP3620554B2 (ja) 半導体ウェーハ製造方法
WO2003094215A1 (en) Semiconductor wafer manufacturing method and wafer
JP4835069B2 (ja) シリコンウェーハの製造方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
EP1145296B1 (en) Semiconductor wafer manufacturing method
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JP3775176B2 (ja) 半導体ウェーハの製造方法及び製造装置
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP3109419B2 (ja) ウェーハの加工方法
JP2003062740A (ja) 鏡面ウェーハの製造方法
JP3399179B2 (ja) ウェーハの加工方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP3399180B2 (ja) ウェーハ面取り部仕上げ加工方法および加工装置
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2001071244A (ja) 半導体ウェーハの精密面取り法
JP2020188103A (ja) ウェーハの製造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法
WO1999031723A1 (en) Method of improving the flatness of polished semiconductor wafers
JP2004087523A (ja) 半導体ウェーハの製造方法
JP2004319717A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees