DE102009030292B4 - Verfahren zum beidseitigen Polieren einer Halbleiterscheibe - Google Patents

Verfahren zum beidseitigen Polieren einer Halbleiterscheibe Download PDF

Info

Publication number
DE102009030292B4
DE102009030292B4 DE102009030292A DE102009030292A DE102009030292B4 DE 102009030292 B4 DE102009030292 B4 DE 102009030292B4 DE 102009030292 A DE102009030292 A DE 102009030292A DE 102009030292 A DE102009030292 A DE 102009030292A DE 102009030292 B4 DE102009030292 B4 DE 102009030292B4
Authority
DE
Germany
Prior art keywords
polishing
cloth
semiconductor wafer
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009030292A
Other languages
English (en)
Other versions
DE102009030292A1 (de
Inventor
Jürgen Schwandner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102009030292A priority Critical patent/DE102009030292B4/de
Priority to CN2010101447264A priority patent/CN101927447B/zh
Priority to KR1020100033894A priority patent/KR101139054B1/ko
Priority to TW099113052A priority patent/TWI393183B/zh
Priority to US12/771,030 priority patent/US8376811B2/en
Priority to JP2010125989A priority patent/JP5127882B2/ja
Publication of DE102009030292A1 publication Critical patent/DE102009030292A1/de
Application granted granted Critical
Publication of DE102009030292B4 publication Critical patent/DE102009030292B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers

Abstract

Verfahren zum beidseitigen Polieren einer Halbleiterscheibe, umfassend in einem ersten Schritt Polieren einer Vorderseite der Halbleiterscheibe unter Verwendung eines Poliertuchs mit fest gebundenen Abrasiven und gleichzeitige Politur einer Rückseite der Halbleiterscheibe mit einem Poliertuch, das keine Abrasive enthält, bei dem jedoch ein Abrasive enthaltendes Poliermittel zwischen Poliertuch und Rückseite der Halbleiterscheibe gebracht wird, anschließendes Wenden der Halbleiterscheibe, und nachfolgend in einem zweiten Schritt Polieren der Rückseite der Halbleiterscheibe mit einem Poliertuch, das fest gebundene Abrasive beinhaltet sowie gleichzeitige Politur der Vorderseite der Halbleiterscheibe mit einem Poliertuch, welches keine fest gebundenen Abrasive enthält, wobei ein Abrasive enthaltendes Poliermittel zwischen Poliertuch und Vorderseite der Halbleiterscheibe gebracht wird.

Description

  • Gegenstand der Erfindung ist ein Verfahren zum beidseitigen Polieren einer Halbleiterscheibe.
  • Insbesondere ist die Erfindung auf eine Doppelseitenpolitur von Siliciumscheiben der nächsten Technologiegenerationen, in erster Linie von Scheiben, die einen Durchmesser von 450 mm aufweisen, gerichtet. Gegenwärtig werden überwiegend polierte oder epitaxierte Siliciumscheiben mit einem Durchmesser von 300 mm für die anspruchsvollsten Anwendungen in der Elektronikindustrie verwendet. Siliciumscheiben mit einem Substratdurchmesser von 450 mm befinden sich in der Entwicklung.
  • Ein wesentlicher Grund dafür, warum die Elektronikindustrie nach größeren Substraten zur Herstellung ihrer Bauelemente, seien es Mikroprozessoren oder Speicherchips, verlangt, liegt in dem enormen wirtschaftlichen Vorteil, der sich dahinter verbirgt. In der Halbleiterindustrie ist es seit langem üblich, die verfügbare Substratfläche in den Mittelpunkt zu rücken oder in anderen Worten, die Frage zu stellen, wie hoch die Zahl der Bauelemente, also der Logikchips oder der Speicherchips ist, die auf einem einzelnen Substrat untergebracht werden können. Dies hängt damit zusammen, dass eine Vielzahl von Bearbeitungsschritten der Bauelementehersteller auf das gesamte Substrat gerichtet sind, daneben aber auch die einzelnen Schritte zur Strukturierung der Substrate, also die Erzeugung der Bauelementstrukturen, die später zu den einzelnen Chips führen, somit also beide Gruppen von Bearbeitungsschritten bezüglich der Herstellkosten ganz besonders durch die Substratgröße bestimmt sind. Die Substratgröße beeinflusst in ganz erheblichem Maße die Herstellkosten pro Bauelement und ist damit von immenser wirtschaftlicher Bedeutung.
  • Allerdings geht die Vergrößerung des Substratdurchmessers mit großen, zum Teil auch völlig neuen, bisher ungekannten technischen Problemen einher.
  • Letztlich bedürfen alle Bearbeitungsschritte, seien sie nun rein mechanischer (Sägen, Schleifen, Läppen), chemischer (Ätzen, Reinigen) oder auch chemisch-mechanischer Natur (Polieren) sowie auch die thermischen Prozesse (Epitaxieren, Annealen) einer gründlichen Überarbeitung, teilweise auch bezüglich der hierfür verwendeten Maschinen und Anlagen (Equipment).
  • In der vorliegenden Erfindung steht das Polieren einer Halbleiterscheibe im Vordergrund als letzter wesentlicher Bearbeitungsschritt, falls die Scheibe zur Herstellung von Speicherchips vorgesehen ist bzw. als im Prinzip vorletzter wesentlicher Bearbeitungsschritt, der einem Epitaxieren der Scheibe vorausgeht, falls gewollt ist, die Scheibe als sog. Epi-Scheibe zur Herstellung von modernen Mikroprozessoren zu verwenden.
  • Besonders kritisch in der Fertigung von Halbleiterscheiben sind die Erzielung einer ausreichend guten Randgeometrie im Bereich eines Abstands von kleiner oder gleich 2 mm zum Rand der Scheibe und die Nanotopologie.
  • Die Nanotopologie wird üblicherweise ausgedrückt als Höhenschwankung PV (= „peak to valley”), bezogen auf quadratische Messfenster der Fläche 2 mm × 2 mm.
  • Der Begriff „Nanotopologie” oder „Nanotopographie” wird von SEMI (Semiconductor Equipment and Materials International) sinngemäß definiert als Planarisationsabweichung der gesamten Scheibenvorderseite im Bereich räumlicher Wellenlängen von 0,2 bis 20 mm (laterale Korrelationslänge) und innerhalb der „Qualitätszone” (FQA := fixed quality area; Oberflächenbereich, für den die in der Produktspezifikation geforderten Eigenschaften erfüllt sein müssen). Die Nanotopologie wird gemessen, indem die gesamte Scheibenoberfläche mit unterschiedlich großen Messfeldern vollständig und mit Überlapp abgerastert wird. Keine einzige der in diesen Messfeldern jeweils gefundenen Höhenvariationen der Oberfläche (peak to valley) darf den geforderten Maximalwert für die gesamte Scheibe überschreiten. Die Messfeldgrößen sind spezifikationsabhängig und zum Beispiel auf 2 × 2 mm2, 5 × 5 mm2 und 10 × 10 mm2 definiert.
  • Die endgültige Nanotopologie einer Halbleiterscheibe wird in der Regel durch einen Polierprozess erzeugt. Zur Verbesserung der Ebenheit einer Halbleiterscheibe wurden Apparate und Verfahren zum gleichzeitigen Polieren von Vorder- und Rückseite der Halbleiterscheibe bereitgestellt und weiterentwickelt.
  • Die sogenannte Doppelseitenpolitur (DSP) ist beispielsweise in der 1353691694 beschrieben. Gemäß einer in der EP 208315 B1 beschriebenen Ausführungsform der Doppelseitenpolitur werden Halbleiterscheiben in Läuferscheiben aus Metall oder Kunststoff, die über geeignet dimensionierte Aussparungen verfügen, zwischen zwei rotierenden, mit einem Poliertuch belegten Poliertellern in Gegenwart eines Poliersols auf einer durch die Maschinen- und Prozessparameter vorbestimmten Bahn bewegt und dadurch poliert (in der englischsprachigen Literatur werden Läuferscheiben als „carrier plates” oder „templates” bezeichnet).
  • Der Doppelseiten-Polierschritt wird üblicherweise mit einem Poliertuch aus homogenem, porösem Polymerschaum einer Härte von 60 bis 90 (Shore A) durchgeführt, wie es beispielsweise in der DE 10004578 C1 beschrieben ist. Dort ist auch offenbart, dass das am oberen Polierteller haftende Poliertuch mit einem Netzwerk an Kanälen durchsetzt ist und das am unteren Polierteller haftende Poliertuch eine glatte Oberfläche ohne eine derartige Textur aufweist. Diese Maßnahme soll einerseits während der Politur eine homogene Verteilung des eingesetzten Poliermittels gewährleisten und andererseits beim Anheben des oberen Poliertellers nach beendeter Politur ein Anhaften der Halbleiterscheibe am oberen Poliertuch vermeiden.
  • Die Halbleiterscheibe wird zur Doppelseitenpolitur so in eine Aussparung einer Läuferscheibe eingelegt, dass die Rückseite der Halbleiterscheibe auf dem unteren Polierteller aufliegt.
  • Neben der DSP ist im Stand der Technik eine sog. CMP-Politur nötig, um Defekte zu beseitigen und die Oberflächenrauhigkeit zu reduzieren. Bei CMP wird ein weicheres Poliertuch verwendet als bei DSP. Außerdem wird nur eine Seite der Halbleiterscheibe mittels CMP poliert, nämlich die Seite, auf der später Bauelemente gefertigt werden sollen. Im Stand der Technik wird auch von einer Schleierfreipolitur gesprochen. CMP-Verfahren sind beispielsweise offenbart in US 2002-0077039 sowie in US 2008-0305722 .
  • In der WO 99/55491 A1 ist ein zweistufiges Polierverfahren beschrieben, mit einem ersten FAP(„Fixed Abrasive Polishing”)-Polierschritt unter Verwendung eines Poliertuchs mit fest darin gebundenen Abrasiven und einem nachfolgenden zweiten CMP(„Chemical-Mechanical Polishing”)-Polierschritt. Bei CMP (wie auch bei DSP) enthält das Poliertuch im Gegensatz zur FAP-Politur keinen gebundenen Abrasivstoff. Abrasivstoff wird hier wie bei einem DSP-Schritt in Form einer Suspension zwischen die Siliciumscheibe und das Poliertuch gebracht. Ein solches zweistufiges Polierverfahren wird insbesondere dazu eingesetzt, Kratzer zu beseitigen, die der FAP-Schritt auf der polierten Oberfläche des Substrates hinterlassen hat.
  • Die deutsche Patentanmeldung DE 102 007 035 266 A1 beschreibt ein Verfahren zum Polieren eines Substrates aus Siliciummaterial, umfassend zwei Polierschritte vom FAP-Typ, die sich dadurch unterscheiden, dass bei einem Polierschritt eine Poliermittelsuspension, die ungebundenen Abrasivstoff als Feststoff enthält, zwischen das Substrat und das Poliertuch gebracht wird, während beim zweiten Polierschritt an die Stelle der Poliermittelsuspension eine Poliermittellösung tritt, die frei von Feststoffen ist.
  • US 2003/0022495 A1 offenbart eine mehrstufige Poliersequenz, in der eine Doppelseitenpolitur mit mehreren Einzelseitenpolituren der Vorder- und Rückseite kombiniert wird. Dabei kommen Poliertücher ohne fest gebundene Abrasivstoffe zum Einsatz.
  • US 2006/0258268 A1 offenbart Doppelseitenpolituren mit Poliertüchern, die gebundenes Schleifkorn enthalten (FAP).
  • Es hat sich gezeigt, dass die im Stand der Technik bekannten Verfahren der Doppelseitenpolitur, gefolgt von einer abschließenden CMP-Politur, den zukünftigen Anforderungen an Randgeometrie und Nanotopologie nicht gerecht werden und für die Bearbeitung von Scheiben mit Substratdurchmessern von 450 mm ungeeignet sind.
  • Aus dieser Problematik ergab sich die Aufgabenstellung der vorliegenden Erfindung.
  • Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zum beidseitigen Polieren einer Halbleiterscheibe, umfassend in einem ersten Schritt Polieren einer Vorderseite der Halbleiterscheibe unter Verwendung eines Poliertuchs mit fest gebundenen Abrasiven und gleichzeitige Politur einer Rückseite der Halbleiterscheibe mit einem Poliertuch, das keine Abrasive enthält, bei dem jedoch ein Abrasive enthaltendes Poliermittel zwischen Poliertuch und Rückseite der Halbleiterscheibe gebracht wird, anschließendes Wenden der Halbleiterscheibe, und nachfolgend in einem zweiten Schritt Polieren der Rückseite der Halbleiterscheibe mit einem Poliertuch, das fest gebundene Abrasive beinhaltet sowie gleichzeitige Politur der Vorderseite der Halbleiterscheibe mit einem Poliertuch, welches keine fest gebundenen Abrasive enthält, wobei ein Abrasive enthaltendes Poliermittel zwischen Poliertuch und Vorderseite der Halbleiterscheibe gebracht wird.
  • Die Erfindung sieht also vor einen kombinierten simultanen Doppelseitenpolierprozesses, indem simultan eine FAP-Politur und eine CMP-Politur eimal an Vorderseite/Rückseite und anschließend an Rückseite/Vorderseite stattfinden. Durch das neue Verfahren kann auf den herkömmlichen DSP-Schritt und den nachfolgenden separaten CMP-Schritt verzichtet werden.
  • Die Erfindung lässt sich auf bestehenden Anlagen zur Doppelseitenpolitur von Halbleiterscheiben durchführen, z. B. auf einer handelsüblichen Doppelseiten-Poliermaschine des Typs AC2000 von Fa. Peter Walters, Rendsburg (Deutschland).
  • Diese Poliermaschine ist ausgestattet mit Stiftverzahnung des äußeren und inneren Kranzes zum Antrieb der Läuferscheiben. Die Anlage kann für eine oder mehrere Läuferscheiben ausgelegt sein. Wegen des höheren Durchsatzes ist eine Anlage für mehrere Läuferscheiben bevorzugt, wie sie beispielsweise in der DE-100 07 390 A1 beschrieben ist und bei der sich die Läuferscheiben auf einer Planetenbahn um das Anlagenzentrum bewegen. Zur Anlage gehören ein unterer und ein oberer Polierteller, die horizontal frei drehbar und mit Poliertuch bedeckt sind. Während der Politur befinden sich die Halbleiterscheiben in den Aussparungen der Läuferscheiben und zwischen den beiden Poliertellern, die sich drehen und einen bestimmten Polierdruck auf sie ausüben, während ein Poliermittel kontinuierlich zugeführt wird. Dabei werden auch die Läuferscheiben in Bewegung versetzt, vorzugsweise über sich drehende Stiftkränze, die in Zähne am Umfang der Läuferscheiben eingreifen.
  • Eine typische Läuferscheibe umfasst Aussparungen zur Aufnahme von drei Halbeiterscheiben. Am Umfang der Aussparungen befinden sich Einlagen, die die bruchempfindlichen Kanten der Halbleiterscheiben schützen sollen, insbesondere auch vor einer Freisetzung von Metallen vom Läuferscheibenkörper. Der Läuferscheibenkörper kann beispielsweise aus Metall, Keramik, Kunststoff, faserverstärktem Kunststoff oder aus Metall bestehen, das mit Kunststoff oder mit einer diamantartigen Kohlenstoffschicht („diamond like carbon”, DLC-Schicht) beschichtet ist. Bevorzugt sind jedoch Stähle, besonders bevorzugt rostfreier Chromstahl. Die Aussparungen sind vorzugsweise für die Aufnahme einer ungeraden Anzahl von Halbleiterscheiben mit einem Durchmesser von mindestens 200 mm, vorzugsweise 300 mm, ganz besonders bevorzugt 450 mm und Dicken von 500 bis 1000 μm ausgelegt.
  • Das verwendete Poliermittel enthält Abrasive.
  • Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt.
  • Die mittlere Teilchengröße beträgt 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm.
  • Der Abrasivstoff besteht aus einem das Substratmaterial mechanisch abtragendem Material, vorzugsweise aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension beträgt vorzugsweise 0,25 bis 20 Gew.-%, besonders bevorzugt 0,25 bis 1 Gew.-%.
  • Besonders bevorzugt ist die Verwendung von kolloid-disperser Kieselsäure als Poliermittelsuspension.
  • Zum Einsatz kommen beispielsweise die wässrigen Poliermittel Levasil® 200 von der Fa. Bayer AG sowie Glanzox 3900® von der Fa. Fujimi.
  • Vorzugsweise enthält das Poliermittel Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH).
  • Die Poliermittelsuspension kann aber einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Im erfindungsgemäßen Verfahren wird ein Poliertuch verwendet, das einen im Poliertuch gebundenen Abrasivstoff enthält (FAP- oder FA-Tuch bzw. FA-Pad).
  • Geeignete Abrasivstoffe umfassen beispielsweise Partikel von Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon sowie Partikel von Hartstoffen wie Siliciumcarbid, Bornitrid und Diamant.
  • Besonders geeignete Poliertücher weisen eine von replizierten Mikrostrukturen geprägte Oberflächentopografie auf. Diese Mikrostrukturen („posts”) haben beispielsweise die Form von Säulen mit einem zylindrischen oder mehreckigen Querschnitt oder die Form von Pyramiden oder Pyramidenstümpfen.
  • Nähere Beschreibungen solcher Poliertücher sind beispielsweise in WO 92/13680 A1 und US 2005/227590 A1 enthalten.
  • Ganz besonders bevorzugt ist die Verwendung eines Poliertuchs mit fest darin gebundenen Abrasiven aus Ceroxid, wie z. B. in US 6602117 B1 beschrieben.
  • Die Korngrößen der verwendeten FAP-Poliertücher (Größe der fest gebundenen Abrasive / Partikel) sind vorzugsweise größer oder gleich 0,1 μm und kleiner oder gleich 1,0 μm.
  • Besonders bevorzugt ist eine Partikelgröße von 0,1–0,6 μm.
  • Ganz besonders bevorzugt ist eine Partikelgröße von 0,1–0,25 μm.
  • Ein Polierteller ist mit einem solchen FAP-Tuch ausgestattet.
  • Der zweite Polierteller ist mit einem herkömmlichen CMP-Poliertuch beaufschlagt.
  • Bei den verwendeten CMP-Poliertüchern handelt es sich um Poliertücher mit einer porösen Matrix.
  • Vorzugsweise besteht das Poliertuch aus einem thermoplastischen oder hitzehärtbaren Polymer. Als Material kommt eine Vielzahl an Werkstoffen in Betracht, z. B. Polyurethane, Polycarbonat, Polyamid, Polyacrylat, Polyester usw.
  • Vorzugsweise beinhaltet das Poliertuch festes, mikro-poröses Polyurethan.
  • Bevorzugt ist auch die Verwendung von Poliertüchern aus verschäumten Platten oder Filz- oder Fasersubstraten, die mit Polymeren imprägniert sind.
  • Beschichtete/Imprägnierte Poliertücher können auch so ausgestaltet sein, dass es im Substrat eine andere Porenverteilung und -größen aufweist als in der Beschichtung.
  • Die Poliertücher können weitgehend eben oder auch perforiert sein.
  • Um die Porosität des Poliertuchs zu steuern, können Füllstoffe in das Poliertuch eingebracht sein.
  • Kommerziell erhältliche Poliertücher sind z. B. das SPM 3100 von Rodel Inc. oder die Tücher der DCP-Serie sowie die Tücher der Marken IC1000TM, PolytexTM oder SUBATM von Rohm & Hass.
  • Bei der Halbleiterscheibe handelt es sich vorzugsweise um eine Scheibe aus Silicium, Silicium-Germanium, Siliciumdioxid, Siliciumnitrid, Galliumarsenid und weitere sogenannte III-V-Halbleiter.
  • Die Verwendung von Silicium in einkristalliner Form, beispielsweise kristallisiert durch einen Czochralski- oder einen Zonenziehprozess, ist bevorzugt.
  • Silicium mit einer Kristallorientierung (100), (110) oder (111) ist besonders bevorzugt.
  • Ausgangsprodukt des beanspruchten Verfahrens ist eine Vielzahl von Halbleiterscheiben, die auf bekannte Weise von einem Kristall abgetrennt und kantenverrundet und gegebenenfalls weiteren Prozessschritten unterworfen wurden. Die Halbleiterscheiben können eine geläppte, geschliffene, geätzte, polierte, epitaxierte oder anderweitig beschichtete Oberfläche besitzen.
  • Wie zuvor erwähnt, kann bei Durchführung einer erfindungsgemäßen Politur auf einer Doppelseitenpoliermaschine, wie es zum Beispiel bei dem Typ AC 2000 der Fa. Peter Wolters/Rendsburg der Fall ist, die im Stand der Technik obligatorische einseitige Schleierfreipolitur (CMP) entfallen, da sowohl die die Geometrie bestimmende als auch die die Oberflächenqualität bestimmende Politur komplett auf einem Maschinentyp durchgeführt werden.
  • Im Stand der Technik wurden die Abtrags- und Schleierfreipolitur (DSP und CMP) getrennt voneinander und auf unterschiedlichem Poliermaschinen durchgeführt. Mittels CMP wurde im Stand der Technik nur die Vorderseite der Halbleiterscheibe poliert.
  • Zur Erzielung einer optimalen Wafergeometrie, hier vor allem der Randgeometrie (Edge Roll-off-Eliminierung) bietet eine simultane Doppelseitenpolitur mit Planetenkinematik und kombiniertem Einsatz von Fixed Abrasive- und CMP-Poliertüchern Vorteile, da der Fixed Abrasive-Polierprozess es erlaubt, aufgrund des harten und optional mit einem Überlauf gestaltbaren Tuches zur Erzielung des notwendigen Polierabtrags auf eine kieselsolhaltige Komponente zu verzichten und es zudem ermöglicht, gezielt Einfluß auf den Randbereich der Halbleiterscheibe zu nehmen.
  • Zusätzlich ist im Rahmen der simultanen beidseitigen Politur bereits die CMP-Politur integriert, indem einer der Polierteller mit einem CMP-Poliertuch ausgestattet ist, auf dem der CMP-Schritt stattfindet.
  • Die erfindungsgemäße Doppelseitenpolitur findet in zwei Teilpolierschritten statt, zwischen denen der Wafer umgedreht wird.
  • Die Tatsache, dass der gesamte Polierprozess auf einem Poliermaschinentyp durchgeführt wird, führt zu einer erheblichen Vereinfachung der gesamten Prozesssequenz und zur Einsparung von Platzbedarf.
  • Eine Kantenpolitur kann vor der erfindungsgemäßen Doppelseitenpolitur, zwischen den beiden Teilpolierschritten der Doppelseitenpolitur oder auch nach der kompletten Doppelseitenpolitur durchgeführt werden.
  • Dabei wird die Kante einer sich zentrisch drehenden Siliciumscheibe mit einer bestimmten Kraft (Anpressdruck) gegen eine sich zentrisch drehende Poliertrommel gedrückt. Aus US 5,989,105 ist ein derartiges Verfahren zum Kantenpolieren bekannt, bei dem die Poliertrommel aus einer Aluminium-Legierung besteht und mit einem Poliertuch beaufschlagt ist. Die Siliciumscheibe ist üblicherweise auf einem flachen Scheibenhalter, einem so genannten Chuck, fixiert. Die Kante der Siliciumscheibe ragt über den Chuck hinaus, so dass sie für die Poliertrommel frei zugänglich ist.
  • Bei diesen üblichen Kantenpolierverfahren wird insbesondere die lokale Geometrie im Randbereich der Halbleiterscheibe negativ beeinflußt. Dies hängt damit zusammen, dass mit den hierbei verwendeten relativ ”weichen Kantenpoliertüchern” (üblicherweise werden relativ weiche und mit Kieselsol beaufschlagte Poliertücher verwendet) nicht nur die Kante selbst, sondern auch noch ein äußerer Teil auf Vorder- und/oder Rückseite der Halbleiterscheibe poliert wird, was durch ein ”Eintauchen” der harten Siliziumkante in das mit Poliermittelsuspension beaufschlagte Poliertuch zu erklären ist. Dies führt dazu, dass eben nicht nur im Bereich der eigentlichen Kante abgetragen wird, sondern auch im angrenzenden Bereich auf Vorder- und/oder Rückseite.
  • Vorzugsweise erfolgt die Politur der Kante der Halbleiterscheibe im erfindungsgemäßen Verfahren durch Fixieren der Halbleiterscheibe auf einem zentrisch rotierenden Chuck, Zustellen der Halbleiterscheibe und einer gegen den Chuck geneigten, zentrisch rotierenden, mit einem Poliertuch, enthaltend fest gebundene Abrasive, beaufschlagten Poliertrommel und Aneinanderpressen von Halbleiterscheibe und Poliertrommel unter kontinuierlicher Zuführung einer Poliermittellösung, die keine Feststoffe enthält.
  • Bei der Poliermittellösung handelt es sich vorzugsweise um Wasser oder um wässrige Lösungen der Verbindungen Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebigen Mischungen davon.
  • Der Anteil der genannten Verbindungen in der Poliermittellösung beträgt vorzugsweise 0,01 bis 10 Gew.-%.
  • Der pH-Wert der Poliermittellösung beträgt vorzugsweise 10 bis 12.
  • Das bei der Kantenpolitur verwendete und auf der Poliertrommel befestigte Poliertuch enthält vorzugsweise Abrasivstoffe, ausgewählt aus Partikeln von Oxiden der Elemente Cer, Aluminium, Silicium oder Zirkon oder Partikeln von Hartstoffen wie Siliciumcarbid, Bornitrid oder Diamant. Besonders bevorzugt ist die Verwendung eines Poliertuchs mit fest darin gebundenen Abrasiven aus Ceroxid, wie z. B. in US 6602117 B1 beschrieben.
  • Die mittlere Partikelgröße der Abrasive beträgt vorzugsweise 0,1–1 μm, besonders bevorzugt 0,1–0,6 μm und ganz besonders bevorzugt 0,1–0,25 μm.
  • Vorzugsweise erfolgt eine zweistufige Kantenpolitur, bei der eine erste Kantenpolitur zwischen den beiden Teilschritten der Doppelseitenpolitur und die zweite Kantenpolitur nach Beendigung der kompletten Doppelseitenpolitur durchgeführt wird, was es erlaubt, die Kantenpolitur durch Aufteilung feiner abzustimmen und somit die Waferrandgeometrie möglichst wenig zu beeinflussen, zumal bekannt ist, dass die Kantenpolitur die Geometrie im lokalen Randbereich der Halbleiterscheibe üblicherweise verschlechtert.
  • Vorzugsweise erfolgt die zweite Kantenpolitur unter Zuführung einer Abrasive enthaltenden Poliermittelsuspension.
  • Der Anteil der Abrasivstoffe in der Poliermittelsuspension beträgt vorzugsweise 0,25 bis 20 Gew.-%.
  • Die Abrasivstoffe in der Poliermittelsuspension werden vorzugsweise ausgewählt aus einem oder mehreren der Gruppe bestehend aus Oxiden der Elemente Aluminium, Cer oder Silicium.
  • Vorzugsweise handelt es sich bei der Poliermittelsuspension um kolloid-disperse Kieselsäure.
  • Vorzugsweise beträgt der pH-Wert der Poliermittelsuspension 9 bis 11,5.
  • Vorzugsweise wird der ph-Wert der Poliermittelsuspension durch Zugabe von Zusätzen, ausgewählt aus der Gruppe bestehend aus Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebigen Mischungen dieser Verbindungen, eingestellt.
  • Die Erfindung ermöglicht es, den äußeren Randbereich gezielt zu beeinflussen und die lokale Geometrie im randnahen Bereich (kleiner oder gleich 2 mm EE, insbesondere kleiner oder gleich 1 mm) zu verbessern.
  • Außerdem führt das Verfahren zu einer vereinfachten Prozesssequenz. Der komplette Polierprozess wird komprimiert, indem Abtragspolier- und Schleierfreipolierprozesse, auf einer Poliermaschine stattfinden. Der im Stand der Technik vorgesehene CMP-Polierprozess entfällt, was mit Kostenvorteilen verbunden ist.
  • Beispiel
  • Durchführung eines geteilten Free-Floating Doppelseitenpolierprozesses, der in einem ersten Schritt den größten Teil des notwendigen Sollabtrags von einer Siliciumscheibe erzeugt und in einem zweiten Schritt die Schleierfreipolitur der Siliciumscheibe realisiert: Zu Beginn wird die Vorderseite auf dem oberen FAP-Poliertuch poliert.
  • Gleichzeitig wird die Rückseite mit dem CMP-Poliertuch poliert.
  • Zwischen dem ersten und zweiten Schritt findet ein Umdrehen des Wafers statt.
  • Im zweiten Schritt wird die Vorderseite auf dem unteren CMP-Poliertuch schleierfrei poliert, während gleichzeitig die Rückseite auf dem oberen FAP-Poliertuch fertig poliert wird.
  • Beide Schritte finden auf ein und derselben Doppelseitenpoliermaschine mit Planetenkinematik statt.
  • Ergebnis ist ein fertigpolierter Wafer mit optimaler Randgeometrie, verbesserten nanotopologischen Eigenschaften und mit variierbarer Rückseitenrauhigkeit.
  • Die Belegung des oberen Poliertellers erfolgt mit einem Fixed Abrasive Poliertuch und die Belegung des unteren Poliertellers erfolgt mit einem typischen Schleierfreipoliertuch.
  • Das FAP-Poliertuch kann dabei zur Steuerung der Waferrandgeometrie an seinem Rand zugeschnitten werden, so dass sich ein Waferüberlauf ergibt.
  • Dadurch läßt sich sich der Edge Roll-off deutlich reduzieren. Es ergibt sich eine verbesserte lokale Geometrie am Rand der Scheibe.
  • Schritt 1:
  • Politur der Wafervorderseite mittels FAP-Politur und zugleich Politur der Waferrückseite mittels CMP-Politur.
  • Der erste Teilschritt startet, indem zu Beginn der Politur der Polierprozess mit Polierslurry auf Basis von kolloidalem Kieselsol (z. B. Levasil® 200 von Bayer AG) und alkalischer Polierlösung (z. B. K2CO3 + KOH) in üblicher Weise, d. h. analog dem konventionellen Polierprozess der DSP-Politur, gestartet wird, um einen Abtragspolierprozess auf dem CMP-Poliertuch in Gang zu bringen.
  • Als CMP-Poliertuch („Finishing Pad”) wird vorzugsweise das SPM 3100 von Rodel Inc. verwendet.
  • Nachdem der Polierprozess gestartet ist, wird das extern zugeführte Kieselsol abgeschaltet, so dass die beiden Poliertücher nur noch mit alkalischer Polierlösung beaufschlagt werden.
  • Um den Abtrag auf dem weichen CMP-Tuch nach dem Abschalten des externen Kieselsols optimal zu gestalten, kann neben vorzugsweise Kaliumkarbonat (K2CO3) und KOH insbesondere auch Kaliumsilikat (K2SiO3) verwendet werden.
  • Desweiteren kommen neben Ammonium in Frage Karbonat-, Hydroxid, Silikatverbindungen, deren Kationen aus der 1. Hauptgruppe des Periodensystems stammen (z. B. Natrium, Lithium).
  • Zum Beispiel ist Kaliumsilikat das Kalium-Salz der Kieselsäure. Der pH-Wert von K2SiO3 ist vergleichbar dem pH-Wert von K2CO3 für vergleichbare Konzentrationen an Lauge (pH-Wert-Range: 11–12,5).
  • Mittels Zugabe von wenig Kaliumsilikat ist es möglich, einen einmal (mit Kieselsol) ”gestarteten” chemisch-mechanischen Abtragspolierprozess ohne externe Zugabe von kolloidalem SiO2 aufrecht zu erhalten.
  • Nach Erreichen eines bestimmten Zielabtrags, der dem größten Teil (> 50%) des Sollabtrags entspricht, wird die Polierfahrt wiederum mit einem Kieselsol gestoppt, wobei hier z. B. Glanzox 3900* verwendet wird, da es bessere Glättungseigenschaften als andere Kieselsole aufweist.
  • Es resultiert eine hydrophile Oberfläche der Halbleiterscheibe, auf der keine unkontrollierten Anätzungen stattfinden, so dass eine glatte Oberfläche resultiert.
  • *Glanzox 3900 ist der Produktname für eine Poliermittelsuspension, die von Fujimi Incorporated, Japan, als Konzentrat angeboten wird. Die Basislösung hat einen pH-Wert von 10,5 und enthält ca. 9 Gew.-% kolloidales SiO2 mit einer mittleren Teilchengröße von 30 bis 40 nm.
    Zwischenschritt: ”Wafer – Flipping”
    Umdrehen der Scheibe, Wenden der Halbleiterscheibe
  • Schritt 2:
  • Politur der Rückseite mittels FAP-Politur und zugleich Politur der Vorderseite mittels CMP-Politur (”Schleierfreipolitur”) zur Reduzierung der Defektraten, des von FAP verursachten Mikrodamages (FAP) und zur Einstellung der Oberflächenrauheit der Vorderseite.
  • Die Zeitdauer dieses zweiten Teilschritts ist so zu wählen, dass einerseits das gewünschte Ergebnis auf der Vorderseite (= schleierfrei polierte Oberfläche) und andererseits eine genau definierte Rückseitenrauheit erzielt wird.
  • Als abrasive Komponente kommt hierbei in erster Linie das Kieselsol Glanzox 3900 zum Einsatz.
  • Um die gewünschte Rückseitenrauhigkeit bei der FAP-Politur der Rückseite zu erreichen, wird vorzugsweise wie folgt vorgegangen:
    Die Halbleiterscheibe weist auf den ebenen Flächen ihrer Rückseite vorzugsweise eine mittlere Oberflächenrauhigkeit Ra in einem breiten Bereich von 0,3 bis 4,5 nm auf, bezogen auf Ortswellenlängen von kleiner oder gleich 250 μm. Zur Bestimmung der Oberflächenrauhigkeit eignet sich ein Chapman Surface Profiler MP 2000 mit einem 250 μm Filter (räumliche Wellenlängen größer 250 μm = Waviness-Daten, vgl. Chapman Technical Note-TG-1, Rev-01-09).
  • Ist nun eine hohe Rückseitenrauhigkeit im o. g. Bereich gewünscht, werden bevorzugt FAP-Tücher mit Korngrößen von 0,5–1,0 μm verwendet.
  • Ist eine niedrige Rückseitenrauhigkeit gewünscht, werden bevorzugt FAP-Tücher mit Korngrößen von 0,1–0,25 μm verwendet.
  • Um die gewünschte Oberflächenrauhigkeit der Rückseite zu erreichen, kann es von Vorteil sein, zusätzliche einseitige Polituren der Rückseite vorzunehmen. Diese erfolgt vorzugsweise in drei Schritten jeweils unter Verwendung eines Poliertuchs, das einen im Poliertuch gebundenen Abrasivstoff enthält und das mit einem Polierdruck auf die Rückseite der Siliciumscheibe gedrückt wird, wobei im ersten Schritt ein Poliermittel, welches frei von Feststoffen ist, im zweiten und dritten Schritt dagegen ein Poliermittel, das abrasive Stoffe enthält, zwischen Poliertuch und Rückseite der Siliciumscheibe gebracht wird, wobei ein Polierdruck im ersten und zweiten Schritt von 55–103 kPa im dritten Schritt auf 3,4–34 kPa reduziert wird.
  • Die Poliermittellösung beim ersten Schritt der Politur der Rückseite der Siliciumscheibe des erfindungsgemäßen Verfahrens ist im einfachsten Fall Wasser, vorzugsweise deionisiertes Wasser (DIW) mit der für die Verwendung in der Siliciumindustrie üblichen Reinheit. Die Poliermittellösung kann aber auch Verbindungen wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen davon enthalten.
  • Ganz besonders bevorzugt ist die Verwendung von Kaliumcarbonat. Beim zweiten Schritt der Politur der Rückseite der Siliciumscheibe wird ein Poliermittel enthaltend Abrasive verwendet.
  • Der Abrasivstoff besteht aus einem das Substratmaterial mechanisch abtragendem Material, vorzugsweise aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium.
  • Besonders bevorzugt ist eine Poliermittelsuspension, die kolloid-disperse Kieselsäure enthält.
  • Beim dritten Schritt der Politur der Rückseite der Siliciumscheibe wird ebenfalls ein Poliermittel enthaltend Abrasive wie im zweiten Schritt verwendet. Der Polierdruck wird gegenüber dem ersten und zweiten Schritt von 55,2–103,4 kPa auf 3,4–34,5 kPa reduziert.
  • Zur Durchführung dieser Polituren eignen sich herkömmliche Poliermaschinen wir z. B. die Poliermaschine „nHance 6EG” der Strasbaugh Inc.
  • Die Poliermaschine von Strasbaugh Inc. besitzt einen Polierteller mit einem Poliertuch und einen Polierkopf, der eine Halbleiterscheibe vollautomatisch bearbeitet. Der Polierkopf ist kardanisch gelagert und umfasst eine feste Basisplatte, die mit einem „backing pad” beschichtet ist, und einen beweglichen Führungsring. Durch Bohrungen in der Basisplatte können in zwei konzentrischen Druckzonen, einer inneren und einer äußeren, Luftkissen aufgebaut werden, auf denen die Halbleiterscheibe während der Politur schwimmt. Der bewegliche Führungsring kann mittels eines Druckluftbalgs mit Druck beaufschlagt werden, um so das Poliertuch beim Kontakt mit der Halbleiterscheibe vorzuspannen und plan zu halten.

Claims (18)

  1. Verfahren zum beidseitigen Polieren einer Halbleiterscheibe, umfassend in einem ersten Schritt Polieren einer Vorderseite der Halbleiterscheibe unter Verwendung eines Poliertuchs mit fest gebundenen Abrasiven und gleichzeitige Politur einer Rückseite der Halbleiterscheibe mit einem Poliertuch, das keine Abrasive enthält, bei dem jedoch ein Abrasive enthaltendes Poliermittel zwischen Poliertuch und Rückseite der Halbleiterscheibe gebracht wird, anschließendes Wenden der Halbleiterscheibe, und nachfolgend in einem zweiten Schritt Polieren der Rückseite der Halbleiterscheibe mit einem Poliertuch, das fest gebundene Abrasive beinhaltet sowie gleichzeitige Politur der Vorderseite der Halbleiterscheibe mit einem Poliertuch, welches keine fest gebundenen Abrasive enthält, wobei ein Abrasive enthaltendes Poliermittel zwischen Poliertuch und Vorderseite der Halbleiterscheibe gebracht wird.
  2. Verfahren nach Anspruch 1, wobei das Poliermittel Abrasive enthält ausgewählt aus einem oder mehreren der Gruppe bestehend aus Oxiden der Elemente Aluminium, Cer und Silicium.
  3. Verfahren nach Anspruch 1, wobei es sich beim Poliermittel um kolloid-disperse Kieselsäure handelt.
  4. Verfahren nach Anspruch 2 oder 3, wobei das Poliermittel einen oder mehrere Zusätze ausgewählt aus der Gruppe bestehend aus Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH) und Tetramethylammoniumhydroxid (TMAH) enthält.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Poliertuch mit fest gebundenen Abrasiven Partikel ausgewählt aus der Gruppe bestehend aus Oxiden der Elemente Cer, Aluminium, Silicium und Zirkon oder Partikel ausgewählt aus der Gruppe von Hartstoffen bestehend aus Siliciumcarbid, Bornitrid und Diamant beinhaltet.
  6. Verfahren nach Anspruch 5, wobei das Poliertuch Partikel von Ceroxid beinhaltet.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Poliertuch mit fest gebundenen Abrasiven Partikel einer Größe von größer oder gleich 0,1 μm und kleiner oder gleich 1,0 μm enthält.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Poliertuch, das keine fest gebundenen Abrasive enthält, eine poröse Matrix aufweist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei das Poliertuch, das keine fest gebundenen Abrasive enthält, aus einem thermoplastischen oder hitzehärtbaren Polymer besteht.
  10. Verfahren nach Anspruch 9, wobei das Poliertuch festes, mikro-poröses Polyurethan enthält.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die Halbleiterscheibe Silicium, Silicium-Germanium, Siliciumdioxid, Siliciumnitrid oder Galliumarsenid oder andere III-V-Halbleiter umfasst.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei wenigstens eine Politur der Kante der Halbleiterscheibe vor der ersten beidseitigen Politur oder nach der zweiten beidseitigen Politur oder zwischen den beiden beidseitigen Polierschritten erfolgt.
  13. Verfahren nach Anspruch 12, wobei zwei Kantenpolituren durchgeführt werden, eine erste Kantenpolitur zwischen den beiden beidseitigen Polierschritten und eine zweite Kantenpolitur nach der zweiten beidseitigen Politur erfolgen.
  14. Verfahren nach Anspruch 13, wobei beide Kantenpolituren jeweils erfolgen durch Fixieren der Halbleiterscheibe auf einem zentrisch rotierenden Chuck, Zustellen des Halbleiterscheibe und einer gegen den Chuck geneigten, zentrisch rotierenden, mit einem Poliertuch, enthaltend fest gebundene Abrasive, beaufschlagten Poliertrommel und Aneinanderpressen von Halbleiterscheibe und Poliertrommel unter kontinuierlicher Zuführung eines Poliermittels.
  15. Verfahren nach Anspruch 14, wobei die bei der ersten Kantenpolitur ein Poliermittel verwendet wird, das keine Feststoffe umfasst.
  16. Verfahren nach Anspruch 14 oder 15, wobei die zweite Kantenpolitur unter Zufuhr einer Abrasive enthaltenden Poliermittelsuspension erfolgt.
  17. Verfahren nach einem der Ansprüche 14 bis 17, wobei das auf der Poliertrommel befestigte Poliertuch Abrasivstoffe enthält, ausgewählt aus Partikeln der Gruppe von Oxiden der Elemente Cer, Aluminium, Silicium und Zirkon oder ausgewählt aus Partikeln der Gruppe von Hartstoffen bestehend aus Siliciumcarbid, Bornitrid und Diamant.
  18. Verfahren nach Anspruch 17, wobei eine mittlere Partikelgröße der Abrasive 0,1–1 μm beträgt.
DE102009030292A 2009-06-24 2009-06-24 Verfahren zum beidseitigen Polieren einer Halbleiterscheibe Expired - Fee Related DE102009030292B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102009030292A DE102009030292B4 (de) 2009-06-24 2009-06-24 Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
CN2010101447264A CN101927447B (zh) 2009-06-24 2010-03-22 双面抛光半导体晶片的方法
KR1020100033894A KR101139054B1 (ko) 2009-06-24 2010-04-13 반도체 웨이퍼의 양면 폴리싱 가공 방법
TW099113052A TWI393183B (zh) 2009-06-24 2010-04-26 雙面拋光半導體晶圓的方法
US12/771,030 US8376811B2 (en) 2009-06-24 2010-04-30 Method for the double sided polishing of a semiconductor wafer
JP2010125989A JP5127882B2 (ja) 2009-06-24 2010-06-01 半導体ウェハの両面研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009030292A DE102009030292B4 (de) 2009-06-24 2009-06-24 Verfahren zum beidseitigen Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102009030292A1 DE102009030292A1 (de) 2010-12-30
DE102009030292B4 true DE102009030292B4 (de) 2011-12-01

Family

ID=43217807

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009030292A Expired - Fee Related DE102009030292B4 (de) 2009-06-24 2009-06-24 Verfahren zum beidseitigen Polieren einer Halbleiterscheibe

Country Status (6)

Country Link
US (1) US8376811B2 (de)
JP (1) JP5127882B2 (de)
KR (1) KR101139054B1 (de)
CN (1) CN101927447B (de)
DE (1) DE102009030292B4 (de)
TW (1) TWI393183B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009057593A1 (de) * 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010042040A1 (de) * 2010-10-06 2012-04-12 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
DE102011003008B4 (de) 2011-01-21 2018-07-12 Siltronic Ag Führungskäfig und Verfahren zur gleichzeitig beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
CN102909646B (zh) * 2011-08-01 2015-04-01 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
WO2014052130A1 (en) * 2012-09-28 2014-04-03 Saint-Gobain Ceramics & Plastics, Inc. Modified microgrinding process
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
DE102013204839A1 (de) * 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
US8896964B1 (en) 2013-05-16 2014-11-25 Seagate Technology Llc Enlarged substrate for magnetic recording medium
JP6663442B2 (ja) * 2015-03-11 2020-03-11 エンベー ベカルト ソシエテ アノニムNV Bekaert SA 一時的に接着されるウェハ用のキャリア
JP6323515B2 (ja) * 2016-08-31 2018-05-16 株式会社Sumco 半導体ウェーハのラッピング方法および半導体ウェーハ
CN108400081A (zh) * 2017-02-08 2018-08-14 上海新昇半导体科技有限公司 硅片的制作方法
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
US11081359B2 (en) * 2018-09-10 2021-08-03 Globalwafers Co., Ltd. Methods for polishing semiconductor substrates that adjust for pad-to-pad variance
CN115344814B (zh) * 2022-10-13 2023-01-24 北京特思迪半导体设备有限公司 一种基于柔性气囊的下压力不确定度计算方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022495A1 (en) * 2000-10-26 2003-01-30 Shigeyoshi Netsu Wafer manufacturing method, polishing apparatus , and wafer
US20060258268A1 (en) * 2005-04-25 2006-11-16 Nippei Toyama Corporation & Disco Corporation Manufacturing method for semiconductor wafers, slicing method for slicing work and wire saw used for the same

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
DE3524978A1 (de) 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
USH244H (en) * 1986-03-16 1987-04-07 The United States Of America As Represented By The Secretary Of The Army Metallographic preparation of e-glass-epoxy composite material
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
JP2789153B2 (ja) * 1992-01-27 1998-08-20 マイクロン テクノロジー インコーポレイテッド マイクロスクラッチのない平滑面を形成するための半導体ウェハの化学機械的平坦化方法
US5605487A (en) * 1994-05-13 1997-02-25 Memc Electric Materials, Inc. Semiconductor wafer polishing appartus and method
DE19544328B4 (de) * 1994-11-29 2014-03-20 Ebara Corp. Poliervorrichtung
JP3317330B2 (ja) * 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
DE19732433A1 (de) 1996-07-29 1998-02-12 Mitsubishi Material Silicon Verfahren und Gerät zum Polieren von Schrägkanten von Halbleiterwafern
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
US5897426A (en) 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
DE10007390B4 (de) 1999-03-13 2008-11-13 Peter Wolters Gmbh Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
US6387289B1 (en) * 2000-05-04 2002-05-14 Micron Technology, Inc. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Sumco 両面研磨装置を用いた半導体ウェーハの研磨方法
CN1446142A (zh) * 2000-08-07 2003-10-01 Memc电子材料有限公司 用双面抛光加工半导体晶片的方法
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
DE10046933C2 (de) * 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
JP2002154050A (ja) * 2000-11-20 2002-05-28 Toray Ind Inc 研磨用パッドおよびそれを用いた研磨装置ならびに研磨方法
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP3617665B2 (ja) * 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP3823816B2 (ja) * 2001-12-12 2006-09-20 三菱電機株式会社 半導体ウエハの研磨方法
US20040229548A1 (en) * 2003-05-15 2004-11-18 Siltronic Ag Process for polishing a semiconductor wafer
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
JP4517867B2 (ja) * 2005-01-31 2010-08-04 株式会社Sumco シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
DE102006022089A1 (de) * 2006-05-11 2007-11-15 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102007056122A1 (de) * 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2009302410A (ja) * 2008-06-16 2009-12-24 Sumco Corp 半導体ウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022495A1 (en) * 2000-10-26 2003-01-30 Shigeyoshi Netsu Wafer manufacturing method, polishing apparatus , and wafer
US20060258268A1 (en) * 2005-04-25 2006-11-16 Nippei Toyama Corporation & Disco Corporation Manufacturing method for semiconductor wafers, slicing method for slicing work and wire saw used for the same

Also Published As

Publication number Publication date
TWI393183B (zh) 2013-04-11
CN101927447A (zh) 2010-12-29
US20100330881A1 (en) 2010-12-30
DE102009030292A1 (de) 2010-12-30
KR20100138736A (ko) 2010-12-31
US8376811B2 (en) 2013-02-19
JP2011009735A (ja) 2011-01-13
KR101139054B1 (ko) 2012-04-30
CN101927447B (zh) 2012-08-29
TW201101384A (en) 2011-01-01
JP5127882B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009051008B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102009038941B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102008059044B4 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102010013520B4 (de) Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE102013204839A1 (de) Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009025242B4 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102010013519B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE112017005226T5 (de) Verfahren zum Polieren eines Siliciumwafers, Verfahren zur Herstellung eines Siliciumwafers, sowie Siliciumwafer
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030298B4 (de) Verfahren zur lokalen Politur einer Halbleiterscheibe
DE102013210057A1 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102010026352A1 (de) Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung einer Halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120302

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee