-
Gegenstand der Erfindung ist Verfahren zur lokalen Politur einer Halbleiterscheibe.
-
Bei der Halbleiterscheibe handelt es sich üblicherweise um eine Siliciumscheibe, ein Substrat mit von Silicium abgeleiteten Schichtstrukturen wie SiGe (Silicium-Germanium), oder um SOI-, SGOI- oder GeOI-Scheiben. Diese Halbleiterscheiben, auch Wafer genannt, insbesondere die SOI- und die SiGe-Scheiben, sind für anspruchsvollste Anwendungen, insbesondere zur Herstellung von modernsten Mikroprozessoren vorgesehen.
-
SOI-Scheiben („silicon on insulator”) werden in der Regel durch Übertragung einer Siliciumschicht von einer so genannten Donorscheibe (engl. „donor wafer”) auf eine Trägerscheibe (engl. „handle weafer” oder „base wafer”) hergestellt. Verfahren zur Herstellung von SOI-Scheiben mittels Übertragung einer Siliciumschicht sind beispielsweise unter den Namen Smart Cut
® (
EP 533551 A1 ) oder Genesis Process
® bekannt. Ein weiteres Verfahren ist in
WO 03/003430 A2 beschrieben. SOI-Scheiben umfassen eine Trägerscheibe und eine damit verbundene Silicium-Deckschicht (engl. „top layer” oder „device layer”), die die so genannte aktive Schicht darstellt, die für die Herstellung von elektronischen Bauelementen vorgesehen ist. Entweder besteht die komplette Trägerscheibe aus einem elektrisch isolierenden Material wie Glas oder Saphir oder die Silicium-Deckschicht ist über eine elektrisch isolierende Zwischenschicht, beispielsweise bestehend aus Siliciumoxid (in diesem Fall wird die Zwischenschicht als „buried oxide layer”, BOX, bezeichnet), mit der Trägerscheibe verbunden. Im letzteren Fall muss die Trägerscheibe kein Isolator sein, es kann sich beispielsweise um eine Halbleiterscheibe, vorzugsweise eine Siliciumscheibe handeln.
-
Im Stand der Technik werden SOI(„Silicon on insulator”)-Strukturen neben dem oben beschriebenen Layer Transfer-Verfahren üblicherweise auch mittels des sog. SIMOX(„separation by ion implantation of oxygen”)-Prozess hergestellt. Beim SIMOX-Verfahren wird in ein Siliciumsubstrat Sauerstoff in hohen Dosen implantiert, dieses anschließend bei hohen Temperaturen (> 1200°C) thermisch behandelt und oxidiert, um eine vergrabene Oxidschicht im Siliciumsubstrat zu erzeugen.
-
SIMOX- und Layer Transfer-Verfahren eignen sich analog auch zur Herstellung von SGOI(„Silicon/Germanium on insulator”)- und/oder GeOI(„Germanium on insulator”)-Strukturen.
-
SiGe-Schichten mit einem hohen Anteil an Germanium, auch als virtuelle Substrate bezeichnet, dienen unter anderem zur Herstellung von biaxial verspanntem Silizium. Die Verspannung des Siliziumgitters führt zu einer erhöhten Beweglichkeit von Ladungsträgern und wird insbesondere genutzt, um CMOS-Bauelemente zugänglich zu machen, die leistungsfähiger sind als solche mit einem Kanal aus unverspanntem Silizium.
-
Virtuelle Substrate können grundsätzlich direkt auf einem Substrat aus einkristallinem Silizium, beispielsweise einer Halbleiterscheibe aus Silizium, abgeschieden werden. Bei dieser Vorgehensweise werden jedoch in großer Anzahl Defekte wie Fehlanpassungsversetzungen („misfit dislocations”) und Schraubenversetzungen („threading dislocations”) gebildet. Schraubenversetzungen und deren Ansammlungen („pile-ups”) dringen zur Oberfläche des virtuellen Substrats vor und auch zur Oberfläche einer auf dem virtuellen Substrat abgeschiedenen verspannten Schicht aus Silizium. Es wurde deshalb nach einer Möglichkeit gesucht, um die Dichte von Schraubenversetzungen und deren Ansammlungen zu begrenzen. Eine solche Begrenzung gelingt, wenn zunächst eine abgestufte SiGe-Pufferschicht („graded buffer layer”) abgeschieden wird, bei der der atomare Anteil an Germanium linear („linear grading”) oder in Stufen („terrace grading”) ansteigt. Auf die SiGe-Pufferschicht wird schließlich eine SiGe-Schicht mit konstantem Anteil an Germanium abgeschieden, die in relaxiertem Zustand das virtuelle Substrat bildet.
-
Die hier beschrieben Halbleiterscheiben müssen auch bezüglich ihrer Geometrie höchsten Ansprüchen genügen. Im Wesentlichen ergeben sich die Anforderungen aus der international vereinbarten „Technology Roadmap for Semiconductors” (ITRS), die einem jährlichen Review unterzogen wird. Beispielsweise ist aktuell die 22 nm-Technologie in Entwicklung, die erhöhte Anforderungen an Geometrie, Ebenheit, Nanotopologie usw. stellt. Ziel der jeweils nächsten Technologiegeneration (auf die 22 nm-Technolgie wird die 16 nm-design rule folgen) sind höhere Schaltgeschwindigkeiten, höhere Taktraten und höhere Integrationsdichten der mikroelektronischen Bauelemente.
-
Die Herstellungsverfahren haben diesen erhöhten Ansprüchen Rechnung zu tragen, so dass alle Waferfertigungsschritte entsprechend anzupassen sind und oftmals durch andere, neuartige Prozesse ersetzt werden müssen.
-
Bei den SiGe- und SOI-Scheiben, die in Zukunft voraussichtlich große Bedeutung erlangen werden, ergeben sich zusätzliche Probleme, denen sich die vorliegende Erfindung widmet.
-
Beim zuvor beschriebenen Layer-Transfer-Verfahren sollen die benutzten Donorwafer üblicherweise wiederverwendet werden. Nach Abtrennen des Donorwafers zeigen sich allerdings Stufen am Rand der Scheibe, die vor Wiederverwendung des Wafers (zum Übertragen einer Siliciumschicht) beseitigt werden sollten.
-
Bei der SiGe-Technologie tritt das Problem auf, dass auf der Vorderseite einer auf ihrer Rückseite mit hochdotiertem SiGe beschichteten Scheibe sich ebenfalls SiGe befindet. Beim Abscheiden von epitaktischen Schichten wird oftmals auch auf der nicht zu beschichtenden Seite Material abgeschieden. Dies kann auch bei der herkömmlichen Abscheidung einer epitaktischen Si-Schicht auf einer Si-Scheibe auftreten, was sich in diesem Fall als eine Verdickung am Rand bemerkbar macht.
-
Des weiteren liegt manche Halbleiterscheibe in konkav oder konvex polierter Form vor. Beispielsweise ist hier der Fall zu nennen, dass die Scheibe am Rand dicker ist als in ihrem inneren Bereich bzw. im Zentrum der Scheibe.
-
Es wäre in den beschrieben Fällen wünschenswert, diese Randstufen, die unerwünschten Beschichtungen im Randbereich oder die unerwünschte Dickenzunahme im Randbereich zu beseitigen.
-
Zur Beseitigung der unerwünschten Beschichtungen eignen sich Polierverfahren wie beispielsweise die Fixed Abrasive Politur (FA-Politur, FAP). Bei diesem Polierverfahren werden Poliertücher genutzt, in deren Oberfläche festgebundene Abrasive enthalten sind.
-
Die Offenlegungsschrift
DE 10 2007 035 266 A1 lehrt ein Verfahren zum Polieren eines Substrates aus Halbleitermaterial, umfassend mindestens zwei verschiedene FA-Polierschritte. Im ersten Polierschritt wird das Substrat in Gegenwart einer Poliermittellösung mit einem Poliertuch poliert, welches festgebundene Abrasive enthält. Im zweiten Polierschritt wird das Substrat in Gegenwart einer Poliermittelsuspension mit einem Poliertuch poliert, welches festgebundene Abrasive enthält.
-
Das
US-Patent 6,069,080 A lehrt eine FA-Politur, bei der das zu polierende Substrat ganzflächig mit einem gleichmäßigen Druck gegen das Poliertuch gedrückt wird, so dass lokale Unebenheiten, beispielsweise auf der Substratoberfläche, nicht berücksichtigt werden können.
-
Das in der Offenlegungsschrift
DE 10 2007 035 266 A1 gelehrte Verfahren kann unter Verwendung eines Polierkopfes durchgeführt werden, der während der Politur lokal unterschiedliche Drücke auf das Substrat ausüben kann. Hierzu liegt die dem Poliertuch abgewandte Seite des Substrates auf einer elastischen Membran auf, die mit einzelen Kammern versehen ist, welche wiederum unterschiedliche Drücke auf das Substrat ausüben können.
-
Während des Polierprozesses wird das Substrat seitlich von einem Führungsring (retainer ring) umschlossen, der verhindert, dass das Substrat während der Politur vom Plierkopf gleitet.
-
Die Patentschrift
US 6,435,949 B1 beschreibt beispielsweise eine solche Vorrichtung zum Polieren eines Werkstückes, bestehend aus einem Führungsring und einer Membran, die das Anpressen des zu polierenden Werkstückes gegen das Poliertuch mit lokal unterschiedlichem Druck ermöglicht.
-
Die Druckschrift
US 2004/0069406 A1 beschreibt einen Polierkopf für eine chemisch-mechanische Politur (CMP), der eine Vielzahl konzentrischer Druckzonen aufweist, die eine selektive Erhöhung des Polierdruckes auf ausgewählte Bereiche einer Scheibe aus Halbleitermaterial ermöglicht.
-
Weder die im Stand der Technik gelehrten Verfahren zur Politur einer Scheibe aus Halbleitermaterial noch die im Stand der Technik beschriebenen Vorrichtungen zum Polieren eines Substrates mit lokal unterschiedlichen Drücken offenbaren ein Verfahren, mit dem selektiv der Randbereich eines Substrates poliert werden kann.
-
Daraus ergibt sich die Aufgabenstellung der vorliegenden Erfindung.
-
Die Aufgabe wird gelöst durch ein Verfahren zur lokalen Politur einer Seite einer Halbleiterscheibe, bei dem die Halbleiterscheibe mittels eines drehbaren Polierkopfes mit der zu polierenden Seitenfläche gegen ein auf einem rotierenden Polierteller liegendes, fest gebundene Abrasive mit einer Partikelgröße von 0,1–0,25 μm enthaltendes Poliertuch gedrückt wird, wobei der Polierkopf mit einer elastischen Membran versehen, mittels Gas- oder Flüssigkeitskissen radial in mehrere Kammern unterteilt ist und der ausgeübte Polierdruck für jede Kammer unterschiedlich gewählt werden kann, wobei die Halbleiterscheibe währenddessen durch einen Führungsring, der ebenfalls mit einem Anpressdruck gegen das Poliertuch gedrückt wird, in Position gehalten wird, wobei eine Poliermittellösung, bei der es sich um eine wässrige Lösung der Verbindungen Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebigen Mischungen davon handelt, zwischen die Halbleiterscheibe und das Poliertuch gebracht wird, und der auf die Halbleiterscheibe ausgeübte Polierdruck in einer im Randbereich der Halbleiterscheibe liegenden Kammer des Polierkopfes höher ist als der Druck in den inneren Kammern sowie der Anpressdruck des Führungsrings 3,4–68,9 kPa beträgt, um den Randbereich der Halbleiterscheibe lokal zu polieren.
-
Grundsätzlich werden die Halbleiterscheiben mit Hilfe eines Polierkopfes („polishing head”) mit der zu polierenden Seitenfläche gegen das auf einem Polierteller liegende Poliertuch gedrückt.
-
Zu einem Polierkopf gehört auch ein Führungsring („retainer ring”), der das Substrat seitlich umschließt und daran hindert, während der Politur vom Polierkopf zu gleiten. Um also zu verhindern, dass die bei der Politur auftretenden Querkräfte den Wafer aus dem Polierkopf schieben, werden die Wafer durch solche Retainerringe in Position gehalten. Diese Vorrichtungen sind in verschiedenen Patenten beschrieben (
US 6293 850 B1 ;
US 6033292 ;
EP 1029633 A1 ;
US 5944590 ). Die Retainerringe werden im vorliegenden Verfahren ebenfalls mehr oder weniger fest auf das Poliertuch gepresst.
-
Bei den hier verwendeten Polierköpfen (Carrier) liegt die dem Poliertuch abgewandte Seitenfläche der Halbleiterscheibe auf einer elastischen Membran auf, die den ausgeübten Polierdruck überträgt. Die Membran gehört zu einem vorzugsweise in fünf Zonen unterteilten Kammersystem, das ein Gas- oder Flüssigkeitskissen bildet.
-
Die Druckkammern sind vorzugsweise konzentrisch oder segmentär angeordnet und können getrennt voneinander mit einem bestimmten Druck beaufschlagt werden. Der Polierdruck wird schließlich über elastische Auflageflächen der mit Druck beaufschlagten Druckkammern auf die Rückseite einer Trägerplatte übertragen.
-
Die Polierdrucksteuerung erfolgt vorzugsweise über den Durchmesser der Halbleiterscheibe in konzentrischen Kreisen mittels konzentrisch angeordneter Druckkammern. Dadurch lässt sich insbesondere ein radialer Teilbereich am Rand der zu polierenden Halbleiterscheibe mit einem definierten Polierdruck beaufschlagen.
-
Im Carrier befinden sich ringförmige, konzentrisch angeordnete Druckkammern mit einem, von außen nach innen, jeweils um die Ringbreite verminderten Radius. Die Ringbreite beträgt vorzugsweise 1 bis 100 mm und besonders bevorzugt 10 bis 50 mm.
-
Bevorzugt ist die gesamte Fläche der Halteplatte mit solchen Druckkammern belegt.
-
Die Politur des Substrates erfolgt unter Zuführen eines Poliermittels zwischen das Substrat und das Poliertuch und unter Drehen der Polierkopfes und des Poliertellers.
-
Der Polierkopf kann dabei zusätzlich auch translatorisch über das Poliertuch bewegt werden, wodurch eine umfassendere Nutzung der Poliertuchfläche erzielt wird.
-
Im erfindungsgemäßen Verfahren wird bei der Politur der Rückseite ein Poliertuch verwendet, das einen im Poliertuch gebundenen Abrasivstoff enthält (FAP-Tuch bzw. FA-Pad).
-
Geeignete Abrasivstoffe umfassen vorzugsweise Partikel von Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon sowie Partikel von Hartstoffen wie Siliciumcarbid, Bornitrid und Diamant. Entsprechende Poliertücher sind z. B. in
US 6602117 B1 beschrieben.
-
Die Partikelgröße beträgt vorzugsweise 0,1–1,0 μm, besonders bevorzugt 0,1–0,6 μm und ganz besonders bevorzugt 0,1–0,25 μm.
-
Besonders geeignete Poliertücher weisen eine von replizierten Mikrostrukturen geprägte Oberflächentopografie auf. Diese Mikrostrukturen („posts”) haben beispielsweise die Form von Säulen mit einem zylindrischen oder mehreckigen Querschnitt oder die Form von Pyramiden oder Pyramidenstümpfen.
-
Weitere Beschreibungen solcher Poliertücher sind beispielsweise in
WO 92/13680 A1 und
US 2005/227590 A1 enthalten.
-
Des Weiteren kann das erfindungsgemäße Verfahren gleichermaßen auf Einteller- und Mehrteller-Poliermaschinen durchgeführt werden.
-
Bevorzugt ist die Verwendung von Mehrteller-Poliermaschinen mit vorzugsweise zwei, ganz besonders bevorzugt drei Poliertellern und Polierköpfen.
-
Besonders gut geeignet ist die Mehrteller-Poliermaschine AMAT Reflection von Applied Materials, Inc.
-
Erfindungswesentlich ist, dass es die Poliermaschine erlaubt, das Druckprofil des Carriers in verschiedenen Zonen unterschiedlich einzustellen. Dies ist bei der AMAT Reflection der Fall, die einen 5 Zonen-Membrancarrier mit unterschiedlich einstellbarem Druckprofil umfasst.
-
Die Erfindung beschreibt eine lokal begrenzte Politur, die ausschließlich auf den Randbereich bezogen ist. Dazu wird ein 5-Zonen-Membrancarrier mit kontaktierendem, nicht entkoppeltem Retainerring in Verbindung mit einem Poliertuch enthaltend fest gebundene Abrasive verwendet.
-
Die Erfindung betrifft auch ein lokal wirkendes Feinstschleifverfahren auf Basis gebundener Abrasive. Der gewünschte lokal begrenzte Abtrag kann nur durch entsprechende Druckbeaufschlagung des Membran-Carriers im Zusammenspiel mit einem sehr harten FAP-Tuch (Poliertuch oder Schleiftuch) erzielt werden. Mit weichen Poliertüchern wie sie bei CMP eingesetzt werden, wäre die Erfindung dagegen nicht erfolgreich, auch wenn ein entsprechendes Druckprofil des Carriers eingestellt würde.
-
Die Erfindung ermöglicht es, den äußeren Randbereich der Halbleiterscheibe lokal zu polieren und ist insbesondere bei Halbleiterscheiben mit einem Durchmesser von größer oder gleich 300 mm, insbesondere bei Halbleiterscheiben mit einem Durchmesser von 450 mm vorteilhaft. Die Erfindung lässt sich auf gängigem Polierequipment einsetzen. Es ist nicht nötig, die kommerziellen Poliermaschinen umzubauen oder zusätzliches Equipment zu beschaffen, um die Erfindung auszuführen.
-
Beispiele
-
Für die Beispiele kam eine Poliermaschine vom Typ AMAT Reflection zum Einsatz.
-
Als Poliertuch wurde ein Poliertuch mit fest gebundenen Ceroxid-Partikeln verwendet (Partikelgröße 0,2 μm).
-
Erfindungsgemäß bearbeitet wurden SiGe-Scheiben mit einem Durchmesser von 300 mm, die Randstufen aufwiesen.
-
Folgende Polierparameter sind geeignet, einen erhöhten Materialabtrag am Rand der Halbleiterscheibe zu bewirken, um so z. B. Randstufen zu entfernen:
-
Beispiel 1:
-
- Poliermittel: alkalische Lösung K2CO3 0,2 Gew.-%;
- Volumenstrom des Poliermittels: 0,5 L/min;
- Drehzahl Teller: 119 U/min;
- Drehzahl Carrier: 123 U/min;
- Retainerringanpressdruck: 5,5 kPa;
- Druckprofil Membranzonen 1 bis 5: 0,69–0,69–0,69–0,69–34,5 [kPa]
-
Beispiel 2:
-
- Poliermittel: alkalische Lösung K2CO3 0,2 Gew.-%;
- Volumenstrom des Poliermittels: 0,5 L/min;
- Drehzahl Teller: 119 U/min;
- Drehzahl Carrier: 123 U/min;
- Retainerringanpressdruck: 32,4 kPa;
- Druckprofil Membranzonen 1 bis 5: 6,9–13,8–13,8–13,8–41,4 [kPa]
-
Beispiel 3:
-
- Poliermittel: alkalische Lösung K2CO3 0,2 Gew.-%;
- Volumenstrom des Poliermittels: 0,5 L/min;
- Drehzahl Teller: 119 U/min;
- Drehzahl Carrier: 123 U/min;
- Retainerringanpressdruck: 42,1 kPa;
- Druckprofil Membranzonen 1 bis 5: 10,3–13,8–20,7–20,7–24,1 [kPa]
-
Die Zonen 1 bis 5 entsprechen konzentrischen Ringen von innen nach außen: Zone 1 = innerste Zone, Zone 5 äußere Zone (Randbereich).
-
Der Retainerringanpressdruck beträgt im erfindungsgemäßen Verfahren 3,4–68,9 kPa.
-
Der Druck in Kammer 5 (Zone 5) ist im erfindungsgemäßen Verfahren stets höher als in den Zonen 1 bis 4.
-
Bei allen drei Beispielen wurden das gleiche Poliermittel und der gleiche Volumenstrom des Poliermittels verwendet.
-
Bei Beispiel 1 wurde ein niedriger Retaineranpressdruck von 5,5 kPa gewählt, während der Polierdruck in Zone 5 des Carriers mit 34,5 kPa deutlich höher als in den Zonen 1 bis 5 gewählt wurde.
-
Die Beispiel 2 und 3 verwenden höheren Retaineranpressdruck, aber einen weniger ausgeprägten Druckunterschied zwischen Zone 5 und den vier inneren Zonen.
-
Die Beispiele 2 und 3 führen zu einem deutlich ausgeprägten scharfen Materialabtrag am äußersten Rand der Halbleiterscheibe, der breiter ausgebildet ist als in Beispiel 1.
-
Falls nur am äußersten Rand der Halbleiterscheibe Material abgetragen werden soll, ist also ein niedriger Retainerringanpressdruck kleiner oder gleich 10,3 kPa in Kombination mit einem gegenüber den inneren Zonen deutlich erhöhten Polierdruck in Zone 5 bevorzugt.
-
Soll der Materialabtrag breiter ausgebildet sein, also einen größeren Bereich des Scheibenrandes umfassen, ist die Wahl eines hohen Retaineranpressdrucks größer oder gleich 27,6 kPa bevorzugt.
-
Alle gemäß Beispielen 1 bis 3 polierten SiGe-Werfer, die zuvor Randstufen aufwiesen, waren nach Durchführung des Verfahrens frei von Randstufen.
-
Die Erfindung wurde auch an Siliciumscheiben getestet, die am Rand dicker waren als im Zentrum der Scheibe. Siliciumscheiben liegen nach DSP oft in einer solchen Form vor.
-
Es konnte gezeigt werden, dass sich solche Scheiben durch die erfindungsgemäße lokale Politur bzw. selektive Politur mit stärkerem Abtrag am Rand als im Zentrum der Scheibe, global einebnen lassen.
-
Die Erfindung lässt sich somit in vorteilhafter Weise auf Siliciumscheiben, SiGe-Wafer und SOI-Scheiben anwenden.
-
Die Erfindung ist jedoch nicht darauf beschränkt und kann zur lokale selektiven Politur auch anderer Halbleiterscheiben, bei denen lokal erhöhter Abtrag gewünscht ist, einsetzen.
-
Schließlich sei erwähnt, dass hier der selektive Abtrag am Rand beschrieben und beansprucht wird. Die Erfindung lässt sich in analoger Weise jedoch auch zum lokalen Polieren in den inneren Zonen der Halbleiterscheibe verwenden, falls in Zukunft Bedarf hierfür entstehen sollte.