DE102007035266A1 - Verfahren zum Polieren eines Substrates aus Halbleitermaterial - Google Patents

Verfahren zum Polieren eines Substrates aus Halbleitermaterial Download PDF

Info

Publication number
DE102007035266A1
DE102007035266A1 DE102007035266A DE102007035266A DE102007035266A1 DE 102007035266 A1 DE102007035266 A1 DE 102007035266A1 DE 102007035266 A DE102007035266 A DE 102007035266A DE 102007035266 A DE102007035266 A DE 102007035266A DE 102007035266 A1 DE102007035266 A1 DE 102007035266A1
Authority
DE
Germany
Prior art keywords
polishing
substrate
type
cloth
polishing step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007035266A
Other languages
English (en)
Other versions
DE102007035266B4 (de
Inventor
Thomas Dipl.-Ing. Buschhardt (FH)
Jürgen Dipl.-Ing. Schwandner (FH)
Roland Koppert
Georg Dr. Pietsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102007035266A priority Critical patent/DE102007035266B4/de
Priority to KR1020080059607A priority patent/KR100979737B1/ko
Priority to US12/166,486 priority patent/US8647985B2/en
Priority to JP2008184841A priority patent/JP5121612B2/ja
Priority to SG200805356-3A priority patent/SG149772A1/en
Priority to TW97127951A priority patent/TWI470684B/zh
Priority to CN2008101300563A priority patent/CN101355032B/zh
Publication of DE102007035266A1 publication Critical patent/DE102007035266A1/de
Application granted granted Critical
Publication of DE102007035266B4 publication Critical patent/DE102007035266B4/de
Priority to JP2011248831A priority patent/JP5453378B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Gegenstand der Erfindung ist ein Verfahren zum Polieren eines Substrates aus Halbleitermaterial, umfassend mindestens einen Polierschritt vom Typ A, mit dem das Substrat auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittellösung zwischen das Substrat und das Poliertuch gebracht wird; und mindestens einen Polierschritt vom Typ B, mit dem das Substrat auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eines Poliermittelsuspension, die ungebundenen Abrasivstoff enthält, zwischen das Substrat und das Poliertuch gebracht wird.

Description

  • Gegenstand der Erfindung ist ein Verfahren zum Polieren eines Substrates aus Halbleitermaterial, das mindestens zwei unterschiedliche Verfahrensschritte umfasst. Mindestens ein Schritt des Verfahrens ist ein Polierschritt, mit dem das Substrat auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält.
  • In der WO 99/55491 A1 ist ein zweistufiges Polierverfahren beschrieben, mit einem ersten Polierschritt, bei dem das Substrat auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält. Ein Polierschritt, bei dem ein solches Poliertuch, das im Englischen auch „fixed-abrasive pad" genannt wird, verwendet wird, wird nachfolgend kurz als FAP-Schritt bezeichnet. Der nachfolgende zweite Polierschritt des zweistufigen Polierverfahrens ist eine chemisch-mechanische Politur des Substrates auf einem Poliertuch, das keinen gebundenen Abrasivstoff enthält. Abrasivstoff wird hier in Form einer Suspension zwischen das Substrat und das Poliertuch gebracht. Ein solcher Polierschritt wird nachfolgend kurz als CMP-Schritt bezeichnet. Er wird in dem zweistufigen Polierverfahren gemäß WO 99/55491 A1 insbesondere dafür eingesetzt, um Kratzer zu beseitigen, die der FAP-Schritt auf der polierten Oberfläche des Substrates hinterlassen hat.
  • Die EP 1 717 001 A1 ist ein Beispiel dafür, dass FAP-Schritte auch beim Polieren von Halbleiterscheiben eingesetzt werden, auf deren Oberfläche noch keine Bauelementstrukturen gebildet wurden. Bei der Politur solcher Halbleiterscheiben geht es in erster Linie darum, mindestens eine Seitenfläche zu erzeugen, die besonders eben ist und die eine möglichst geringe Mikrorauhigkeit und Nanotopographie aufweist.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein verbessertes Polierverfahren für Substrate aus Halbleitermaterial anzugeben, das insbesondere im Hinblick auf die Mikrorauhigkeit besonders niedrige Werte zugänglich macht.
  • Gelöst wird die Aufgabe durch ein Verfahren zum Polieren eines Substrates aus Halbleitermaterial, umfassend mindestens einen Polierschritt vom Typ A, mit dem das Substrat auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittellösung zwischen das Substrat und das Poliertuch gebracht wird; und mindestens einen Polierschritt vom Typ B, mit dem das Substrat auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittelsuspension, die ungebundenen Abrasivstoff enthält, zwischen das Substrat und das Poliertuch gebracht wird.
  • Bei den Polierschritten vom Typ A und Typ B handelt es sich jeweils um einen FAP-Schritt. Sie unterscheiden sich dadurch, dass beim Polierschritt vom Typ B eine Poliermittelsuspension, die ungebundenen Abrasivstoff als Feststoff enthält, zwischen das Substrat und das Poliertuch gebracht wird, während beim Polierschritt vom Typ A an die Stelle der Poliermittelsuspension eine Poliermittellösung tritt, die, wie es der Ausdruck bereits beschreibt, frei von Feststoffen ist. Der Ausdruck Poliermittel wird nachfolgend als Oberbegriff für Poliermittelsuspensionen und Poliermittellösungen gebraucht.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension beträgt vorzugsweise 0,25 bis 20 Gew.-%. Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt. Die mittlere Teilchengröße beträgt 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm. Der Abrasivstoff besteht aus einem das Substratmaterial mechanisch abtragendem Material, vorzugs weise aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium. Besonders bevorzugt ist eine Poliermittelsuspension, die kolloid-disperse Kieselsäure enthält. Der pH-Wert der Poliermittelsuspension liegt vorzugsweise in einem Bereich von 9 bis 11,5 und wird vorzugsweise durch Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen dieser Verbindungen eingestellt. Die Poliermittelsuspension kann darüber hinaus einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Die Poliermittellösung ist im einfachsten Fall Wasser, vorzugsweise deionisiertes Wasser (DIW) mit der für die Verwendung in der Halbleiterindustrie üblichen Reinheit. Die Poliermittellösung kann aber auch Verbindungen wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen davon enthalten. In diesem Fall liegt der pH der Poliermittellösung vorzugsweise in einem Bereich von 10 bis 12 und der Anteil der genannten Verbindungen in der Poliermittellösung beträgt vorzugsweise 0,01 bis 10 Gew.-%. Die Poliermittellösung kann darüber hinaus einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Als Substrate, die erfindungsgemäß poliert werden, kommen insbesondere Halbleiterscheiben aus Materialien wie Silicium, Galliumarsenid, SixGe1-x, Saphir und Siliciumcarbid in Betracht. Besonders geeignete Substrate sind Halbleiterecheiben aus Silicium und davon abgeleitete Substrate. Die zu polierende Oberfläche der Halbleiterscheibe aus Silicium kann in einem Zustand vorliegen, wie er sich nach dem Abtrennen der Halbleiterscheibe von einem Kristall, nach einem Läppen der Halbleiterscheibe, nach einem Schleifen der Halbleiterscheibe, nach einem Ätzen der Halbleiterscheibe oder nach einer bereits erfolgten Politur der Halbleiterscheibe ergibt. Unter einem Substrat, das von einer Halbleiterscheibe aus Silicium abgeleitet ist, sind insbesondere Substrate mit einer Schichtstruktur zu verstehen, beispielsweise Halbleiterscheiben mit einer mittels Epitaxie abgeschiedenen Schicht, SOI-Substrate („silicon an insulator") und sSOI-Substrate (strained silicon an insulator) und Zwischenprodukte derselben. Zu den Zwischenprodukten zählen auch Donor-Halbleiterscheiben, von denen Schichten auf andere Substrate übertragen wurden, insbesondere im Zuge der Herstellung von SOI-Substraten. Um wiederverwendet werden zu können, muss die durch die Schichtübertragung freigelegte Oberfläche der Donor-Halbleiterscheibe, die vergleichsweise rau ist und eine charakteristische Stufe im Randbereich aufweist, geglättet werden. Die zu polierenden Oberflächen der Substrate müssen nicht oder nicht nur aus Silicium bestehen. Es kann sich beispielsweise um Schichten bestehend aus einem III-V-Verbindungshalbleiter wie Galliumarsenid oder einer Legierung aus Silicium und Germanium (SixGe1-x) handeln. Weitere Beispiele sind Schichten aus Indiumphosphid, Galliumnitrid und Aluminiumgalliumarsenid. Die Oberfläche von SixGe1-x-Schichten ist häufig durch ein als „cross hatch" bekanntes und durch Versetzungen verursachtes Muster gekennzeichnet und muss in der Regel geglättet werden, bevor eine oder mehrere weitere Schichten darauf abgeschieden werden können.
  • Sind Substrate mit Schichten aus Germanium oder SixGe1-x erfindungsgemäß zu polieren, kann die Poliermittelsuspension oder die Poliermittellösung oder beide ein Oxidationsmittel als weiteren Zusatz enthalten. Geeignete Oxidationsmittel sind Wasserstoffperoxid (H2O2) und Ozon (O3). Der Zusatz überführt Germanium in eine wasserlösliche Verbindung. Ohne den Zusatz können im Verlauf der Politur germaniumhaltige Partikel entstehen, die die polierte Oberfläche verkratzen können.
  • Das erfindungsgemäße Verfahren kann grundsätzlich in Form einer Doppelseitenpolitur durchgeführt werden. Dabei werden beide Seiten einer Halbleiterscheibe gleichzeitig poliert. Ein besonders geeignetes Anwendungsgebiet ist jedoch die Einseitenpolitur. Substrate mit einem großen Durchmesser, beispielsweise Halbleiterscheiben aus Silicium mit einem Durchmesser von 300 mm, werden dabei üblicherweise einzeln poliert. Sie werden mit Hilfe eines Polierkopfes („polishing head") mit der zu polierenden Seitenfläche gegen das auf einem Polierteller liegende Poliertuch gedrückt. Zu einem Polierkopf gehört auch ein Führungsring („retainer ring") der das Substrat seitlich umschließt und daran hindert, während der Politur vom Polierkopf zu gleiten. Bei modernen Polierköpfen liegt die dem Poliertuch abgewandte Seitenfläche der Halbleiterscheibe auf einer elastischen Membran auf, die den ausgeübten Polierdruck überträgt. Die Membran ist Bestandteil eines gegebenenfalls unterteilten Kammersystems, das ein Gas- oder Flüssigkeitskissen bildet. Es sind aber auch Polierköpfe in Verwendung, bei denen an Stelle einer Membran eine elastische Unterlage („backing pad") verwendet wird. Die Politur des Substrates erfolgt unter Zuführen eines Poliermittels zwischen das Substrat und das Poliertuch und unter Drehen der Polierkopfes und des Poliertellers. Der Polierkopf kann dabei zusätzlich auch translatorisch über das Poliertuch bewegt werden, wodurch eine umfassendere Nutzung der Poliertuchfläche erzielt wird.
  • Des Weiteren kann das erfindungsgemäße Verfahren gleichermaßen auf Einteller- und Mehrteller-Poliermaschinen durchgeführt werden. Bevorzugt ist die Verwendung von Mehrteller-Poliermaschinen mit vorzugsweise zwei oder drei Poliertellern und Polierköpfen, so dass eine entsprechende Anzahl von Substraten gleichzeitig poliert werden kann. Dabei können auch unterschiedliche Poliertücher und unterschiedliche Poliermittel zum Einsatz kommen.
  • Im erfindungsgemäßen Verfahren wird mindestens ein Poliertuch verwendet, das einen im Poliertuch gebundenen Abrasivstoff enthält. Geeignete Abrasivstoffe umfassen beispielsweise Partikel von Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon sowie Partikel von Hartstoffen wie Siliciumcarbid, Bornitrid und Diamant. Besonders geeignete Poliertücher weisen eine von replizierten Mikrostrukturen geprägte Oberflächentopografie auf. Diese Mikrostrukturen („posts") haben beispielsweise die Form von Säulen mit einem zylindrischen oder mehreckigen Querschnitt oder die Form von Pyramiden oder Pyramidenstümpfen. Derartige Poliertücher sind im Handel und werden beispielsweise von 3M Corp., USA, angeboten. Nähere Beschreibungen solcher Poliertücher sind beispielsweise in WO 92/13680 A1 und US 2005/227590 A1 enthalten.
  • Das erfindungsgemäße Verfahren umfasst jeweils mindestens einen Polierschritt vom Typ A und vom Typ B. In beiden Polierschritten wird ein FAP-Tuch verwendet. Dabei kann es sich um dasselbe Poliertuch handeln oder es können unterschiedliche Poliertücher eingesetzt werden. Gemäß einer besonders bevorzugten Ausführungsform des Verfahrens wird die Politur in mindestens drei Teilschritte 1, 2 und 3 zeitlich untergliedert, wobei den mittleren Materialabtrag (MR) steuernde Prozessparameter wie beispielsweise Poliermittel, Poliermittelfluss und Polierschrittdauer derart gesteuert werden, dass ein mittlerer Materialabtrag resultiert, der im Teilschritt 1 größer ist als im Teilschritt 2 und im Teilschritt 2 gleich oder größer ist als im Teilschritt 3. Von den Teilschritten 1, 2 und 3 ist mindestens ein Teilschritt als Polierschritt vom Typ A und mindestens ein Teilschritt als Polierschritt vom Typ B ausgestaltet. Teilschritt 1 wird vorzugsweise als Polierschritt vom Typ A ausgeführt, Teilschritt 2 vorzugsweise als Polierschritt vom Typ B und Teilschritt 3 entweder als Polierschritt vom Typ A oder als Polierschritt vom Typ B.
  • Das erfindungsgemäße Verfahren kann weitere Polierschritte umfassen, beispielsweise einen CMP-Schritt, der hier als Polierschritt vom Typ C bezeichnet wird. Ein solcher Polierschritt wird vorzugsweise nach einem Polierschritt vom Typ A oder Typ B durchgeführt. Des Weiteren kann das Substrat nach einem Polierschritt vom Typ A oder Typ B geätzt oder gereinigt werden, beispielsweise mit einem alkalischen Ätzmittel und/oder mit einem Ätzmittel mit sauerem pH.
  • Die Bemühungen, die Mikrorauhigkeit zu verringern, können durch begleitende Maßnahmen unterstützt werden. Eine bevorzugte Maßnahme besteht darin, dass in einer Endphase der Politur, vorzugsweise 5 bis 300 s bevor das Substrat vom Polierteller gehoben wird, der Polierdruck um mindestens 10% reduziert wird und das Substrat mit diesem reduzierten Polierdruck bis zum Abheben vom Polierteller weiterpoliert wird. Eine weitere bevorzugte Maßnahme besteht darin, das Poliertuch mit einem Reinigungsmittel zu reinigen, indem das Reinigungsmittel mit Hilfe eines offenporigen Schaumkörpers auf dem Poliertuch verteilt wird. Dies geschieht vorzugsweise in-situ, also während der Politur des Substrates. Die Tuchreinigung unterscheidet sich von einer Tuchkonditionierung dadurch, dass der Schaumkörper keine daran gebundenen Abrasivstoffe enthält. Grundsätzlich eignet sich jeder elastische Kunststoffschaum mit offener Zellenstruktur, beispielsweise Polyurethanschäume, Polyvinylalkoholschäume, Polystyrolschäume, Siliconschäume, Epoxidschäume, Harnstoff-Formaldehyd-Schäume, Polyimidschäume, Polybenzimidazolschäume, Schäume auf der Basis von Phenolharzen, Polyethylenschäume, Polypropylenschäume, Polyacrylschäume, Polyesterschäume und Viskoseschäume. Als Reinigungsmittel eignet sich insbesondere das im jeweiligen Polierschritt verwendete Poliermittel.
  • Die Erfindung wird nachfolgend am Beispiel bevorzugter Ausführungsbeispiele weiter erläutert und ihre vorteilhafte Wirkung im Hinblick auf die Reduktion von Mikrorauhigkeit durch Vergleichsversuche dargelegt.
  • Die Substrate waren Halbleiterscheiben aus Silicium mit einem Durchmesser von 300 mm und mit einer oberen Schicht aus einer relaxierten Silicium-Germanium-Legierung der Zusammensetzung Si0,8Ge0,2. Sie wurden auf einer Einseiten-Poliermaschine der Strasbaugh, Inc. von Typ nHance 6EG poliert und im Anschluss daran gereinigt, getrocknet und einer Untersuchung der polierten Oberfläche zugeführt. Die insbesondere für Entwicklungsarbeiten konfigurierte Einzelscheiben-Poliermaschine ist mit einem Polierkopf und mit einem Polierteller ausgestattet. Der Polierkopf ist kardanisch gelagert und umfasst eine feste Basisplatte, die mit einem „backing pad" beschichtet ist, und einen beweglichen Führungsring. Durch Bohrungen in der Basisplatte können in zwei konzentrischen Druckzonen, einer inneren und einer äußeren, Luftkissen aufgebaut werden, auf denen das Substrat während der Politur schwimmt. Der bewegliche Führungsring kann mittels eines Druckluftbalgs mit Druck beaufschlagt werden, um so das Poliertuch beim Kontakt mit dem Substrat vorzuspannen und plan zu halten. Für die Vergleichs- und Ausführungsbeispiele wurde ein FAP-Tuch der 3M Corp., USA, verwendet, mit darin gebundenen abrasiven Partikeln aus Ceroxid (CeO2) und einer mittleren Korngröße von 0,55 μm.
  • In einer ersten Versuchsreihe wurden sowohl die Halbleiterscheiben des ersten Vergleichsbeispiels, als auch die Halbleiterscheiben des ersten Ausführungsbeispiels einem dreistufigen Polierverfahren Polierschritten 1, 2 und 3 unterzogen. Im Falle der Vergleichsbeispiele waren die Polierschritte 1, 2 und 3 ausnahmslos Polierschritte vom Typ A. Im Unterschied dazu wurden die Halbleiterscheiben der Ausführungsbeispiele einer entsprechenden Politur unterworfen, bei denen die Polierschritte 2 und 3 Polierschritte vom Typ B waren.
  • Weitere Versuchsparameter sind in der folgenden Tabelle zusammengefasst. Tabelle 1
    Polierschritt 1 Ausführungsbeispiel Vergleichsbeispiel
    Typ A A
    Poliermittel K2CO3-Lösung (0,2 Gew.-% K2CO3-Anteil) K2CO3-Lösung (0,2 Gew.-% K2CO3-Anteil)
    Poliermittelfluss 3000 ml/min 3000 ml/min
    Dauer 60 bis 300 s 60 bis 300 s
    Polierdruck 7 psi (48,26 kPa) 7 psi (48,26 kPa)
    Polierschritt 2
    Typ B A
    Poliermittel Glanzox 3900*) (1 Gew.-% SiO2-Anteil) DIW
    Poliermittelfluss 350 ml/min 350 ml/min
    Dauer 120 s 120 s
    Polierdruck 7 psi (48,26 kPa) 7 psi (48,26 kPa)
    Polierschritt 3
    Typ B A
    Poliermittel Glanzox 3900*) (1 Gew.-% SiO2-Anteil) DIW
    Poliermittelfluss 350 ml/min 350 ml/min
    Dauer 10 s 10 s
    Polierdruck 3,5 psi (24,13 kPa) 3,5 psi (24,13 kPa)
    • *) Glanzox 3900 ist der Produktname für eine Poliermittelsuspension, die von Fujimi Incorporated, Japan, als Konzentrat ange boten wird. Das Konzentrat mit einem pH von 10,5 enthält ca. 9 Gew-% kolloidales SiO2 mit einer mittleren Teilchengröße von 30 bis 40 nm. Der in der Tabelle angegebene SiO2-Anteil ist auf das Poliermittel bezogen.
  • Nach der Politur wurden die Halbleiterscheiben gereinigt, getrocknet und auf die verbliebene Mikrorauhigkeit hin untersucht. Dabei wurden drei verschiedene Messverfahren angewendet. Die RNS-Rauhigkeit („root mean square, RMS") wurde mit einem Phasenkontrast-Profilometer des Typs MP2000 von Chapman Instruments, USA, unter Berücksichtigung verschiedener, den Rauhigkeitswert beeinflussender lateraler Korrelationslängen (Filterlängen, „spatial wavelengths"), bestimmt. Des Weiteren wurde Dunkelfeld-Streulicht („haze") mit einem Surfscan SP-1 der KLA-Tencor, USA, bei verschiedenen Detektor-Anordnungen (Kanal-Modus: D = "dark field"; N = "narrow", W = "wide"; O = "oblique", N = "normal") gemessen. Bei der dritten Messung handelte es sich um eine AFM-Messung („atomic force microscopy", AFM) auf einer quadratischen Messfläche von 10 μm × 10 μm im Zentrum und 1 mm vom Rand der Halbleiterscheiben, die ebenfalls zur Bestimmung der RNS-Rauhigkeit herangezogen wurde.
  • Die Ergebnisse der Messungen sind in der Tabellen 2, 3 und 4 zusammengefasst. Tabelle 2
    Chapman Polierschritt 1 Dauer [s] RNS-Rauhigkeit [Angström] MR [nm]
    Filterlänge [μm] 250 80 30 10
    A.-Beispiel 1 60 1,17 0,81 0,51 0,19 210
    A.-Beispiel 1 150 1,13 0,79 0,49 0,18 280
    A.-Beispiel 1 270 0,92 0,61 0,38 0,15 450
    A.-Beispiel 2 270 0,72 0,45 0,27 0,11 420
    V.-Beispiel 1 60 11,59 8,92 5,47 1,78 190
    V.-Beispiel 1 160 7,69 5,62 3,28 1,07 270
    V.-Beispiel 1 300 5,79 4,24 2,47 0,80 460
    V.-Beispiel 2 300 3,97 3,05 1,92 0,66 520
    Tabelle 3
    SP-1 Polierschritt 1 Dauer [s] „Harze" [ppm]
    Kanal-Modus DWN DNN DWO DNO
    A.-Beispiel 1 60 0,588 0,836 0,369 0,047
    A.-Beispiel 1 150 0,508 0,704 0,329 0,039
    A.-Beispiel 1 270 0,384 0,487 0,275 0,032
    A.-Beispiel 2 270 0,326 0,264 0,225 0,020
    V.-Beispiel 1 60 1,497 4,712 1,405 0,134
    V.-Beispiel 1 160 1,346 4,391 1,061 0,117
    V.-Beispiel 1 300 1,127 3,947 0,800 0,099
    V.-Beispiel 2 300 1,005 3,582 0,706 0,094
    Tabelle 4
    AFM Polierschritt 1 Dauer [s] RMS-Rauhigkeit [Angström]
    Position Zentrum Rand-1 mm
    A.-Beispiel 1 60 1,25 1,11
    A.-Beispiel 1 150 1,24 1,08
    A.-Beispiel 1 270 1,05 0,93
    A.-Beispiel 2 270 0,98 0,77
    V.-Beispiel 1 60 3,72 2,23
    V.-Beispiel 1 160 2,06 1,69
    V.-Beispiel 1 300 2,22 1,50
    V.-Beispiel 2 300 1,81 1,35
  • Die Tabellen zeigen, dass mit deutlich niedrigeren „Haze"- und RMS-Rauhigkeits-Werten gerechnet werden kann, wenn erfindungsgemäß poliert wird.
  • Die vorstehenden Versuche der ersten Versuchsreihe (Ausführungsbeispiel 1 und Vergleichsbeispiel 1) wurden ohne eine in-situ-Reinigung des Poliertuchs durchgeführt. In einer zweiten Versuchsreihe (Ausführungsbeispiel 2 und Vergleichsbeispiel 2) wurden weitere gleichartige Halbleiterscheiben auf die gleiche Weise poliert, nur dass zusätzlich eine in-situ-Reinigung des Poliertuchs mit einem offenporigen Schwamm aus Polyester, der mit dem Poliermittel als Reinigungsmittel getränkt wurde, durchgeführt wurde. Die auf diese Versuche weisenden Zeilen in den Tabellen 2, 3 und 4 machen deutlich, dass die Mikrorauhigkeit durch diese zusätzliche Maßnahme weiter reduziert werden konnte.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - WO 99/55491 A1 [0002, 0002]
    • - EP 1717001 A1 [0003]
    • - WO 92/13680 A1 [0013]
    • - US 2005/227590 A1 [0013]

Claims (11)

  1. Verfahren zum Polieren eines Substrates aus Halbleitermaterial, umfassend mindestens einen Polierschritt vom Typ A, mit dem das Substrat auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittellösung zwischen das Substrat und das Poliertuch gebracht wird; und mindestens einen Polierschritt vom Typ B, mit dem das Substrat auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält, wobei während des Polierschrittes eine Poliermittelsuspension, die ungebundenen Abrasivstoff enthält, zwischen das Substrat und das Poliertuch gebracht wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Polierschritt vom Typ B vor oder nach dem Polierschritt vom Typ A ausgeführt wird.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Polierschritt vom Typ A und der Polierschritt vom Typ B auf demselben Polierteller ausgeführt werden.
  4. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass der Polierschritt vom Typ A und der Polierschritt vom Typ B auf unterschiedlichen Poliertellern ausgeführt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, umfassend mindestens einen Polierschritt vom Typ C, mit dem das Substrat mit einem Poliertuch poliert wird, in dem kein Abrasivstoff gebunden ist, wobei während des Polierschrittes eine Poliermittelsuspension, die ungebundenen Abrasivstoff enthält, zwischen das Substrat und das Poliertuch gebracht wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Poliermittelsuspension ein oder mehrere Oxide der Elemente Aluminium, Cer oder Silicium als Abrasivstoff enthält.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Poliermittelsuspension einen Feststoff-Anteil von 0,25 bis 20 Gew.-% aufweist.
  8. Verfahren nach Anspruch 6 oder Anspruch 7, dadurch gekennzeichnet, dass die Poliermittelsuspension ein Oxidationsmittel enthält und das Substrat aus Germanium besteht oder Germanium enthält.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Poliermittellösung ein Oxidationsmittel enthält und das Substrat aus Germanium besteht oder Germanium enthält.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass während eines Polierschritts das Poliertuch gereinigt wird, indem ein Reinigungsmittel mit Hilfe eines offenporigen Schaumkörpers auf dem Poliertuch verteilt wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das Substrat nach einem Polierschritt vom Typ A oder vom Typ B oder nach beiden Polierschritten geätzt oder gereinigt wird.
DE102007035266A 2007-07-27 2007-07-27 Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium Expired - Fee Related DE102007035266B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102007035266A DE102007035266B4 (de) 2007-07-27 2007-07-27 Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
KR1020080059607A KR100979737B1 (ko) 2007-07-27 2008-06-24 반도체 재료 기판의 폴리싱 방법
US12/166,486 US8647985B2 (en) 2007-07-27 2008-07-02 Method for polishing a substrate composed of semiconductor material
JP2008184841A JP5121612B2 (ja) 2007-07-27 2008-07-16 半導体材料から構成された基板を研磨する方法
SG200805356-3A SG149772A1 (en) 2007-07-27 2008-07-18 Method for polishing a substrate composed of semiconductor material
TW97127951A TWI470684B (zh) 2007-07-27 2008-07-23 拋光由半導體材料所構成之基材的方法
CN2008101300563A CN101355032B (zh) 2007-07-27 2008-07-24 用于抛光由半导体材料构成的基材的方法
JP2011248831A JP5453378B2 (ja) 2007-07-27 2011-11-14 半導体材料から構成された基板を研磨する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007035266A DE102007035266B4 (de) 2007-07-27 2007-07-27 Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium

Publications (2)

Publication Number Publication Date
DE102007035266A1 true DE102007035266A1 (de) 2009-01-29
DE102007035266B4 DE102007035266B4 (de) 2010-03-25

Family

ID=40157304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007035266A Expired - Fee Related DE102007035266B4 (de) 2007-07-27 2007-07-27 Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium

Country Status (7)

Country Link
US (1) US8647985B2 (de)
JP (2) JP5121612B2 (de)
KR (1) KR100979737B1 (de)
CN (1) CN101355032B (de)
DE (1) DE102007035266B4 (de)
SG (1) SG149772A1 (de)
TW (1) TWI470684B (de)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008059044A1 (de) * 2008-11-26 2010-06-02 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102008053610A1 (de) 2008-10-29 2010-07-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030292A1 (de) 2009-06-24 2010-12-30 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009025243A1 (de) 2009-06-17 2010-12-30 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe
DE102009025242A1 (de) * 2009-06-17 2010-12-30 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009030295A1 (de) 2009-06-24 2011-01-05 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030296A1 (de) * 2009-06-24 2011-01-05 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE102009030294A1 (de) * 2009-06-24 2011-01-05 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009030297B3 (de) * 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009030298A1 (de) * 2009-06-24 2011-02-10 Siltronic Ag Verfahren zur lokalen Politur einer Halbleiterscheibe
WO2011023297A1 (de) 2009-08-26 2011-03-03 Siltronic Ag Verfahren zur herstellung einer halbleiterscheibe
DE102009047926A1 (de) * 2009-10-01 2011-04-14 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben
DE102009051007A1 (de) 2009-10-28 2011-05-05 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009051008A1 (de) 2009-10-28 2011-05-05 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744A1 (de) 2009-11-11 2011-05-12 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010005904A1 (de) 2010-01-27 2011-07-28 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe
DE102010010885A1 (de) 2010-03-10 2011-09-15 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010013520A1 (de) 2010-03-31 2011-10-06 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102010013519A1 (de) 2010-03-31 2011-10-06 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
WO2011128217A1 (de) 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur herstellung einer halbleiterscheibe
DE102010026352A1 (de) * 2010-05-05 2011-11-10 Siltronic Ag Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung einer Halbleiterscheibe
WO2011157493A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur politur einer halbleiterscheibe
DE102011082777A1 (de) 2011-09-15 2012-02-09 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102011089362A1 (de) 2011-12-21 2013-06-27 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102012201516A1 (de) 2012-02-02 2013-08-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102012214998A1 (de) 2012-08-23 2014-02-27 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102012218745A1 (de) 2012-10-15 2014-04-17 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013204839A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
EP3159915A4 (de) * 2014-06-18 2017-07-19 Fujimi Incorporated Verfahren zum polieren eines siliciumwafers, polierzusammensetzung und polierzusammensetzungssatz
DE112010003306B4 (de) 2009-08-19 2019-12-24 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliziumwafers

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338301B1 (en) * 2008-11-06 2012-12-25 Stc.Unm Slurry-free chemical mechanical planarization (CMP) of engineered germanium-on-silicon wafers
CN102869478A (zh) * 2010-04-28 2013-01-09 日本百考基株式会社 蓝宝石研磨用浆液和蓝宝石的研磨方法
US9238755B2 (en) * 2011-11-25 2016-01-19 Fujima Incorporated Polishing composition
KR20150014924A (ko) * 2012-04-18 2015-02-09 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
CN107014653A (zh) * 2017-04-18 2017-08-04 西华大学 检测用高硅铝合金样品及其制备方法
US10679842B2 (en) * 2017-04-28 2020-06-09 Jx Nippon Mining & Metals Corporation Semiconductor wafer, and method for polishing semiconductor wafer
US11415971B2 (en) 2020-02-10 2022-08-16 Globalwafers Co., Ltd. Systems and methods for enhanced wafer manufacturing
CN117431013B (zh) * 2023-12-21 2024-04-26 芯越微电子材料(嘉兴)有限公司 一种化学机械抛光液及抛光方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992013680A1 (en) 1991-02-06 1992-08-20 Minnesota Mining And Manufacturing Company A structured abrasive article
WO1999055491A1 (en) 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US20020069967A1 (en) * 2000-05-04 2002-06-13 Wright David Q. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
WO2003074228A1 (en) * 2002-01-17 2003-09-12 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
US20040127045A1 (en) * 2002-09-12 2004-07-01 Gorantla Venkata R. K. Chemical mechanical planarization of wafers or films using fixed polishing pads and a nanoparticle composition
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
EP1717001A1 (de) 2005-04-25 2006-11-02 Nippei Toyama Corporation Verfahren zur Herstellung von Halbleitern, Verfahren um sie zu schneiden und Drahtsäge dafür

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0779655A3 (de) * 1995-12-14 1997-07-16 International Business Machines Corporation Verfahren zum chemisch-mechanischen Polieren eines Halbleitersubstrats eines elektronischen Bauteils
US5624303A (en) * 1996-01-22 1997-04-29 Micron Technology, Inc. Polishing pad and a method for making a polishing pad with covalently bonded particles
JP2000315665A (ja) 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
JPH1052816A (ja) * 1996-08-13 1998-02-24 M Ii M C Kk ワイヤ式切断方法
US5876268A (en) * 1997-01-03 1999-03-02 Minnesota Mining And Manufacturing Company Method and article for the production of optical quality surfaces on glass
KR20010039590A (ko) * 1999-04-29 2001-05-15 마에다 시게루 작업대상물을 폴리싱하는 방법 및 장치
US6261157B1 (en) 1999-05-25 2001-07-17 Applied Materials, Inc. Selective damascene chemical mechanical polishing
US6509269B2 (en) * 1999-10-19 2003-01-21 Applied Materials, Inc. Elimination of pad glazing for Al CMP
JP3439402B2 (ja) 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3841995B2 (ja) * 1999-12-28 2006-11-08 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
JP3869608B2 (ja) * 2000-01-25 2007-01-17 Ｎｅｃエレクトロニクス株式会社 防食剤
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2001291720A (ja) 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP3993369B2 (ja) * 2000-07-14 2007-10-17 株式会社東芝 半導体装置の製造方法
JP3617665B2 (ja) * 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
US7104869B2 (en) * 2001-07-13 2006-09-12 Applied Materials, Inc. Barrier removal at low polish pressure
DE10159833C1 (de) 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP2003260663A (ja) 2002-03-07 2003-09-16 Ebara Corp ポリッシング装置及びポリッシング方法
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
US7968465B2 (en) * 2003-08-14 2011-06-28 Dupont Air Products Nanomaterials Llc Periodic acid compositions for polishing ruthenium/low K substrates
US7210988B2 (en) * 2004-08-24 2007-05-01 Applied Materials, Inc. Method and apparatus for reduced wear polishing pad conditioning
JP4759298B2 (ja) * 2005-03-30 2011-08-31 株式会社フジミインコーポレーテッド 単結晶表面用の研磨剤及び研磨方法
US7229873B2 (en) * 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
JP2007095840A (ja) 2005-09-27 2007-04-12 Fujifilm Corp 化学的機械的研磨方法
JP2007103515A (ja) * 2005-09-30 2007-04-19 Fujimi Inc 研磨方法
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992013680A1 (en) 1991-02-06 1992-08-20 Minnesota Mining And Manufacturing Company A structured abrasive article
WO1999055491A1 (en) 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US20020069967A1 (en) * 2000-05-04 2002-06-13 Wright David Q. Planarizing machines and methods for mechanical and/or chemical-mechanical planarization of microelectronic-device substrate assemblies
WO2003074228A1 (en) * 2002-01-17 2003-09-12 Nutool, Inc. Advanced chemical mechanical polishing system with smart endpoint detection
US20040127045A1 (en) * 2002-09-12 2004-07-01 Gorantla Venkata R. K. Chemical mechanical planarization of wafers or films using fixed polishing pads and a nanoparticle composition
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
EP1717001A1 (de) 2005-04-25 2006-11-02 Nippei Toyama Corporation Verfahren zur Herstellung von Halbleitern, Verfahren um sie zu schneiden und Drahtsäge dafür

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008053610B4 (de) * 2008-10-29 2011-03-31 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102008053610A1 (de) 2008-10-29 2010-07-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US9224613B2 (en) 2008-10-29 2015-12-29 Siltronic Ag Method for polishing both sides of a semiconductor wafer
US8338302B2 (en) 2008-11-26 2012-12-25 Siltronic Ag Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer
DE102008059044B4 (de) * 2008-11-26 2013-08-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102008059044A1 (de) * 2008-11-26 2010-06-02 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
US8376810B2 (en) 2009-06-17 2013-02-19 Siltronic Ag Method for chemically grinding a semiconductor wafer on both sides
DE102009025243A1 (de) 2009-06-17 2010-12-30 Siltronic Ag Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe
DE102009025242A1 (de) * 2009-06-17 2010-12-30 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
US8398878B2 (en) 2009-06-17 2013-03-19 Siltronic Ag Methods for producing and processing semiconductor wafers
DE102009025242B4 (de) * 2009-06-17 2013-05-23 Siltronic Ag Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102009030298A1 (de) * 2009-06-24 2011-02-10 Siltronic Ag Verfahren zur lokalen Politur einer Halbleiterscheibe
DE102009030296A1 (de) * 2009-06-24 2011-01-05 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
US8388411B2 (en) 2009-06-24 2013-03-05 Siltronic Ag Method for polishing the edge of a semiconductor wafer
DE102009030292A1 (de) 2009-06-24 2010-12-30 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US8376811B2 (en) 2009-06-24 2013-02-19 Siltronic Ag Method for the double sided polishing of a semiconductor wafer
DE102009030295A1 (de) 2009-06-24 2011-01-05 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US9533394B2 (en) 2009-06-24 2017-01-03 Siltronic Ag Method for the local polishing of a semiconductor wafer
DE102009030294B4 (de) * 2009-06-24 2013-04-25 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030298B4 (de) * 2009-06-24 2012-07-12 Siltronic Ag Verfahren zur lokalen Politur einer Halbleiterscheibe
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
US8551870B2 (en) 2009-06-24 2013-10-08 Siltronic Ag Method for producing an epitaxially coated semiconductor wafer
US8389409B2 (en) 2009-06-24 2013-03-05 Siltronic Ag Method for producing a semiconductor wafer
DE102009030297B3 (de) * 2009-06-24 2011-01-20 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US8444455B2 (en) 2009-06-24 2013-05-21 Siltronic Ag Polishing pad and method for polishing a semiconductor wafer
DE102009030294A1 (de) * 2009-06-24 2011-01-05 Siltronic Ag Verfahren zur Politur der Kante einer Halbleiterscheibe
DE112010003306B4 (de) 2009-08-19 2019-12-24 Sumco Corp. Verfahren zur Herstellung eines epitaktischen Siliziumwafers
DE102009038941A1 (de) 2009-08-26 2011-03-10 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
WO2011023297A1 (de) 2009-08-26 2011-03-03 Siltronic Ag Verfahren zur herstellung einer halbleiterscheibe
US8343873B2 (en) 2009-08-26 2013-01-01 Siltronic Ag Method for producing a semiconductor wafer
DE102009047926A1 (de) * 2009-10-01 2011-04-14 Siltronic Ag Verfahren zum Polieren von Halbleiterscheiben
DE102009051007B4 (de) * 2009-10-28 2011-12-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US8647173B2 (en) 2009-10-28 2014-02-11 Siltronic Ag Method for polishing a semiconductor wafer
US8685270B2 (en) 2009-10-28 2014-04-01 Siltronic Ag Method for producing a semiconductor wafer
DE102009051008A1 (de) 2009-10-28 2011-05-05 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009051007A1 (de) 2009-10-28 2011-05-05 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009052744B4 (de) * 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
DE102009052744A1 (de) 2009-11-11 2011-05-12 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8500516B2 (en) 2009-11-11 2013-08-06 Siltronic Ag Method for polishing a semiconductor wafer
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8529315B2 (en) 2010-01-27 2013-09-10 Siltronic Ag Method for producing a semiconductor wafer
DE102010005904A1 (de) 2010-01-27 2011-07-28 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe
US10707069B2 (en) 2010-03-10 2020-07-07 Siltronic Ag Method for polishing a semiconductor wafer
DE102010010885A1 (de) 2010-03-10 2011-09-15 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
US8882565B2 (en) 2010-03-31 2014-11-11 Siltronic Ag Method for polishing a semiconductor wafer
US8721390B2 (en) 2010-03-31 2014-05-13 Siltronic Ag Method for the double-side polishing of a semiconductor wafer
DE102010013520B4 (de) * 2010-03-31 2013-02-07 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102010013519B4 (de) * 2010-03-31 2012-12-27 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010013520A1 (de) 2010-03-31 2011-10-06 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102010013519A1 (de) 2010-03-31 2011-10-06 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
WO2011128217A1 (de) 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur herstellung einer halbleiterscheibe
DE102010014874A1 (de) 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010026352A1 (de) * 2010-05-05 2011-11-10 Siltronic Ag Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung einer Halbleiterscheibe
WO2011157493A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur politur einer halbleiterscheibe
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
DE102011082777A1 (de) 2011-09-15 2012-02-09 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
US9308619B2 (en) 2011-09-15 2016-04-12 Siltronic Ag Method for the double-side polishing of a semiconductor wafer
DE102011089362A1 (de) 2011-12-21 2013-06-27 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102012201516A1 (de) 2012-02-02 2013-08-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102012214998A1 (de) 2012-08-23 2014-02-27 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102012218745A1 (de) 2012-10-15 2014-04-17 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
US9193026B2 (en) 2013-03-19 2015-11-24 Siltronic Ag Method for polishing a semiconductor material wafer
DE102013204839A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
EP3159915A4 (de) * 2014-06-18 2017-07-19 Fujimi Incorporated Verfahren zum polieren eines siliciumwafers, polierzusammensetzung und polierzusammensetzungssatz

Also Published As

Publication number Publication date
KR100979737B1 (ko) 2010-09-07
US20090029552A1 (en) 2009-01-29
US8647985B2 (en) 2014-02-11
JP5453378B2 (ja) 2014-03-26
CN101355032A (zh) 2009-01-28
JP5121612B2 (ja) 2013-01-16
TWI470684B (zh) 2015-01-21
SG149772A1 (en) 2009-02-27
JP2012060149A (ja) 2012-03-22
CN101355032B (zh) 2010-12-01
DE102007035266B4 (de) 2010-03-25
JP2009033159A (ja) 2009-02-12
KR20090012053A (ko) 2009-02-02
TW200905737A (en) 2009-02-01

Similar Documents

Publication Publication Date Title
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102008059044B4 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102009051008B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102013204839A1 (de) Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102010005904A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE112005003745T5 (de) Aufschlämmzusammensetzung für das chemisch-mechanische Polieren zum Polieren von polykristallinem Siliciumfilm und Verfahren zur Herstellung derselben
DE102009025242B4 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102010013519B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030298B4 (de) Verfahren zur lokalen Politur einer Halbleiterscheibe
WO2019154790A1 (de) Verfahren zum polieren einer halbleiterscheibe
DE102008044646A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102022133519A1 (de) Verfahren zum Polieren von Halbleitersubstraten
DE102006053942A1 (de) Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe
DE102007021729B3 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Kantengeometrie

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee