DE102010010885A1 - Verfahren zum Polieren einer Halbleiterscheibe - Google Patents

Verfahren zum Polieren einer Halbleiterscheibe Download PDF

Info

Publication number
DE102010010885A1
DE102010010885A1 DE102010010885A DE102010010885A DE102010010885A1 DE 102010010885 A1 DE102010010885 A1 DE 102010010885A1 DE 102010010885 A DE102010010885 A DE 102010010885A DE 102010010885 A DE102010010885 A DE 102010010885A DE 102010010885 A1 DE102010010885 A1 DE 102010010885A1
Authority
DE
Germany
Prior art keywords
polishing
polishing cloth
semiconductor wafer
cloth
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010010885A
Other languages
English (en)
Other versions
DE102010010885B4 (de
Inventor
Jürgen Schwandner
Michael Kerstan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102010010885.5A priority Critical patent/DE102010010885B4/de
Priority to TW100106183A priority patent/TWI446428B/zh
Priority to KR1020110017458A priority patent/KR101248657B1/ko
Priority to JP2011045060A priority patent/JP5343099B2/ja
Priority to US13/038,455 priority patent/US10707069B2/en
Priority to SG2011016995A priority patent/SG174689A1/en
Priority to CN201110060042.0A priority patent/CN102189471B/zh
Publication of DE102010010885A1 publication Critical patent/DE102010010885A1/de
Application granted granted Critical
Publication of DE102010010885B4 publication Critical patent/DE102010010885B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe, umfassend Polieren einer Oberfläche der Halbleiterscheibe unter Verwendung eines Poliertuchs und in einem ersten Schritt unter Zufuhr einer Abrasive enthaltenden Poliermittelsuspension, anschließendem Beenden der Zufuhr der Poliermittelsuspension und in einem zweiten Schritt unter Zufuhr einer Poliermittellösung mit einem pH-Wert von größer oder gleich 12, die frei von Feststoffen ist, wobei das verwendete Poliertuch auf der mit der zu polierenden Oberfläche der Halbleiterscheibe in Berührung kommenden Seite eine Erhebungen umfassende Oberflächenstruktur aufweist und wobei das Poliertuch frei von abrasiv wirkenden Stoffen ist.

Description

  • Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe (Wafer).
  • Im Stand der Technik sind verschiedene Polierverfahren bereits bekannt.
  • Die sogenannte Doppelseitenpolitur (DSP) ist beispielsweise in der US3691694 beschrieben.
  • Gemäß einer in der EP208315B1 beschriebenen Ausführungsform der DSP werden Halbleiterscheiben in Läuferscheiben aus Metall oder Kunststoff, die über geeignet dimensionierte Aussparungen verfügen, zwischen zwei rotierenden, mit einem Poliertuch belegten Poliertellern in Gegenwart eines Poliersols auf einer durch die Maschinen- und Prozessparameter vorbestimmten Bahn bewegt und dadurch poliert (in der englischsprachigen Literatur werden Läuferscheiben als „carrier plates” bezeichnet).
  • Die DSP wird üblicherweise mit einem Poliertuch aus homogenem, porösem Polymerschaum durchgeführt, wie es beispielsweise in der DE10004578C1 beschrieben ist. Dort ist auch offenbart, dass das am oberen Polierteller haftende Poliertuch mit einem Netzwerk an Kanälen durchsetzt ist und das am unteren Polierteller haftende Poliertuch eine glatte Oberfläche ohne eine derartige Textur aufweist. Diese Maßnahme soll einerseits während der Politur eine homogene Verteilung des eingesetzten Poliermittels gewährleisten und andererseits beim Anheben des oberen Poliertellers nach beendeter Politur ein Anhaften der Halbleiterscheibe am oberen Poliertuch vermeiden.
  • Neben der DSP ist im Stand der Technik eine sog. CMP-Politur nötig, um Defekte zu beseitigen und die Oberflächenrauhigkeit zu reduzieren. Bei CMP wird ein weicheres Poliertuch verwendet als bei DSP. Außerdem wird nur eine Seite der Halbleiterscheibe mittels CMP poliert, nämlich die Seite, auf der später Bauelemente gefertigt werden sollen. Im Stand der Technik wird auch von einer Schleierfreipolitur gesprochen. CMP-Verfahren sind beispielsweise offenbart in US 2002-0077039 sowie in US 2008-0305722 .
  • Die deutsche Patentanmeldung DE 102 007 035 266 A1 beschreibt ein Verfahren zum Polieren eines Substrates aus Siliciummaterial, umfassend zwei Polierschritte vom FAP-Typ, die sich dadurch unterscheiden, dass bei einem Polierschritt eine Poliermittelsuspension, die ungebundenen Abrasivstoff als Feststoff enthält, zwischen das Substrat und das Poliertuch gebracht wird, während beim zweiten Polierschritt an die Stelle der Poliermittelsuspension eine Poliermittellösung tritt, die frei von Feststoffen ist. FAP bedeutet Fixed Abrasive Polishing, was ein Polierverfahren beschreibt, bei dem Poliertücher zum Einsatz kommen, die fest gebundene Abrasive enthalten.
  • Im Stand der Technik sind also Polierverfahren unter Verwendung von Poliertüchern, die keine Abrasive enthalten, wobei in diesem Fall Abrasive in Form eines Poliersols zugeführt werden, sowie Polierverfahren unter Verwendung von Poliertüchern enthaltend Abrasive, wobei ein Poliersol nicht zugeführt werden muss, bekannt.
  • Alle im Stand der Technik bekannten Verfahren sind bezüglich der Geometrie und/oder Nanotopologie der polierten Scheiben nachteilig. DSP und CMP führen zu einem Dicken-Randabfall (Edge Roll-off). FAP ist bezüglich der Oberflächenrauhigkeit nachteilig.
  • Die Aufgabe der Erfindung bestand darin, eine Alternative zu dem im Stand der Technik bekannten Verfahren bereitzustellen.
  • Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zum Polieren einer Halbleiterscheibe, umfassend Polieren einer Oberfläche der Halbleiterscheibe unter Verwendung eines Poliertuchs und in einem ersten Schritt unter Zufuhr einer Abrasive enthaltenden Poliermittelsuspension, anschließendem Beenden der Zufuhr der Poliermittelsuspension und in einem zweiten Schritt unter Zufuhr einer Poliermittellösung mit einem pH-Wert von größer oder gleich 12, die frei von Feststoffen ist, wobei das verwendete Poliertuch auf der mit der zu polierenden Oberfläche der Halbleiterscheibe in Berührung kommenden Seite eine Erhebungen umfassende Oberflächenstruktur aufweist und wobei das Poliertuch frei von abrasiv wirkenden Stoffen ist.
  • Vorzugsweise enthält die im ersten Schritt verwendete Poliermittelsuspension Abrasive ausgewählt aus einem oder mehreren der Gruppe bestehend aus Oxiden der Elemente Aluminium, Cer und Silicium.
  • Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt.
  • Die mittlere Teilchengröße beträgt 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension beträgt vorzugsweise 0,25 bis 20 Gew.-%, besonders bevorzugt 0,25 bis 1 Gew.-%.
  • Besonders bevorzugt ist die Verwendung von kolloid-disperser Kieselsäure als Poliermittelsuspension.
  • Zum Einsatz können beispielsweise die wässrigen Poliermittel Levasil® 200 von der Fa. Bayer AG sowie Glanzox 3900® von der Fa. Fujimi kommen.
  • Die Poliermittelsuspension kann Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) enthalten.
  • Die Poliermittelsuspension kann aber einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Bei der im zweiten Schritt verwendeten Poliermittellösung handelt es sich vorzugsweise um Wasser oder um wässrige Lösungen der Verbindungen Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebigen Mischungen davon.
  • Der Anteil der genannten Verbindungen in der Poliermittellösung beträgt vorzugsweise 0,01 bis 10 Gew.-%.
  • Der pH-Wert der Poliermittellösung beträgt größer oder gleich 12.
  • Das verwendete Poliertuch weist vorzugsweise eine poröse Matrix auf.
  • Vorzugsweise besteht das Poliertuch aus einem thermoplastischen oder hitzehärtbaren Polymer. Als Material kommt eine Vielzahl an Werkstoffen in Betracht, z. B. Polyurethane, Polycarbonat, Polyamid, Polyacrylat, Polyester usw.
  • Vorzugsweise beinhaltet das Poliertuch festes, mikro-poröses Polyurethan.
  • Bevorzugt ist auch die Verwendung von Poliertüchern aus verschäumten Platten oder Filz- oder Fasersubstraten, die mit Polymeren imprägniert sind.
  • Beschichtete/Imprägnierte Poliertücher können auch so ausgestaltet sein, dass sie im Substrat eine andere Porenverteilung und -größen aufweist als in der Beschichtung.
  • Um die Porosität des Poliertuchs zu steuern, können Füllstoffe in das Poliertuch eingebracht sein.
  • Kommerziell erhältliche Poliertücher, die nach Erzeugung einer entsprechenden Oberflächentopographie verwendet werden können, sind z. B. das SPM 3100 von Rodel Inc. oder die Tücher der DCP-Serie sowie die Tücher der Marken IC1000TM, PolytexTM oder SUBATM von Rohm & Hass.
  • Bevorzugt ist jedoch die Verwendung von harten oder sehr harten Poliertüchern.
  • Die Härte nach Shore A sollte mindestens 80° betragen.
  • Dazu eignet sich beispielsweise das SUBATM 1200 von Robin & Haas mit einer Hörte von 84° nach Shore A.
  • Ebenfalls geeignet ist ein Poliertuch des Typs SUBATM 800T2 von Nitta Haas Inc., das eine Alternativ dazu sollte die Härte nach ASKER C (SRIS 0101) von größer als 90 aufweist.
  • Besonders bevorzugt ist die Verwendung eines Poliertuchs mit einer Härte von 80–100° nach Shore A.
  • Tücher des Typs MH-S24A von Nitta Haas Inc. sind beispielsweise mit einer Härte von bis zu 86 JIS-A (JIS K 6253A) spezifiziert, wobei eine Härte nach JIS-A einer Härte nach Shore A entspricht.
  • Ganz besonders bevorzugt beträgt die Härte des Poliertuchs 92–100° nach Shore A (sehr hartes Poliertuch).
  • Vorzugsweise weist das Poliertuch pyramiden-, oder kachelförmige Strukturen auf. Diese Mikrostrukturen können also beispielsweise die Form von Säulen mit einem zylindrischen oder mehreckigen Querschnitt oder die Form von Pyramiden oder Pyramidenstümpfen aufweisen.
  • Vorzugsweise weist das Poliertuch runde oder ovale Erhebungen auf.
  • Vorzugsweise weist das Poliertuch eckige, z. B. hexagonale Erhebungen auf.
  • Vorzugsweise ist die Höhe der Strukturen oder Erhebungen größer oder gleich 10 μm bis zu einigen wenigen mm.
  • Die Ausdehnung der Erhebungen beträgt vorzugsweise wenigstens 50 μm bis höchstens 400 μm, besonders bevorzugt 50–200 μm.
  • Ganz besonders bevorzugt ist die Verwendung von Poliertüchern mit kreisförmigen Erhebungen mit einem Durchmesser von 50–200 μm.
  • Vorzugsweise sind die Erhebungen regelmäßig auf dem Poliertuch angeordnet. Die Abstände zwischen zwei benachbarten Erhebungen beträgt vorzugsweise einige wenige μm bis etwa 500 μm.
  • Vorzugsweise weist das Poliertuch Nuten oder Rillen auf. Die Tiefe der Nuten oder Rillen beträgt vorzugsweise 10–200 μm. Der Abstand zwischen zwei benachbarten Rillen oder Nuten beträgt vorzugsweise einige wenige μm bis etwa 500 μm.
  • Vorzugweise ist eine Oberfläche des Poliertuchs mittels chemischen Ätzen behandelt, um solche Strukturen, Erhebungen, Rillen oder Nuten zu erzeugen.
  • Vorzugweise ist eine Oberfläche des Poliertuchs mittels mechanischen Schleifen oder Fräsen behandelt, um solche Strukturen, Erhebungen, Rillen oder Nuten zu erzeugen.
  • Vorzugweise ist eine Oberfläche des Poliertuchs mittels Sintern oder Furchung behandelt, um solche Strukturen, Erhebungen, Rillen oder Nuten zu erzeugen.
  • Vorzugsweise ist im zweiten Schritt der Politur unter Zufuhr der Poliermittellösung der Druck, mit der das Poliertuch auf die Oberfläche der Halbleiterscheibe gedrückt wird, gegenüber dem ersten Schritt reduziert.
  • Die Erfindung sieht eine abrasivlose Politur unter Zufuhr einer Poliermittellösung mit einem hohem pH-Wert von größer oder gleich 12 vor. Im ersten Schritt der Politur wird eine Poliermittelsuspension zugeführt. Dieser erste Schritt dient dazu, den Poliervorgang zu starten.
  • Sobald der Poliervorgang gestartet ist, wird die Zufuhr der Poliermittelsuspension beendet.
  • Stattdessen wird dann eine alkalische Poliermittellösung zugeführt. Vorzugsweise beträgt die Polierzeit beim zweiten Schritt der Politur unter Zufuhr einer Poliermittelösung mindestens 50%, vorzugsweise mindestens 70% und ganz besonders bevorzugt mindestens 85% der gesamten Polierzeit. Vorzugsweise wird nur die Vorderseite der Halbleiterscheibe poliert, wobei der Gesamtmaterialabtrag vorzugsweise nicht mehr als 1,0 μm beträgt.
  • Vorzugsweise erfolgt der zweite Schritt der Politur unter Zufuhr einer Poliermittellösung bei reduziertem Polierdruck. Der Polierdruck beträgt dabei vorzugsweise etwa 70 bis etwa 200 hPA, während zu Beginn des Verfahrens, wenn eine Poliermittelsuspension zugeführt wird, der Polierdruck bis zu 560 hPa, bevorzugt 250–400 hPa beträgt.
  • Für die Durchführung des Verfahrens eignen sich herkömmliche Poliermaschinen wie z. B. die Poliermaschine vom Typ Reflection von Applied Materials, Inc.
  • Diese Poliermaschine ist bislang insbesondere bei der CMP-Politur im Einsatz. Es handelt sich um eine Mehrtellerpoliermaschine. Diese Poliermaschine umfasst einen 5 Zonen-Membrancarrier, der es erlaubt, das Druckprofil des Carriers in 5 Zonen unterschiedlich einzustellen.
  • Bei üblichen chemisch-mechanischen Polierverfahren werden sowohl bei DSP als auch bei CMP zur Erzielung des Polierabtrags Poliermittelsuspensionen (Kieselsol) mit einem fixen pH-Wert zugeführt. Bei FAP sind im Poliertuch selbst Abrasive eingebaut.
  • Im Rahmen der vorliegenden Erfindung ist die Zugabe von Abrasiven lediglich zum Starten des Polierprozesses erforderlich. Unmittelbar nach Einsetzen des Polierabtrags bis zum Polierende erfolgt die Politur ohne Zugabe von Abrasivstoffen und ohne Poliertücher, die Abrasive enthalten. Die zunächst zugegebene Poliermittelsuspension dient ausschließlich als Katalysator, der den Abtragspolierprozess startet, und wird dann deaktiviert.
  • Die geometrie- und topographiebestimmende Politur selbst findet ohne Einsatz von Abrasiven, sei es in Form von extern zugeführten Kieselsolteilchen oder in Form von im Poliertuch eingebauten Abrasivteilchen, statt.
  • Ansonsten kommen beim Verfahren übliche CMP-Prozessparameter zur Anwendung. Die Geschwindigkeiten von Teller und Polierkopf liegen vorzugsweise bei etwa 30–150 rpm. Der Volumenfluss des Poliermittels beträgt vorzugsweise 100 bis 1000 ml/min. Auch ist es bevorzugt während der Politur den Polierkopf mit dem darin geführten Wafer über das Poliertuch oszillierend zu bewegen.
  • Der lokale Polierdruck auf die Oberfläche der Halbleiterscheibe erhöht sich insbesondere dort, wo die lokale Topographie der Halbleiterscheibe mit den lokalen Erhebungen der Poliertuchoberfläche in Kontakt kommt. Zusammen mit der alkalischen Poliermittellösung erfolgt ein abrasivloser topographieabhängiger Abtragspolierprozess an der Halbleiterscheibe.
  • Dies ist gegenüber der herkömmlichen CMP-Politur von Vorteil, zumal die frei beweglichen alkalisch aufgeladenen Kieselsolteilchen in Kombination mit einem weichen Schleierfreipoliertuch auch an Vertiefungen auf der Oberfläche der Halbleiterscheibe weiter abtragen. Dies läßt sich durch das erfindunsggemäße Verfahren eliminieren, was zu einer Verbesserung der Topographie der Oberfläche der Halbleiterscheibe führt.
  • Ganz besonders bevorzugt ist die Anwendung des erfindungsgemäßen Verfahrens auf die Politur der Rückseite der Halbleiterscheibe als Zwischenschritt zwischen einer Doppelseitenpolitur der Halbleiterscheibe und der abschließenden Endpolitur der Vorderseite der Halbleiterscheibe, also als Prozesssequenz Doppelseitenpolitur – abrasivlose Politur der Rückseite – Politur der Vorderseite. Weiterhin bevorzugt ist, auch die abschließende Politur der Vorderseite als abrasivlose Politur nach dem erfindungsgemäßen Verfahren zu gestalten.
  • Es hat sich gezeigt, dass das hier beanspruchte Polierverfahren bezüglich der Geometrie und der Nanotopologie von Vorteil ist. Die Erfinder führen die vorteilhaften Eigenschaften dieser überwiegend abrasivlosen Politur darauf zurück, dass dadurch störende Eigenschaften der bislang bei DSP und CMP verwendeten Poliersuspensionen eliminiert werden. Bei DSP und CMP kommt es zu einer Drei-Körper-Wechselwirkung von Wafer, Poliertuch und Poliersuspension. Dies führt zu einem nicht-selektiven Materialabtrag auf dem Wafer. Der Materialabtrag ist bei DSP und CMP unabhängig von der Topographie des Wafers.
  • Bei der erfindungsgemäßen Politur von Siliciumscheiben an einer Poliermaschine des Typs Reflection von Applied Materials hat sich gezeigt, dass Siliciumscheiben mit einer leicht konkaven Eingangsform zu guten Polierergebnissen, insbesondere bezüglich der lokal erzielbaren Geometriewerte, führen. Um dies zu erreiche, war es nötig, die mittlere Abtragsrate während der Politur in einem Bereich von etwa 0,05–0,15 μm/min festzulegen, was durch Poliermittellösungen mit einem pH-Wert von größer als 12 sichergestellt ist.
  • Gegenüber FAP ist durch das erfindungsgemäße Verfahren eine deutliche Verbesserung der Oberflächenrauigkeit des Wafers zu beobachten. Versuche haben gezeigt, dass deutlich weniger Kratzer und Defekte auf der Oberfläche sichtbar sind als bei FAP.
  • Vorteilhaft an der Erfindung ist die Tatsache, dass auch sehr harte Poliertücher verwendet werden können.
  • Beim Einsatz von Kieselsol wie bei der CMP ist die verwendbare Tuchhärte dagegen nach oben begrenzt, da bei der CMP ein möglichst gleichmäßiger Abtrag als Zusammenwirken einer nachgiebigen Poliertuchoberfläche und den mit Hydroxidonen (OH-) beladenen Solteilchen realisiert wird, um diese quasi sanft an die Waferoberfläche zu drücken und so das Material unter gleichzeitigem chemischen Angriff sanft abzuscheren und abzutransportieren.
  • Bei der hier beanspruchten weitgehend abrasivlosen Politur erfolgt das gezielte Kontaktieren der Hydroxidionen (OH-) mit der Waferoberfläche dagegen durch die profilierte Oberflächenstruktur eines vorzugsweise sehr harten Poliertuchs, das an den Stellen mit den höchsten lokalen Drücken, beispielsweise wenn eine lokale Erhebung der Poliertuchoberfläche auf eine Erhöhung der Waferoberfläche trifft, zu einer lokal begrenzten erhöhten Abtragsrate führt.
  • Dadurch resultiert ein ideales Abtragsverhalten, welches zu einer optimalen Planarisierung der Waferoberfläche bei gleichzeitiger Vermeidung von Defekten der Waferoberfläche führt.
  • Bei der mit dem erfindungsgemäßen Verfahren polierten Halbleiterscheibe handelt es sich vorzugsweise um eine Scheibe aus Silicium, Silicium-Germanium, Siliciumdioxid, Siliciumnitrid, Galliumarsenid und weitere sogenannte III-V-Halbleiter.
  • Die Verwendung von Silicium in einkristalliner Form, beispielsweise kristallisiert durch einen Czochralski- oder einen Zonenziehprozess, ist bevorzugt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 3691694 [0003]
    • EP 208315 B1 [0004]
    • DE 10004578 C1 [0005]
    • US 2002-0077039 [0006]
    • US 2008-0305722 [0006]
    • DE 102007035266 A1 [0007]
  • Zitierte Nicht-Patentliteratur
    • JIS K 6253A [0035]

Claims (8)

  1. Verfahren zum Polieren einer Halbleiterscheibe, umfassend Polieren einer Oberfläche der Halbleiterscheibe unter Verwendung eines Poliertuchs und in einem ersten Schritt unter Zufuhr einer Abrasive enthaltenden Poliermittelsuspension, anschließendem Beenden der Zufuhr der Poliermittelsuspension und in einem zweiten Schritt unter Zufuhr einer Poliermittellösung mit einem pH-Wert von größer oder gleich 12, die frei von Feststoffen ist, wobei das verwendete Poliertuch auf der mit der zu polierenden Oberfläche der Halbleiterscheibe in Berührung kommenden Seite eine Erhebungen umfassende Oberflächenstruktur aufweist und wobei das Poliertuch frei von abrasiv wirkenden Stoffen ist.
  2. Verfahren nach Anspruch 1, wobei die im ersten Schritt verwendete Poliermittelsuspension Abrasive enthält ausgewählt aus einem oder mehreren der Gruppe bestehend aus Oxiden der Elemente Aluminium, Cer und Silicium.
  3. Verfahren nach Anspruch 1, wobei es sich bei der im ersten Schritt verwendeten Poliermittelsuspension um kolloiddisperse Kieselsäure handelt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das verwendete Poliertuch eine poröse Matrix aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das verwendete Poliertuch aus einem thermoplastischen oder hitzehärtbaren Polymer besteht.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das verwendete Poliertuch pyramiden-, oder kachelförmige Strukturen, runde oder ovale oder hexagonale Erhebungen oder Nuten umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine Oberfläche des Poliertuchs mittels chemischen Ätzen, Schleifen (”buffing”), Sintern oder Furchung strukturiert ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei im zweiten Schritt der Politur unter Zufuhr der Poliermittellösung der Druck, mit der das Poliertuch auf die Oberfläche der Halbleiterscheibe gedrückt wird, gegenüber dem ersten Schritt reduziert wird.
DE102010010885.5A 2010-03-10 2010-03-10 Verfahren zum Polieren einer Halbleiterscheibe Expired - Fee Related DE102010010885B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102010010885.5A DE102010010885B4 (de) 2010-03-10 2010-03-10 Verfahren zum Polieren einer Halbleiterscheibe
TW100106183A TWI446428B (zh) 2010-03-10 2011-02-24 用於拋光半導體晶圓的方法
KR1020110017458A KR101248657B1 (ko) 2010-03-10 2011-02-25 반도체 웨이퍼의 폴리싱 가공 방법
US13/038,455 US10707069B2 (en) 2010-03-10 2011-03-02 Method for polishing a semiconductor wafer
JP2011045060A JP5343099B2 (ja) 2010-03-10 2011-03-02 半導体ウェハの研磨方法
SG2011016995A SG174689A1 (en) 2010-03-10 2011-03-09 Method for polishing a semiconductor wafer
CN201110060042.0A CN102189471B (zh) 2010-03-10 2011-03-10 用于抛光半导体晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010010885.5A DE102010010885B4 (de) 2010-03-10 2010-03-10 Verfahren zum Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
DE102010010885A1 true DE102010010885A1 (de) 2011-09-15
DE102010010885B4 DE102010010885B4 (de) 2017-06-08

Family

ID=44507797

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010010885.5A Expired - Fee Related DE102010010885B4 (de) 2010-03-10 2010-03-10 Verfahren zum Polieren einer Halbleiterscheibe

Country Status (7)

Country Link
US (1) US10707069B2 (de)
JP (1) JP5343099B2 (de)
KR (1) KR101248657B1 (de)
CN (1) CN102189471B (de)
DE (1) DE102010010885B4 (de)
SG (1) SG174689A1 (de)
TW (1) TWI446428B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5622124B2 (ja) * 2010-07-02 2014-11-12 株式会社Sumco シリコンウェーハの研磨方法
CN113370001A (zh) * 2021-05-25 2021-09-10 上海工程技术大学 一种硅衬底化学机械抛光方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
EP0208315B1 (de) 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
US5885334A (en) * 1996-05-15 1999-03-23 Kabushiki Kaisha Kobe Seiko Sho Polishing fluid composition and polishing method
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US20020077039A1 (en) 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
US20020151253A1 (en) * 2001-01-08 2002-10-17 Kollodge Jeffrey S. Polishing pad and method of use thereof
US20080305722A1 (en) 2007-06-06 2008-12-11 Siltronic Ag Method for the single-sided polishing of bare semiconductor wafers
DE102007035266A1 (de) 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129457A (en) * 1977-05-23 1978-12-12 International Business Machines Corporation Post-polishing cleaning of semiconductor surfaces
US5320706A (en) * 1991-10-15 1994-06-14 Texas Instruments Incorporated Removing slurry residue from semiconductor wafer planarization
JP3521614B2 (ja) * 1996-05-15 2004-04-19 株式会社神戸製鋼所 シリコン用研磨液組成物
US6114248A (en) * 1998-01-15 2000-09-05 International Business Machines Corporation Process to reduce localized polish stop erosion
US6165052A (en) * 1998-11-16 2000-12-26 Taiwan Semiconductor Manufacturing Company Method and apparatus for chemical/mechanical planarization (CMP) of a semiconductor substrate having shallow trench isolation
US6390891B1 (en) * 2000-04-26 2002-05-21 Speedfam-Ipec Corporation Method and apparatus for improved stability chemical mechanical polishing
US6641471B1 (en) * 2000-09-19 2003-11-04 Rodel Holdings, Inc Polishing pad having an advantageous micro-texture and methods relating thereto
JP2003062748A (ja) * 2001-08-24 2003-03-05 Inoac Corp 研磨用パッド
US20040077295A1 (en) 2002-08-05 2004-04-22 Hellring Stuart D. Process for reducing dishing and erosion during chemical mechanical planarization
US20050227590A1 (en) * 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP2007067179A (ja) * 2005-08-31 2007-03-15 Shin Etsu Handotai Co Ltd 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JP5060755B2 (ja) * 2006-09-29 2012-10-31 Sumco Techxiv株式会社 半導体ウェハの粗研磨方法、及び半導体ウェハの研磨装置
JP4552968B2 (ja) 2007-05-29 2010-09-29 住友電気工業株式会社 化合物半導体基板の研磨方法、化合物半導体基板、化合物半導体エピ基板の製造方法および化合物半導体エピ基板
KR100883511B1 (ko) * 2007-06-13 2009-02-17 주식회사 실트론 반도체 웨이퍼 연마 방법 및 장치
KR20110033277A (ko) * 2008-07-18 2011-03-30 쓰리엠 이노베이티브 프로퍼티즈 캄파니 플로팅 요소를 구비한 연마 패드 및 이 연마 패드의 제작 방법과 이용 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
EP0208315B1 (de) 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
US5885334A (en) * 1996-05-15 1999-03-23 Kabushiki Kaisha Kobe Seiko Sho Polishing fluid composition and polishing method
DE10004578C1 (de) 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US20020077039A1 (en) 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
US20020151253A1 (en) * 2001-01-08 2002-10-17 Kollodge Jeffrey S. Polishing pad and method of use thereof
US20080305722A1 (en) 2007-06-06 2008-12-11 Siltronic Ag Method for the single-sided polishing of bare semiconductor wafers
DE102007035266A1 (de) 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIS K 6253A

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe

Also Published As

Publication number Publication date
JP5343099B2 (ja) 2013-11-13
KR20110102171A (ko) 2011-09-16
CN102189471B (zh) 2014-04-30
CN102189471A (zh) 2011-09-21
US10707069B2 (en) 2020-07-07
TWI446428B (zh) 2014-07-21
JP2011187956A (ja) 2011-09-22
SG174689A1 (en) 2011-10-28
US20110223841A1 (en) 2011-09-15
KR101248657B1 (ko) 2013-03-28
TW201131635A (en) 2011-09-16
DE102010010885B4 (de) 2017-06-08

Similar Documents

Publication Publication Date Title
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030294A1 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102008059044B4 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102013204839A1 (de) Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102009051008A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102010013519B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102012206708A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102013213838A1 (de) Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102009047927A1 (de) Läuferscheibe und Verfahren zur Politur einer Halbleiterscheibe
DE102011089362A1 (de) Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102012201516A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102013205448A1 (de) Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021304000

Ipc: H01L0021302000

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee