DE102009030297B3 - Verfahren zum Polieren einer Halbleiterscheibe - Google Patents

Verfahren zum Polieren einer Halbleiterscheibe Download PDF

Info

Publication number
DE102009030297B3
DE102009030297B3 DE102009030297A DE102009030297A DE102009030297B3 DE 102009030297 B3 DE102009030297 B3 DE 102009030297B3 DE 102009030297 A DE102009030297 A DE 102009030297A DE 102009030297 A DE102009030297 A DE 102009030297A DE 102009030297 B3 DE102009030297 B3 DE 102009030297B3
Authority
DE
Germany
Prior art keywords
polishing
polishing agent
abrasive
semiconductor wafer
cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009030297A
Other languages
English (en)
Inventor
Jürgen Schwandner
Roland Koppert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102009030297A priority Critical patent/DE102009030297B3/de
Priority to CN2010101586515A priority patent/CN101927455B/zh
Priority to KR1020100034101A priority patent/KR101218905B1/ko
Priority to TW099113851A priority patent/TWI416611B/zh
Priority to US12/774,153 priority patent/US8444455B2/en
Priority to SG2012092326A priority patent/SG186658A1/en
Priority to JP2010125997A priority patent/JP5581117B2/ja
Application granted granted Critical
Publication of DE102009030297B3 publication Critical patent/DE102009030297B3/de
Priority to KR1020110084160A priority patent/KR101340246B1/ko
Priority to US13/765,715 priority patent/US20130157543A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/22—Lapping pads for working plane surfaces characterised by a multi-layered structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/0056—Control means for lapping machines or devices taking regard of the pH-value of lapping agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D11/00—Constructional features of flexible abrasive materials; Special features in the manufacture of such materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D13/00—Wheels having flexibly-acting working parts, e.g. buffing wheels; Mountings therefor
    • B24D13/14—Wheels having flexibly-acting working parts, e.g. buffing wheels; Mountings therefor acting by the front face
    • B24D13/147—Wheels having flexibly-acting working parts, e.g. buffing wheels; Mountings therefor acting by the front face comprising assemblies of felted or spongy material; comprising pads surrounded by a flexible material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
    • B24D3/02—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
    • B24D3/20—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially organic
    • B24D3/28—Resins or natural or synthetic macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/04—Aqueous dispersions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Abstract

Verfahren zur Politur einer Halbleiterscheibe, wobei in einem ersten Schritt die Rückseite der Halbleiterscheibe mittels eines Poliertuchs, welches fest gebundene Abrasive einer Korngröße von 0,1-1,0 µm umfasst, und unter Zuführung eines Poliermittels, welches frei von Feststoffen ist und das einen pH-Wert von mindestens 11,8 aufweist, poliert wird, und in einem zweiten Schritt die Vorderseite der Halbleiterscheibe poliert wird, wobei ein Poliermittel zugeführt wird, welches einen pH-Wert von kleiner als 11,8 aufweist.

Description

  • Gegenstand der Erfindung ist ein Verfahren zur Polieren einer Halbleiterscheibe.
  • Bei der zu polierenden Halbleiterscheibe handelt es sich üblicherweise um eine Siliciumscheibe oder um ein Substrat mit von Silicium abgeleiteten Schichtstrukturen (z. B. Silicium-Germanium). Diese Siliciumscheiben, auch „Wafer” genannt, werden insbesondere zur Herstellung von Halbleiterbauelementen wie Speicherchips (DRAM), Mikroprozessoren, Sensoren, Leuchtdioden und vielem mehr verwendet.
  • Die Anforderungen an Siliciumscheiben zur Fertigung insbesondere von Speicherchips und Mikroprozessoren werden immer höher. Dies betrifft zum einen die Kristalleigenschaften selbst (z. B. bezüglich der Defektdichten, internen Gettern zum Einfangen von metallischen Verunreinigungen), insbesondere aber auch die Geometrie und die Ebenheit der Scheibe. Wünschenswert wäre eine Siliciumscheibe mit zwei perfekt planparallelen Seiten, hervorragender Ebenheit insbesondere auf der Seite der Siliciumscheibe, auf der Bauelemente gefertigt werden sollen und niedrige Oberflächenrauhigkeit. Des Weiteren wäre es wünschenswert, die gesamte Fläche der Bauteilseite nutzen zu können, was aktuell aufgrund eines Dickenabfalls am Rand der Scheibe und schlechter Geometrie im Randbereich nicht möglich ist.
  • Es ist bekannt, dass die herkömmlichen Verfahren zur Politur von Halbleiterscheiben für diesen Randabfall, auch Edge Rolloff genannt, verantwortlich sind. Dabei handelt es sich zum einen um die Doppelseitenpolitur (DSP), die eine gleichzeitige Politur beider Seiten einer Halbleiterscheibe mittels eines Poliertuchs unter Zuführung einer Poliersuspension als Abtragspolitur vorsieht und die chemo-mechanischen Politur (CMP), die dagegen eine Endpolitur nur der Vorderseite (der „Bauteil-Seite”) unter Verwendung eines weicheren Poliertuchs als sog. Schleierfreipolitur („Finishing”) umfasst. Bei diesen beiden Polituren werden die Abrasive in Form einer Poliermittelsuspension zugeführt.
  • Relativ neu in der Politur von Halbleiterscheiben, aber bereits länger bekannt und gut verstanden in der Bauelementeindustrie, ist die sog. „Fixed Abrasive Polishing” (FAP)-Technologie, bei der die Halbleiterscheibe auf einem Poliertuch poliert wird, das einen im Poliertuch gebundenen Abrasivstoff enthält („fixed-abrasive pad”).
  • Ein Polierschritt, bei dem ein solches FAP-Poliertuch verwendet wird, wird nachfolgend kurz als FAP-Schritt bezeichnet.
  • Wesentlicher Unterschied zu DSP und CMP ist die Tatsache, dass bei DSP und CMP das Poliertuch keine Abrasive beinhaltet.
  • Die deutsche Patentanmeldung DE 102 007 035 266 A1 beschreibt ein Verfahren zum Polieren eines Substrates aus Siliciummaterial, umfassend zwei Polierschritte vom FAP-Typ, die sich dadurch unterscheiden, dass bei einem Polierschritt eine Poliermittelsuspension, die ungebundenen Abrasivstoff als Feststoff enthält, zwischen das Substrat und das Poliertuch gebracht wird, während beim zweiten Polierschritt an die Stelle der Poliermittelsuspension eine Poliermittellösung tritt, die frei von Feststoffen ist. Auch aus US 2006 0 258 268 A1 ist ein Verfahren zur Politur von Vorder- und Rückseite mit Poliertüchern mit gebundenem Schleifkorn bekannt. DE 103 22 810 A1 offenbart ein Polierverfahren mit einer sequentiellen Abfolge von Einseitenpolituren von Rück- und Vorderseite. Aus US 2002 0 111 120 A1 ist ein mehrlagiges Poliertuch mit gebundenem Schleifkorn in der obersten Lage bekannt, wobei die einzelnen Lagen miteinander verklebt sind.
  • Wie zuvor bereits erwähnt zeigen gemäß dem Stand der Technik polierte Halbleiterscheiben einen unerwünschten Abfall ihrer Dicke im Randbereich (Edge Roll-off).
  • Die Randgeometrie wird üblicherweise durch Angabe eines oder mehrerer Edge Roll-off Parameter quantifiziert, die sich üblicherweise auf die Gesamtdicke einer Siliciumscheibe oder auf die Randgeometrie ihrer Vorder- und/oder Rückseite beziehen und mit deren Hilfe sich der üblicherweise beobachtete Abfall der Dicke der Siliciumscheibe in ihrem Randbereich bzw. die Ebenheit von Vorder- und/oder Rückseite der Siliciumscheibe ebenfalls in ihrem Randbereich charakterisieren lässt. Eine Methode zur Messung des Edge Roll-offs von Siliciumscheiben ist in Jpn. J. Appl. Phys. Vol. 38 (1999), pp 38–39 beschrieben.
  • Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zum Polieren einer Halbleiterscheibe, wobei in einem ersten Schritt die Rückseite der Halbleiterscheibe mittels eines Poliertuchs, welches fest gebundene Abrasive einer Korngröße von 0,1–1,0 μm umfasst, und unter Zuführung eines Poliermittels, welches frei von Feststoffen ist und das einen pH-Wert von mindestens 11,8 aufweist, poliert wird, und in einem zweiten Schritt die Vorderseite der Halbleiterscheibe poliert wird, wobei ein Poliermittel zugeführt wird, welches einen pH-Wert von kleiner als 11,8 aufweist.
  • Der Erfinder hat erkannt, dass bei der Politur der Rückseite der Halbleiterscheibe unter Verwendung eines Poliertuchs mit fest gebundenen Abrasiven sowie eines abrasivfreien Poliermittels mit einem pH von größer oder gleich 11,8, der bei herkömmlichen Polierverfahren beobachtete Randabfall der Dicke der Halbleiterscheibe nicht zu Tage tritt, sondern die derart polierte Halbleiterscheibe sogar eine Erhöhung der Dicke am Rand aufweist. Es hat sich gezeigt, dass der pH-Wert des Poliermittels das entscheidende Kriterium hierfür ist.
  • Durch eine nachfolgende Politur der Vorderseite mit einem Poliermittel, das einen pH-Wert von kleiner als 11,8 aufweisen muss, lässt sich unabhängig davon, ob das Poliertuch fest gebundene Abrasive enthält oder ob es frei von Abrasiven ist (wie herkömmliche CMP-Poliertücher), eine hervorragende Randgeometrie der Halbleiterscheibe erzeugen.
  • Dies liegt daran, dass FAP mit Poliermitteln, die einen pH kleiner als 11,8 aufweisen, ähnlich wie herkömmliche CMP-Polierverfahren (die weitgehend unabhängig vom pH-Wert des Poliermittels sind) dazu neigen, einen Randabfall zu erzeugen.
  • Da aber zuvor bei der Politur der Rückseite eine Erhöhung am Rand erzeugt wurde, kommt es durch die Politur der Vorderseite zu einer Kompensation dieser beiden Effekte.
  • Es resultiert eine Halbleiterscheibe, die keinerlei Randabfall ihrer Dicke aufweist.
  • Damit wird ein lange bestehendes Bedürfnis befriedigt, zumal gerade der Randabfall und die schlechte Geoemtrie im Randbereich der Scheibe dafür veranwtorlich waren, dass nicht die ganze Scheibenfläche, sondern nur eine Scheibenfläche abzüglich eines bestimmten Randauschlusses (2–3 mm) für die Bauelelementeherstellung genutzt werden konnte. Durch diese Erfindung ist eine enorme Produktivitätssteigerung zu erwarten, da durch die Erfindung der Randausschluss praktisch auf Null reduziert wird und tatsächlich erstmals eine Halbleiterscheibe zugänglich gemacht wird, bei der die gesamte Scheibenfläche nutzbar ist.
  • Durch den Stand der Technik ist die Erfindung nicht nahegelegt. Es war zwar aus DE 102 007 035 266 A1 bekannt, FAP mit Poliermitteln im alkalischen Bereich von pH 10–12 anzuwenden. Das dort beanspruchte Verfahren sieht jedoch zwingend zwei FAP-Polituren, einmal mit und einmal ohne Abrasive enthaltendes Poliermittel, auf ein und derselben Seite der Halbleiterscheibe vor. Die Kombination aus einer FAP-Politur auf der Rückseite und einer zweiten FAP- oder CMP-Politur auf der Vorderseite der Halbleiterscheibe ist nicht offenbart.
  • Außerdem wurde im Stand der Technik nicht erkannt, dass sich bei pH größer oder gleich 11,8 ein selektiver Materialabtrag ergibt, indem im Randbereich der Halbleiterscheibe weniger Material abgetragen wird als z. B. im Zentrum der Halbleiterscheibe. Es gab auch keine Veranlassung, diesbezüglich Untersuchungen anzustellen, da der Fachmann davon bislang davon ausgegegangen ist, dass der pH-Wert sowohl bei FAP wie auch bei CMP keine solche selektive Wirkung haben dürfte, sondern im Fall von FAP den mechanischen Abtrag durch die im Poliertuch gebundenen Abrasive und im Fall von CMP den mechanischen Abtrag durch die im Poliermittel enthaltenen abrasiven Stoffe chemisch unterstützt bzw. verstärkt und diese chemische Unterstützung bzw. Verstärkung gleichmäßig über die gesamte Scheibenfläche erfolgt.
  • Dass sich dies bei FAP ganz anders darstellt und der pH-Wert des Poliermittels einen solchen selektiven Abtrag gestattet, ist überaschend. Dass die FAP-Technologie geeignet sein könnte, den sonst bei allen Polierverfahren stets auftretenden Randabfall praktisch komplett zu beseitigen, war keinesfalls vorherzusehen. Die Fachwelt ist bislang davon ausgegangen, dass es nötig sei, die Materialabträge bei jeglichen Polierverfahren möglichst gering zu halten und mittels konakver oder konvexer Politur der Halbleiterscheibe zu versuchen, den Randabfall möglichst auf den äußersten Randbereich zu beschränken.
  • Demzufolge wurde der Randabfall bei polierten Scheiben als gegeben hingenommen.
  • Bei nachfolgenden Epitaxieschritten wurde im Stand der Technik versucht, diesen Randabfall bei Vorbehandlungsschritten im Epitaxiereaktor zu kompensieren.
  • Andere Versuche, die schlechte Geometrie im Randbereich durch Kantenschleifen zu entfernen, stellen keine geeignete Lösung dar, zumal das dabei erzeugte Damage an der Kante beim Handling ein kaum lösbares Problem darstellt, dem Kantenschleifen also auf jeden Fall eine Kantenpolitur folgen müsste. Dies wäre zwar geeignet, den Randabfall nach DSP zu enfernen. Nach einem späteren CMP-Schritt würde sich aber wieder ein Randabfall einstellen, so dass sich dies auch wirtschaftlich kaum darstellen läßt.
  • Damit stellt das hier beanspruchte Verfahren die einzige Möglichkeit dar, eine endpolierte Scheibe (nach CMP oder FAP der Vorderseite) ohne einen solchen Randabfall unmittelbar nach der Politur der Vorderseite und ohne jegliche zusätzliche Maßnahmen bereitzustellen.
  • Im Zuge der immer wichtiger werdenden Erzeugung von Wafern mit herausragenden geometrischen und nanotopologischen Eigenschaften – speziell im Rahmen der 22 nm design ruqle Anforderungen (nach ITRS = ”International Technology Roadmap for Semiconductors”)- und im Hinblick auf die fortschreitende Vergrößerung des Waferdurchmessers (Übergang von 300 mm auf 450 mm), war es wichtig, Polierverfahren zu entwickeln, die diesen Anforderungen gerecht werden.
  • Speziell bei der Erzielung der dafür nötigen Geometrie, hier vor allem der Waferrandgeometrie und der Nanotopologie, zeichnete sich schon seit längerem ab, dass eine abtragende konventionelle chemisch-mechanische Politur (CMP) prozesstechnisch nicht mehr in der Lage sein würde, diese Anforderungen zu erfüllen, insbesondere in Hinblick auf den Randabfall der Halbleiterscheibe und damit zusammenhängend dem Randausschluss bzw. der bezüglich der geforderten Geometrieeigenschaften nutzbaren Fläche auf der Halbleiterscheibe (Der Fachmann spricht auch von der „Fixed Quality Area”).
  • Die erfindungsgemäße Politur unter Verwendung eines Poliertuchs mit fest gebundenen Abrasiven im beanspruchten pH-Wertbereich, wird entweder im Rahmen einer einseitigen Politur nur der Rückseite oder in einem simultanen Doppelseitenpolierprozesses durchgeführt.
  • Der pH-Wert kann während des Verfahrens variiert werden oder auf einen konstanten Wert eingestellt werden, je nach Eingangsgeometrie der zu polierenden Halbleiterscheibe.
  • Ganz besonders bevorzugt ist eine zweistufige FAP, ausgeführt als sequentielle Politur der Rück- und Vorderseite, mittels eines Poliertuchs mit fest gebundenen Abrasiven.
  • Die beiden Polituren, d. h. die Rückseitenpolitur und die Vorderseitenpolitur, können dabei aufeinander abgestimmt werden, so dass sich eine gezielte Beeinflussung der Wafergeometrie und -nanotopologie, speziell im Waferrandbereich vornehmen läßt.
  • Dazu muss erfindungsgemäß die Rückseite mit einem anderem pH-Wert poliert werden als die Vorderseite.
  • So kann durch Überlagerung der beiden Polierprofile (Vorderseite und Rückseite) insbesondere ein ganz bestimmtes resultierendes Randprofil erzeugt und der Randabfall idealerweise auf Null reduziert werden.
  • Die Variation des pH-Wertes wird somit erfindungsgemäß zur Änderung des Dickenprofils am äußeren Waferrand verwendet.
  • Dagegen werden die diversen chemisch-mechanischen Polierverfahren, unabhängig von der Art der Durchführung des Verfahrens (Doppelseitenpolitur, Einseitenpolitur, Abtrags- bzw. Schleierfreipolitur), mit einem festen pH-Wert durchgeführt. Eine gezielte Beinflussung der Geometrie im Randbereich der Halbleiterscheibe ist damit ausgeschlossen.
  • Das erfindungsgemäße Verfahren bietet insbesondere zur Politur von Halbleiterscheiben der neuen Technologiegeneration mit einem Durchmesser von 450 mm Vorteile, zumal sich bei derart großen Durchmessern die Problematik der Geometrie im Randbereich beim Einsatz herkömmlicher Polierverfahren verschärft. Die pH-Wert gesteuerte Politur, wie im erfindungsgemäßen Verfahren beansprucht, beseitigt diese Probleme.
  • Das erfindungsgemäße Verfahren führt zu einer Verbesserung der Geometrie im äußeren Randbereich der Halbleiterscheibe, insbesondere in einem Bereich eines Abstandes von kleiner oder gleich 10 mm, besonders bevorzugt im Bereich von kleiner oder gleich 5 mm zur Kante der Halbleiterscheibe.
  • Die Poliermittellösung bei der Politur der Rückseite der Halbleiterscheibe umfasst vorzugsweise Verbindungen wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen davon.
  • Der Anteil der genannten Verbindungen in der Poliermittellösung beträgt vorzugsweise 0,01 bis 10 Gew.-% besonders bevorzugt von 0,01 bis 0,2 Gew.-%.
  • Ganz besonders bevorzugt ist die Verwendung von Kaliumcarbonat.
  • Der pH-Wert der Poliermittellösung beträgt mindestens 11,8.
  • Die Poliermittellösung kann darüber hinaus einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Im erfindungsgemäßen Verfahren wird bei der Politur der Rückseite ein Poliertuch verwendet, das einen im Poliertuch gebundenen Abrasivstoff enthält (FAP- oder FA-Tuch bzw. FA-Pad).
  • Geeignete Abrasivstoffe umfassen beispielsweise Partikel von Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon sowie Partikel von Hartstoffen wie Siliciumcarbid, Bornitrid und Diamant.
  • Besonders geeignete Poliertücher weisen eine von replizierten Mikrostrukturen geprägte Oberflächentopografie auf. Diese Mikrostrukturen („posts”) haben beispielsweise die Form von Säulen mit einem zylindrischen oder mehreckigen Querschnitt oder die Form von Pyramiden oder Pyramidenstümpfen.
  • Nähere Beschreibungen solcher Poliertücher sind beispielsweise in WO 92/13680 A1 und US 2005/227590 A1 enthalten.
  • Besonders bevorzugt ist die Verwendung von im Poliertuch gebundenen Ceroxid-Partikeln, vgl. auch US6602117B1 .
  • Die mittlere Partikelgröße der im FAP-Poliertuch enthaltenen Abrasive beträgt vorzugsweise 0,1–1,0 μm, besonders bevorzugt 0,1–0,6 μm und ganz besonders bevorzugt 0,1–0,25 μm.
  • Besonders geeignet zur Durchführung des Verfahrens ist ein Poliertuch mit mehrlagigem Aufbau. Eine der Lagen des Poliertuchs ist dabei nachgiebig. Damit kann sich die Tuchhöhe anpassen und stetigen Übergängen folgen. Bei der nachgiebigen Lage handelt es sich vorzugsweise um eine nicht-gewebte Schicht. Besonders geeignet ist eine Lage aus Polyesterfasern, die mit Polyurethan getränkt sind („non-woven”).
  • Die nachgiebige Lage entspricht vorzugsweise der untersten Lage des Poliertuchs. Darüber befindet sich vorzugsweise eine Schaumlage z. B. aus Polyurethan, die mittels einer Klebeschicht auf der nachgiebigen Lage befestigt wird. Über dem PU-Schaum befindet sich eine Lage aus einem härteren, steifen Material, vorzugsweise aus einem harten Kunststoff, wozu sich beispielsweise Polycarbonat eignet. Über dieser steifen Lage befindet sich die Schicht mit den Mikroreplikaten, also die eigentliche Fixed Abrasive-Lage.
  • Die nachgiebige Lage kann sich aber auch zwischen der Schaumschicht und der steifen Lage oder direkt unterhalb der Fixed-Abrasive-Lage befinden.
  • Die Befestigung der verschiedenen Lagen aneinander erfolgt vorzugsweise mittels druckempfindlicher Klebeschichten (PSA).
  • Der Erfinder hat erkannt, dass ein Poliertuch ohne die im Stand der Technik von FAP-Poliertüchern stets vorhandene PU-Schaumschicht zu guten Ergebnissen führt.
  • In diesem Fall umfasst das Poliertuch eine Schicht mit den Mikroreplikaten, eine nachgiebige Schicht und eine Lage aus einem steifen Kunststoff wie Polycarbonat, wobei die nachgiebige Schicht entweder die mittlere oder die unterste Lage des Poliertuchs sein kann.
  • Diese neuartigen Poliertücher eignen sich insbesondere zum Einsatz in einer Mehrteller-Poliermaschine (AMAT Reflection von Applied Materials, Inc.). Diese Poliermaschine umfasst einen 5 Zonen-Membrancarrier, der es erlaubt, das Druckprofil des Carriers in 5 Zonen unterschiedlich einzustellen. Dies führt in Verbindung mit den nachgiebigen Poliertüchern zu hervorragenden Ergebnissen hinsichtlich der Geometrie der polierten Scheiben.
  • Bei der Politur der Vorderseite der Halbleiterscheibe wird vorzugsweise ein Poliermittel enthaltend Abrasive verwendet.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension beträgt vorzugsweise 0,25 bis 20 Gew.-%, besonders bevorzugt 0,25 bis 1 Gew.-%.
  • Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt.
  • Die mittlere Teilchengröße beträgt 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm.
  • Der Abrasivstoff besteht aus einem das Substratmaterial mechanisch abtragendem Material, vorzugsweise aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium.
  • Besonders bevorzugt ist eine Poliermittelsuspension, die kolloid-disperse Kieselsäure enthält.
  • Vorzugsweise enthält die Poliermittelsuspension Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) zugesetzt.
  • Die Poliermittelsuspension kann aber einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Der pH-Wert bei der Politur der Vorderseite muss kleiner als 11,8 sein.
  • Vorzugsweise liegt der pH-Wert im Bereich von 10–11,5.
  • Bei der Politur wird vorzugsweise ein Poliertuch verwendet, das keine fest gebundenen Abrasive umfasst. Dazu eignen sich herkömmliche CMP-Poliertücher. Bei den verwendeten CMP-Poliertüchern handelt es sich um Poliertücher mit einer porösen Matrix.
  • Vorzugsweise besteht das Poliertuch aus einem thermoplastischen oder hitzehärtbaren Polymer. Als Material kommt eine Vielzahl an Werkstoffen in Betracht, z. B. Polyurethane, Polycarbonat, Polyamid, Polyacrylat, Polyester usw.
  • Vorzugsweise beinhaltet das Poliertuch festes, mikro-poröses Polyurethan.
  • Bevorzugt ist auch die Verwendung von Poliertüchern aus verschäumten Platten oder Filz- oder Fasersubstraten, die mit Polymeren imprägniert sind.
  • Beschichtete/Imprägnierte Poliertücher können auch so ausgestaltet sein, dass es im Substrat eine andere Porenverteilung und -größen aufweist als in der Beschichtung.
  • Die Poliertücher können weitgehend eben oder auch perforiert sein.
  • Um die Porosität des Poliertuchs zu steuern, können Füllstoffe in das Poliertuch eingebracht sein.
  • Kommerziell erhältliche Poliertücher sind z. B. das SPM 3100 von Rodel Inc. oder die Tücher der DCP-Serie sowie die Tücher der Marken IC1000TM, PolytexTM oder SUBATM von Rohm & Hass.
  • Statt den beschriebenen Poliertüchern kann jedoch, was ebenfalls bevorzugt ist, ein FAP-Tuch wie das bei der Politur der Rückseite verwendete, eingesetzt werden.
  • Grundsätzlich werden die Halbleiterscheiben mit Hilfe eines Polierkopfes („polishing head”) mit der zu polierenden Seitenfläche gegen das auf einem Polierteller liegende Poliertuch gedrückt.
  • Zu einem Polierkopf gehört auch ein Führungsring („retainer ring”) der das Substrat seitlich umschließt und daran hindert, während der Politur vom Polierkopf zu gleiten.
  • Bei modernen Polierköpfen liegt die dem Poliertuch abgewandte Seitenfläche der Siliciumscheibe auf einer elastischen Membran auf, die den ausgeübten Polierdruck überträgt. Die Membran ist Bestandteil eines gegebenenfalls unterteilten Kammersystems, das ein Gas- oder Flüssigkeitskissen bildet.
  • Es sind aber auch Polierköpfe in Verwendung, bei denen an Stelle einer Membran eine elastische Unterlage („backing pad”) verwendet wird.
  • Die Politur des Substrates erfolgt unter Zuführen eines Poliermittels zwischen das Substrat und das Poliertuch und unter Drehen der Polierkopfes und des Poliertellers.
  • Der Polierkopf kann dabei zusätzlich auch translatorisch über das Poliertuch bewegt werden, wodurch eine umfassendere Nutzung der Poliertuchfläche erzielt wird.
  • Des Weiteren kann das erfindungsgemäße Verfahren gleichermaßen auf Einteller- und Mehrteller-Poliermaschinen durchgeführt werden.
  • Bevorzugt ist die Verwendung von Mehrteller-Poliermaschinen mit vorzugsweise zwei, ganz besonders bevorzugt drei Poliertellern und Polierköpfen.
  • Beispiel
  • In einem ersten Schritt wird mittels eines Poliertuchs mit fest gebundenen Abrasiven unter Zuführung einer auf einen bestimmten pH-Wert eingestellten Polierlösung die Rückseite einer Siliciumscheibe mit einem Durchmesser von 300 mm derart poliert, so dass sich ein bestimmtes Dickenprofil am Rand ergibt.
  • Das Poliertuch umfasst Mikroreplikate in der Form von Pyramidenstümpfen mit Partikeln von Ceroxid (CeO2).
  • Die Partikelgröße beträgt 0,1 bis 1,0 μm.
  • Die FAP-Politur ist in der Lage, ausschließlich durch Erhöhung des pH-Wertes einer alkalischen Lösung, ohne Verwendung eines Kieselsols, den sonst erwarteteten Randabfall in eine Randerhöhung umzuwandeln, also bei Bedarf gegenläufige Krümmungen zu erzeugen.
  • Durch Politur der Rückseite mit einer abrasivfreien Polierlösung mit einem pH-Wert von mindestens 11,8 wird eine Erhöhung im Waferrandbereich erzeugt und somit ein Vorhalt geschaffen, der bei einer anschließenden Politur der Wafervorderseite, welche bei einem pH-Wert von 11,2 erfolgt, den sich hierbei tendenziell ausbildenden Randabfall kompensiert und sich so ein ebener Waferrandbereich ausbildet.
  • Die Politur der Vorderseite kann dabei als üblicher CMP-Schritt ausgeführt werden oder als Fixed Abrasive Politur mit einem pH-Wert kleiner 11,8. Beide Poliermethoden führen zur Ausbildung eines Waferrandabfalls. Die Durchführung des erfindungsgemäßen Verfahrens war bei bei beiden Typen der Vorderseiten-Politur erfolgreich.
  • In den Versuchen hat sich gezeigt, dass es vorteilhaft ist, zum Einstellen einer gewünschten Oberflächenrauheit der Waferrückseite, einen zweiten Teilpolierschritt mit einem geeigneten Kieselsol, wie z. B. Glanzox 3900*, durchzuführen, der ebenfalls auf dem FAP-Poliertuch erfolgt.
  • *Glanzox 3900 ist der Produktname für eine Poliermittelsuspension, die von Fujimi Incorporated, Japan, als Konzentrat angeboten wird. Das Konzentrat mit einem pH von 10,5 enthält ca. 9 Gew.-% kolloidales SiO2 mit einer mittleren Teilchengröße von 30 bis 40 nm.
  • Weitere typische konventionelle CMP-Polierschritte (weiches Tuch + alkalisches Kieselsol) können jederzeit als Schleierfreipolituren mit geringen Abträgen zur weiteren Reduzierung der Oberflächenrauheit und zur Reduzierung der Defektdichte (z. B. LLS = ”localised light scatterers”) angehängt werden, sind jedoch nicht wesentlich für das Gelingen der Erfindung.

Claims (17)

  1. Verfahren zum Polieren einer Halbleiterscheibe, wobei in einem ersten Schritt die Rückseite der Halbleiterscheibe mittels eines Poliertuchs, welches fest gebundene Abrasive einer Korngröße von 0,1–1,0 μm umfasst, und unter Zuführung eines Poliermittels, welches frei von Feststoffen ist und das einen pH-Wert von mindestens 11,8 aufweist, poliert wird, und in einem zweiten Schritt die Vorderseite der Halbleiterscheibe poliert wird, wobei ein Poliermittel zugeführt wird, welches einen pH-Wert von kleiner als 11,8 aufweist.
  2. Verfahren nach Anspruch 1, wobei es sich bei dem Poliermittel im ersten Schritt um eine wässrige Lösung der Verbindungen Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebigen Mischungen davon handelt.
  3. Verfahren nach Anspruch 2, wobei der pH-Wert der Poliermittellösung 11,8 bis 12,5 und der Anteil der genannten Verbindungen in der Poliermittellösung 0,01 bis 10 Gew.-% betragen.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei es sich beim Poliermittel im zweiten Schritt um eine Poliermittelsuspension enthaltend Abrasivstoffe handelt und ein Anteil der Abrasivstoffe in der Poliermittelsuspension 0,25 bis 20 Gew.-% beträgt.
  5. Verfahren nach Anspruch 4, wobei der Anteil der Abrasive in der Poliermittelsuspension 0,25 bis 1 Gew.-% beträgt.
  6. Verfahren nach Anspruch 5, wobei die mittlere Teilchengröße der Abrasive 5 bis 300 nm beträgt.
  7. Verfahren nach Anspruch 6, wobei die mittlere Teilchengröße der Abrasive 5 bis 50 nm beträgt.
  8. Verfahren nach Anspruch 4, wobei der Abrasivstoff in der Poliermittelsuspension aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium besteht.
  9. Verfahren nach Anspruch 8, wobei die Poliermittelsuspension kolloid-disperse Kieselsäure enthält.
  10. Verfahren nach Anspruch 10, wobei der pH-Wert der Poliermittelsuspension im Bereich von 10 bis 11,5 liegt.
  11. Verfahren nach Anspruch 10, wobei der pH-Wert der Poliermittelsuspension durch Zusätze ausgewählt aus Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebigen Mischungen dieser Verbindungen, eingestellt wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei die im ersten Schritt verwendeten Poliertücher Abrasivstoffe, ausgewählt aus Partikeln von Oxiden der Elemente Cer, Aluminium, Silicium oder Zirkon oder Partikeln von Hartstoffen wie Siliciumcarbid, Bornitrid oder Diamant enthalten.
  13. Verfahren nach Anspruch 12, wobei die mittlere Partikelgröße der im FAP-Poliertuch enthaltenen Abrasive 0,1–0,6 μm beträgt.
  14. Verfahren nach Anspruch 13, wobei die mittlere Partikelgröße der im FAP-Poliertuch enthaltenen Abrasive 0,1–0,25 μm beträgt.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei auch im zweiten Schritt ein derartiges Poliertuch enthaltend Abrasive verwendet wird.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei das Poliertuch enthaltend Abrasive mehrlagig ist und neben einer Lage mit Mikroreplikaten aus abrasiven Partikeln eine nachgiebige, nicht-gewebte Schicht und eine steife Kunstofflage umfasst.
  17. Verfahren nach einem der Ansprüche 1 bis 16, wobei es sich bei der Halbleiterscheibe um eine Siliciumscheibe mit einem Durchmesser von 300 mm oder größer handelt.
DE102009030297A 2009-06-24 2009-06-24 Verfahren zum Polieren einer Halbleiterscheibe Expired - Fee Related DE102009030297B3 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102009030297A DE102009030297B3 (de) 2009-06-24 2009-06-24 Verfahren zum Polieren einer Halbleiterscheibe
CN2010101586515A CN101927455B (zh) 2009-06-24 2010-04-07 抛光垫以及抛光半导体晶片的方法
KR1020100034101A KR101218905B1 (ko) 2009-06-24 2010-04-14 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
TW099113851A TWI416611B (zh) 2009-06-24 2010-04-30 拋光墊及拋光半導體晶圓的方法
US12/774,153 US8444455B2 (en) 2009-06-24 2010-05-05 Polishing pad and method for polishing a semiconductor wafer
SG2012092326A SG186658A1 (en) 2009-06-24 2010-05-27 Polishing pad and method for polishing a semiconductor wafer
JP2010125997A JP5581117B2 (ja) 2009-06-24 2010-06-01 半導体ウェーハを研磨する方法
KR1020110084160A KR101340246B1 (ko) 2009-06-24 2011-08-23 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
US13/765,715 US20130157543A1 (en) 2009-06-24 2013-02-13 Polishing Pad and Method For Polishing A Semiconductor Wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009030297A DE102009030297B3 (de) 2009-06-24 2009-06-24 Verfahren zum Polieren einer Halbleiterscheibe

Publications (1)

Publication Number Publication Date
DE102009030297B3 true DE102009030297B3 (de) 2011-01-20

Family

ID=43367023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009030297A Expired - Fee Related DE102009030297B3 (de) 2009-06-24 2009-06-24 Verfahren zum Polieren einer Halbleiterscheibe

Country Status (7)

Country Link
US (2) US8444455B2 (de)
JP (1) JP5581117B2 (de)
KR (2) KR101218905B1 (de)
CN (1) CN101927455B (de)
DE (1) DE102009030297B3 (de)
SG (1) SG186658A1 (de)
TW (1) TWI416611B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510328B (zh) * 2010-05-03 2015-12-01 Iv Technologies Co Ltd 基底層、包括此基底層的研磨墊及研磨方法
KR101295921B1 (ko) * 2011-11-07 2013-08-13 주식회사 엘지실트론 연마패드의 표면처리방법 및 이를 이용한 웨이퍼의 연마방법
JP6016301B2 (ja) 2013-02-13 2016-10-26 昭和電工株式会社 単結晶ＳｉＣ基板の表面加工方法、その製造方法及び単結晶ＳｉＣ基板の表面加工用研削プレート
US10124463B2 (en) * 2015-02-03 2018-11-13 Johnny Blox, Llc Sanding pad
CN112846948B (zh) * 2019-11-28 2024-02-23 东莞新科技术研究开发有限公司 一种晶圆表面的加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069080A (en) * 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
US20020111120A1 (en) * 2001-02-15 2002-08-15 3M Innovative Properties Company Fixed abrasive article for use in modifying a semiconductor wafer
DE10333810A1 (de) * 2002-08-30 2004-03-18 Wacker Siltronic Ag Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
US20060258268A1 (en) * 2005-04-25 2006-11-16 Nippei Toyama Corporation & Disco Corporation Manufacturing method for semiconductor wafers, slicing method for slicing work and wire saw used for the same
DE102007035266A1 (de) * 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
JPH08174405A (ja) 1994-12-20 1996-07-09 Hitachi Kasei Polymer Co Ltd 研磨材の接着方法
JP3843545B2 (ja) 1996-07-31 2006-11-08 東ソー株式会社 研磨用成形体、それを用いた研磨用定盤及び研磨方法
GB2316414B (en) 1996-07-31 2000-10-11 Tosoh Corp Abrasive shaped article, abrasive disc and polishing method
US5692950A (en) * 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
US5897426A (en) * 1998-04-24 1999-04-27 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
JP3329288B2 (ja) * 1998-11-26 2002-09-30 信越半導体株式会社 半導体ウエーハおよびその製造方法
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
US6227944B1 (en) * 1999-03-25 2001-05-08 Memc Electronics Materials, Inc. Method for processing a semiconductor wafer
US6569901B2 (en) * 2000-01-28 2003-05-27 Novo Nordisk A/S Alkynyl-substituted propionic acid derivatives, their preparation and use
JP3775176B2 (ja) 2000-06-29 2006-05-17 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法及び製造装置
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
US6475072B1 (en) * 2000-09-29 2002-11-05 International Business Machines Corporation Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)
EP1261020A4 (de) 2000-10-26 2005-01-19 Shinetsu Handotai Kk Halbleiterscheibenherstellungsmethode, poliermaschine und halbleiterscheibe
KR100892924B1 (ko) * 2000-12-01 2009-04-09 도요 고무 고교 가부시키가이샤 연마 패드
JP4008219B2 (ja) 2001-09-27 2007-11-14 触媒化成工業株式会社 研磨材
US7651761B2 (en) 2001-11-13 2010-01-26 Toyo Tire & Rubber Co., Ltd. Grinding pad and method of producing the same
JP2004071833A (ja) 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
JP2005539398A (ja) * 2002-09-25 2005-12-22 ピーピージー インダストリーズ オハイオ， インコーポレイテッド 平坦化するための研磨パッド
US20070010169A1 (en) * 2002-09-25 2007-01-11 Ppg Industries Ohio, Inc. Polishing pad with window for planarization
US6908366B2 (en) * 2003-01-10 2005-06-21 3M Innovative Properties Company Method of using a soft subpad for chemical mechanical polishing
US6884156B2 (en) * 2003-06-17 2005-04-26 Cabot Microelectronics Corporation Multi-layer polishing pad material for CMP
US7160178B2 (en) 2003-08-07 2007-01-09 3M Innovative Properties Company In situ activation of a three-dimensional fixed abrasive article
US7278904B2 (en) * 2003-11-26 2007-10-09 3M Innovative Properties Company Method of abrading a workpiece
WO2005077602A1 (en) * 2004-02-17 2005-08-25 Skc Co., Ltd. Base pad polishing pad and multi-layer pad comprising the same
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
US20060089094A1 (en) * 2004-10-27 2006-04-27 Swisher Robert G Polyurethane urea polishing pad
JP2006265410A (ja) 2005-03-24 2006-10-05 Sekisui Chem Co Ltd 複層研磨パッド用両面粘着テープ及び複層研磨パッドの製造方法
US20070049164A1 (en) * 2005-08-26 2007-03-01 Thomson Clifford O Polishing pad and method for manufacturing polishing pads
JP4898172B2 (ja) 2005-09-08 2012-03-14 日本ミクロコーティング株式会社 研磨パッド及びその製造方法並びに研磨方法
TW200720023A (en) * 2005-09-19 2007-06-01 Rohm & Haas Elect Mat A method of forming a stacked polishing pad using laser ablation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069080A (en) * 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
US20020111120A1 (en) * 2001-02-15 2002-08-15 3M Innovative Properties Company Fixed abrasive article for use in modifying a semiconductor wafer
DE10333810A1 (de) * 2002-08-30 2004-03-18 Wacker Siltronic Ag Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
US20060258268A1 (en) * 2005-04-25 2006-11-16 Nippei Toyama Corporation & Disco Corporation Manufacturing method for semiconductor wafers, slicing method for slicing work and wire saw used for the same
DE102007035266A1 (de) * 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe

Also Published As

Publication number Publication date
JP2011009737A (ja) 2011-01-13
KR101340246B1 (ko) 2013-12-10
US20100330882A1 (en) 2010-12-30
SG186658A1 (en) 2013-01-30
KR20110112246A (ko) 2011-10-12
TWI416611B (zh) 2013-11-21
CN101927455A (zh) 2010-12-29
CN101927455B (zh) 2013-06-19
US20130157543A1 (en) 2013-06-20
US8444455B2 (en) 2013-05-21
TW201101386A (en) 2011-01-01
KR20100138738A (ko) 2010-12-31
JP5581117B2 (ja) 2014-08-27
KR101218905B1 (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009051008B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102010013520B4 (de) Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102008059044B4 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102009038941B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102007056122A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE102013204839A1 (de) Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102009052744A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102010013519B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030298B4 (de) Verfahren zur lokalen Politur einer Halbleiterscheibe
DE102013211086A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009047927A1 (de) Läuferscheibe und Verfahren zur Politur einer Halbleiterscheibe
DE102012206708A1 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102022133519A1 (de) Verfahren zum Polieren von Halbleitersubstraten
DE102012201516A1 (de) Verfahren zum Polieren einer Halbleiterscheibe

Legal Events

Date Code Title Description
R020 Patent grant now final

Effective date: 20110420

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee