KR101248657B1 - 반도체 웨이퍼의 폴리싱 가공 방법 - Google Patents

반도체 웨이퍼의 폴리싱 가공 방법 Download PDF

Info

Publication number
KR101248657B1
KR101248657B1 KR1020110017458A KR20110017458A KR101248657B1 KR 101248657 B1 KR101248657 B1 KR 101248657B1 KR 1020110017458 A KR1020110017458 A KR 1020110017458A KR 20110017458 A KR20110017458 A KR 20110017458A KR 101248657 B1 KR101248657 B1 KR 101248657B1
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor wafer
polishing pad
pad
abrasive
Prior art date
Application number
KR1020110017458A
Other languages
English (en)
Other versions
KR20110102171A (ko
Inventor
위르겐 슈반드네르
미카엘 케르스탄
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20110102171A publication Critical patent/KR20110102171A/ko
Application granted granted Critical
Publication of KR101248657B1 publication Critical patent/KR101248657B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 웨이퍼의 폴리싱 가공 방법에 관한 것으로서, 폴리싱 패드를 이용하여 반도체 웨이퍼의 표면을 폴리싱 가공하되, 제1 단계에서는 연마재를 함유한 폴리싱제 슬러리를 공급하고, 이어서 폴리싱 슬러리의 공급을 중단한 후에 제2 단계에서는 12 이상의 pH 값을 갖고 고상 성분이 없는 폴리싱제 용액을 공급하면서 폴리싱 가공하는 것을 포함하며, 이용되는 폴리싱 패드는 폴리싱 가공될 반도체 웨이퍼의 표면과 접촉하게 되는 쪽에 돌기를 포함하는 표면 구조를 구비하며, 폴리싱 패드에는 연마 작용을 갖는 물질이 없다.

Description

반도체 웨이퍼의 폴리싱 가공 방법{METHOD FOR POLISHING A SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼의 폴리싱 가공 방법에 관한 것이다.
다양한 폴리싱 가공법이 이미 종래 기술에 공지되어 있다.
소위 양면 폴리싱 가공법(double-side polishing : DSP)이 예를 들면 미국 특허 US3691694에 개시되어 있다.
유럽 특허 EP208315B1에 개시된 바와 같은 DSP의 하나의 실시 형태에 따르면, 적절한 치수로 된 절개부(cut-out)를 갖는 금속 또는 플라스틱제 "캐리어 플레이트" 내의 반도체 웨이퍼를 폴리싱 패드로 덮인 2개의 회전 폴리싱 플레이트 사이에서 가공 기계 및 프로세스 파리미터에 따라 미리 정해지는 경로를 따라 폴리싱 졸이 존재하는 상태에서 이동시킴으로써 폴리싱 가공을 하고 있다.
DSP는 예를 들면 독일 특허 공개 DE 10004578C1에 기재된 바와 같은 균질한 다공성 폴리머 포옴(foam)으로 이루어진 폴리싱 패드를 사용하여 통상 수행되는데, 그 특허 문헌에서는 상부 폴리싱 플레이트에 접착된 폴리싱 패드에는 채널의 네트워크가 퍼져있게 하고 하부 폴리싱 플레이트에 접착된 폴리싱 패드는 그러한 텍스쳐 없이 매끈한 표면을 갖는 것으로 개시하고 있다. 이러한 조치는 첫 번째로는 폴리싱 가공 동안에 이용되는 폴리싱제의 균질한 분배를 보장하고, 두 번째로는 폴리싱 완료 후에 상부 폴리싱 플레이트를 들어올릴 때에 반도체 웨이퍼가 상부 폴리싱 패드에 들러붙은 것을 방지하고자한 것이다.
종래 기술에서는 DSP 외에도, 결함을 제거하고 표면 거칠기를 감소시키기 위해 소위 CMP 폴리싱 가공 또한 필요하다. CMP의 경우, DSP보다 연질의 폴리싱 패드가 이용된다. 게다가, CMP에 의해서는 반도체 웨이퍼의 단지 한쪽 면, 즉 후에 소자를 제조하고자 하는 면만을 폴리싱 가공한다. 종래 기술은 또한 다듬질 폴리싱으로 지칭하고 있다. CMP 가공법은 예를 들면 미국 특허 출원 공개 US 2002-0077039 및 US 2008-0305722에 개시되어 있다.
독일 특허 출원 번호 DE 102 007 035 266 A1에서는 FAP 타입의 2회의 폴리싱 가공 단계를 포함하는 실리콘 재료로 이루어진 기판의 폴리싱 가공 방법에 대해 개시하고 있는데, 첫 번째 폴리싱 가공 단계에서는 미접합 연마재 물질을 고상 성분으로서 함유한 폴리싱제 슬러리를 기판과 폴리싱 패드 사이에 도입하는 반면, 두 번째 폴리싱 가공 단계에서는 그 폴리싱제 슬러리를 고상 성분이 없는 폴리싱제 용액으로 대체한다는 점에서 차이가 있다. 여기서, FAP는 고정되게 접합된 연마재를 함유하는 폴리싱 패드를 이용하는 폴리싱 가공법을 의미하는 고정 연마재 폴리싱 가공법(fixed abrasive polishing)을 지칭한다.
따라서, 종래 기술에서는 연마재를 함유하지 않은 폴리싱 패드를 이용하면서 폴리싱 졸 형태의 연마재를 공급하는 폴리싱 가공법과, 연마재를 함유하는 폴리싱 패드를 이용하여 폴리싱 졸을 공급하지 않아도 되는 폴리싱 가공법을 개시하고 있다.
종래 기술에서 공지된 그러한 모든 방법은 폴리싱 가공된 웨이퍼의 기하학적 형상 및/또는 나노토폴로지(nanotopology)와 관련하여 단점이 있다. DSP 및 CMP는 에지에서의 두께 감소(에지 롤-오프 : Edge Roll-Off)를 초래한다. FAP는 표면 거칠기와 관련하여 단점이 있다.
본 발명의 목적은 종래 기술에 공지된 방법의 대안을 제공하는 데에 있다.
그러한 본 발명의 목적은, 폴리싱 패드를 이용하여 반도체 웨이퍼의 표면을 폴리싱 가공하되, 제1 단계에서는 연마재를 함유한 폴리싱제 슬러리를 공급하고, 이어서 폴리싱 슬러리의 공급을 중단한 후에 제2 단계에서는 12 이상의 pH 값을 갖고 고상 성분이 없는 폴리싱제 용액을 공급하면서 폴리싱 가공하는 것을 포함하며, 이용되는 폴리싱 패드는 폴리싱 가공될 반도체 웨이퍼의 표면과 접촉하게 되는 쪽에 돌기를 포함하는 표면 구조를 구비하며, 그 폴리싱 패드에는 연마 작용을 갖는 물질이 없는, 반도체 웨이퍼의 폴리싱 가공 방법에 의해 달성된다.
바람직하게는, 제1 단계에서 이용되는 폴리싱제 슬러리는, 알루미늄, 세륨 및 규소 원소의 산화물들로 이루어진 군 중 1종 이상으로부터 선택된 연마재를 함유한다.
연마재 물질 입자의 크기 분포는 사실상 모노모달(monomodal)형으로 이루어지는 것이 바람직하다.
평균 입자 크기는 5 내지 300 nm이고, 특히 바람직하게는 5 내지 50 nm이다.
그러한 폴리싱제 슬러리 내의 연마재 물질의 비율은 바람직하게는 0.25 내지 20중량%, 특히 바람직하게는 0.25 내지 1중량%이다.
폴리싱제 슬러리로서 콜로이달 실리카(colloidal silica)를 이용하는 것이 특히 바람직하다.
예를 들면, Bayer AG사의 Levasil
Figure 112011014118517-pat00001
200 및 Fujimi사의 Glanzox 3900
Figure 112011014118517-pat00002
과 같은 수성 폴리싱제가 이용될 수 있다.
폴리싱제 슬러리는 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 수산화테트라메틸암모늄(TMAH)과 같은 첨가제를 함유할 수 있다.
그러나, 폴리싱제 슬러리는, 예를 들면 습윤제 및 계면활성제와 같은 표면 활성 첨가제, 보호 콜로이드로서 기능하는 안정화제, 방부제, 살균제, 알코올 및 착화제(complexing agent)와 같은 1종 이상의 추가적인 첨가제를 함유할 수도 있다.
제2 단계에서 이용되는 폴리싱제 용액은 물이거나, 탄산나트륨(Na2CO3), 탄산칼륨(K2CO3), 수산화나트륨(NaOH), 수산화칼륨(KOH), 수산화암모늄(NH4OH), 수산화테트라메틸암모늄(TMAH) 또는 이들 화합물의 임의의 원하는 혼합물의 수용액일 수 있다.
그러한 폴리싱제 용액 내에서 상기한 화합물의 비율은 바람직하게는 0.01 내지 10중량%이다.
폴리싱제 용액의 pH 값은 12 이상이다.
이용되는 폴리싱 패드는 바람직하게는 다공성 매트릭스를 갖는다.
폴리싱 패드는 바람직하게는 열가소성 폴리머 또는 내열성 폴리머로 이루어진다. 그 재료로는 예를 들면 폴리우레탄, 폴리카보네이트, 폴리아마드, 폴리아크릴레이트, 폴리에스테르 등의 다수의 재료를 생각할 수 있다.
폴리싱 패드는 바람직하게는 고상의 미세 다공성 폴리우레탄을 포함한다.
또한, 폴리머를 함침시킨 포옴 플레이트나 펠트 또는 섬유 기재로 이루어진 폴리싱 패드를 이용하는 것도 바람직할 수 있다.
코팅/함침 폴리싱 패드는 또한 기재와 코팅을 비교할 때에 공극의 분포 및 공극의 크기가 서로 다르도록 구성할 수도 있다.
폴리싱 패드의 공극률을 제어하기 위해, 충전재가 폴리싱 패드 내에 도입될 수 있다.
상응하는 표면 토포그래피가 생성된 후에 이용될 수 있는 구매 가능한 폴리싱 패드로는 예를 들면 Rodel Inc.사의 SPM 3100이나, Rohm & Hass사의 IC1000TM, PolytexTM 또는 SUBATM이라는 상표의 패드 및 DCP 계열의 패드가 있다.
그러나, 경질 또는 매우 경질의 폴리싱 패드를 이용하는 것이 바람직하다.
쇼어 A에 따른 경도는 적어도 80°이어야 한다.
이를 위해, 예를 들면 쇼어 A에 따른 경도가 84°인 Rohm & Haas사의 SUBATM 1200이 적합하다.
Nitta Haas Inc.사의 SUBATM 800T2 타입의 폴리싱 패드도 마찬가지로 적합하며, 그 대안은 90보다 큰 아스커 C(SRIS 0101) 경도를 가져야 한다.
쇼어 A에 따른 경도가 80 내지 100°인 폴리싱 패드를 이용하는 것이 특히 바람직하다.
Nitta Haas Inc.사의 MH-S24A 타입의 패드가 예를 들면 86에 이르는 JIS-A(JIS K 6253A) 경도를 갖는 것으로 명시되어 있는데, 여기서 JIS-A에 따른 경도는 쇼어 A에 따른 경도에 상응한다.
폴리싱 패드의 경도는 쇼어 A에 따라 92 내지 100°가 특히 바람직하다(매우 경질의 폴리싱 패드).
폴리싱 패드는 바람직하게는 피라미드 또는 타일 형상의 구조를 갖는다. 그러한 미세구조는 예를 들면 원통형 또는 다각형 단면을 갖는 칼럼 형상이나 피라미드 또는 절두 피라미드 형상으로 이루어질 수 있다.
폴리싱 패드는 바람직하게는 원형 또는 타원형의 돌기를 갖는다.
폴리싱 패드는 바람직하게는 각형, 예를 들면 육각형의 돌기를 갖는다.
그 구조 또는 돌기의 높이는 바람직하게는 10 ㎛ 이상 수 mm 이하이다.
그 돌기의 폭은 바람직하게는 최소 50 ㎛ 최대 400 ㎛, 특히 바람직하게는 50 내지 200 ㎛이다.
직경 50 내지 200 ㎛의 원형 돌기를 갖는 폴리싱 패드를 이용하는 것이 특히 바람직하다.
그 돌기는 바람직하게는 폴리싱 패드 상에 규칙적인 패턴으로 배치된다. 2개의 인접하는 돌기 간의 간격은 바람직하게는 수 ㎛ 내지 약 500 ㎛이다.
폴리싱 패드는 바람직하게는 홈 또는 채널을 갖는다. 이들 홈 또는 채널의 깊이는 10 ㎛ 내지 200 ㎛가 바람직하다. 2개의 인접하는 채널 또는 홈 간의 간격은 바람직하게는 수 ㎛ 내지 약 500 ㎛이다.
폴리싱 패드의 표면은 바람직하게는 그러한 구조, 돌기, 채널 또는 홈을 생성하도록 화학적 에칭에 의해 처리된다.
폴리싱 패드의 표면은 바람직하게는 그러한 구조, 돌기, 채널 또는 홈을 생성하도록 기계적 그라인딩 또는 밀링에 의해 처리된다.
폴리싱 패드의 표면은 바람직하게는 그러한 구조, 돌기, 채널 또는 홈을 생성하도록 소결 또는 주름 형성(furrowing)에 의해 처리된다.
바람직하게는, 폴리싱제 용액을 공급하면서 폴리싱 가공하는 제2 단계에서, 폴리싱 패드를 반도체 웨이퍼의 표면 상에 가압하는 폴리싱 압력은 제1 단계에서 이용되는 폴리싱 압력에 비해 감소한다.
본 발명의 폴리싱 가공 방법은 기하학적 형상 및 나노토폴로지와 관련하여 유리한 것으로 확인되었다.
본 발명은 12 이상의 높은 pH 값을 갖는 폴리싱제 용액을 공급하면서 수행하는 무연마재 폴리싱 가공을 제공한다. 제1 단계의 폴리싱 가공에서 폴리싱제 슬러리가 공급된다. 이 제1 단계는 폴리싱 가공 공정을 시작하는 기능을 한다.
폴리싱 가공 공정이 시작되자마자, 폴리싱제 슬러리의 공급은 중단한다.
이어서, 그 대신에 알칼리성 폴리싱제 용액을 공급한다. 바람직하게는, 폴리싱제 용액을 공급하면서 수행하는 제2 단계의 폴리싱 가공에서 폴리싱 가공 시간은 총 폴리싱 가공 시간의 적어도 50%, 바람직하게는 적어도 70%, 특히 바람직하게는 적어도 85%이다. 바람직하게는, 반도체 웨이퍼의 전면만을 폴리싱 가공하며, 총 재료 제거량은 1.0 ㎛이하이다.
폴리싱제 용액을 공급하면서 수행하는 제2 단계의 폴리싱 가공은 바람직하게는 감소된 폴리싱 압력으로 이루어진다. 이 경우, 폴리싱 압력은 바람직하게는 약 70 내지 약 200 hPa인 반면, 본 발명의 방법의 시작시에 폴리싱제 슬러리가 공급될 때의 폴리싱 압력은 560 hPa 이하, 바람직하게는 250 내지 400 hPa이다.
본 발명의 방법을 수행하는 데에는 예를 들면 Applied Materials, Inc.사의 Reflection 타입의 폴리싱 가공 기계와 같은 통상의 폴리싱 가공 기계가 적합하다.
이 폴리싱 가공 기계는 지금까지는 특히 CMP 폴리싱 가공에 이용되어 왔다. 그 폴리싱 가공 기계는 다중 플레이트 폴리싱 가공 기계이다. 이 폴리싱 가공 기계는 5개 구역을 갖는 맴브레인 캐리어를 구비하고, 5개의 구역에서 캐리어의 압력 프로파일을 서로 다르게 설정할 수 있다.
통상의 화학기계적 폴리싱 가공 방법에서, 일정한 pH 값을 갖는 폴리싱제 슬러리(폴리싱 졸)가 DSP 경우와 CMP 경우 모두에 공급되어 폴리싱에 의한 재료 제거를 달성한다. FAP의 경우, 연마재는 폴리싱 패드 자체에 결합되어 있다.
본 발명의 맥락에서, 연마재의 추가는 단지 폴리싱 가공 공정의 시작시에만 필요하다. 폴리싱에 의한 재료 제거 시작 직후부터 폴리싱 가공이 종료될 때까지, 폴리싱 가공은 연마재 물질의 추가 없이 그리고 연마재 함유 폴리싱 패드를 사용하지 않고 이루어진다. 초기에 가해지는 폴리싱제 슬러리는 단지 폴리싱에 의한 재료 제거 과정을 개시시킨 후에 비활성화되는 촉매로서만 기능한다.
기하학적 형상 및 토포그래피를 결정하는 폴리싱 가공 자체는 외부적으로 공급되는 실리카 졸 입자의 형태이든 폴리싱 패드에 결합된 연마재 입자의 형태이든 지의 여부에 관계없이 연마재의 사용 없이 이루어진다.
그 외에는 통상의 CMP 공정 파라미터가 본 발명의 방법에 이용된다. 플레이트 및 폴리싱 헤드의 속도는 약 30 내지 150 rpm이다. 폴리싱제의 체적 유량은 바람직하게는 100 내지 1000 ml/min이다. 또한, 폴리싱 가공 중에 폴리싱 헤드는 이에 의해 안내되는 웨이퍼와 함께 진동 형태로 폴리싱 패드 위에서 이동하는 것이 바람직하다.
반도체 웨이퍼의 표면에서의 국부적 폴리싱 압력은, 특히 반도체 웨이퍼의 국부적 토포그래피가 폴리싱 패드 표면의 국부적 돌기와 접촉하게 되는 곳에서 상승한다. 알칼리성 폴리싱제 용액과 더불어, 토포그래피에 의존하여 재료를 제거하는 무연마재 폴리싱 가공 공정이 그 반도체 웨이퍼 상에서 이루어진다.
이는 통상의 CMP 폴리싱 가공과 비교할 때에, 특히 연질 다듬질 폴리싱 패드와 조합된 자유로이 이동 가능한 알칼리성 실리카 졸 입자가 심지어 반도체 웨이퍼의 표면 상의 오목부에서 재료를 더 제거하게 되기 때문에 유리하다. 그러한 점은 본 발명에 따른 방법에 의해 제거되어, 반도체 웨이퍼의 표면의 토포그래피를 개선시킬 수 있다.
본 발명에 따른 방법은, 반도체 웨이퍼의 양면 폴리싱 가공과 그 반도체 웨이퍼의 전면의 최종적인 다듬질 폴리싱 가공 사이의 중간 단계로서 그 반도체 웨이퍼의 배면의 폴리싱 가공에, 다시 말해 양면 폴리싱 가공-배면의 무연마재 폴리싱 가공-전면의 폴리싱 가공의 공정 순서로서 적용하는 것이 특히 바람직하다. 게다가, 전면의 최종 폴리싱 가공도 본 발명의 방법에 따른 무연마재 폴리싱 가공으로 이루어지도록 하는 것이 바람직하다.
본 발명의 폴리싱 가공 방법은 기하학적 형상 및 나노토폴로지와 관련하여 유리한 것으로 확인되었다. 본 발명자들은 그러한 우수한 무연마재 폴리싱 가공의 유리한 특성들은 무연마재 폴리싱 가공이 지금까지 DSP 및 CMP의 경우에 이용되어 온 폴리싱제 슬러리의 염려되는 특성을 제거한다는 점에 기인한 것으로 생각한다. DSP 및 CMP의 경우에는 웨이퍼, 폴리싱 패드, 및 폴리싱제 슬러리 이들 3가지 간의 상호 작용이 발생한다. 이는 웨이퍼에서 선택할 수 없는 재료 제거를 초래한다. DSP 및 CMP 경우에, 그러한 재료 제거는 웨이퍼의 토포그래피와 무관하다.
Applied Materials, Inc.사의 Reflection 타입의 폴리싱 가공 기계에서 실리콘 웨이퍼를 본 발명에 따라 폴리싱 가공하는 경우, 비교적 오목한 초기 형상을 갖는 실리콘 웨이퍼에서 특히 국부적으로 얻어질 수 있는 기하학적 형상 값과 관련하여 양호한 폴리싱 결과가 달성된다는 점을 확인하였다. 이를 달성하기 위해서는 폴리싱 가공 중에 평균 재료 제거율을 약 0.05 내지 0.15 ㎛/min 범위로 정할 필요가 있었는데, 이러한 재료 제거율은 12 이상의 pH 값을 갖는 폴리싱제 용액에 의해 보장된다.
FAP와 비교하면, 웨이퍼의 표면 거칠기의 상당한 개선이 본 발명에 따른 방법의 결과로서 관찰되었다. 실험을 통해, FAP에 비해 표면 상에서 현저히 적은 수의 스크래치 및 표면 결함을 보인다는 점이 확인되었다.
본 발명에 있어서 유리한 점은 심지어 매우 경질의 폴리싱 패드가 이용될 수도 있다는 점이다.
이와 달리, CMP의 경우와 같이 실리카 졸을 이용하는 경우, 이용될 수 있는 폴리싱 패드의 경도는, CMP의 경우에 수산화 이온(OH-)이 충전된 졸 입자와 유연한 폴리싱 표면이 웨이퍼 표면 상에 말하자면 부드럽게 가압되어 그 웨이퍼 재료를 화학적 침식과 더불어 전단에 의해 제거하여 옆으로 운반하도록 상호 작용함으로써 가능한 한 균일한 재료 제거를 구현하고 있기 때문에 그 상한이 제한된다.
반면, 본 발명에서 청구하는 실질적으로 무연마재 폴리싱 가공의 경우에, 수산화 이온(OH-)이 바람직하게는 매우 경질의 폴리싱 패드의 프로파일 표면 구조에 의해 목표한 방식으로 웨이퍼 표면과 접촉하여, 최고의 국부적 압력을 갖는 위치에서, 예를 들어 폴리싱 패드 표면의 국부적 돌기가 웨이퍼 표면의 볼록부 상에 부딪히는 경우에 국부적으로 한정된 제거율 증가가 이루어지게 한다.
이는, 웨이퍼의 표면을 최적으로 평탄화하는 동시에 웨이퍼 표면의 결함을 피할 수 있는 이상적인 재료 제거 거동을 생성한다.
본 발명에 따라 폴리싱 가공되는 반도체 웨이퍼는 바람직하게는 실리콘, 실리콘-게르마늄, 실리콘 산화물, 실리콘 질화물, 갈륨 비화물, 및 다른 소위 III-V 반도체로 이루어진 웨이퍼이다.
예를 들면, 쵸크랄스키법 또는 플로팅 존(float zone)법에 의해 결정화된 단결정 형태의 실리콘을 이용하는 것이 바람직하다.

Claims (8)

  1. 반도체 웨이퍼의 폴리싱 가공 방법으로서,
    폴리싱 패드를 이용하여 반도체 웨이퍼의 표면을 폴리싱 가공하되, 제1 단계에서는 연마재를 함유한 폴리싱제 슬러리를 공급하고, 이어서 폴리싱제 슬러리의 공급을 중단한 후에 제2 단계에서는 12 이상의 pH 값을 갖고 고상 성분이 없는 폴리싱제 용액을 공급하면서 폴리싱 가공하는 것
    을 포함하며, 이용되는 폴리싱 패드는 화학적 에칭, 그라인딩(버핑), 소결, 또는 주름 형성(furrowing)에 의해 구조화된 표면 구조를 구비하며, 이 표면 구조는 폴리싱 가공될 반도체 웨이퍼의 표면과 접촉하게 되는 쪽에 돌기를 포함하고, 상기 폴리싱 패드에는 연마 작용을 갖는 물질이 없는 것인 반도체 웨이퍼의 폴리싱 가공 방법.
  2. 제1항에 있어서, 상기 제1 단계에서 이용되는 폴리싱제 슬러리는, 알루미늄, 세륨 및 규소 원소의 산화물들로 이루어진 군 중 1종 이상으로부터 선택된 연마재를 함유하는 것인 반도체 웨이퍼의 폴리싱 가공 방법.
  3. 제1항에 있어서, 상기 제1 단계에서 이용되는 폴리싱제 슬러리는 콜로이달 실리카인 것인 반도체 웨이퍼의 폴리싱 가공 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 이용되는 폴리싱 패드는 다공성 매트릭스를 갖는 것인 반도체 웨이퍼의 폴리싱 가공 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 이용되는 폴리싱 패드는 열가소성 폴리머 또는 내열성 폴리머로 이루어지는 것인 반도체 웨이퍼의 폴리싱 가공 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 이용되는 폴리싱 패드는, 피라미드형이나 타일형 구조, 원형, 타원형 또는 육각형의 돌기, 또는 홈을 포함하는 것인 반도체 웨이퍼의 폴리싱 가공 방법.
  7. 삭제
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 폴리싱제 용액을 공급하면서 폴리싱 가공하는 제2 단계에서, 폴리싱 패드를 반도체 웨이퍼의 표면 상에 가압하는 폴리싱 압력은 제1 단계에서 이용되는 폴리싱 압력에 비해 감소되는 것인 반도체 웨이퍼의 폴리싱 가공 방법.
KR1020110017458A 2010-03-10 2011-02-25 반도체 웨이퍼의 폴리싱 가공 방법 KR101248657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010010885.5 2010-03-10
DE102010010885.5A DE102010010885B4 (de) 2010-03-10 2010-03-10 Verfahren zum Polieren einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
KR20110102171A KR20110102171A (ko) 2011-09-16
KR101248657B1 true KR101248657B1 (ko) 2013-03-28

Family

ID=44507797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017458A KR101248657B1 (ko) 2010-03-10 2011-02-25 반도체 웨이퍼의 폴리싱 가공 방법

Country Status (7)

Country Link
US (1) US10707069B2 (ko)
JP (1) JP5343099B2 (ko)
KR (1) KR101248657B1 (ko)
CN (1) CN102189471B (ko)
DE (1) DE102010010885B4 (ko)
SG (1) SG174689A1 (ko)
TW (1) TWI446428B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130014588A (ko) * 2010-07-02 2013-02-07 가부시키가이샤 사무코 실리콘 웨이퍼의 연마 방법
DE102013201663B4 (de) 2012-12-04 2020-04-23 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
CN113370001A (zh) * 2021-05-25 2021-09-10 上海工程技术大学 一种硅衬底化学机械抛光方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066842A (ko) * 1998-01-15 1999-08-16 포만 제프리 엘 국부적인 연마 저지 부식을 감소시키기 위한 방법
JP2008091383A (ja) * 2006-09-29 2008-04-17 Sumco Techxiv株式会社 半導体ウェハの粗研磨方法、及び半導体ウェハの研磨装置
KR20080109396A (ko) * 2007-06-13 2008-12-17 주식회사 실트론 반도체 웨이퍼 연마 방법 및 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) 1970-11-02 1972-09-19 Ibm Wafer polishing machine
US4129457A (en) * 1977-05-23 1978-12-12 International Business Machines Corporation Post-polishing cleaning of semiconductor surfaces
DE3524978A1 (de) * 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
US5320706A (en) * 1991-10-15 1994-06-14 Texas Instruments Incorporated Removing slurry residue from semiconductor wafer planarization
JP3521614B2 (ja) * 1996-05-15 2004-04-19 株式会社神戸製鋼所 シリコン用研磨液組成物
MY133700A (en) * 1996-05-15 2007-11-30 Kobe Steel Ltd Polishing fluid composition and polishing method
US6165052A (en) * 1998-11-16 2000-12-26 Taiwan Semiconductor Manufacturing Company Method and apparatus for chemical/mechanical planarization (CMP) of a semiconductor substrate having shallow trench isolation
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US6390891B1 (en) * 2000-04-26 2002-05-21 Speedfam-Ipec Corporation Method and apparatus for improved stability chemical mechanical polishing
US6641471B1 (en) * 2000-09-19 2003-11-04 Rodel Holdings, Inc Polishing pad having an advantageous micro-texture and methods relating thereto
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
US6612916B2 (en) * 2001-01-08 2003-09-02 3M Innovative Properties Company Article suitable for chemical mechanical planarization processes
JP2003062748A (ja) * 2001-08-24 2003-03-05 Inoac Corp 研磨用パッド
US20040077295A1 (en) * 2002-08-05 2004-04-22 Hellring Stuart D. Process for reducing dishing and erosion during chemical mechanical planarization
US20050227590A1 (en) * 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP2007067179A (ja) * 2005-08-31 2007-03-15 Shin Etsu Handotai Co Ltd 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JP4552968B2 (ja) * 2007-05-29 2010-09-29 住友電気工業株式会社 化合物半導体基板の研磨方法、化合物半導体基板、化合物半導体エピ基板の製造方法および化合物半導体エピ基板
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007035266B4 (de) * 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
EP2323808B1 (en) * 2008-07-18 2015-09-30 3M Innovative Properties Company Polishing pad with floating elements and method of making and using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990066842A (ko) * 1998-01-15 1999-08-16 포만 제프리 엘 국부적인 연마 저지 부식을 감소시키기 위한 방법
JP2008091383A (ja) * 2006-09-29 2008-04-17 Sumco Techxiv株式会社 半導体ウェハの粗研磨方法、及び半導体ウェハの研磨装置
KR20080109396A (ko) * 2007-06-13 2008-12-17 주식회사 실트론 반도체 웨이퍼 연마 방법 및 장치

Also Published As

Publication number Publication date
DE102010010885A1 (de) 2011-09-15
JP5343099B2 (ja) 2013-11-13
CN102189471A (zh) 2011-09-21
SG174689A1 (en) 2011-10-28
JP2011187956A (ja) 2011-09-22
TWI446428B (zh) 2014-07-21
KR20110102171A (ko) 2011-09-16
CN102189471B (zh) 2014-04-30
US20110223841A1 (en) 2011-09-15
US10707069B2 (en) 2020-07-07
TW201131635A (en) 2011-09-16
DE102010010885B4 (de) 2017-06-08

Similar Documents

Publication Publication Date Title
TWI421934B (zh) 拋光半導體晶圓的方法
KR101139054B1 (ko) 반도체 웨이퍼의 양면 폴리싱 가공 방법
TWI553720B (zh) 拋光半導體晶圓的方法
TWI431678B (zh) 拋光半導體晶圓邊緣的方法
TWI420585B (zh) 用於生產半導體晶圓的方法
US8398878B2 (en) Methods for producing and processing semiconductor wafers
TWI464796B (zh) 雙面拋光半導體晶圓的方法
KR20130014588A (ko) 실리콘 웨이퍼의 연마 방법
CN104064455A (zh) 半导体材料晶片的抛光方法
KR101340246B1 (ko) 반도체 웨이퍼 연마용 연마 패드 및 반도체 웨이퍼 연마법
KR101248657B1 (ko) 반도체 웨이퍼의 폴리싱 가공 방법
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 7