DE102007026292A1 - Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben - Google Patents

Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben Download PDF

Info

Publication number
DE102007026292A1
DE102007026292A1 DE102007026292A DE102007026292A DE102007026292A1 DE 102007026292 A1 DE102007026292 A1 DE 102007026292A1 DE 102007026292 A DE102007026292 A DE 102007026292A DE 102007026292 A DE102007026292 A DE 102007026292A DE 102007026292 A1 DE102007026292 A1 DE 102007026292A1
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
polishing cloth
cloth
retaining ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007026292A
Other languages
English (en)
Inventor
Klaus Dipl.-Phys. Dr. Röttger
Klaus Meier
Norbert Gräml
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102007026292A priority Critical patent/DE102007026292A1/de
Priority to SG200802734-4A priority patent/SG148911A1/en
Priority to CNA2008100948297A priority patent/CN101320690A/zh
Priority to KR1020080042753A priority patent/KR100945761B1/ko
Priority to TW097117655A priority patent/TW200849357A/zh
Priority to US12/154,347 priority patent/US20080305722A1/en
Priority to JP2008148771A priority patent/JP2008306189A/ja
Publication of DE102007026292A1 publication Critical patent/DE102007026292A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

Gegenstand der Erfindung ist ein Verfahren zur einseitigen Politur einer nicht strukturierten Halbleiterscheibe unter Verwendung eines Polierkopfes mit einer Membran aus einem elastischen Material, mit der der Polierdruck auf die Rückseite der zu polierenden Halbleiterscheibe übertragen wird, wobei die Halbleiterscheibe unter Zuführen eines Poliermittels gegen ein Poliertuch mit glatter Oberfläche gedrückt wird und von einem Rückhaltering am Abgleiten von der Membran abgehalten wird. Der Rückhaltering ist auf einer zum Poliertuch gewandten Seitenfläche mit Kanälen versehen.

Description

  • Gegenstand der Erfindung ist ein Verfahren zur einseitigen Politur (CMP, chemisch-mechanische Politur) nicht strukturierter Halbleiterscheiben unter Verwendung eines Polierkopfes mit einer Membran aus einem elastischen Material, die den Polierdruck auf die Rückseite der zu polierenden Halbleiterscheibe überträgt. Solche Polierköpfe (engl. „polishing head" oder „carrier head") mit Membran (engl. „membrane carrier") werden insbesondere zur Planarisierung von Strukturen von elektronischen Bauelementen verwendet. Vereinzelt gibt es aber auch Berichte über deren Einsatz zur Politur von nicht strukturierten Halbleiterscheiben (engl. „bare wafers"). Ein Beispiel dazu ist in der US2002/0077039 A zu finden. Es ist ein zentrales Ziel der CMP, eine möglichst hohe globale und lokale Ebenheit der polierten Halbleiterscheibe zu erzielen.
  • Die Poliertücher werden häufig mit einer von Gräben geprägten Oberflächenstruktur (Textur) versehen. Die Gräben fördern die gleichmäßige Verteilung des Poliermittels auf dem Poliertuch und damit auch die gleichmäßige Politur der Halbleiterscheiben. In der US2005/0202761 A1 ist ein CMP-Verfahren beschrieben, bei dem ein mit Gräben versehenes Poliertuch eingesetzt wird, das im Hinblick auf die Verteilung und den Verbrauch des Poliermittels optimiert ist.
  • Die Anforderungen an die Eigenschaften nicht strukturierter Halbleiterscheiben in Bezug auf die lokale Ebenheit insbesondere im Wellenlängenspektrum der Nanotopographie steigen ständig und besondere Anstrengungen sind notwendig, diese Anforderungen erfüllen zu können. Versuche der in dieser Patentanmeldung genannten Erfinder haben gezeigt, dass die Verwendung von Membran-Polierköpfen zur Politur von nicht strukturierten Halbleiterscheiben in Kombination mit Poliertüchern mit Textur dazu führt, dass die Nanotopographie der polierten Halbleiterscheiben den Erfordernissen nicht genügt. Sie haben es sich daraufhin zur Aufgabe gemacht, diesen Nachteil zu überwinden und ein Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben unter Verwendung eines Polierkopfes mit einer Membran aus einem elastischen Material zu finden, das den modernen Anforderungen in vollem Umfang gerecht wird.
  • Gelöst wird die Aufgabe durch ein Verfahren zur einseitigen Politur einer nicht strukturierten Halbleiterscheibe unter Verwendung eines Polierkopfes mit einer Membran aus einem elastischen Material, mit der der Polierdruck auf die Rückseite der zu polierenden Halbleiterscheibe übertragen wird, wobei die Halbleiterscheibe unter Zuführen eines Poliermittels gegen ein Poliertuch mit glatter Oberfläche gedrückt wird und von einem Rückhaltering am Abgleiten von der Membran abgehalten wird, wobei der Rückhaltering auf einer zum Poliertuch gewandten Seitenfläche mit Kanälen versehen ist.
  • Die Erfinder stellten im Zuge ihrer Untersuchungen fest, dass die ungünstige Nanotopographie im Wesentlichen auf die Oberflächenstruktur des verwendeten Poliertuchs zurückzuführen war. Das Poliertuch war mit einem Muster aus Gräben versehen, um eine flächendeckende Versorgung des Poliertuchs mit Poliermittel zu erreichen und um nach der Politur das Abheben der Halbleiterscheibe vom Poliertuch zu erleichtern.
  • Das beanspruchte Verfahren verzichtet auf solche Poliertücher, damit die geforderte Nanotopographie erreicht werden kann. Die Halbleiterscheibe wird stattdessen auf einem Poliertuch ohne Textur, also mit glatter Oberfläche poliert, wobei unter einer glatten Oberfläche eine Oberfläche zu verstehen ist, die keine künstlich zugefügten Vertiefungen wie beispielsweise Gräben oder Aussparungen und keine künstlich zugefügten Erhebungen wie beispielsweise Stege oder Noppen aufweist. Die Oberfläche des Poliertuchs braucht nur in solchen Bereichen glatt zu sein, die während der Politur mit der Halbleiterscheibe in Berührung kommen.
  • Die Verwendung eines Poliertuchs mit glatter Oberfläche zieht allerdings auch ein Problem nach sich, das mit der Verwendung eines Poliertuchs mit Textur zu vermeiden wäre. Die Gräben im Poliertuch erleichtern nach der Politur das Abheben der Halbleiterscheibe vom Poliertuch. Das zwischen dem Poliertuch und der Halbleiterscheibe eingeschlossene Poliermittel sorgt für eine starke Adhäsion der Halbleiterscheibe auf dem Poliertuch. Die Membran des Polierkopfes ist vergleichsweise weich, weshalb die Halbleiterscheibe beim Abheben des Polierkopfes vom glatten Poliertuch dazu neigt zu verkippen und sich von der Membran zu lösen. Die Halbleiterscheibe kann daher beim Versuch, sie mit dem Polierkopf vom Poliertuch abzuheben, auf dem Poliertuch liegen bleiben. Um dies zu verhindern, wird im erfindungsgemäßen Verfahren der Polierkopf nach der Politur mit einer Geschwindigkeit vom Poliertuch abgehoben, die vorzugsweise nicht langsamer als 30 mm/min und nicht schneller als 50 mm/min ist. Bei höheren Geschwindigkeiten passiert es zu häufig, dass die Halbleiterscheibe auf dem Poliertuch liegen bleibt. Es ist weiterhin bevorzugt, den Polierkopf nach der Politur und vor dem Abheben vom Poliertuch über einen Graben im Poliertuch oder über den Rand des Poliertellers zu führen. Dies dient ebenfalls der Reduktion der Adhäsion der Halbleiterscheibe. Der Graben liegt in einem Bereich des Poliertuchs, der während der Politur von der Halbleiterscheibe nicht bedeckt wird, vorzugsweise in einem Randbereich, weil zur Politur ein glattes Poliertuch erfindungsgemäß erforderlich ist.
  • Ein weiterer Qualitäts-Parameter, der bei der Politur von nicht strukturierten Halbleiterscheiben beachtet werden muss, ist die Mikro-Rauhigkeit (engl. „haze"). Es hat sich gezeigt, dass besonders niedrige „haze"-Werte erhalten werden, wenn bei der Politur ein Rückhaltering eingesetzt wird, der auf einer zum Poliertuch gewandten Seitenfläche mit Kanälen versehen ist. Ein geeigneter Rückhaltering ist beispielsweise in der US6,224,472 B1 beschrieben. Die Anzahl der Kanäle beträgt zur Politur von nicht strukturierten Halbleiterscheiben mit einem Durchmesser von 300 mm vorzugsweise mindestens 30, besonders bevorzugt mindestens 45, weil die Mikro-Rauhigkeit mit zunehmender Anzahl von Kanälen tendenziell abnimmt.
  • Nicht strukturierte Halbleiterscheiben müssen vor einer Kontamination durch metallische Verunreinigungen und durch Partikel geschützt werden. Die Membran des Polierkopfes, die beim Polieren unmittelbaren Kontakt zur Halbleiterscheibe hat, muss daher aus einem geeigneten Material bestehen. Es sollte möglichst keine Metalle abgeben und einen möglichst geringen Reibungskoeffizienten aufweisen, damit möglichst keine Partikel entstehen. Membranen aus Silikon haben sich als besonders geeignet erwiesen.
  • Der Erfolg der Erfindung wird nachfolgend an einer Gegenüberstellung von einem Beispiel und einen Vergleichsbeispiel gezeigt.
  • Beispiel und Vergleichsbeispiel:
  • Halbleiterscheiben aus Silicium mit einem Durchmesser von 300 mm wurden einer einseitigen Politur unterzogen, und das Polierergebnis in Bezug auf die Nanotopographie hin überprüft. Die Gruppen von Halbleiterscheiben, die nach dem erfindungsgemäßen Verfahren poliert wurden, zeigten nach der Politur eine überlegene Nanotopographie, obwohl sie unter den gleichen Bedingungen poliert wurden, wie die Halbleiterscheiben des Vergleichsbeispiels. Der einzige Unterschied bestand darin, dass die Halbleiterscheiben des Vergleichsbeispiels auf einem Poliertuch mit Textur poliert wurden. Die 1 und 2 zeigen das Ergebnis einer Messung der Nanotopographie an jeweils einer Halbleiter scheibe des Beispiels und des Vergleichsbeispiels. Im Fall der Halbleiterscheibe des Vergleichsbeispiels sind Spuren der Textur des Poliertuchs deutlich zu erkennen (2), wodurch die die Nanotopographie beeinträchtigt wurde.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2002/0077039 A [0001]
    • - US 2005/0202761 A1 [0002]
    • - US 6224472 B1 [0008]

Claims (5)

  1. Verfahren zur einseitigen Politur einer nicht strukturierten Halbleiterscheibe unter Verwendung eines Polierkopfes mit einer Membran aus einem elastischen Material, mit der der Polierdruck auf die Rückseite der zu polierenden Halbleiterscheibe übertragen wird, wobei die Halbleiterscheibe unter Zuführen eines Poliermittels gegen ein Poliertuch mit glatter Oberfläche gedrückt wird und von einem Rückhaltering am Abgleiten von der Membran abgehalten wird, wobei der Rückhaltering auf einer zum Poliertuch gewandten Seitenfläche mit Kanälen versehen ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Rückhaltering verwendet wird, der eine Anzahl von mindestens 30 Kanälen besitzt.
  3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Halbleiterscheibe nach der Politur und vor dem Abheben des Polierkopfes vom Poliertuch über einen Graben im Poliertuch oder den Rand des Poliertuchs geführt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Polierkopf nach der Politur mit einer Geschwindigkeit vom Poliertuch abgehoben wird, die nicht schneller als 50 mm/min ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Halbleiterscheibe mit Hilfe einer Membran aus Silikon poliert wird.
DE102007026292A 2007-06-06 2007-06-06 Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben Ceased DE102007026292A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102007026292A DE102007026292A1 (de) 2007-06-06 2007-06-06 Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
SG200802734-4A SG148911A1 (en) 2007-06-06 2008-04-09 Method for the single-sided polishing of bare semiconductor wafers
CNA2008100948297A CN101320690A (zh) 2007-06-06 2008-04-28 裸半导体晶片的单面抛光的方法
KR1020080042753A KR100945761B1 (ko) 2007-06-06 2008-05-08 베어 반도체 웨이퍼의 단면 폴리싱 방법
TW097117655A TW200849357A (en) 2007-06-06 2008-05-14 Method for single-sided polishing of bare semiconductor wafer
US12/154,347 US20080305722A1 (en) 2007-06-06 2008-05-22 Method for the single-sided polishing of bare semiconductor wafers
JP2008148771A JP2008306189A (ja) 2007-06-06 2008-06-06 裸半導体ウェハの片面ポリシングのための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007026292A DE102007026292A1 (de) 2007-06-06 2007-06-06 Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben

Publications (1)

Publication Number Publication Date
DE102007026292A1 true DE102007026292A1 (de) 2008-12-11

Family

ID=39942082

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007026292A Ceased DE102007026292A1 (de) 2007-06-06 2007-06-06 Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben

Country Status (7)

Country Link
US (1) US20080305722A1 (de)
JP (1) JP2008306189A (de)
KR (1) KR100945761B1 (de)
CN (1) CN101320690A (de)
DE (1) DE102007026292A1 (de)
SG (1) SG148911A1 (de)
TW (1) TW200849357A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204839A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
RU2790244C1 (ru) * 2022-01-12 2023-02-15 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Способ односторонней шлифовки пластин карбида кремния свободным абразивом

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009030295B4 (de) * 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030292B4 (de) * 2009-06-24 2011-12-01 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009038941B4 (de) 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009051008B4 (de) 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
DE102010005904B4 (de) 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010010885B4 (de) * 2010-03-10 2017-06-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102010013520B4 (de) 2010-03-31 2013-02-07 Siltronic Ag Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102010014874A1 (de) 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010024040A1 (de) 2010-06-16 2011-12-22 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
CN102263024A (zh) * 2011-07-18 2011-11-30 北京通美晶体技术有限公司 一种单面抛光晶片的背面防腐蚀方法
DE102011082777A1 (de) 2011-09-15 2012-02-09 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102011089362B4 (de) 2011-12-21 2014-01-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102012201516A1 (de) 2012-02-02 2013-08-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
DE102015217109B4 (de) 2015-09-08 2022-08-18 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6224472B1 (en) 1999-06-24 2001-05-01 Samsung Austin Semiconductor, L.P. Retaining ring for chemical mechanical polishing
US20020077039A1 (en) 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
DE10217374A1 (de) * 2002-04-18 2003-06-18 Wacker Siltronic Halbleitermat Vielzahl von Halbleiterscheiben aus Silicium und Verfahren zu ihrer Herstellung
US20030171076A1 (en) * 2002-01-22 2003-09-11 Moloney Gerard S. Chemical mechanical polishing apparatus and method having a retaining ring with a contoured surface for slurry distribution
US20050202761A1 (en) 2004-03-12 2005-09-15 Rodriguez Jose O. Chemical mechanical polishing pad with grooves alternating between a larger groove size and a smaller groove size
US20050221734A1 (en) * 2001-12-27 2005-10-06 Zuniga Steven M Carrier head with a non-stick membrane
WO2005123342A1 (en) * 2004-06-17 2005-12-29 Systems On Silicon Manufacturing Co. Pte. Ltd. Process for producing improved membranes
US20060046621A1 (en) * 2004-08-31 2006-03-02 Tech Semiconductor Singapore Pte. Ltd. Retaining ring structure for edge control during chemical-mechanical polishing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5769696A (en) * 1995-02-10 1998-06-23 Advanced Micro Devices, Inc. Chemical-mechanical polishing of thin materials using non-baked carrier film
JP3106418B2 (ja) * 1996-07-30 2000-11-06 株式会社東京精密 研磨装置
US5944583A (en) * 1997-03-17 1999-08-31 International Business Machines Corporation Composite polish pad for CMP
US6132294A (en) * 1998-09-28 2000-10-17 Siemens Aktiengesellschaft Method of enhancing semiconductor wafer release
US6287174B1 (en) * 1999-02-05 2001-09-11 Rodel Holdings Inc. Polishing pad and method of use thereof
US6527624B1 (en) * 1999-03-26 2003-03-04 Applied Materials, Inc. Carrier head for providing a polishing slurry
US6267643B1 (en) * 1999-08-03 2001-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Slotted retaining ring for polishing head and method of using
EP2085181A1 (de) * 2000-07-31 2009-08-05 Ebara Corporation Substrathaltevorrichtung und Substratpoliervorrichtung
EP1193031A1 (de) * 2000-09-29 2002-04-03 Infineon Technologies SC300 GmbH & Co. KG Vorrichtung zum Polieren von Scheibenartigen Gegenständen
KR100892924B1 (ko) * 2000-12-01 2009-04-09 도요 고무 고교 가부시키가이샤 연마 패드
US6869335B2 (en) * 2002-07-08 2005-03-22 Micron Technology, Inc. Retaining rings, planarizing apparatuses including retaining rings, and methods for planarizing micro-device workpieces
JP2005026538A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 半導体集積回路装置の製造方法
KR100600231B1 (ko) * 2003-07-12 2006-07-13 동부일렉트로닉스 주식회사 씨엠피 폴리싱 헤드 및 그 동작방법
US6821192B1 (en) * 2003-09-19 2004-11-23 Applied Materials, Inc. Retaining ring for use in chemical mechanical polishing
TWI280177B (en) * 2004-02-02 2007-05-01 Powerchip Semiconductor Corp Dummy process of chemical mechanical polishing process and polishing pad conditioning method
KR100632468B1 (ko) * 2005-08-31 2006-10-09 삼성전자주식회사 리테이너 링, 연마 헤드 및 화학적 기계적 연마 장치
JP2008062355A (ja) * 2006-09-08 2008-03-21 Fujitsu Ltd 研磨装置及び電子装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6224472B1 (en) 1999-06-24 2001-05-01 Samsung Austin Semiconductor, L.P. Retaining ring for chemical mechanical polishing
US20020077039A1 (en) 2000-11-24 2002-06-20 Wacker, Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for the surface polishing of silicon wafers
US20050221734A1 (en) * 2001-12-27 2005-10-06 Zuniga Steven M Carrier head with a non-stick membrane
US20030171076A1 (en) * 2002-01-22 2003-09-11 Moloney Gerard S. Chemical mechanical polishing apparatus and method having a retaining ring with a contoured surface for slurry distribution
DE10217374A1 (de) * 2002-04-18 2003-06-18 Wacker Siltronic Halbleitermat Vielzahl von Halbleiterscheiben aus Silicium und Verfahren zu ihrer Herstellung
US20050202761A1 (en) 2004-03-12 2005-09-15 Rodriguez Jose O. Chemical mechanical polishing pad with grooves alternating between a larger groove size and a smaller groove size
WO2005123342A1 (en) * 2004-06-17 2005-12-29 Systems On Silicon Manufacturing Co. Pte. Ltd. Process for producing improved membranes
US20060046621A1 (en) * 2004-08-31 2006-03-02 Tech Semiconductor Singapore Pte. Ltd. Retaining ring structure for edge control during chemical-mechanical polishing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013204839A1 (de) 2013-03-19 2014-09-25 Siltronic Ag Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
US9193026B2 (en) 2013-03-19 2015-11-24 Siltronic Ag Method for polishing a semiconductor material wafer
RU2790244C1 (ru) * 2022-01-12 2023-02-15 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Способ односторонней шлифовки пластин карбида кремния свободным абразивом

Also Published As

Publication number Publication date
SG148911A1 (en) 2009-01-29
JP2008306189A (ja) 2008-12-18
US20080305722A1 (en) 2008-12-11
TW200849357A (en) 2008-12-16
CN101320690A (zh) 2008-12-10
KR20080107258A (ko) 2008-12-10
KR100945761B1 (ko) 2010-03-08

Similar Documents

Publication Publication Date Title
DE102007026292A1 (de) Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102007049811B4 (de) Läuferscheibe, Verfahren zur Beschichtung einer Läuferscheibe sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben
DE102009038942B4 (de) Vorrichtung zur beidseitigen Bearbeitung von flachen Werkstücken sowie Verfahren zur gleichzeitigen beidseitigen Material abtragenden Bearbeitung mehrerer Halbleiterscheiben
DE112005001447B4 (de) Doppelseitenpolierträger und Herstellungsverfahren desselben
DE102007056628B4 (de) Verfahren und Vorrichtung zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE69817118T2 (de) Einkristalline Siliciumscheibe mit einer erhöhten mechanischen Festigkeit
DE102010013520B4 (de) Verfahren zur beidseitigen Politur einer Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102007056122A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE102011082777A1 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009052744B4 (de) Verfahren zur Politur einer Halbleiterscheibe
DE112017005728T5 (de) Träger für doppelseitige Poliervorrichtung, doppelseitige Poliervorrichtung und doppelseitiges Polierverfahren
DE102009030297B3 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102016203837A1 (de) Schleifscheibe
DE102012214998B4 (de) Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE102009025242A1 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102014220888B4 (de) Vorrichtung und Verfahren zum doppelseitigen Polieren von scheibenförmigen Werkstücken
WO2019154790A1 (de) Verfahren zum polieren einer halbleiterscheibe
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
DE102016211709B3 (de) Vorrichtung und Verfahren zum Abrichten von Poliertüchern
DE102010010885A1 (de) Verfahren zum Polieren einer Halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection