JP2005026538A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2005026538A
JP2005026538A JP2003191730A JP2003191730A JP2005026538A JP 2005026538 A JP2005026538 A JP 2005026538A JP 2003191730 A JP2003191730 A JP 2003191730A JP 2003191730 A JP2003191730 A JP 2003191730A JP 2005026538 A JP2005026538 A JP 2005026538A
Authority
JP
Japan
Prior art keywords
film
conductive film
groove
polishing pad
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003191730A
Other languages
English (en)
Inventor
Yohei Yamada
洋平 山田
Nobuhiro Konishi
信博 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003191730A priority Critical patent/JP2005026538A/ja
Priority to TW093109617A priority patent/TWI240966B/zh
Priority to CNA2004100381584A priority patent/CN1577795A/zh
Priority to US10/863,776 priority patent/US7172963B2/en
Priority to KR1020040042063A priority patent/KR20050003999A/ko
Publication of JP2005026538A publication Critical patent/JP2005026538A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】絶縁膜に形成した配線溝にＣｕを主成分とした導電性膜を埋め込んで埋め込み配線を形成する工程において、配線溝の幅および密度に関わらず埋め込み配線の高さを一定の範囲にする。
【解決手段】埋め込み配線２３を形成する際のＣＭＰ処理時において、Ｔａ膜からなるバリア導体膜２３Ａの研磨時には、スラリーとしては、酸化シリコン膜からなる下層の絶縁膜２０の研磨速度がバリア導体膜２３Ａの研磨速度に対して１／２０程度以下となるような研磨剤を用い、研磨パッドとしては、含有する気泡が不均一な発泡により形成され、その径が約１５０μｍ以上であり、密度が約０．４ｇ／ｃｍ３〜０．６ｇ／ｃｍ３程度で、ＪＩＳ Ｋ ６２５３に準拠するタイプＥデュロメータによる硬度が７５度以上のポリウレタンから形成されたものを用いる。
【選択図】 図８

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、絶縁膜に形成した溝部内に銅を主成分として含む導電性膜を堆積した後、化学的機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって溝部領域以外の導電性膜を除去して形成された配線を有する半導体集積回路装置の製造に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
たとえば、半導体基板（以下、基板という）を平坦化するためのＣＭＰに用いられる研磨パッドについて、親水性かつ水不溶性の高分子と複合構造を形成し、かつ、
（ａ）曲げ弾性率が２ＧＰａ以上、
（ｂ）表面硬度がデュロメータＤ硬度で８０以上、
のうちの少なくとも一方の要件を満たす研磨層を含むようにすることにより、金属配線やＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を形成する際のＣＭＰ時においてディッシングやシニングなどの凹み量を低減する技術がある（たとえば、特許文献１参照）。
【０００３】
また、基板の上に形成された絶縁層または金属配線の表面を機械的に平坦化するための研磨パッドについて、マイクロゴムＡ硬度が８０度以上で、かつ独立気泡数が１５０個／ｍｍ２〜２５００個／ｍｍ２の範囲で、かつ密度が０．６ｇ／ｃｍ３〜０．９５ｇ／ｃｍ３の範囲で、かつ平衡吸水率が５％以上であるものを用いることにより、金属配線でのディッシングを起こり難くする技術がある（たとえば、特許文献２参照）。
【０００４】
また、コロイダルシリカにアルコール系アミンを添加して希釈し、そのアルコール系アミンの濃度を１％から２％の範囲内とした研磨液と、ＪＩＳ硬度規格が８５以上の研磨布とを用い、研磨布の表面温度または研磨する側の基板表面の温度が冷却することなく、かつ６０℃を超えないよう維持しながら研磨を行い、研磨を開始してから３分以上経過した後、研磨する側の基板表面の温度が最高温度に達してから３分以内に研磨を終了することにより、平坦性の優れた誘電体分離型基板を得る技術がある（たとえば、特許文献３参照）。
【０００５】
【特許文献１】
特開２００２−７５９３２号公報
【０００６】
【特許文献２】
特開２００１−３５８１０１号公報
【０００７】
【特許文献３】
特開平８−１９５４３５号公報
【０００８】
【発明が解決しようとする課題】
本発明者らは、絶縁膜に形成した溝部内にＣｕ（銅）を主成分として含む導電性膜を堆積した後、ＣＭＰ法によって溝部領域以外の導電性膜を除去することで配線を形成する、いわゆるダマシン法による埋め込み配線の形成技術について検討している。その中で、本発明者らは、以下のような課題を見出した。
【０００９】
すなわち、本発明者によって検討されたダマシン法による埋め込み配線の形成技術は次のとおりである。まず、パターニングされたフォトレジスト膜をマスクとしたエッチングによって配線形成用の絶縁膜の所定領域に凹パターン、すなわち配線溝を形成する。続いて、配線溝の内部を含む基板の全面に、たとえばＴｉＮ（窒化チタン）膜、ＴａＮ（窒化タンタル）膜およびＴａ（タンタル）膜などの単層膜または積層膜からなるバリアメタル層を形成し、さらに配線溝を埋め込むＣｕ膜を形成する。その後、配線溝以外の領域のバリアメタル層およびＣｕ膜をＣＭＰ法により除去して配線溝の内部に埋め込み配線を形成する。
【００１０】
ダマシン法で金属膜に対して適用されるＣＭＰでは、絶縁膜が研磨時のストッパとして機能する。しかし、接触するＣＭＰ装置のポリシングパッドからの荷重が配線溝のパターンの凸部で分担されるため、パターンの密度または寸法によって金属膜の研磨の進み具合が異なり、配線部またはプラグ部に窪む箇所が発生する。上記バリアメタル層の研磨速度は、Ｃｕ膜の研磨速度に比べて遅い。そのため、配線溝以外の領域のバリアメタル層を完全に除去するために、オーバー研磨を施す必要がある。しかしながら、オーバー研磨を施すことにより、バリアメタル層に比べて研磨速度の早いＣｕ膜が配線溝内で過剰に研磨され、配線の中央部が窪む現象、いわゆるディッシングが生じてしまう問題がある。また、配線溝が密集している領域では、配線溝周りの絶縁膜も削り取ってしまう、いわゆるエロージョンによって全体が窪む現象（以下、シニングという）が生ずる問題がある。
【００１１】
このようなディッシングまたはシニングが生ずると、さらに上層に同様の埋め込み配線を形成する場合に、下地の窪み形状に倣って配線形成用の絶縁膜の表面が窪み、その窪み部分にＣＭＰによるＣｕ膜の研磨残りが生じて、その埋め込み配線間がショートするという問題が発生する。
【００１２】
本発明の目的は、絶縁膜に形成した配線溝にＣｕを主成分とした導電性膜を埋め込んでＣｕ配線を形成する工程において、配線溝の幅および密度に関わらず埋め込み配線の高さを一定の範囲にすることのできる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
すなわち、本発明は、
（ａ）半導体基板上に絶縁膜を形成する工程と、
（ｂ）前記絶縁膜をエッチングして溝部を形成する工程と、
（ｃ）前記溝部の内部を含む前記絶縁膜の表面に第１導電性膜を形成する工程と、
（ｄ）前記溝部の内部を含む前記第１導電性膜の表面に、前記溝部を埋め込み前記第１導電性膜より研磨速度の大きい第２導電性膜を形成する工程と、
（ｅ）第１研磨パッドを用いて前記溝部の外部の前記第２導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第２導電性膜を残す工程と、
（ｆ）第２研磨パッドを用いて前記溝部の外部の前記第１導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第１導電性膜を残すことにより配線を形成する工程とを含み、前記第１研磨パッドおよび前記第２研磨パッドはそれぞれ気泡を含み、前記第２研磨パッドに含まれる前記気泡の径は、前記第１研磨パッドに含まれる前記気泡の径より大きいものである。
【００１６】
また、本発明は、上記（ａ）〜（ｆ）工程を含み、前記第２研磨パッドの密度は、前記第１研磨パッドの密度より小さいものである。
【００１７】
また、本発明は、上記（ａ）〜（ｆ）工程を含み、前記第２研磨パッドはＪＩＳ Ｋ ６２５３に準拠するタイプＥデュロメータによる硬度が７５度以上であり、前記第２研磨パッドの密度は０．６ｇ／ｃｍ３以下であるものである。
【００１８】
また、本発明は、上記（ａ）〜（ｆ）工程を含み、前記第１研磨パッドおよび前記第２研磨パッドはそれぞれ気泡を含み、前記第１研磨パッドに含まれる前記気泡の径は１５０μｍ以下であり、前記第２研磨パッドに含まれる前記気泡は径が１５０μｍ以下のものと１５０μｍ以上のものとの両方を含むものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
本実施の形態１の半導体集積回路装置の製造方法について、図１〜図１７を用いて説明する。
【００２１】
まず、図１に示すように、比抵抗が１０Ωｃｍ程度の単結晶シリコンからなる基板１を８５０℃程度で熱処理して、その主面に膜厚１０ｎｍ程度の薄い酸化シリコン膜（パッド酸化膜）を形成する。次いでこの酸化シリコン膜の上に膜厚１２０ｎｍ程度の窒化シリコン膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で堆積した後、フォトレジスト膜をマスクにしたドライエッチングで素子分離領域の窒化シリコン膜と酸化シリコン膜とを除去する。酸化シリコン膜は、後の工程で素子分離溝の内部に埋め込まれる酸化シリコン膜をデンシファイ（焼き締め）するときなどに基板に加わるストレスを緩和する目的で形成される。また、窒化シリコン膜は酸化されにくい性質を持つので、その下部（活性領域）の基板表面の酸化を防止するマスクとして利用される。
【００２２】
続いて、窒化シリコン膜をマスクにしたドライエッチングで素子分離領域の基板１に深さ３５０ｎｍ程度の溝を形成した後、エッチングで溝の内壁に生じたダメージ層を除去するために、基板１を１０００℃程度で熱処理して溝の内壁に膜厚１０ｎｍ程度の薄い酸化シリコン膜を形成する。
【００２３】
続いて、ＣＶＤ法にて基板１上に酸化シリコン膜を堆積した後、この酸化シリコン膜の膜質を改善するために、基板１を熱処理して酸化シリコン膜をデンシファイ（焼き締め）する。その後、窒化シリコン膜をストッパに用いた化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）法でその酸化シリコン膜を研磨して溝の内部に残すことにより、表面が平坦化された素子分離溝２を形成する。
【００２４】
続いて、熱リン酸を用いたウェットエッチングで基板１の活性領域上に残った窒化シリコン膜を除去した後、基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域にＢ（ホウ素）をイオン注入してｐ型ウェル３を形成する。次いで、基板１のｐチャネル型ＭＩＳＦＥＴを形成する領域にＰ（リン）をイオン注入してｎ型ウェル４を形成する。
【００２５】
続いて、基板１を熱処理することによって、ｐ型ウェル３およびｎ型ウェル４の表面にゲート酸化膜５を形成した後、ゲート酸化膜５の上部にゲート電極６を形成する。ゲート電極６は、たとえばＰをドープした低抵抗多結晶シリコン膜、ＷＮ（窒化タングステン）膜、およびＷ（タングステン）膜をこの順で積層した３層の導電性膜によって構成する。
【００２６】
次いで、ｐ型ウェル３にＰまたはＡｓ（ヒ素）をイオン注入することよってｎ型半導体領域（ソース、ドレイン）７を形成し、ｎ型ウェル４にＢをイオン注入することによってｐ型半導体領域（ソース、ドレイン）８を形成する。ここまでの工程によって、ｐ型ウェル３にｎチャネル型ＭＩＳＦＥＴＱｎが形成され、ｎ型ウェル４にｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【００２７】
続いて、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの上部に酸化シリコンからなる層間絶縁膜９を形成する。
【００２８】
次に、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示は省略）をマスクにして層間絶縁膜９をドライエッチングすることにより、ｎ型半導体領域（ソース、ドレイン）７およびｐ型半導体領域（ソース、ドレイン）８の上部にコンタクトホール１０を形成する。続いて、コンタクトホール１０内を含む基板１上に、スパッタリング法により、たとえば膜厚１０ｎｍ程度のＴｉ（チタン）膜および膜厚１０ｎｍ程度の窒化チタン膜を順次堆積した後、さらにＣＶＤ法により、たとえば膜厚５００ｎｍ程度のＷ（タングステン）膜を堆積し、コンタクトホール１０をそのＷ膜で埋め込む。その後、コンタクトホール１０以外の層間絶縁膜９上のＴｉ膜、窒化チタン膜およびＷ膜を、たとえばＣＭＰ法により除去し、プラグ１１を形成する。
【００２９】
次に、図２に示すように、基板１上に、たとえばＣＶＤ法で窒化シリコン膜を堆積することにより、エッチングストッパ膜１２を形成する。エッチングストッパ膜１２は、その上層の絶縁膜に配線形成用の溝や孔を形成する際に、その掘り過ぎにより下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するためのものである。本実施の形態１では、このエッチングストッパ膜１２として窒化シリコン膜を用いることを例示するが、窒化シリコン膜の代わりにプラズマＣＶＤ法で堆積したＳｉＣ（炭化シリコン）膜またはＳｉＣ膜の成分中にＮ（窒素）を所定量含むＳｉＣＮ（炭窒化シリコン）膜を用いてもよい。ＳｉＣ膜およびＳｉＣＮ膜は、窒化シリコン膜より相対的に比誘電率が低いので、エッチングストッパ膜１２としてＳｉＣ膜またはＳｉＣＮ膜を用いることにより、本実施の形態１の半導体集積回路装置における配線遅延を改善することができる。
【００３０】
次に、たとえばエッチングストッパ膜１２の表面にＣＶＤ法で酸化シリコン膜を堆積し、膜厚が約２００ｎｍの層間絶縁膜１３を堆積する。この層間絶縁膜１３を形成する際に、酸化シリコンにＦ（フッ素）を添加しても良い。Ｆを添加することにより、層間絶縁膜１３の誘電率を下げることができるので、半導体集積回路装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。
【００３１】
続いて、エッチングストッパ膜１２および層間絶縁膜１３を、フォトリソグラフィ技術およびドライエッチング技術を用いて加工し、埋め込み配線形成用の配線溝１４を形成する。次いで、配線溝１４の底部に露出したプラグ１１の表面の反応層を除去するために、Ａｒ（アルゴン）雰囲気中にてスパッタエッチングによる基板１の表面処理を行う。
【００３２】
次に、図３に示すように、基板１の全面に、バリア導体膜１５Ａとなる、たとえば窒化タンタル膜を、タンタルターゲットをアルゴン／窒素混合雰囲気中にて反応性スパッタリングを行なうことで堆積する。この窒化タンタル膜の堆積は、この後の工程において堆積するＣｕ（銅）膜の密着性の向上およびＣｕの拡散防止のために行うもので、その膜厚は約３０ｎｍとすることを例示できる。なお、本実施の形態１においては、バリア導体膜１５Ａとして窒化タンタル膜を例示するが、タンタル等の金属膜、窒化タンタルとタンタルとの積層膜、窒化チタン膜あるいは金属膜と窒化チタン膜との積層膜等であってもよい。バリア導体膜１５Ａがタンタルまたは窒化タンタルの場合には、窒化チタンを用いた場合よりＣｕ膜との密着性がよい。また、バリア導体膜１５Ａが窒化チタン膜の場合、この後の工程であるＣｕ膜の堆積直前に窒化チタン膜の表面をスパッタエッチングすることも可能である。このようなスパッタエッチングにより、窒化チタン膜の表面に吸着した水、酸素分子等を除去し、Ｃｕ膜の接着性を改善することができる。この技術は、特に、窒化チタン膜の堆積後、真空破壊して表面を大気に曝し、Ｃｕ膜を堆積する場合に効果が大きい。なお、この技術は窒化チタン膜に限られず、窒化タンタル膜においても、効果の差こそあるが有効である。
【００３３】
続いて、バリア導体膜１５Ａが堆積された基板１の全面に、シード膜となる、たとえばＣｕ膜またはＣｕ合金膜を堆積する。このシード膜をＣｕ合金膜とする場合には、その合金中にＣｕを８０重量パーセント程度以上含むようにする。シード膜は、Ｃｕスパッタリング原子をイオン化することでスパッタリングの指向性を高めるイオン化スパッタリング法によって堆積し、その膜厚は、配線溝１４の内部を除いたバリア導体膜１５Ａの表面において１００ｎｍ〜２００ｎｍ程度、好ましくは１５０ｎｍ程度となるようにする。本実施の形態１においては、シード膜の堆積にイオン化スパッタリング法を用いる場合を例示するが、長距離スパッタリング法を用いてもよい。また、シード膜の堆積はＣＶＤ法によって行ってもよく、ＣＶＤ成膜ユニットがバリア導体膜１５Ａの形成室と結合していれば高真空状態を維持できるので、堆積したバリア導体膜１５Ａの表面が酸化してしまうことを防ぐことができる。
【００３４】
次に、シード膜が堆積された基板１の全面に、Ｃｕ膜を配線溝１４を埋め込むように堆積し、このＣｕ膜と上記したシード膜とを合わせて導電性膜１５Ｂとする。この配線溝１４を埋め込むＣｕ膜は、たとえば電解めっき法にて形成し、めっき液としては、たとえばＨ２ＳＯ４（硫酸）に１０％のＣｕＳＯ４（硫酸銅）および銅膜のカバレージ向上用の添加剤を加えたものを用いる。配線溝１４を埋め込むＣｕ膜の形成に電解めっき法を用いた場合、そのＣｕ膜の成長速度を電気的に制御できるので、配線溝１４の内部におけるそのＣｕ膜のカバレージを向上することができる。なお、本実施の形態１においては、配線溝１４を埋め込むＣｕ膜の堆積に電解めっき法を用いる場合を例示しているが、無電解めっき法を用いてもよい。無電解めっき法を用いた場合、電圧印加を必要としないので、電圧印加に起因する基板１のダメージを、電解めっき法を用いた場合よりも低減することができる。
【００３５】
続いて、アニール処理によってＣｕ膜の歪みを緩和させることにより、良質なＣｕ膜を得ることができる。
【００３６】
次に、図４に示すように、層間絶縁膜１３上の余分なバリア導体膜１５Ａおよび導電性膜１５Ｂを除去し、配線溝１４内にバリア導体膜１５Ａおよび導電性膜１５Ｂを残すことにより、埋め込み配線１５を形成する。バリア導体膜１５Ａおよび導電性膜１５Ｂの除去は、ＣＭＰ法を用いた研磨により行う。この時、配線溝１４以外の領域のバリア導体膜１５Ａを完全に除去するために、オーバー研磨を施す必要がある。また、バリア導体膜１５Ａの研磨速度は、導電性膜１５Ｂの研磨速度に比べて遅いことから、このオーバー研磨処理時に相対的に幅が広い配線溝１４では、埋め込まれる導電性膜１５Ｂが選択的に研磨されて中央部に窪み１５Ｃが生ずる場合がある。
【００３７】
上記埋め込み配線１５を形成した後、図５に示すように、たとえば０．１％クエン酸アンモニウム水溶液と純水とを用いた２段階のブラシスクラブ洗浄により、基板１の表面に付着した研磨砥粒およびＣｕを除去する。
【００３８】
続いて、埋め込み配線１５および層間絶縁膜１３上に窒化シリコン膜を堆積してエッチングストッパ膜１６を形成する。この窒化シリコン膜の堆積には、たとえばプラズマＣＶＤ法を用いることができ、その膜厚は約５０ｎｍとする。前記エッチングストッパ膜１２（図２参照）と同様に、エッチングストッパ膜１６としてＳｉＣ膜またはＳｉＣＮ膜を用いてもよい。エッチングストッパ膜１６は、後の工程において、エッチングを行なう際のエッチングストッパ層として機能させることができる。また、エッチングストッパ膜１６は、埋め込み配線１５の導電性膜１５ＢをなすＣｕの拡散を抑制する機能も有し、バリア導体膜１５Ａ（図３参照）とともに層間絶縁膜９、１３および後でエッチングストッパ膜１６上に形成する絶縁膜へのＣｕの拡散を防止してそれらの絶縁性を保持する。
【００３９】
次に、エッチングストッパ膜１６の表面に、膜厚が約２００ｎｍの絶縁膜１７を堆積する。この絶縁膜１７として、フッ素を添加したＣＶＤ酸化膜などの低誘電率膜（ＳｉＯＦ膜）を例示することができる。この低誘電率膜を用いた場合には、半導体集積回路装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善することができる。
【００４０】
次に、絶縁膜１７の表面に、たとえばプラズマＣＶＤ法にて窒化シリコン膜を堆積し、膜厚が約２５ｎｍのエッチングストッパ膜１９を形成する。前記エッチングストッパ膜１２、１６と同様に、エッチングストッパ膜１９としてＳｉＣ膜またはＳｉＣＮ膜を用いてもよい。このエッチングストッパ膜１９は、後の工程においてエッチングストッパ膜１９上に絶縁膜を形成し、その絶縁膜に配線形成用の溝部や孔を形成する際に、その掘り過ぎにより下層に損傷を与えたり加工寸法精度が劣化したりすることを回避するためのものである。
【００４１】
次に、エッチングストッパ膜１９の表面に、たとえばＣＶＤ法にて酸化シリコン膜を堆積し、膜厚が約２２５ｎｍの絶縁膜２０を形成する。前記絶縁膜１７と同様に、この絶縁膜２０をフッ素を添加したＣＶＤ酸化膜などの低誘電率膜としてもよい。それにより、本実施の形態１の半導体集積回路装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善することができる。この時、下層の埋め込み配線１５で生じた窪み１５Ｃを反映して、絶縁膜２０の表面にも窪み２０Ａが生じる。なお、図示は省略するが、絶縁膜２０の形成後、絶縁膜２０の表面に、たとえばプラズマＣＶＤ法にて窒化シリコン膜を堆積することにより、前記エッチングストッパ膜１２、１６、１９と同様のエッチングストッパ膜を形成する。
【００４２】
次に、図６に示すように、配線である埋め込み配線１５と、後の工程にて形成する上層配線である埋め込み配線とを接続するためのコンタクトホールを形成する。なお、このコンタクトホールは、図６を示した紙面では表示されない領域で形成されているものとする。また、このコンタクトホールは、フォトリソグラフィ工程により、絶縁膜２０上に埋め込み配線１５と接続するためのコンタクトホールパターンと同一形状のフォトレジスト膜を形成し、それをマスクとして絶縁膜２０、エッチングストッパ膜１９、絶縁膜１７およびエッチングストッパ膜１６を順次ドライエッチングすることによって形成することができる。続いて、フォトレジスト膜を除去し、絶縁膜２０上にフォトリソグラフィ工程により、配線溝パターンと同一形状のフォトレジスト膜を形成し、それをマスクとして絶縁膜２０およびエッチングストッパ膜１９を順次ドライエッチングすることによって、幅が０．２５μｍ〜５０μｍ程度の配線溝（溝部）２２を形成する。
【００４３】
次に、図７に示すように、バリア導体膜１５Ａを堆積した工程と同様の工程により、膜厚５０ｎｍ程度のバリア導体膜（第１導電性膜）２３Ａを堆積する。このバリア導体膜２３Ａとしては、たとえばタンタル膜を用いることができる。なお、本実施の形態１においてはバリア導体膜２３Ａとしてタンタル膜を例示するが、窒化タンタル膜、窒化チタン膜あるいはタンタル膜等の金属膜と窒化膜との積層膜等であってもよい。また、バリア導体膜２３Ａが窒化チタン膜の場合、この後の工程であるＣｕ膜の堆積直前に窒化チタン膜の表面をスパッタエッチングすることも可能である。
【００４４】
続いて、バリア導体膜２３Ａが堆積された基板１の全面に、シード膜となる、たとえばＣｕ膜またはＣｕ合金膜を堆積する。このシード膜をＣｕ合金膜とする場合には、その合金中にＣｕを約８０重量パーセント程度以上含むようにする。シード膜は、長距離スパッタリング法によって堆積することを例示できる。本実施の形態１においては、シード膜の堆積に長距離スパッタリング法を用いる場合を例示するが、Ｃｕスパッタリング原子をイオン化することで、スパッタリングの指向性を高めるイオン化スパッタリング法を用いてもよい。また、シード膜の堆積はＣＶＤ法によって行ってもよい。
【００４５】
次に、シード膜が堆積された基板１の全面に、たとえばＣｕ膜からなる膜厚７５０ｎｍ程度の導電性膜を上記コンタクトホールおよび配線溝２２を埋め込むように堆積し、この導電性膜と上記したシード膜とを合わせて導電性膜（第２導電性膜）２３Ｂとする。このコンタクトホールおよび配線溝２２を埋め込む導電性膜は、たとえば電解めっき法にて形成することができる。続いて、アニール処理によってその導電性膜２３Ｂの歪みを除去し安定化させる。
【００４６】
次に、図８に示すように、ＣＭＰ法を用いた研磨によって絶縁膜２０上の余分なバリア導体膜２３Ａおよび導電性膜２３Ｂを除去し、上記コンタクトホールおよび配線溝２２内にバリア導体膜２３Ａおよび導電性膜２３Ｂを残すことで、埋め込み配線２３を形成する。
【００４７】
ここで、上記埋め込み配線２３を形成する際のＣＭＰ処理について詳しく説明する。まず、Ｃｕを主成分とする導電性膜２３Ｂの研磨時には、スラリーとしては、アルミナまたはシリカなどを含有しＴａ膜からなるバリア導体膜２３Ａに対して導電性膜２３Ｂの研磨速度が約１０倍以上大きくなるような研磨剤、たとえばＣａｂｏｔ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ社製ｉＣｕｅ５００３や砥粒を含まない日立化成工業社製ＨＳＣ４３０に過酸化水素などの酸化剤を添加したものを用い、研磨パッド（第１研磨パッド）としては、含有する気泡が均一な発泡により形成され、その径の平均値が約１５０μｍ以下であり、密度が約０．６ｇ／ｃｍ３以上のポリウレタンから形成されたもの（たとえば、Ｒｏｄｅｌ社製ＩＣ１０００（密度０．７３ｇ／ｃｍ３、ＪＩＳ Ｋ ６２５３に準拠するタイプＥデュロメータによる硬度が９５度、平均気泡径１００μｍ程度））を用いることを例示できる。このような研磨条件で、配線溝２２の外部におけるバリア導体膜２３Ａを研磨終点として配線溝２２の外部の導電性膜２３Ｂを研磨した後、研磨条件を変えて配線溝２２の外部のバリア導体膜２３Ａを研磨する。バリア導体膜２３Ａの研磨時には、スラリーとしては、酸化シリコン膜からなる下層の絶縁膜２０の研磨速度がバリア導体膜２３Ａの研磨速度に対して１／２０程度以下となるような研磨剤、たとえば日立化成工業社製ＨＳ−Ｔ６０５に過酸化水素などの酸化剤を添加したものを用いる。このようなスラリーは、膜厚が約５０ｎｍのバリア導体膜２３Ａ（Ｔａ膜）の研磨および約５０％相当のオーバー研磨に要した時間と同じ時間の研磨を絶縁膜２０に施した場合に、絶縁膜２０の研磨量を１０ｎｍ程度とすることができるものであり、バリア導体膜２３Ａの研磨速度を導電性膜２３Ｂの研磨速度の２倍〜５倍程度にできるものである。研磨パッド（第２研磨パッド）としては、含有する気泡が不均一な発泡による不均一な径で形成され、その径が約１５０μｍ以上であり、密度が約０．４ｇ／ｃｍ３〜０．６ｇ／ｃｍ３程度で、ＪＩＳ Ｋ ６２５３に準拠するタイプＥデュロメータによる硬度が７５度以上のポリウレタンから形成されたもの（たとえば、Ｒｏｄｅｌ社製ＭＨＳ１５Ａ（密度０．５３ｇ／ｃｍ３、ＪＩＳ Ｋ ６２５３に準拠するタイプＥデュロメータによる硬度が８０度、気泡径１００μｍ〜２０００μｍ程度））を用いることを例示できる。なお、以下の説明では、バリア導体膜２３Ａの研磨時に用いたような研磨パッドを不均一発泡研磨パッドといい、導電性膜２３Ｂの研磨に用いたような研磨パッドを均一発泡研磨パッドという。
【００４８】
また、導電性膜２３Ｂおよびバリア導体膜２３Ａの研磨時においては、図９に示すようなＣＭＰ装置を用いる。このＣＭＰ装置は、モータＭ１の駆動力によって回転運動を行うプラテンＰＬＴ上に研磨パッドＰＤが載置される。キャリアＣＲＹは、ウエハ（基板１）の主面を研磨パッドＰＤに向けて保持し、モータＭ２の駆動力によって回転運動を行う。このような状況下において、研磨パッドＰＤの表面にスラリーＳＬＲを供給しつつ、プラテンＰＬＴの回転運動およびキャリアＣＲＹの回転運動によってウエハの主面に成膜された導電性膜２３Ｂおよびバリア導体膜２３Ａを化学的および機械的に研磨するものである。また、図１０は、図９に示したＣＭＰ装置のうち、キャリアＣＲＹを拡大して示したものである。キャリアＣＲＹは、ウエハを保持するウエハチャックＣＨＫ、ウエハが研磨中に外れることを防ぐリテーナリングＲＮＧおよびこれらの部位を保持しウエハに研磨圧力を加える研磨ハウジングＨＯＳなどから形成されている。本実施の形態１において、バリア導体膜２３Ａの研磨時には、プラテンＰＬＴの回転数を毎分８３回転程度、研磨ハウジングＨＯＳがウエハに加える研磨圧力を２ｐｓｉ（約１４０ｇ／ｃｍ２）程度、およびリテーナリングＲＮＧがウエハに加える圧力を２．７ｐｓｉ（約１８９）ｇ／ｃｍ２）程度とした。
【００４９】
ここで、図１１は、上記のような本実施の形態１の研磨条件でＣＭＰ処理を施すことで上記埋め込み配線２３を形成した場合における、埋め込み配線２３の配線密度とエロージョンによるシニング量との関係を、配線幅が約０．２５μｍ、約５μｍおよび約２０μｍのそれぞれの場合について示したものである。また、図１１中に示す例は、バリア導体膜２３Ａの研磨量については、オーバー研磨量も含めて、バリア導体膜２３Ａの膜厚の約２倍に相当する研磨を施したものである。さらに、図１１には、バリア導体膜２３Ａの研磨時に、導電性膜２３Ｂの研磨に用いた均一発泡研磨パッドを用いた場合における埋め込み配線２３の配線密度とシニング量との関係も示してある。なお、配線密度とは、図１２に示すように、埋め込み配線２３の配線幅Ａとし、隣接する埋め込み配線２３間の間隔をＢとした時に、１００×Ａ／（Ａ＋Ｂ）で表されるものであり、埋め込み配線２３の密集度を表すものである。
【００５０】
図１１に示すように、バリア導体膜２３Ａの研磨時に均一発泡研磨パッドを用いた場合では、配線密度が大きくなるに従ってシニング量も大きくなる。それに対して、本実施の形態１の研磨条件でＣＭＰ処理を施すことで埋め込み配線２３を形成した場合では、埋め込み配線２３間の絶縁膜２０のエロージョンを均一に発生させることができるので、配線密度が大きくなっても、シニング量を増加させることなく、一定値内のシニング量に抑制することができる。また、埋め込み配線２３の配線幅が約２０μｍの場合に、配線密度が約９８％のところで比較すれば、本実施の形態１の研磨条件の場合には、均一発泡研磨パッドを用いた場合に比べてシニング量を約１／３に低減できることがわかった。このように、シニング量の低減が可能になることによって、埋め込み配線２３の上層にさらに埋め込み配線２３と同様の埋め込み配線を形成する場合に、埋め込み配線２３が形成された配線層のシニング形状に倣って上層の埋め込み配線形成用の絶縁膜の表面が窪み、その窪み部分にＣＭＰ処理による導電性膜の研磨残りが生じて、上層の埋め込み配線間がショートするような不具合の発生を防ぐことが可能となる。
【００５１】
また、図１３は、上記の本実施の形態１の研磨条件のＣＭＰ処理によって、配線幅が約２０μｍで配線間隔が約０．２５μｍの埋め込み配線２３を形成した場合の埋め込み配線２３のシート抵抗値の度数分布を示したものである。また、図１３には、バリア導体膜２３Ａの研磨時に、導電性膜２３Ｂの研磨に用いた均一発泡研磨パッドを用いた場合における埋め込み配線２３のシート抵抗値の度数分布も示してある。
【００５２】
図１３に示すように、標準偏差をσとした時に３σで表される埋め込み配線２３のシート抵抗のばらつきは、バリア導体膜２３Ａの研磨時に均一発泡研磨パッドを用いた場合の約２３．４％に対して、本実施の形態１の研磨条件のＣＭＰ処理を行った場合には約１８．９％と低減できることがわかった。すなわち、本実施の形態の１によれば、埋め込み配線２３の高さのばらつきを低減することができる。また、埋め込み配線２３のシート抵抗値自体についても、バリア導体膜２３Ａの研磨時に均一発泡研磨パッドを用いた場合に比べて本実施の形態１の研磨条件のＣＭＰ処理を行った場合には、約１０％低減できることがわかった。すなわち、本実施の形態の１によれば、配線密度の大小に関わらず埋め込み配線２３（配線溝２２）間の絶縁膜２０のエロージョンを均一に発生させることができ、かつエロージョンによる埋め込み配線２３の高さの減少を防ぐことができるので、埋め込み配線２３を一定の高さで形成することが可能となる。
【００５３】
ところで、上記の本実施の形態１においては、Ｃｕを主成分とする導電性膜２３ＢをＣＭＰ法によって研磨する際に均一発泡研磨パッドを用いた場合について説明したが、Ｔａ膜からなるバリア導体膜２３Ａを研磨した際に用いた不均一発泡研磨パッドを用いてもよい。本発明者らが行った実験によれば、不均一発泡研磨パッドを用いて導電性膜２３Ｂを研磨した場合には、配線溝２２の外部の導電性膜２３Ｂを確実に除去できることがわかった。すなわち、不均一発泡研磨パッドを用いて導電性膜２３Ｂを研磨することによって、配線溝２２の外部における導電性膜２３Ｂの研磨残りの発生を確実に防ぐことができる。
【００５４】
上記埋め込み配線２３の形成後、たとえば０．１％クエン酸アンモニウム水溶液と純水とを用いた２段階のブラシスクラブ洗浄により、基板１の表面に付着した研磨砥粒および銅を除去し、本実施の形態１の半導体集積回路装置を製造する。
【００５５】
なお、図５〜図８を用いて説明した工程と同様の工程を繰り返すことにより、埋め込み配線２３の上部にさらに多層に配線を形成してもよい。
【００５６】
（実施の形態２）
次に、本実施の形態の２の半導体集積回路装置の製造工程について説明する。
【００５７】
本実施の形態２の半導体集積回路装置の製造工程は、前記実施の形態の１の半導体集積回路装置の製造工程とほぼ同様であるが、埋め込み配線２３（図８参照）の形成時におけるバリア導体膜２３Ａ（図７参照）のＣＭＰ法による研磨工程時に用いる研磨パッドとして、導電性膜２３Ｂ（図７参照）のＣＭＰ法による研磨工程時に用いる均一発泡研磨パッドに所定の加工を施したものを用いる。
【００５８】
ここで、図１４および図１５は、本実施の形態２においてバリア導体膜２３ＡのＣＭＰ法による研磨工程時に用いる研磨パッドＰＤ１の平面図であり、その一部の領域ＰＤＡについても拡大して示している。前記実施の形態１においては図示を省略したが、研磨パッドＰＤ１には、所定の幅、深さおよび間隔で溝３０が格子状（図１４参照）または同心円状（図１５参照）等になるように形成されている。この溝３０は、研磨パッドＰＤ１の表面でのスラリーの流動性の改善、ウエハ（基板１（図８参照））面内の均一性向上、ウエハの研磨パッドＰＤ１への吸い付き防止、ウエハの平坦化効率の改善、および研磨物の研磨パッドＰＤ１の表面からの積極的除去などの目的で設けられている。本実施の形態２においては、このような研磨パッドＰＤ１に対して、針またはパンチなどを用いて孔３１を形成することによって、研磨パッドＰＤ１の硬度を前記実施の形態１においてバリア導体膜２３Ａの研磨時に用いた不均一発泡研磨パッド程度にまで下げるものである。この時、孔３１の径が約２ｍｍ以下となるようにすることが好ましい。このような研磨パッドＰＤ１を用いてバリア導体膜２３Ａを研磨することによっても、前記実施の形態１と同様の効果を得ることができる。
【００５９】
（実施の形態３）
次に、本実施の形態３の半導体集積回路装置の製造工程について説明する。
【００６０】
前記実施の形態１においては、第１層目の埋め込み配線１５はＣｕを主導電層として形成したが、本実施の形態３においては、第１層目の埋め込み配線をＷを主導電層として形成する。すなわち、図１６に示すように、前記実施の形態１と同様の工程によって配線溝１４を形成した後、たとえば配線溝１４の内部を含む層間絶縁膜１３上に窒化チタン膜を堆積することによってバリア導体膜を形成する。続いて、たとえばＣＶＤ法によって層間絶縁膜１３上にＷ膜を堆積することによって、そのＷ膜で配線溝１４を埋め込む。次いで、ＣＭＰ法による研磨によって、層間絶縁膜１３上の余分なバリア導体膜およびＷ膜を除去し、配線溝１４内にバリア導体膜およびＷ膜を残すことにより、埋め込み配線１５Ｄを形成する。この時、配線溝１４以外の領域のバリア導体膜を完全に除去するために、オーバー研磨を施す必要がある。そのため、このオーバー研磨処理時に相対的に幅が広い配線溝１４では、埋め込まれるＷ膜が選択的に研磨されて中央部に窪みが生ずる場合がある。次いで、基板１上に前記実施の形態１と同様のエッチングストッパ膜１６および絶縁膜１７を順次堆積した後、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてその絶縁膜１７およびエッチングストッパ膜１６をエッチングすることによって、コンタクトホール（溝部）１８を形成する。
【００６１】
次に、図１７に示すように、たとえばコンタクトホール１８の内部を含む絶縁膜１７上にＴｉ膜および窒化チタン膜を順次堆積することによってバリア導体膜（第１導電性膜）２１Ａを形成する。続いて、たとえばＣＶＤ法によって絶縁膜１７上にＷ膜を堆積することによって、コンタクトホール１８を埋め込む導電性膜（第２導電性膜）２１Ｂを形成する。
【００６２】
次に、図１８に示すように、ＣＭＰ法を用いた研磨によって絶縁膜１７上の余分なバリア導体膜２１Ａおよび導電性膜２１Ｂを除去し、コンタクトホール１８内にバリア導体膜２１Ａおよび導電性膜２１Ｂを残すことで、プラグ２１を形成する。なお、バリア導体膜２１Ａおよび導電性膜２１Ｂの研磨時においては、スラリーとして、たとえばＣａｂｏｔ Ｍｉｃｒｏｅｌｅｃｔｏｒｏｎｉｃｓ社製ＳＳＷ２０００に過酸化水素を２重量％程度添加したものを用いることを例示できる。
【００６３】
このようなプラグ２１を形成する場合においても、コンタクトホール１８が密集している領域において、オーバー研磨の段階で導電性膜２１Ｂが選択的に研磨されて窪み、さらにむき出しになった絶縁膜も研磨されて全体が窪み、シニングが生ずる虞がある。そこで、本実施の形態３では、前記実施の形態１で説明した埋め込み配線２３（図８参照）を形成する際のＣＭＰ処理時に用いた研磨パッドをプラグ２１を形成する際のＣＭＰ処理時に適用する。すなわち、導電性膜２１Ｂの研磨時およびバリア導体膜２１Ａの研磨時には、Ｔａ膜から形成されたバリア導体膜２３Ａ（図７参照）の研磨時に用いた不均一発泡研磨パッドを用いるものである。それにより、プラグ２１間の絶縁膜１７のエロージョンを均一に発生させることができるので、隣接するプラグ２１が密接してきても、シニング量を増加させることなく、一定値内のシニング量に抑制することができる。また、前記実施の形態１における埋め込み配線２３と同様に、本実施の形態３の研磨条件の場合には、バリア導体膜２１Ａの研磨時に均一発泡研磨パッドを用いた場合に比べてシニング量を低減できる。そのため、プラグ２１の上層に埋め込み配線（プラグを含む）を形成する場合に、プラグ２１が形成された配線層のシニング形状に倣って上層の埋め込み配線形成用の絶縁膜の表面が窪み、その窪み部分にＣＭＰ処理による導電性膜の研磨残りが生じて、上層の埋め込み配線間がショートするような不具合の発生を防ぐことが可能となる。
【００６４】
プラグ２１の形成後、図１９に示すように、基板１上に前記実施の形態１と同様のエッチングストッパ膜１９および絶縁膜２０を堆積する。続いて、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとしてその絶縁膜２０およびエッチングストッパ膜１９をエッチングすることによって、プラグ２１に達する配線溝２２を形成する。その後、前記実施の形態１にて説明した埋め込み配線２３（図８参照）を形成した工程と同様の工程により、プラグ２１と電気的に接続する埋め込み配線２３を形成し、本実施の形態３の半導体集積回路装置を製造する。
【００６５】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６６】
たとえば、前記実施の形態１で説明した埋め込み配線２３（図８参照）の形成時に行ったＣＭＰ処理を、埋め込み配線２３の下層の埋め込み配線１５（図８参照）の形成時にも適用してもよい。
【００６７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００６８】
すなわち、配線密度の大小に関わらずエロージョンによる埋め込み配線の高さの減少を防ぐことができるので、埋め込み配線を一定の高さで形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体集積回路装置の製造方法を説明する要部断面図である。
【図２】図１に続く半導体集積回路装置の製造工程中の要部断面図である。
【図３】図２に続く半導体集積回路装置の製造工程中の要部断面図である。
【図４】図３に続く半導体集積回路装置の製造工程中の要部断面図である。
【図５】図４に続く半導体集積回路装置の製造工程中の要部断面図である。
【図６】図５に続く半導体集積回路装置の製造工程中の要部断面図である。
【図７】図６に続く半導体集積回路装置の製造工程中の要部断面図である。
【図８】図７に続く半導体集積回路装置の製造工程中の要部断面図である。
【図９】本発明の実施の形態１である半導体集積回路装置の製造に用いるＣＭＰ装置の説明図である。
【図１０】図９に示したＣＭＰ装置の要部説明図である。
【図１１】本発明の実施の形態１である半導体集積回路装置の製造工程中に行うＣＭＰ処理によって形成される埋め込み配線の配線密度とシニング量との関係を示した説明図である。
【図１２】配線密度について説明する要部断面図である。
【図１３】本発明の実施の形態１である半導体集積回路装置の製造工程中に行うＣＭＰ処理によって形成される埋め込み配線のシート抵抗値の度数分布を示す説明図である。
【図１４】本発明の実施の形態２である半導体集積回路装置の製造工程中に行うＣＭＰ処理時に用いる研磨パッドの要部平面図である。
【図１５】本発明の実施の形態２である半導体集積回路装置の製造工程中に行うＣＭＰ処理時に用いる研磨パッドの要部平面図である。
【図１６】本発明の実施の形態３である半導体集積回路装置の製造方法を説明する要部断面図である。
【図１７】図１６に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体集積回路装置の製造工程中の要部断面図である。
【図１９】図１８に続く半導体集積回路装置の製造工程中の要部断面図である。
【符号の説明】
１ 基板
２ 素子分離溝
３ ｐ型ウェル
４ ｎ型ウェル
５ ゲート酸化膜
６ ゲート電極
７ ｎ型半導体領域（ソース、ドレイン）
８ ｐ型半導体領域（ソース、ドレイン）
９ 層間絶縁膜
１０ コンタクトホール
１１ プラグ
１２ エッチングストッパ膜
１３ 層間絶縁膜
１４ 配線溝
１５、１５Ｄ 埋め込み配線
１５Ａ バリア導体膜
１５Ｂ 導電性膜
１５Ｃ 窪み
１６ エッチングストッパ膜
１７ 絶縁膜
１８ コンタクトホール（溝部）
１９ エッチングストッパ膜
２０ 絶縁膜
２０Ａ 窪み
２１ プラグ
２１Ａ バリア導体膜（第１導電性膜）
２１Ｂ 導電性膜（第２導電性膜）
２２ 配線溝（溝部）
２３ 埋め込み配線
２３Ａ バリア導体膜（第１導電性膜）
２３Ｂ 導電性膜（第２導電性膜）
３０ 溝
ＣＨＫ ウエハチャック
ＣＲＹ キャリア
ＨＯＳ 研磨ハウジング
Ｍ１、Ｍ２ モータ
ＰＤ、ＰＤ１ 研磨パッド
ＰＤＡ 領域
ＰＬＴ プラテン
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
ＲＮＧ リテーナリング
ＳＬＲ スラリー

Claims (16)

  1. （ａ）半導体基板上に絶縁膜を形成する工程、
    （ｂ）前記絶縁膜をエッチングして溝部を形成する工程、
    （ｃ）前記溝部の内部を含む前記絶縁膜の表面に第１導電性膜を形成する工程、
    （ｄ）前記溝部の内部を含む前記第１導電性膜の表面に、前記溝部を埋め込み前記第１導電性膜より研磨速度の大きい第２導電性膜を形成する工程、
    （ｅ）第１研磨パッドを用いて前記溝部の外部の前記第２導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第２導電性膜を残す工程、
    （ｆ）第２研磨パッドを用いて前記溝部の外部の前記第１導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第１導電性膜を残すことにより配線を形成する工程、を含み、前記第１研磨パッドおよび前記第２研磨パッドはそれぞれ気泡を含み、前記第２研磨パッドに含まれる前記気泡の径は、前記第１研磨パッドに含まれる前記気泡の径より大きいことを特徴とする半導体集積回路装置の製造方法。
  2. 請求項１記載の半導体集積回路装置の製造方法において、前記第２研磨パッドに含まれる前記気泡の径は不均一であることを特徴とする半導体集積回路装置の製造方法。
  3. 請求項２記載の半導体集積回路装置の製造方法において、前記第２研磨パッドに含まれる前記気泡は、径が１５０μｍ以下のものと１５０μｍ以上のものとの両方を含むことを特徴とする半導体集積回路装置の製造方法。
  4. 請求項３記載の半導体集積回路装置の製造方法において、前記第２研磨パッドに含まれる前記気泡の径は、１５０μｍ〜２０００μｍであることを特徴とする半導体集積回路装置の製造方法。
  5. 請求項３記載の半導体集積回路装置の製造方法において、前記（ｆ）工程においては、前記絶縁膜に対する前記第１導電性膜の研磨速度比が１０以上となる研磨剤を用いることを特徴とする半導体集積回路装置の製造方法。
  6. 請求項１記載の半導体集積回路装置の製造方法において、前記第２導電性膜は銅を主成分として含むことを特徴とする半導体集積回路装置の製造方法。
  7. （ａ）半導体基板上に絶縁膜を形成する工程、
    （ｂ）前記絶縁膜をエッチングして溝部を形成する工程、
    （ｃ）前記溝部の内部を含む前記絶縁膜の表面に第１導電性膜を形成する工程、
    （ｄ）前記溝部の内部を含む前記第１導電性膜の表面に、前記溝部を埋め込み前記第１導電性膜より研磨速度の大きい第２導電性膜を形成する工程、
    （ｅ）第１研磨パッドを用いて前記溝部の外部の前記第２導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第２導電性膜を残す工程、
    （ｆ）第２研磨パッドを用いて前記溝部の外部の前記第１導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第１導電性膜を残すことにより配線を形成する工程、を含み、前記第２研磨パッドの密度は、前記第１研磨パッドの密度より小さいことを特徴とする半導体集積回路装置の製造方法。
  8. 請求項７記載の半導体集積回路装置の製造方法において、前記第２研磨パッドの密度は０．４ｇ／ｃｍ３〜０．６ｇ／ｃｍ３であり、前記第２研磨パッドは径が１５０μｍ以上の気泡を含むことを特徴とする半導体集積回路装置の製造方法。
  9. 請求項８記載の半導体集積回路装置の製造方法において、前記第２研磨パッドに含まれる前記気泡の径は１５０μｍ〜２０００μｍであることを特徴とする半導体集積回路装置の製造方法。
  10. 請求項７記載の半導体集積回路装置の製造方法において、前記第２導電性膜は銅を主成分として含むことを特徴とする半導体集積回路装置の製造方法。
  11. （ａ）半導体基板上に絶縁膜を形成する工程、
    （ｂ）前記絶縁膜をエッチングして溝部を形成する工程、
    （ｃ）前記溝部の内部を含む前記絶縁膜の表面に第１導電性膜を形成する工程、
    （ｄ）前記溝部の内部を含む前記第１導電性膜の表面に、前記溝部を埋め込み前記第１導電性膜より研磨速度の大きい第２導電性膜を形成する工程、
    （ｅ）第１研磨パッドを用いて前記溝部の外部の前記第２導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第２導電性膜を残す工程、
    （ｆ）第２研磨パッドを用いて前記溝部の外部の前記第１導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第１導電性膜を残すことにより配線を形成する工程、を含み、前記第２研磨パッドはＪＩＳ Ｋ ６２５３に準拠するタイプＥデュロメータによる硬度が７５度以上であり、前記第２研磨パッドの密度は０．６ｇ／ｃｍ３以下であることを特徴とする半導体集積回路装置の製造方法。
  12. 請求項１１記載の半導体集積回路装置の製造方法において、前記第２研磨パッドの密度は０．４ｇ／ｃｍ３〜０．６ｇ／ｃｍ３であることを特徴とする半導体集積回路装置の製造方法。
  13. 請求項１１記載の半導体集積回路装置の製造方法において、前記第２導電性膜は銅を主成分として含むことを特徴とする半導体集積回路装置の製造方法。
  14. （ａ）半導体基板上に絶縁膜を形成する工程、
    （ｂ）前記絶縁膜をエッチングして溝部を形成する工程、
    （ｃ）前記溝部の内部を含む前記絶縁膜の表面に第１導電性膜を形成する工程、
    （ｄ）前記溝部の内部を含む前記第１導電性膜の表面に、前記溝部を埋め込み前記第１導電性膜より研磨速度の大きい第２導電性膜を形成する工程、
    （ｅ）第１研磨パッドを用いて前記溝部の外部の前記第２導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第２導電性膜を残す工程、
    （ｆ）第２研磨パッドを用いて前記溝部の外部の前記第１導電性膜を化学的および機械的に研磨して、前記溝部の内部に前記第１導電性膜を残すことにより配線を形成する工程、を含み、前記第１研磨パッドおよび前記第２研磨パッドはそれぞれ気泡を含み、前記第１研磨パッドに含まれる前記気泡の径は１５０μｍ以下であり、前記第２研磨パッドに含まれる前記気泡は径が１５０μｍ以下のものと１５０μｍ以上のものとの両方を含むことを特徴とする半導体集積回路装置の製造方法。
  15. 請求項１４記載の半導体集積回路装置の製造方法において、前記第１研磨パッドに含まれる前記気泡の径は１０μｍ〜１５０μｍであり、前記第２研磨パッドに含まれる前記気泡の径は１５０μｍ〜２０００μｍであることを特徴とする半導体集積回路装置の製造方法。
  16. 請求項１４記載の半導体集積回路装置の製造方法において、前記第２導電性膜は銅を主成分として含むことを特徴とする半導体集積回路装置の製造方法。
JP2003191730A 2003-07-04 2003-07-04 半導体集積回路装置の製造方法 Pending JP2005026538A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003191730A JP2005026538A (ja) 2003-07-04 2003-07-04 半導体集積回路装置の製造方法
TW093109617A TWI240966B (en) 2003-07-04 2004-04-07 Manufacturing method of semiconductor integrated circuit device
CNA2004100381584A CN1577795A (zh) 2003-07-04 2004-05-11 半导体集成电路器件的制造方法
US10/863,776 US7172963B2 (en) 2003-07-04 2004-06-09 Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties
KR1020040042063A KR20050003999A (ko) 2003-07-04 2004-06-09 반도체 집적 회로 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003191730A JP2005026538A (ja) 2003-07-04 2003-07-04 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005026538A true JP2005026538A (ja) 2005-01-27

Family

ID=33549844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003191730A Pending JP2005026538A (ja) 2003-07-04 2003-07-04 半導体集積回路装置の製造方法

Country Status (5)

Country Link
US (1) US7172963B2 (ja)
JP (1) JP2005026538A (ja)
KR (1) KR20050003999A (ja)
CN (1) CN1577795A (ja)
TW (1) TWI240966B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082249A1 (ja) * 2009-01-14 2010-07-22 パナソニック株式会社 半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006025164A1 (ja) * 2004-08-31 2008-05-08 株式会社日立国際電気 半導体装置の製造方法
US20070263281A1 (en) * 2005-12-21 2007-11-15 Maxon John E Reduced striae low expansion glass and elements, and a method for making same
DE102007026292A1 (de) * 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
CN101678528B (zh) * 2008-01-30 2013-01-30 旭硝子株式会社 制造磁盘用玻璃衬底的方法
US8384214B2 (en) * 2009-10-13 2013-02-26 United Microelectronics Corp. Semiconductor structure, pad structure and protection structure
CN102496598B (zh) * 2011-12-30 2016-08-24 上海集成电路研发中心有限公司 一种去除铜互连中阻挡层残留的方法
KR102307127B1 (ko) * 2017-06-14 2021-10-05 삼성전자주식회사 반도체 소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195435A (ja) 1995-01-13 1996-07-30 Toshiba Corp 誘電体分離型半導体基板の製造方法
US6204169B1 (en) * 1997-03-24 2001-03-20 Motorola Inc. Processing for polishing dissimilar conductive layers in a semiconductor device
JP2000311876A (ja) * 1999-04-27 2000-11-07 Hitachi Ltd 配線基板の製造方法および製造装置
US6656842B2 (en) * 1999-09-22 2003-12-02 Applied Materials, Inc. Barrier layer buffing after Cu CMP
US6858540B2 (en) * 2000-05-11 2005-02-22 Applied Materials, Inc. Selective removal of tantalum-containing barrier layer during metal CMP
JP2001358101A (ja) 2000-06-13 2001-12-26 Toray Ind Inc 研磨パッド
JP2002075932A (ja) 2000-08-23 2002-03-15 Toray Ind Inc 研磨パッドおよび研磨装置ならびに研磨方法
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US6660627B2 (en) * 2002-03-25 2003-12-09 United Microelectronics Corp. Method for planarization of wafers with high selectivities

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010082249A1 (ja) * 2009-01-14 2010-07-22 パナソニック株式会社 半導体装置の製造方法
JP2010165765A (ja) * 2009-01-14 2010-07-29 Panasonic Corp 半導体装置の製造方法
US8668553B2 (en) 2009-01-14 2014-03-11 Panasonic Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US7172963B2 (en) 2007-02-06
US20050003670A1 (en) 2005-01-06
KR20050003999A (ko) 2005-01-12
CN1577795A (zh) 2005-02-09
TW200503092A (en) 2005-01-16
TWI240966B (en) 2005-10-01

Similar Documents

Publication Publication Date Title
KR100873759B1 (ko) 반도체 집적 회로 장치의 제조 방법
TWI326903B (en) Method of manufacturing semiconductor device
JP3660799B2 (ja) 半導体集積回路装置の製造方法
US7208404B2 (en) Method to reduce Rs pattern dependence effect
KR100359070B1 (ko) 반도체 장치 제조방법
JP2011204750A (ja) 半導体装置の製造方法
US20040253809A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
CA2456225A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
US6713385B1 (en) Implanting ions in shallow trench isolation structures
TWI292185B (en) Manufacture of semiconductor device with cmp
JP2005026538A (ja) 半導体集積回路装置の製造方法
WO2000002235A1 (en) Method of planarizing integrated circuits
JP2007317682A (ja) 半導体装置の製造方法
TW202111870A (zh) 用於混成特徵金屬化之方法與設備
JP2001284355A (ja) 半導体装置およびその製造方法
TWI704607B (zh) 形成鈷接觸模組之方法及藉此形成之鈷接觸模組
JP4966116B2 (ja) 半導体集積回路装置の製造方法
JP2005340460A (ja) 半導体装置の形成方法
JP2005072238A (ja) 半導体装置の製造方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
KR19980048378A (ko) 반도체소자의 평탄화방법
KR100476707B1 (ko) 반도체 소자의 제조 방법
JP2003193300A (ja) 半導体装置の製造方法、電解エッチング装置および半導体製造装置
JP2003188173A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707