JPWO2006025164A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2006025164A1
JPWO2006025164A1 JP2006531414A JP2006531414A JPWO2006025164A1 JP WO2006025164 A1 JPWO2006025164 A1 JP WO2006025164A1 JP 2006531414 A JP2006531414 A JP 2006531414A JP 2006531414 A JP2006531414 A JP 2006531414A JP WO2006025164 A1 JPWO2006025164 A1 JP WO2006025164A1
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
manufacturing
semiconductor device
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006531414A
Other languages
English (en)
Inventor
寺崎　正
正 寺崎
小川　雲龍
雲龍 小川
雅則 中山
雅則 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2006025164A1 publication Critical patent/JPWO2006025164A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導体装置の製造方法は、シリコン基板表面を薬液によりエッチングした後に形成される酸化珪素膜を加熱して薄膜化させる薄膜化工程と、薄膜化した酸化珪素膜を加熱して、少なくとも酸素を含有するガスにより酸化する熱酸化工程、または薄膜化した酸化珪素膜を、プラズマ放電された少なくとも酸素を含有するガスにより酸化する工程とを有する。

Description

本発明は半導体装置の製造方法に関し、特に、ゲート絶縁膜用酸化珪素膜を形成する工程を備える半導体装置の製造方法に関する。
従来、ゲート絶縁膜用酸化珪素膜を形成する場合、まずは前洗浄としてＲＣＡ洗浄を行い、その後に酸化珪素膜を形成していた。
ＲＣＡ洗浄とは、ＳＣ−１（ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏ混合液）やＳＣ−２（ＨＣｌ、Ｈ２Ｏ２、Ｈ２Ｏ混合液）や希フッ酸やＳＰＭ（Ｈ２ＳＯ４、Ｈ２Ｏ２）洗浄シーケンスを組み合わせ、異物や有機物や金属汚染を除去する洗浄法であるが、Ｈ２Ｏ２によって酸化珪素膜が形成されるために処理終了後には１０Å程度の化学的酸化膜が形成されている。ゲート絶縁膜の薄膜化に伴い、トランジスタ特性を向上するためにはこの１０Å程度の化学的酸化膜の存在が無視できなくなっているが、この化学的酸化珪素膜の膜質は高温の熱処理によって形成された酸化膜に比べて膜質が悪く、その結果、その後に酸化珪素膜を形成したゲート絶縁膜も品質が優れず、トランジスタの特性向上を阻害している。
従って、本発明の主な目的は、高品質な絶縁膜をシリコン基板表面に形成可能な半導体装置の製造方法を提供することにある。
本発明の一態様によれば、
シリコン基板表面を薬液によりエッチングした後に形成される酸化珪素膜を加熱して薄膜化させる酸化珪素膜の薄膜化工程と、
前記薄膜化した酸化珪素膜を加熱して、少なくとも酸素を含有するガスにより酸化する熱酸化工程、または前記薄膜化した酸化珪素膜を、プラズマ放電された少なくとも酸素を含有するガスにより酸化するプラズマ酸化工程と、
を有することを特徴とする半導体装置の製造方法が提供される。
本発明の好ましい実施例の処理フローを示す図である。 本発明の好ましい実施例による薄膜酸化膜の生成を説明するための図であり、高温アニール後の酸化膜形成の処理時間依存性を示している。 ゲート絶縁膜中の窒素ドーズ量とゲート絶縁膜のリーク電流の関係を示す図である。 本発明の好ましい実施例における薄膜高品質酸化膜によるＭＯＳトランジスタのＯｎ電流特性向上結果を示す図である。 本発明の好ましい実施例で好適に使用される処理装置の概略縦断面図である。
発明を実施するための好ましい形態
本発明の好ましい形態によれば、
シリコン基板表面を薬液によりエッチングした後に形成される酸化珪素膜を加熱して薄膜化させる酸化珪素膜の薄膜化工程と、
前記薄膜化した酸化珪素膜を加熱して、少なくとも酸素を含有するガスにより酸化する熱酸化工程、または前記薄膜化した酸化珪素膜を、プラズマ放電された少なくとも酸素を含有するガスにより酸化するプラズマ酸化工程と、
を有することを特徴とする半導体装置の製造方法が提供される。
薬液により形成された酸化珪素膜は膜質が悪いが、熱処理により膜質改善が図られ、電気特性を向上させることができる。
また、酸化珪素膜を熱酸化、またはプラズマ酸化することにより、ラフネス（表面粗さ）が緩和され、表面の平坦度が向上する。
すなわち、薬液により形成された酸化珪素膜（例えば１１Å）は、熱処理すれば膜の緻密化や昇華が起きるので、薄膜化する（例えば４Åになる）。そして、その後、熱酸化またはプラズマ酸化して酸化珪素膜の膜厚を厚くして所定の膜厚（たとえば、８Å）にする。薬液洗浄による酸化珪素膜形成処理や熱処理による酸化珪素膜の薄膜化での膜厚制御が難しく、一旦所定膜厚よりも薄膜化してから、酸化膜を足すことにより膜厚を制御する。これにより、極めて薄い酸化珪素膜の膜厚制御が可能となる。
また、熱処理により薄膜化した後の酸化珪素膜を熱酸化またはプラズマ酸化することによって、より酸化膜表面のラフネスを緩和することができる。すなわち、酸化膜の凹部の方が凸部より下地の基板までの距離が近いので、より熱酸化、またはプラズマ酸化されやすく、凸部に比べて凹部の膜厚が厚くなりやすく、その結果、ラフネスが緩和される。
６５ｎｍ以降のデザインルールではゲート絶縁膜をより薄膜化する必要があり、膜質を改善し、ラフネスを緩和できるようにした本発明がより一層有効になってくる。
好ましくは、前記薄膜化工程では、前記エッチングした後に形成される酸化珪素膜を温度８００℃以上で処理する。
熱処理による薄膜化の好ましい条件は、温度：８００℃〜１０００℃、圧力：２６６−２６６０Ｐａ、ガス流量：Ｎ２：５００−５０００ｓｃｃｍ、時間：５−６０秒である。
熱処理後の熱酸化処理の好ましい条件は、温度：７００−８００℃、圧力：２６６−２６６０Ｐａ、ガス流量：０２：１−２ｓｌｍ、Ｈ２：１００−５００ｓｃｃｍ、Ｎ２：０−２０ｓｌｍ、時間：１−３０分である。
熱処理後のプラズマ酸化処理の好ましい条件は、温度：４００−９００℃、圧力：１０−２００Ｐａ、高周波電力：５０−３００Ｗ、ガス流量：０２：３００−１０００ｓｃｃｍ、時間：３−２４０秒である。
好ましくは、前記熱酸化またはプラズマ酸化により形成された酸化珪素膜を窒素を含むプラズマにより窒化して酸窒化珪素膜を形成する酸窒化珪素膜形成工程をさらに有する。
プラズマ窒化処理の好ましい条件は、温度：４００−８００℃、圧力：１０−１５０Ｐａ、高周波電力：１５０−３００Ｗ、ガス流量：Ｎ２ ３００−１０００ｓｃｃｍ、時間：６０−２４０秒である。
好ましくは、前記薄膜化した酸化珪素膜および前記熱酸化またはプラズマ酸化により形成された酸化珪素膜によりゲート絶縁膜の一部または全部を構成する。
好ましくは、前記酸窒化珪素膜も前記ゲート絶縁膜の一部を構成する。
また、好ましくは、前記酸化珪素膜を加熱して薄膜化させる処理室内の処理雰囲気が減圧状態である。減圧状態にすることにより、酸化が進まないようにすることができる。
また、好ましくは、前記酸化珪素膜を加熱して薄膜化させる工程では、Ｎ２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのうち少なくとも一つを供給する。
また、好ましくは、前記薬液が過酸化水素水混合液である。
また、好ましくは、前記酸窒化珪素膜の窒素のドーズ量が１Ｅ１５（１×１０１５）［ａｔｏｍ／ｃｍ２］以上である。
ここで、ドーズ量とは、単位面積当たりのイオン注入量のことであり、（前記酸窒化珪素膜の密度）×（窒素濃度）×（膜厚）で求まる量のことである。
そして、ここでの酸窒化珪素膜の密度とは、単位体積当たりの酸素、窒素、および珪素の全原子数のことである。
また、窒素濃度とは、
｛（単位体積当たりの窒素原子数）／（単位体積当たりの酸素、窒素、および珪素の全原子数）｝で求まる値である。
また、膜厚とは、酸窒化珪素膜全体のことであり、下地シリコン基板表面から、前記シリコン基板上に形成される前記酸窒化珪素膜表面までの厚さのことである。
なお、薬液により形成された酸化珪素膜を、熱処理して除去してしまうことも考えられるが、そのためには、１×１０−９Ｔｏｒｒという程度にまで高真空引きしなければならない。また、自然酸化膜を除去した後の基板表面のラフネスが増加してしまうという問題がある。
これに対して、本発明の方法によれば、圧力が２２６〜２６６０Ｐａに調整できれば良いので、到達圧力が１×１０−４Ｔｏｒｒ程度まで真空引きできる真空ポンプを用いればよく、これよりも高真空するために真空ポンプの性能を向上させる等、装置の製作コストがかからない。また、より酸化珪素膜表面のラフネスを緩和することができる。
本発明の好ましい実施の形態においては、半導体デバイスの酸窒化珪素膜を含むゲート絶縁膜形成において、７〜１２Åの薄膜の酸化膜に減圧ガス雰囲気にて８００℃以上のアニール処理を行い、その後にプラズマ生成装置によって窒化処理後の酸窒化珪素膜中の窒素ドーズ量が１Ｅ１５（１×１０１５）［ａｔｏｍｓ／ｃｍ２］以上となるように窒化処理を行う。
また、上記アニール処理後に再び酸化膜を形成し、その後にプラズマ生成装置によって窒化処理を行う。
また、上記７〜１２Åの薄膜の酸化膜が過酸化水素水混合液にて形成された化学的酸化膜である。
また、アニール処理の温度が８００℃以上であり、雰囲気ガスは、Ｎ２、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのいずれか、又はいずれか複数の組合せが主成分である。
次に、図面を参照して本発明の好ましい実施例について説明する。
図１に本発明の好ましい実施例の処理のフローを示す。ゲート絶縁膜を形成する際はその前工程として薬液によるシリコン基板表面の清浄化が行われる。通常ＲＣＡ洗浄と呼ばれる洗浄法によって異物、有機物、金属汚染を除去し、その最終工程において表面に１０Å程度の薄い酸化膜を形成して表面の終端処理を行い表面や膜中に不純物が混入することを抑制している。しかしこの化学的に形成された酸化膜は高温熱処理によって形成された酸化膜に対して膜質が劣っており、ゲート絶縁膜の薄膜化に伴い、特性を向上するためにはこの１０Å程度の化学的酸化膜の存在が無視できなくなっている。
そこで、本実施例では高品質で薄い酸化膜を形成するために、この１０Å程度の化学的酸化膜に対してアニール処理を行い、膜の緻密化による高品質化、昇華による薄膜化を図る。アニールとしては、例えば１３３０Ｐａ、１０００℃、窒素雰囲気にて１０秒程度の処理を行う。上記アニール条件では１０Å程度の化学的酸化膜は４Å程度にまで薄膜化する。
現在のゲート酸窒化珪素膜としては４Åの下地酸化膜は薄すぎるので処理後に８〜１２Åとなるように高品質な酸化膜を形成する。
この酸化膜を形成するには、高温熱処理装置にて例えば１３３０Ｐａ、８５０℃、窒素希釈された酸素雰囲気にて１０秒程度の処理を行う（熱酸化処理）。また、プラズマ生成装置にて例えば酸素を活性化し、４００℃、１００Ｐａ、ＲＦパワー１５０Ｗで、３０秒程度の処理を行い酸化膜を形成する方法もある（プラズマ酸化処理）。
次に、この酸化膜に対してプラズマ生成装置にて窒化処理を行い、酸窒化膜を形成する。
窒化処理条件は、例えば窒素１５００ｓｃｃｍ、５Ｐａ、４００℃、ＲＦパワー１５０Ｗで、１５秒程度の処理を行う。
このとき、ＰＭＯＳトランジスタにおけるＢ（ボロン）拡散によるＶｔｈ（閾値電圧）のシフトを抑制しかつリーク電流を低減するために、酸窒化膜中の窒素のドーズ量が１Ｅ１５（１×１０１５）［ａｔｏｍｓ／ｃｍ２］以上となるように窒化処理を行う。なお、窒素のドーズ量は、１Ｅ１６（１×１０１６）［ａｔｏｍｓ／ｃｍ２］以下であることが好ましい。
図２に本発明の好ましい実施例による薄膜酸化膜の生成例を示す。図２は高温アニール後の酸化膜形成（プラズマ酸化処理）の処理時間依存性を示したものである。高温アニールを行うことによって酸化膜の膜厚が薄くなる。これはケミカル酸化膜が緻密化した効果や昇華したためと考えられるが、この後に高温熱処理やプラズマ処理によって高品質な薄膜の酸化膜を形成することができる。
酸化膜に窒素を入れる目的としてＰＭＯＳトランジスタの閾値電圧シフトの抑制とリーク電流の抑制があるが、図３にゲート絶縁膜中の窒素ドーズ量とゲート絶縁膜のリーク電流の関係を示す。図３は、横軸がゲート絶縁膜のリーク電流密度（Ｊｇ（Ａ／ｃｍ２））であり、縦軸が膜中の窒素のドーズ量（ａｔｏｍｓ／ｃｍ２）である。これは酸化膜が１２Åの例だが、今後の薄膜化の要求に対しては上記目的を達成するためには、ますます窒素濃度を向上する必要性が高まることがわかる。
本実施例の酸窒化膜をＭＯＳトランジスタに適用し特性を比較評価した例として、図４に本実施例による薄膜高品質酸化膜によるＭＯＳトランジスタのＯｎ電流特性向上結果を示す。図４は、横軸がゲート絶縁膜のリーク電流密度（Ｊｇ（Ａ／ｃｍ２））であり、縦軸が、Ｏｎ電流（ｎＡ）である。本実施例で薄膜でリーク電流の少ない酸化膜が形成されることによってＯｎ電流を向上することができることがわかる。
以上説明したように、本発明の好ましい実施例のゲート酸窒化珪素膜を形成することによって、リーク電流の少ない薄膜の酸窒化膜を形成できＭＯＳトランジスタの特性を向上することができる。
次に、本発明の好ましい実施例で好適に使用されるプラズマ処理装置について図５を参照して説明する。
このプラズマ処理装置は、電界と磁界により高密度プラズマを生成できる変形マグネトロン型プラズマ源を用いて、ウエハ等の基板をプラズマ処理する基板処理装置（以下、ＭＭＴ装置と称する）である。このＭＭＴ装置では、気密性を確保した処理室に基板を設置し、シャワープレートを介して反応ガスを処理室に導入し、処理室をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに磁界をかけてマグネトロン放電を起こす。放電用電極近傍の電子がドリフトしながらサイクロイド運動を続けて周回し、磁界に捕捉されるため電離生成率が高くなり高密度プラズマ生成が可能となる。この高密度プラズマによって反応ガスを励起分解させる。励起分解させた反応ガスにより、基板表面を酸化または窒化等の拡散処理をしたり、または基板表面に薄膜を形成したり、または基板表面をエッチングしたりする等、基板へ各種のプラズマ処理を施すことができる。
また、光源からの光により処理室内の基板を加熱できるようになっている。
このＭＭＴ装置は、上側容器２１０と下側容器２１１とから構成された処理容器２０３を備える。下側容器２１１と、下側容器２１１の上に被せられる上側容器２１０とから内部にウェハ２００を処理する処理室２０１が形成されている。上側容器２１０は窒化アルミニウムや酸化アルミニウム又は石英の誘電体でドーム型をして形成されており、下側容器２１１はアルミニウムで形成されている。
上側容器２１０の上部には、シャワーヘッド２３６が設けられる。シャワーヘッド２３６には反応ガス導入用のガス導入口（図示せず）が連通して設けられている。シャワーヘッドの下部には処理室２０１内へガスを吹出す噴出孔であるガス吹出口２３９が設けられる。
シャワーヘッド２３６は、側壁部材３１３と、蓋体２３３と、遮蔽プレート２４０と、バッファ室２３７と、開口２３８と、ガス吹出口２３９とを備えている。
バッファ室２３７は、処理室２０１の上部にガスが導入されるガス分散空間として設けられる。バッファ室２３７は、側壁部材３１３と、蓋体２３３と、開口周辺部２２９と、開口２３８を覆う遮蔽プレート２４０とから構成される。バッファ室２３７内には、遮蔽プレート２４０が設けられるので、実質的にガス分散空間は、蓋体２３３と遮蔽プレート２４０との間に形成される空間となる。蓋体２３３と遮蔽プレート２４０は石英で構成されている。
開口２３８は、ウェハ２００の主面と対向する処理室２０１の天井に設けられ、バッファ室２３７と処理室２０１とを連通するように構成される。
遮蔽プレート２４０は、開口２３８をバッファ室２３７内側から覆って、バッファ室２３７内に導入されるガスを開口周辺部２２９に流すように構成される。
ガス吹出口２３９は、遮蔽プレート２４０の下面外周部と開口２３８の周辺部との間に形成された隙間に設けられる。ガス吹出口２３９は、プラズマにさらされる処理室２０１に露出しないように、開口２３８の開口面よりも奥まったバッファ室２３７の内側に配置される。ガス吹出口２３９は、開口２３８の周方向に沿って複数個等間隔に形成され、遮蔽プレート２４０によって開口周辺部２２９に流れるガスを処理室２０１内にシャワー状に噴出するように構成される。
上述したシャワーヘッド２３６から反応ガス２３０が処理室２０１に供給され、またサセプタ２１７の周囲から処理室２０１の底方向へ基板処理後のガスが流れるように下側容器２１１の側壁にガスを排気する排気口であるガス排気口２３５が設けられ、ガス排気口２３５はガス排気管２３１に接続されている。
処理室２０１内にプラズマ生成領域を形成するプラズマ生成手段２８０は、供給される反応ガスを励起させる放電手段と、電子をトラップする磁界形成手段とから構成される。
放電手段は、筒状電極２１５、整合器（図示せず）、高周波電源（図示せず）から構成される。磁界形成手段は、筒状磁石２１６から構成される。
筒状電極２１５は、断面が筒状であり、好適には円筒状の電極で構成される。筒状電極２１５は処理室２０１の外周に設置されて処理室２０１内の筒状電極２１５近傍のプラズマ生成領域を囲んでいる。筒状電極２１５にはインピーダンスの整合を行う整合器（図示せず）を介して高周波電力を印加する高周波電源（図示せず）が接続されている。
また、筒状磁石２１６は、断面が筒状であり、筒状の永久磁石で構成される。永久磁石の材質は、例えばネオジム系希土類コバルト磁石である。筒状磁石２１６は、筒状電極２１５の外表面の筒軸方向の上下端近傍２段に配置される。上下の筒状磁石２１６，２１６は、処理室２０１の半径方向に沿った両端（内周端と外周端）に磁極を持ち、上下の筒状磁石２１６，２１６の磁極の向きが逆向きに設定されている。従って、内周部の磁極同士が異極となっており、これにより、筒状電極２１５の内周面に沿って筒軸方向に磁力線を形成するようになっている。
処理室２０１の底側中央には、基板２００を保持するための基板保持手段としてサセプタ２１７が配置されている。サセプタ２１７はウェハ２００を加熱できるようになっている。サセプタ２１７は、内部に加熱手段としてのヒータ（図中省略）が一体的に埋め込まれている。
シャワーヘッド２３６の上部には光源３１６が設けられている。光源３１６は、中央に開口３１７を有する光源周辺部材３１５により、側壁部材３１３上に取り付けられている。側壁部材には冷却水通路３１４が設けられている。冷却水を流して熱を光源周辺部材３１５に加えない構造となっている。光源３１６と接触する光源周辺部材３１５の材質としては、熱伝導率の高い材質例えば、アルミニウムを用いる。熱・光が集中する部分は光源の周囲であるため、その局所的な部分に冷却水を流すことで、光源周辺部材３１５の温度上昇を低減させることができる。
光源からの光３０１は、開口３１７、石英製の蓋体２３３、石英製の反応ガス遮蔽プレート２４０、開口２３８を介して基板２００に照射され、基板２００を加熱処理することができる。
この装置で、加熱処理（アニール）工程、熱酸化工程またはプラズマ酸化工程、プラズマ窒化工程を連続処理することができる。
また、ランプだけを用いたランプ加熱装置で、加熱処理（アニール）工程、熱酸化工程を行い、ランプが設けられていない放電用電極だけのＭＭＴ装置でプラズマ酸化工程、プラズマ窒化工程を行うようにしてもよい。
明細書、特許請求の範囲、図面および要約書を含む２００４年８月３１日提出の日本国特許出願２００４−２５２１３８および２００５年４月５日提出の日本国特許出願２００５−１０８６４５号の開示内容全体は、そのまま引用してここに組み込まれる。
種々の典型的な実施の形態を示しかつ説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の請求の範囲によってのみ限定されるものである。
以上説明したように、本発明の一形態によれば、高品質な絶縁膜をシリコン基板表面に形成可能な半導体装置の製造方法が提供され、半導体装置の特性向上を図ることができる。
その結果、本発明は、半導体シリコンウエハを用いて半導体装置を製造する方法に特に好適に利用できる。

Claims (8)

  1. シリコン基板表面を薬液によりエッチングした後に形成される酸化珪素膜を加熱して薄膜化させる酸化珪素膜の薄膜化工程と、
    前記薄膜化した酸化珪素膜を加熱して、少なくとも酸素を含有するガスにより酸化する熱酸化工程、または前記薄膜化した酸化珪素膜を、プラズマ放電された少なくとも酸素を含有するガスにより酸化するプラズマ酸化工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記薄膜化工程では、前記エッチングした後に形成される酸化珪素膜を温度８００℃以上で処理することを特徴とする請求項１の半導体装置の製造方法。
  3. 前記薄膜化工程では、前記エッチングした後に形成される酸化珪素膜を温度８００℃〜１０００℃で処理することを特徴とする請求項２の半導体装置の製造方法。
  4. 前記薄膜化工程では、前記エッチングした後に形成される酸化珪素膜を減圧下で処理することを特徴とする請求項１乃至３の半導体装置の製造方法。
  5. 前記減圧下での圧力が２６６Ｐａ〜２６６０Ｐａであることを特徴とする請求項４の半導体装置の製造方法。
  6. 前記薄膜化工程では、前記エッチングした後に形成される酸化珪素膜を窒素で処理することを特徴とする請求項４の半導体装置の製造方法。
  7. 前記薄膜化工程では、前記エッチングした後に形成される酸化珪素膜を５秒〜６０秒処理することを特徴とする請求項６の半導体装置の製造方法。
  8. 前記酸化珪素膜をプラズマ放電された少なくとも窒素を含有するガスにより窒化して酸窒化珪素膜を形成するプラズマ窒化工程をさらに有し、該プラズマ窒化工程により前記酸窒化珪素膜の窒素のドーズ量を１×１０１５ ［ａｔｏｍｓ／ｃｍ２］以上にすることを特徴とする請求項１乃至３の半導体装置の製造方法。
JP2006531414A 2004-08-31 2005-07-27 半導体装置の製造方法 Pending JPWO2006025164A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004252138 2004-08-31
JP2004252138 2004-08-31
JP2005108645 2005-04-05
JP2005108645 2005-04-05
PCT/JP2005/013733 WO2006025164A1 (ja) 2004-08-31 2005-07-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPWO2006025164A1 true JPWO2006025164A1 (ja) 2008-05-08

Family

ID=35999827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006531414A Pending JPWO2006025164A1 (ja) 2004-08-31 2005-07-27 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20080096395A1 (ja)
JP (1) JPWO2006025164A1 (ja)
KR (1) KR100829335B1 (ja)
TW (1) TW200614340A (ja)
WO (1) WO2006025164A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206968A1 (en) * 2006-12-27 2008-08-28 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device
KR20100006009A (ko) * 2008-07-08 2010-01-18 주성엔지니어링(주) 반도체 제조 장치
US8883624B1 (en) 2013-09-27 2014-11-11 Cypress Semiconductor Corporation Integration of a memory transistor into high-K, metal gate CMOS process flow
KR102578827B1 (ko) * 2018-04-24 2023-09-15 삼성전자주식회사 유연한 유무기 보호막 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116901A (ja) * 1997-06-20 1999-01-22 Sony Corp シリコン酸化膜の形成方法
JPH11307526A (ja) * 1998-04-24 1999-11-05 Nec Corp 酸化膜の作製方法
JP2000183055A (ja) * 1998-12-11 2000-06-30 Samsung Electronics Co Ltd 低圧下のシリコン酸化膜及び酸窒化膜形成方法
JP2002231716A (ja) * 2001-02-01 2002-08-16 Tokyo Electron Ltd 薄膜形成方法及び薄膜形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046088A (en) * 1997-12-05 2000-04-04 Advanced Micro Devices, Inc. Method for self-aligning polysilicon gates with field isolation and the resultant structure
US20010014483A1 (en) * 1998-11-24 2001-08-16 Hsueh-Hao Shih Method of forming a gate oxide layer
JP2001274154A (ja) * 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
US6362085B1 (en) * 2000-07-19 2002-03-26 Taiwan Semiconductor Manufacturing Company Method for reducing gate oxide effective thickness and leakage current
EP1453083A4 (en) * 2001-12-07 2007-01-10 Tokyo Electron Ltd INSULATING FILM NITRIDING PROCESS, SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME, AND SURFACE TREATING DEVICE AND METHOD
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant
JP3484177B2 (ja) * 2002-04-26 2004-01-06 沖電気工業株式会社 半導体装置とその製造方法
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides
JP2005026538A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 半導体集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116901A (ja) * 1997-06-20 1999-01-22 Sony Corp シリコン酸化膜の形成方法
JPH11307526A (ja) * 1998-04-24 1999-11-05 Nec Corp 酸化膜の作製方法
JP2000183055A (ja) * 1998-12-11 2000-06-30 Samsung Electronics Co Ltd 低圧下のシリコン酸化膜及び酸窒化膜形成方法
JP2002231716A (ja) * 2001-02-01 2002-08-16 Tokyo Electron Ltd 薄膜形成方法及び薄膜形成装置

Also Published As

Publication number Publication date
US20080096395A1 (en) 2008-04-24
WO2006025164A1 (ja) 2006-03-09
KR20070004717A (ko) 2007-01-09
KR100829335B1 (ko) 2008-05-13
TW200614340A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
US7446052B2 (en) Method for forming insulation film
JP4926219B2 (ja) 電子デバイス材料の製造方法
US8021987B2 (en) Method of modifying insulating film
TWI402914B (zh) 以氨與三氟化氮蝕刻氧化物
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR20090007633A (ko) 전계 효과 트랜지스터의 게이트 유전체 제조 방법
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
JP2011097029A (ja) 半導体装置の製造方法
CN115784774B (zh) 一种改善SiC Mos界面特性的方法
JPWO2006025164A1 (ja) 半導体装置の製造方法
KR100464424B1 (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
TW201715566A (zh) 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法
JPH05343391A (ja) 半導体装置の製造方法
JP2008060412A (ja) 半導体デバイスの製造方法
JP2007110144A (ja) 絶縁膜の形成方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2008182194A (ja) 半導体装置の製造方法
JP3984529B2 (ja) 半導体装置の製造方法
JP2007288069A (ja) 半導体装置の製造方法
JP2005045028A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316