JP3484177B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3484177B2 JP3484177B2 JP2002127217A JP2002127217A JP3484177B2 JP 3484177 B2 JP3484177 B2 JP 3484177B2 JP 2002127217 A JP2002127217 A JP 2002127217A JP 2002127217 A JP2002127217 A JP 2002127217A JP 3484177 B2 JP3484177 B2 JP 3484177B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- conductivity type
- layer
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000000034 method Methods 0.000 claims description 80
- 238000009792 diffusion process Methods 0.000 claims description 77
- 230000008569 process Effects 0.000 claims description 61
- 239000012535 impurity Substances 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 239000013078 crystal Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 17
- 239000012298 atmosphere Substances 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 10
- 239000012808 vapor phase Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 229910052732 germanium Inorganic materials 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 103
- 239000010408 film Substances 0.000 description 84
- 229910052796 boron Inorganic materials 0.000 description 35
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 34
- 229910052698 phosphorus Inorganic materials 0.000 description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 18
- 239000011574 phosphorus Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 17
- 239000002019 doping agent Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 238000007687 exposure technique Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910018540 Si C Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- CUZMQPZYCDIHQL-VCTVXEGHSA-L calcium;(2s)-1-[(2s)-3-[(2r)-2-(cyclohexanecarbonylamino)propanoyl]sulfanyl-2-methylpropanoyl]pyrrolidine-2-carboxylate Chemical compound [Ca+2].N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1.N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1 CUZMQPZYCDIHQL-VCTVXEGHSA-L 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- MVEOHWRUBFWKJY-UHFFFAOYSA-N 7-hydroxynaphthalene-2-sulfonic acid Chemical compound C1=CC(S(O)(=O)=O)=CC2=CC(O)=CC=C21 MVEOHWRUBFWKJY-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66265—Thin film bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8228—Complementary devices, e.g. complementary transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関するもので、特にラテラル構造のバイポー
ラトランジスタとその製造方法に関する。
製造方法に関するもので、特にラテラル構造のバイポー
ラトランジスタとその製造方法に関する。
【０００２】
【従来技術】バイポーラＬＳＩが、ＣＭＯＳ−ＬＳＩに
対して優れている点の一つは、トランジスタ自体の高速
性能と電流駆動能力の高さに起因した高速性能にある
が、消費電力が比較的大きい為、高い規模の高集積化に
向いていないと言われていた。
対して優れている点の一つは、トランジスタ自体の高速
性能と電流駆動能力の高さに起因した高速性能にある
が、消費電力が比較的大きい為、高い規模の高集積化に
向いていないと言われていた。
【０００３】消費電力の観点からみると、ＣＭＯＳ構造
が注目される。そこで、バイポーラデバイスにおいて
も、ＣＭＯＳ構造に倣い、その基本回路にＰＮＰとＮＰ
Ｎトランジスタを用いることによって、その高速性能や
高駆動能力を維持もしくは増大させた上で、消費電力の
大幅な削減が可能となるいくつかの回路方式が提案され
ている。
が注目される。そこで、バイポーラデバイスにおいて
も、ＣＭＯＳ構造に倣い、その基本回路にＰＮＰとＮＰ
Ｎトランジスタを用いることによって、その高速性能や
高駆動能力を維持もしくは増大させた上で、消費電力の
大幅な削減が可能となるいくつかの回路方式が提案され
ている。
【０００４】たとえば、特開平５−２１４４６号公報に
記載されているＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓ
ｕｌａｔｅｄ）基板１４０３上の横型バイポーラトラン
ジスタがあり、図１３に示すようにベース引き出し電極
７となる多結晶シリコン層７０の側面に側壁絶縁層２１
を形成し、ベース引き出し電極７および側壁絶縁層２１
をマスクとしてベース・エミッタ開口部内にＰ型不純物
をイオン注入することにより、側壁絶縁層２１にほぼ等
しい厚さを有するＰ型のベース領域６Ｂを形成してい
る。
記載されているＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓ
ｕｌａｔｅｄ）基板１４０３上の横型バイポーラトラン
ジスタがあり、図１３に示すようにベース引き出し電極
７となる多結晶シリコン層７０の側面に側壁絶縁層２１
を形成し、ベース引き出し電極７および側壁絶縁層２１
をマスクとしてベース・エミッタ開口部内にＰ型不純物
をイオン注入することにより、側壁絶縁層２１にほぼ等
しい厚さを有するＰ型のベース領域６Ｂを形成してい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
横型バイポーラではフォトリソグラフィによる最小加工
幅に制約されてしまうことや、たとえサイドウオール等
の自己整合縮小工程を用いたプロセスであっても、ある
深さ以上にインプランテーションを行うと、注入不純物
が被注入物質に衝突して反射することにより注入幅以上
に広がって、横方向チャネリングにより、真正ベース幅
が広がってしまう等の問題があった。
横型バイポーラではフォトリソグラフィによる最小加工
幅に制約されてしまうことや、たとえサイドウオール等
の自己整合縮小工程を用いたプロセスであっても、ある
深さ以上にインプランテーションを行うと、注入不純物
が被注入物質に衝突して反射することにより注入幅以上
に広がって、横方向チャネリングにより、真正ベース幅
が広がってしまう等の問題があった。
【０００６】このため、ベース幅を狭くすることができ
ず、この結果、トランジスタ高速性能に寄与率の大きい
ベース中のキャリア走行時間が増加してしまう。
ず、この結果、トランジスタ高速性能に寄与率の大きい
ベース中のキャリア走行時間が増加してしまう。
【０００７】本発明の目的は、ベース幅を狭く形成する
半導体装置の製造方法と、それにより製造した半導体装
置を提供することである。
半導体装置の製造方法と、それにより製造した半導体装
置を提供することである。
【０００８】
【課題を解決するための手段】本発明は、上記課題を達
成するために、以下の解決手段を採用する。
成するために、以下の解決手段を採用する。
【０００９】本発明は、トランジスタ形成領域に所定距
離離間して配置される第１導電型の第１及び第２の半導
体層を形成する工程であって、前記第１の半導体層は前
記第２の半導体層より高濃度となるように形成する工程
と、前記離間領域で露出する前記第２の半導体層の側面
に対して第２導電型不純物を気相拡散する工程と、前記
離間領域の前記第１及び第２の半導体層間をノンドープ
半導体層で埋め込む工程と、前記ノンドープ半導体層が
第１の導電型になり、前記第２の半導体層の側壁に拡散
された前記第２導電型不純物領域の一部が第１導電型と
なり、かつ他の前記第２導電型不純物領域が真性ベース
領域となるまで熱処理を行う工程とを有することを特徴
とする半導体装置の製造方法を採用する。
離離間して配置される第１導電型の第１及び第２の半導
体層を形成する工程であって、前記第１の半導体層は前
記第２の半導体層より高濃度となるように形成する工程
と、前記離間領域で露出する前記第２の半導体層の側面
に対して第２導電型不純物を気相拡散する工程と、前記
離間領域の前記第１及び第２の半導体層間をノンドープ
半導体層で埋め込む工程と、前記ノンドープ半導体層が
第１の導電型になり、前記第２の半導体層の側壁に拡散
された前記第２導電型不純物領域の一部が第１導電型と
なり、かつ他の前記第２導電型不純物領域が真性ベース
領域となるまで熱処理を行う工程とを有することを特徴
とする半導体装置の製造方法を採用する。
【００１０】このように、離間領域で露出する第２の半
導体層の側面に対して第２導電型不純物を気相拡散する
ことにより側面に薄い不純物層を形成し、さらに、この
薄い不純物層と第１の半導体層との間をノンドープ半導
体層で埋め込んで不純物の拡散が可能なように形成し、
熱拡散を行うことによって薄い不純物層をさらに薄く形
成する。
導体層の側面に対して第２導電型不純物を気相拡散する
ことにより側面に薄い不純物層を形成し、さらに、この
薄い不純物層と第１の半導体層との間をノンドープ半導
体層で埋め込んで不純物の拡散が可能なように形成し、
熱拡散を行うことによって薄い不純物層をさらに薄く形
成する。
【００１１】本発明はこのように薄い不純物層を形成す
る方法およびそのような構成を有する半導体装置に特徴
を有する。具体的には以下に示す。
る方法およびそのような構成を有する半導体装置に特徴
を有する。具体的には以下に示す。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて詳細に説明する。
基づいて詳細に説明する。
【００１３】（第１実施例）図１は本発明の第１実施例
の工程図であり、図１の１と図１の２からなる。
の工程図であり、図１の１と図１の２からなる。
【００１４】図１−ａ、図１−ｂおよび図１−ｃは図１
−ｃ２のＡＡ’線で分割した断面図である。
−ｃ２のＡＡ’線で分割した断面図である。
【００１５】ウエハ１００はＳＩＭＯＸ（Ｓｉｌｉｃｏ
ｎ Ｉｍｐｌａｎｔｅｄ Ｏｘｉｄｅ）によって形成さ
れたＳＯＩウエハを用いる。
ｎ Ｉｍｐｌａｎｔｅｄ Ｏｘｉｄｅ）によって形成さ
れたＳＯＩウエハを用いる。
【００１６】ウエハ１００は、下層から順に、基板ウエ
ハ層１０１、埋め込み酸化膜層１０２およびシリコン層
１０３からなる。
ハ層１０１、埋め込み酸化膜層１０２およびシリコン層
１０３からなる。
【００１７】埋め込み酸化膜層１０２の厚みは約２００
ｎｍ、シリコン層１０３の厚みは１００ｎｍで、比抵抗
が１Ω・ｃｍの燐ドープのＮ型シリコン層とする（図１
−ａ）。
ｎｍ、シリコン層１０３の厚みは１００ｎｍで、比抵抗
が１Ω・ｃｍの燐ドープのＮ型シリコン層とする（図１
−ａ）。
【００１８】まず、ウエハ１００全面を熱酸化して５ｎ
ｍ程度の熱酸化膜１０４を形成し、次に、熱酸化膜１０
４上にＣＶＤ法によりシリコン窒化膜１０５を１００ｎ
ｍ程度生成させる（図１−ｂ）。
ｍ程度の熱酸化膜１０４を形成し、次に、熱酸化膜１０
４上にＣＶＤ法によりシリコン窒化膜１０５を１００ｎ
ｍ程度生成させる（図１−ｂ）。
【００１９】次に、シリコン窒化膜１０５上にレジスト
（図示せず）を塗布し、フォトリソグラフィによりレジ
スト（図示しない）をパターニングする第１露光工程に
よりレジストパターン（図示せず）を形成し、これをマ
スクにして異方性エッチングによりシリコン窒化膜１０
５、熱酸化膜１０４、およびシリコン層１０３を垂直に
エッチングし、埋め込み酸化膜層１０２を露出させる
（図１−ｃ）。
（図示せず）を塗布し、フォトリソグラフィによりレジ
スト（図示しない）をパターニングする第１露光工程に
よりレジストパターン（図示せず）を形成し、これをマ
スクにして異方性エッチングによりシリコン窒化膜１０
５、熱酸化膜１０４、およびシリコン層１０３を垂直に
エッチングし、埋め込み酸化膜層１０２を露出させる
（図１−ｃ）。
【００２０】この時、マスクされた非エッチング領域
は、平面的には図１−ｃ２に示されるように４個の島状
領域（１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ）とし
て残存する。これらの島状領域はそれぞれの間隔を１０
０ｎｍ程度の等間隔に近接させた位置に形成する（図１
−ｃ２）。
は、平面的には図１−ｃ２に示されるように４個の島状
領域（１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ）とし
て残存する。これらの島状領域はそれぞれの間隔を１０
０ｎｍ程度の等間隔に近接させた位置に形成する（図１
−ｃ２）。
【００２１】次に、第２露光工程により、まず島状領域
１００Ａ、島状領域１００Ｂの領域以外をレジストパタ
ーン（図示せず）によりマスクし、硼素Ｂ+を５０Ｋｅ
Ｖで５Ｅ１６ｉｏｎｓ／ｃｍ2のドーズ条件にてイオン
注入する。
１００Ａ、島状領域１００Ｂの領域以外をレジストパタ
ーン（図示せず）によりマスクし、硼素Ｂ+を５０Ｋｅ
Ｖで５Ｅ１６ｉｏｎｓ／ｃｍ2のドーズ条件にてイオン
注入する。
【００２２】図１−ｄは図１−ｄ２のＡＡ’線で切った
断面図、図１−ｄ２は図１−ｄのＢＢ’線で切った断面
図である。
断面図、図１−ｄ２は図１−ｄのＢＢ’線で切った断面
図である。
【００２３】島状領域１００Ａ、１００Ｂは硼素Ｂ+の
イオン注入により、Ｐ+領域となる（図１−ｄ２）。
イオン注入により、Ｐ+領域となる（図１−ｄ２）。
【００２４】その後、レジスト（図示せず）を除去し、
第３露光工程により、島状領域１００Ｃと島状領域１０
０Ｄの左側島状領域１００ＤＬにそれぞれ対応した開口
部を設けたレジストパターン（図示せず）を形成する。
レジストパターン（図示せず）の左側島状領域１００Ｄ
Ｌの辺１００ＤＬＲに対応した開口部の辺は、右側島状
領域１００ＤＲにおける島状領域１００Ｃに近接する辺
１００ＤＲＲから、島状領域１００Ｃから離れる方向
に、０．４μｍ以上離れた位置に設定されるようにす
る。
第３露光工程により、島状領域１００Ｃと島状領域１０
０Ｄの左側島状領域１００ＤＬにそれぞれ対応した開口
部を設けたレジストパターン（図示せず）を形成する。
レジストパターン（図示せず）の左側島状領域１００Ｄ
Ｌの辺１００ＤＬＲに対応した開口部の辺は、右側島状
領域１００ＤＲにおける島状領域１００Ｃに近接する辺
１００ＤＲＲから、島状領域１００Ｃから離れる方向
に、０．４μｍ以上離れた位置に設定されるようにす
る。
【００２５】レジストパターン（図示せず）をマスクに
して、島状領域１００Ｃと左側島状領域１００ＤＬのシ
リコン層１０３に燐Ｐ+を８０ｋｅＶで５Ｅ１６ｉｏｎ
ｓ／ｃｍ2程度イオン注入する。これにより、島状領域
１００Ｃと１００ＤＬをＮ+領域とする。右側島状領域
１００ＤＲはＮ型のままとなる。
して、島状領域１００Ｃと左側島状領域１００ＤＬのシ
リコン層１０３に燐Ｐ+を８０ｋｅＶで５Ｅ１６ｉｏｎ
ｓ／ｃｍ2程度イオン注入する。これにより、島状領域
１００Ｃと１００ＤＬをＮ+領域とする。右側島状領域
１００ＤＲはＮ型のままとなる。
【００２６】レジストパターン除去後、次に、８５０℃
で３０分間窒素雰囲気中で炉アニール（熱処理）を行
い、続けて９５０℃で１０秒ＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｅａｌ：急速熱アニ−ル）処理を行い
イオン注入領域（各島状領域１００Ａ、１００Ｂ、１０
０Ｃおよび１００ＤＬ）を活性化させる。（図１−ｄ、
図１−ｄ２）。このとき、各島状領域（１００Ａ、１０
０Ｂ、１００Ｃ、１００Ｄ）のシリコン層１０３の露出
した側面に炉アニール及びＲＴＡ処理に基づき薄い酸化
膜（図示せず）が形成される。
で３０分間窒素雰囲気中で炉アニール（熱処理）を行
い、続けて９５０℃で１０秒ＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｅａｌ：急速熱アニ−ル）処理を行い
イオン注入領域（各島状領域１００Ａ、１００Ｂ、１０
０Ｃおよび１００ＤＬ）を活性化させる。（図１−ｄ、
図１−ｄ２）。このとき、各島状領域（１００Ａ、１０
０Ｂ、１００Ｃ、１００Ｄ）のシリコン層１０３の露出
した側面に炉アニール及びＲＴＡ処理に基づき薄い酸化
膜（図示せず）が形成される。
【００２７】図１−ｅ、図１−ｆおよび図１−ｇは図１
−ｇ２のＡＡ’線で切った断面図である。
−ｇ２のＡＡ’線で切った断面図である。
【００２８】次に、図１−ｄ（断面）、図１−ｄ２（平
面）までの工程が完了した後、上記、８５０℃、３０分
の炉アニールと９５０℃、１０秒のＲＴＡ処理により、
各島状領域（１００Ａ、１００Ｂ、１００Ｃ、１００
Ｄ）の側面に生成された約２ｎｍの極薄酸化膜を希釈Ｈ
Ｆ酸により除去し各島状領域側面の単結晶Ｓｉ層を露出
させる。さらに８００℃でＢ2Ｈ6濃度が５０ｐｐｍ、１
５Ｔｏｒｒの減圧水素雰囲気中にて５分間の熱処理とＢ
2Ｈ6を含まない水素雰囲気中での１０分間の熱処理を行
う。
面）までの工程が完了した後、上記、８５０℃、３０分
の炉アニールと９５０℃、１０秒のＲＴＡ処理により、
各島状領域（１００Ａ、１００Ｂ、１００Ｃ、１００
Ｄ）の側面に生成された約２ｎｍの極薄酸化膜を希釈Ｈ
Ｆ酸により除去し各島状領域側面の単結晶Ｓｉ層を露出
させる。さらに８００℃でＢ2Ｈ6濃度が５０ｐｐｍ、１
５Ｔｏｒｒの減圧水素雰囲気中にて５分間の熱処理とＢ
2Ｈ6を含まない水素雰囲気中での１０分間の熱処理を行
う。
【００２９】これにより硼素Ｂが上記各島状領域（１０
０Ａ、１００Ｂ、１００Ｃ、１００Ｄ）の単結晶Ｓｉ層
の露出した側壁へ拡散する（図１−ｅ）。
０Ａ、１００Ｂ、１００Ｃ、１００Ｄ）の単結晶Ｓｉ層
の露出した側壁へ拡散する（図１−ｅ）。
【００３０】この気相雰囲気中からＳｉ中で拡散された
硼素Bプロファイルは最表面層が５Ｅ１９ａｔｏｍｓ／
ｃｃで、硼素Ｂ濃度が３桁低下するまでの深さが約５０
ｎｍである。これにより下記の現象が発生する。 １００ＤＲのＮ型露出Ｓｉ表面層は、Ｐ型に反転す
る。このＰ型に反転した側壁拡散層１０６は図１−ｅお
よび先の工程を表す図１−ｇ２に示す。 １００ＤＬおよび１００ＣのＮ+型露出Ｓｉ表面層
は、Ｎ+型のままである。 １００Ａ及び１００Ｂ（先の工程を示す図１−ｇ２参
照）のＰ+型露出Ｓｉ表面層は、Ｐ+型のままである。
硼素Bプロファイルは最表面層が５Ｅ１９ａｔｏｍｓ／
ｃｃで、硼素Ｂ濃度が３桁低下するまでの深さが約５０
ｎｍである。これにより下記の現象が発生する。 １００ＤＲのＮ型露出Ｓｉ表面層は、Ｐ型に反転す
る。このＰ型に反転した側壁拡散層１０６は図１−ｅお
よび先の工程を表す図１−ｇ２に示す。 １００ＤＬおよび１００ＣのＮ+型露出Ｓｉ表面層
は、Ｎ+型のままである。 １００Ａ及び１００Ｂ（先の工程を示す図１−ｇ２参
照）のＰ+型露出Ｓｉ表面層は、Ｐ+型のままである。
【００３１】以上の記載事実により、本工程では、１０
０ＤＲのＮ型Ｓｉ表面層のみをＰ型に反転させることが
でき、その部分の硼素Ｂプロファイルは、上記のとおり
表面ピーク濃度５Ｅ１９ａｔｏｍｓ／ｃｃとなり極めて
急峻となる。
０ＤＲのＮ型Ｓｉ表面層のみをＰ型に反転させることが
でき、その部分の硼素Ｂプロファイルは、上記のとおり
表面ピーク濃度５Ｅ１９ａｔｏｍｓ／ｃｃとなり極めて
急峻となる。
【００３２】次に、８００℃、１５ＴｏｒｒでＳｉの選
択エピタキシャル成長を行う。この時、水素ガスは２０
ＳＬＭ、ＳｉＣＨ2Ｃｌ2 ＝１００ｓｃｃｍ、ＨＣｌ＝
５０ｓｃｃｍのプロセス条件とする。この時、成長レー
トは２０ｎｍ／分である。
択エピタキシャル成長を行う。この時、水素ガスは２０
ＳＬＭ、ＳｉＣＨ2Ｃｌ2 ＝１００ｓｃｃｍ、ＨＣｌ＝
５０ｓｃｃｍのプロセス条件とする。この時、成長レー
トは２０ｎｍ／分である。
【００３３】選択成長の為、シリコン窒化膜やシリコン
酸化膜上にはＳｉの成長は起こらない。この成長条件に
て、６０ｎｍのエピタキシャル層を成長させる。
酸化膜上にはＳｉの成長は起こらない。この成長条件に
て、６０ｎｍのエピタキシャル層を成長させる。
【００３４】これにより図１−ｆに断面構造を記載した
ように島状領域１００Ｄと島状領域１００Ｃの隙間は完
全に単結晶Ｓｉ（１０７）により埋め込まれる。
ように島状領域１００Ｄと島状領域１００Ｃの隙間は完
全に単結晶Ｓｉ（１０７）により埋め込まれる。
【００３５】特に、領域１００ＤＲのＮ型露出Ｓｉ表面
層にＰ型の硼素Ｂを拡散した形成した側壁拡散層１０６
の露出表面に接触して単結晶Ｓｉ（１０７）が埋め込ま
れる。尚、この工程により島状領域１００Ａおよび島状
領域１００Ｂ（先の工程を示す図１−ｇ２参照）と島状
領域１００Ｄとの隙間も同様に同じ単結晶Ｓｉにより埋
め込まれ、４個の島状領域（１００Ａ、１００Ｂ、１０
０Ｃ、１００Ｄ）は完全に結合される。また、この選択
エピタキシャルＳｉ成長領域の内で、埋め込み酸化膜１
０２との境界部（図１−ｆ中の部）には、結晶欠陥が
生じる。但し、以降で説明するとおり、この部分は最終
的にはトランジスタの不活性エミッタ領域の一部となる
ので、トランジスタの正常動作に関して支障がでること
はない（図１−ｆ）。
層にＰ型の硼素Ｂを拡散した形成した側壁拡散層１０６
の露出表面に接触して単結晶Ｓｉ（１０７）が埋め込ま
れる。尚、この工程により島状領域１００Ａおよび島状
領域１００Ｂ（先の工程を示す図１−ｇ２参照）と島状
領域１００Ｄとの隙間も同様に同じ単結晶Ｓｉにより埋
め込まれ、４個の島状領域（１００Ａ、１００Ｂ、１０
０Ｃ、１００Ｄ）は完全に結合される。また、この選択
エピタキシャルＳｉ成長領域の内で、埋め込み酸化膜１
０２との境界部（図１−ｆ中の部）には、結晶欠陥が
生じる。但し、以降で説明するとおり、この部分は最終
的にはトランジスタの不活性エミッタ領域の一部となる
ので、トランジスタの正常動作に関して支障がでること
はない（図１−ｆ）。
【００３６】その後、９５０℃、３０秒程度のＲＴＡ処
理を行うことにより各不純物の拡散を行う。
理を行うことにより各不純物の拡散を行う。
【００３７】この拡散での基礎理論によるとドーパント
の流れＪは以下の式に従う。
の流れＪは以下の式に従う。
【００３８】Ｊ ＝ −Ｄ×∂Ｎ／∂Ｘ
ここで、Ｄは拡散係数、Ｎは不純物濃度、Ｘは位置であ
る。よって不純物の流れ量Ｊは、拡散係数と不純物の濃
度勾配に比例することになる。
る。よって不純物の流れ量Ｊは、拡散係数と不純物の濃
度勾配に比例することになる。
【００３９】Ｎ型ドーパントの燐Ｐの拡散係数ＤPと硼
素Ｂの拡散係数ＤBは、ＤP ＞ＤB の関係にあり、また
図１−ｆの単結晶シリコン層１０７の両側のピーク濃度
も燐Ｐの方が１桁程度高い。よって、島状領域１００Ｃ
から単結晶シリコン層１０７への燐Ｐの拡散が、側壁拡
散層１０６から単結晶シリコン層１０７への硼素Ｂの拡
散より大きくなり、結果的にＰＮ接合の位置が、図１−
ｇに示したとおり、右側島状領域１００ＤＲの内部に形
成されることになる。
素Ｂの拡散係数ＤBは、ＤP ＞ＤB の関係にあり、また
図１−ｆの単結晶シリコン層１０７の両側のピーク濃度
も燐Ｐの方が１桁程度高い。よって、島状領域１００Ｃ
から単結晶シリコン層１０７への燐Ｐの拡散が、側壁拡
散層１０６から単結晶シリコン層１０７への硼素Ｂの拡
散より大きくなり、結果的にＰＮ接合の位置が、図１−
ｇに示したとおり、右側島状領域１００ＤＲの内部に形
成されることになる。
【００４０】ここでシミュレーションをした結果を以下
に説明する。
に説明する。
【００４１】図１２は本発明の半導体装置の不純物拡散
状態を示す図であると共に各ドーパント毎のドーパント
濃度の直線距離（拡散距離）変化を示す図である。
状態を示す図であると共に各ドーパント毎のドーパント
濃度の直線距離（拡散距離）変化を示す図である。
【００４２】図１２において、燐Ｐ特性曲線は、高濃度
の特性で、ドーパント濃度の拡散距離（直線距離）変化
を表し、最高濃度１Ｅ２１／ｃｍ3から略直角に折れ曲
がるＢ点近傍の点の濃度１Ｅ１４／ｃｍ3まで変化する
間に直線距離で略０．２７μｍ拡散することを示す。ま
た、硼素Ｂ特性曲線は、高濃度の特性で、ドーパント濃
度の拡散距離（直線距離）変化を表し、最高濃度８Ｅ１
８／ｃｍ3から濃度１Ｅ１１／ｃｍ3まで変化する間に直
線距離で略０．１４μｍ拡散し、同じ濃度１Ｅ１１／ｃ
ｍ3間の拡散深さでも略０．２μｍ程度であることを示
す。
の特性で、ドーパント濃度の拡散距離（直線距離）変化
を表し、最高濃度１Ｅ２１／ｃｍ3から略直角に折れ曲
がるＢ点近傍の点の濃度１Ｅ１４／ｃｍ3まで変化する
間に直線距離で略０．２７μｍ拡散することを示す。ま
た、硼素Ｂ特性曲線は、高濃度の特性で、ドーパント濃
度の拡散距離（直線距離）変化を表し、最高濃度８Ｅ１
８／ｃｍ3から濃度１Ｅ１１／ｃｍ3まで変化する間に直
線距離で略０．１４μｍ拡散し、同じ濃度１Ｅ１１／ｃ
ｍ3間の拡散深さでも略０．２μｍ程度であることを示
す。
【００４３】図１２から、ドーパント濃度が所定幅変化
するまでに移動する直線距離は、高濃度にしたときの燐
Ｐの方が高濃度にしたときの硼素Ｂよりかなり長い、即
ち、燐Ｐの方が硼素Ｂより拡散速度が大きいことが解
る。さらには、燐Ｐの拡散速度は硼素Ｂの大略２倍程度
と見積もれる。なお、ネットドーピングプロファイル曲
線は、半導体装置全体のドーパント濃度の直線距離（拡
散距離）変化を表す。この特性曲線上のＡ点はＮ型ドー
パント領域とＰ型ドーパント領域の接合部を示す。
するまでに移動する直線距離は、高濃度にしたときの燐
Ｐの方が高濃度にしたときの硼素Ｂよりかなり長い、即
ち、燐Ｐの方が硼素Ｂより拡散速度が大きいことが解
る。さらには、燐Ｐの拡散速度は硼素Ｂの大略２倍程度
と見積もれる。なお、ネットドーピングプロファイル曲
線は、半導体装置全体のドーパント濃度の直線距離（拡
散距離）変化を表す。この特性曲線上のＡ点はＮ型ドー
パント領域とＰ型ドーパント領域の接合部を示す。
【００４４】図１−ｇに戻って、島状領域１００Ｃ中の
燐Ｐは、その拡散速度に応じて、選択エピタキシャル成
長領域、即ち単結晶シリコン層１０７から、Ｎ型のシリ
コン層１０３Ｎの側壁拡散層１０６中に拡散し、側壁拡
散層１０６中の硼素Ｂは、同じく拡散速度に応じ、さら
にエミッタプッシュ効果もあって、Ｎ型のシリコン層１
０３Ｎ内部まで拡散する。
燐Ｐは、その拡散速度に応じて、選択エピタキシャル成
長領域、即ち単結晶シリコン層１０７から、Ｎ型のシリ
コン層１０３Ｎの側壁拡散層１０６中に拡散し、側壁拡
散層１０６中の硼素Ｂは、同じく拡散速度に応じ、さら
にエミッタプッシュ効果もあって、Ｎ型のシリコン層１
０３Ｎ内部まで拡散する。
【００４５】このときの拡散速度および拡散領域を、図
１２において、エミッタ領域をＥ、ベース領域をＢ、コ
レクタ領域をＣと分けて領域間の関係として示してあ
る。
１２において、エミッタ領域をＥ、ベース領域をＢ、コ
レクタ領域をＣと分けて領域間の関係として示してあ
る。
【００４６】側壁拡散層１０６中の硼素Ｂは、硼素Ｂの
特性曲線に沿って側壁拡散層１０６に隣接するＮ型のシ
リコン層１０３Ｎ中に拡散する。同時に、エミッタ領域
１００Ｃ中の燐Ｐは、燐Ｐの特性曲線に沿って単結晶シ
リコン層１０７よりなる選択エピタキシャル領域（Ｅｐ
ｉ）を介し側壁拡散層１０６まで、条件によっては側壁
拡散層１０６を含む硼素Ｂ拡散領域まで拡散する。
特性曲線に沿って側壁拡散層１０６に隣接するＮ型のシ
リコン層１０３Ｎ中に拡散する。同時に、エミッタ領域
１００Ｃ中の燐Ｐは、燐Ｐの特性曲線に沿って単結晶シ
リコン層１０７よりなる選択エピタキシャル領域（Ｅｐ
ｉ）を介し側壁拡散層１０６まで、条件によっては側壁
拡散層１０６を含む硼素Ｂ拡散領域まで拡散する。
【００４７】これにより、ネットドーピングプロファイ
ル上のＮ型ドーパント領域とＰ型ドーパント領域の接合
部を示すＡ点が選択エピタキシャル領域（Ｅｐｉ）を越
えたベース領域中に形成されることになる。このこと
は、ベース領域の幅（エミッタ領域からコレクタ領域に
向かう方向でみた幅）がネットドーピングプロファイル
のＡ点がベース領域に食い込んだ分だけ薄くなったこと
を意味する。
ル上のＮ型ドーパント領域とＰ型ドーパント領域の接合
部を示すＡ点が選択エピタキシャル領域（Ｅｐｉ）を越
えたベース領域中に形成されることになる。このこと
は、ベース領域の幅（エミッタ領域からコレクタ領域に
向かう方向でみた幅）がネットドーピングプロファイル
のＡ点がベース領域に食い込んだ分だけ薄くなったこと
を意味する。
【００４８】結果として、熱処理により最終ベース幅８
０ｎｍ、ピーク濃度５Ｅ１８ａｔｏｍｓ／ｃｍ3程度の
真正ベース層がＮ型のシリコン層１０３Ｎ中に形成され
る。また、これら一連の工程により、島状領域１００Ａ
と島状領域１００Ｂの近接部分も選択エピタキシャル成
長により単結晶シリコン層１０７によって埋め込まれ、
単結晶シリコンに硼素Ｂが拡散されることにより側壁拡
散層１０６が形成され、側壁拡散層１０６のｐｎ接合部
となる真正ベース領域１０６’からのベース電極取り出
し部が形成される（図１−ｇ２）。真正ベース領域１０
６’の幅は、不純物の拡散スピードの差により決めら
れ、エミッタ領域１００Ｃからコレクタ領域１００ＤＬ
へ向かう方向の厚みが薄くする構成として現れる。
０ｎｍ、ピーク濃度５Ｅ１８ａｔｏｍｓ／ｃｍ3程度の
真正ベース層がＮ型のシリコン層１０３Ｎ中に形成され
る。また、これら一連の工程により、島状領域１００Ａ
と島状領域１００Ｂの近接部分も選択エピタキシャル成
長により単結晶シリコン層１０７によって埋め込まれ、
単結晶シリコンに硼素Ｂが拡散されることにより側壁拡
散層１０６が形成され、側壁拡散層１０６のｐｎ接合部
となる真正ベース領域１０６’からのベース電極取り出
し部が形成される（図１−ｇ２）。真正ベース領域１０
６’の幅は、不純物の拡散スピードの差により決めら
れ、エミッタ領域１００Ｃからコレクタ領域１００ＤＬ
へ向かう方向の厚みが薄くする構成として現れる。
【００４９】その後、全体にＣＶＤ（化学気相成長法）
酸化膜を生成し、酸化膜に開口を設け、開口を介して各
領域からのコンタクトを形成し、引き続き、配線工程を
行う。
酸化膜を生成し、酸化膜に開口を設け、開口を介して各
領域からのコンタクトを形成し、引き続き、配線工程を
行う。
【００５０】気相拡散法として、瞬間気相拡散法を採用
した場合、Ｂ2Ｈ6を８００℃程度に加熱したＳｉ表面に
流すと、Ｂ2Ｈ6がＢとＨ2に分解し、硼素ＢはＳｉ基板
上に堆積する。この堆積層の形成と同時に、Ｓｉ基板中
に硼素Ｂが拡散される。拡散したい硼素Ｂの濃度は、拡
散源としてのＢ2Ｈ6の流量と時間、またその後の熱処理
条件で制御することができる。
した場合、Ｂ2Ｈ6を８００℃程度に加熱したＳｉ表面に
流すと、Ｂ2Ｈ6がＢとＨ2に分解し、硼素ＢはＳｉ基板
上に堆積する。この堆積層の形成と同時に、Ｓｉ基板中
に硼素Ｂが拡散される。拡散したい硼素Ｂの濃度は、拡
散源としてのＢ2Ｈ6の流量と時間、またその後の熱処理
条件で制御することができる。
【００５１】気相拡散法は、他にエキシマレーザを用い
る方法、プラズマドーピング法、ＣＶＤ、ＭＢＥを用い
る方法等があり、同じように適用することが可能であ
る。
る方法、プラズマドーピング法、ＣＶＤ、ＭＢＥを用い
る方法等があり、同じように適用することが可能であ
る。
【００５２】(第１実施例の効果）第１実施例では、最
終のベース幅が８０ｎｍ程度で、ピーク濃度が５Ｅ１８
ａｔｏｍｓ／ｃｍ3程度のトランジスタが実現でき、こ
の結果、最大遮断周波数ｆＴｍａｘが４０ＧＨｚ以上の
性能のトランジスタが実現する。
終のベース幅が８０ｎｍ程度で、ピーク濃度が５Ｅ１８
ａｔｏｍｓ／ｃｍ3程度のトランジスタが実現でき、こ
の結果、最大遮断周波数ｆＴｍａｘが４０ＧＨｚ以上の
性能のトランジスタが実現する。
【００５３】これまでのＳＯＩ横型バイポーラトランジ
スタが、ベース拡散をレジストパターンの開口幅制御と
イオン注入法により行っていたのに対し、本実施例では
Ｂ2Ｈ6を含んだ水素雰囲気中でのイオン拡散、換言する
と、シリコンウエハをガス中で気相拡散することによっ
てベース拡散を効果的に行うことができる。
スタが、ベース拡散をレジストパターンの開口幅制御と
イオン注入法により行っていたのに対し、本実施例では
Ｂ2Ｈ6を含んだ水素雰囲気中でのイオン拡散、換言する
と、シリコンウエハをガス中で気相拡散することによっ
てベース拡散を効果的に行うことができる。
【００５４】ベース幅を、従来の露光技術におけるパタ
ーン制御ではなく、それよりも浅く、かつ高精度な制御
が可能な熱拡散に基づいて狭く形成することができる。
ーン制御ではなく、それよりも浅く、かつ高精度な制御
が可能な熱拡散に基づいて狭く形成することができる。
【００５５】また、イオン注入法を用いない為、横方向
チャネリングによるベース幅の広がりを問題にする必要
がなくなる。
チャネリングによるベース幅の広がりを問題にする必要
がなくなる。
【００５６】この結果、ＳＯＩ横型バイポーラが本来兼
ね備えている、低接合容量特性に加えて、キャリアのベ
ース走行時間を支配するベース幅を最新の縦型トランジ
スタレベルに制御することが可能になる。
ね備えている、低接合容量特性に加えて、キャリアのベ
ース走行時間を支配するベース幅を最新の縦型トランジ
スタレベルに制御することが可能になる。
【００５７】さらに特筆すべき点は、たった３回の露光
工程のみでトランジスタ（Ｎ+型Ｓｉ、Ｎ型Ｓｉ、Ｐ型
Ｓｉ、抵抗も可）を作り込むことが可能で、製造期間を
大幅に短縮することができる。
工程のみでトランジスタ（Ｎ+型Ｓｉ、Ｎ型Ｓｉ、Ｐ型
Ｓｉ、抵抗も可）を作り込むことが可能で、製造期間を
大幅に短縮することができる。
【００５８】（第２実施例）図２は本発明の第２実施例
の工程図であり、平面図を示す。
の工程図であり、平面図を示す。
【００５９】第２実施例は、第１実施例の改良例で、第
１実施例の図１−ｇ２相当の工程が完了後（図２−ａに
示す）、図２−ｂに示されたように主にＮ+のコレクタ
領域１２３とその周囲の選択エピタキシャル成長領域１
０８と、マスク余裕の範囲で両ベース領域１２１の一部
が開口部となるようにレジストパターン２０１を形成す
る（図２−ｂ）。レジストパターン２０１は図２−ｂに
ように直線状の辺によってエッチング範囲を画成するこ
とができる。
１実施例の図１−ｇ２相当の工程が完了後（図２−ａに
示す）、図２−ｂに示されたように主にＮ+のコレクタ
領域１２３とその周囲の選択エピタキシャル成長領域１
０８と、マスク余裕の範囲で両ベース領域１２１の一部
が開口部となるようにレジストパターン２０１を形成す
る（図２−ｂ）。レジストパターン２０１は図２−ｂに
ように直線状の辺によってエッチング範囲を画成するこ
とができる。
【００６０】その後、等方性のドライエッチングにて膜
厚２００ｎｍ程度分エッチングして、選択エピタキシャ
ル成長領域１０８とマスクされていない硼素Ｂが拡散さ
れた領域１５２（Ｎ型のシリコン層１０３ＮにおけるＰ
+の側壁拡散層とベース領域のＰ+が拡散した選択エピタ
キシャル成長領域）を除去する（図２−ｃ）。
厚２００ｎｍ程度分エッチングして、選択エピタキシャ
ル成長領域１０８とマスクされていない硼素Ｂが拡散さ
れた領域１５２（Ｎ型のシリコン層１０３ＮにおけるＰ
+の側壁拡散層とベース領域のＰ+が拡散した選択エピタ
キシャル成長領域）を除去する（図２−ｃ）。
【００６１】レジスト除去後は、第１実施例と同様の工
程を施す。
程を施す。
【００６２】（第２実施例の効果）第１実施例では、拡
散された硼素Ｂ領域１５２の端部とＮ+コレクタ領域１
２３が接してしまい、コレクタ・ベースの接合耐圧低下
をピンポイント的に引き起こす。この部分は不活性な部
分である為、露光工程を追可して除去することにより、
コレクタ・ベース接合耐圧を改善することができる。但
し、耐圧以下のバイアス条件での速度性能改善はピンポ
イント的な接合部の容量改善に基づく為、若干程度であ
る。
散された硼素Ｂ領域１５２の端部とＮ+コレクタ領域１
２３が接してしまい、コレクタ・ベースの接合耐圧低下
をピンポイント的に引き起こす。この部分は不活性な部
分である為、露光工程を追可して除去することにより、
コレクタ・ベース接合耐圧を改善することができる。但
し、耐圧以下のバイアス条件での速度性能改善はピンポ
イント的な接合部の容量改善に基づく為、若干程度であ
る。
【００６３】（第３実施例）図３は本発明の第３実施例
の工程図であり、半導体装置を積層方向に切断した断面
図を示す。
の工程図であり、半導体装置を積層方向に切断した断面
図を示す。
【００６４】順次積層されている基板ウエハ３０１、埋
め込み酸化膜３０２、シリコン層３０３、熱酸化膜３０
４、シリコン窒化膜３０５の構造は第１の実施例の図１
−ｂと同じである（図３−ａ）。
め込み酸化膜３０２、シリコン層３０３、熱酸化膜３０
４、シリコン窒化膜３０５の構造は第１の実施例の図１
−ｂと同じである（図３−ａ）。
【００６５】次に、全面に多結晶シリコン層３０６を２
００ｎｍ生成し、第１の露光工程によって第１実施例と
同様のレジストパターン（図示せず）を形成する。各島
状領域間のスペースは２００ｎｍとする。
００ｎｍ生成し、第１の露光工程によって第１実施例と
同様のレジストパターン（図示せず）を形成する。各島
状領域間のスペースは２００ｎｍとする。
【００６６】その後、多結晶シリコン層３０６のみを異
方性エッチングにて垂直にエッチングし、シリコン窒化
膜３０５を露出させた後、全面にＣＶＤ酸化膜（図示せ
ず）を１３０ｎｍ生成させる。
方性エッチングにて垂直にエッチングし、シリコン窒化
膜３０５を露出させた後、全面にＣＶＤ酸化膜（図示せ
ず）を１３０ｎｍ生成させる。
【００６７】その後、このＣＶＤ酸化膜（図示せず）を
異方性エッチングにて加工して、サイドウォール（３０
７ａ〜３０７ｄ）状に残存させる。この時マスク寸法１
５０〜２００ｎｍに対して、自己整合縮小により５０〜
７０ｎｍ程度の開口幅が得られる（図３−ｂ）。
異方性エッチングにて加工して、サイドウォール（３０
７ａ〜３０７ｄ）状に残存させる。この時マスク寸法１
５０〜２００ｎｍに対して、自己整合縮小により５０〜
７０ｎｍ程度の開口幅が得られる（図３−ｂ）。
【００６８】次に、この残存した多結晶シリコン層３０
６とＣＶＤ酸化膜のサイドウォール３０７ａ〜３０７ｄ
をマスクにして、シリコン窒化膜３０５、熱酸化膜３０
４（図３−ｃ）、シリコン層３０３と多結晶シリコン層
３０６をエッチングし、埋め込み酸化膜３０２を露出さ
せる（図３−ｄ）。
６とＣＶＤ酸化膜のサイドウォール３０７ａ〜３０７ｄ
をマスクにして、シリコン窒化膜３０５、熱酸化膜３０
４（図３−ｃ）、シリコン層３０３と多結晶シリコン層
３０６をエッチングし、埋め込み酸化膜３０２を露出さ
せる（図３−ｄ）。
【００６９】レジスト（図示しない）を全面に設け、露
光工程によってＣＶＤ酸化膜のサイドウォール３０７ａ
〜３０７ｄに対応する開口を設けたパターン（図示しな
い）を形成し、エッチングによりサイドウォール３０７
ａ〜３０７ｄを除去し、その後レジストマスクを除去す
る。
光工程によってＣＶＤ酸化膜のサイドウォール３０７ａ
〜３０７ｄに対応する開口を設けたパターン（図示しな
い）を形成し、エッチングによりサイドウォール３０７
ａ〜３０７ｄを除去し、その後レジストマスクを除去す
る。
【００７０】以上の工程により、第１の実施例における
図１−ｃ相当の構造ができ上がる（図３−ｅ）。
図１−ｃ相当の構造ができ上がる（図３−ｅ）。
【００７１】但し、第１実施例では各残存島状領域のギ
ャップは１００ｎｍであったが、第３実施例では、自己
整合縮小技術を用いることにより７０ｎｍまで狭めてい
る。
ャップは１００ｎｍであったが、第３実施例では、自己
整合縮小技術を用いることにより７０ｎｍまで狭めてい
る。
【００７２】図３−ｅ以降の製造工程は基本的に第１実
施例の工程１−ｅ以降と同じであるが、各残存島状領域
の間隔が狭い為、各島状領域間を充填する為の選択エピ
タキシャル成長膜厚は最低で３５ｎｍまで薄くできる。
またエミッタ領域からの燐Ｐの拡散条件を抑えることが
でき、図３−ｅに示すエミッタ領域３０８端からの距離
Ｘｊは最小で７０ｎｍあればよくなる。
施例の工程１−ｅ以降と同じであるが、各残存島状領域
の間隔が狭い為、各島状領域間を充填する為の選択エピ
タキシャル成長膜厚は最低で３５ｎｍまで薄くできる。
またエミッタ領域からの燐Ｐの拡散条件を抑えることが
でき、図３−ｅに示すエミッタ領域３０８端からの距離
Ｘｊは最小で７０ｎｍあればよくなる。
【００７３】図３−ｅの部分は結晶欠陥領域である
が、この部分にはＰＮ接合は形成されないので、特性上
問題を生じない。
が、この部分にはＰＮ接合は形成されないので、特性上
問題を生じない。
【００７４】（第３実施例の効果）第３実施例では、開
口幅に制約（デザインルール）のある露光技術を用いて
も、自己整合縮小技術によりエミッタの接合深さを浅く
することができる。これまでの実施例で示しているとお
り、各分離された島状領域の結合には選択エピタキシャ
ル成長技術を用いているが、この領域の埋め込み酸化膜
３０２との界面は、結晶的には欠陥が多く、この領域の
埋め込み酸化膜３０２にエミッタ・ベース接合を形成す
ると、再結合電流、即ち、ベース電流が増えトランジス
タ性能は劣化する。
口幅に制約（デザインルール）のある露光技術を用いて
も、自己整合縮小技術によりエミッタの接合深さを浅く
することができる。これまでの実施例で示しているとお
り、各分離された島状領域の結合には選択エピタキシャ
ル成長技術を用いているが、この領域の埋め込み酸化膜
３０２との界面は、結晶的には欠陥が多く、この領域の
埋め込み酸化膜３０２にエミッタ・ベース接合を形成す
ると、再結合電流、即ち、ベース電流が増えトランジス
タ性能は劣化する。
【００７５】これを避ける為に、これまでの実施例で
は、エミッタ領域３０８の導電型を決める不純物である
燐Ｐをこの選択成長部より深く拡散させる必要がある。
は、エミッタ領域３０８の導電型を決める不純物である
燐Ｐをこの選択成長部より深く拡散させる必要がある。
【００７６】しかしながら、このような拡散には相当の
熱処理が必要になり、これによりベースの硼素Ｂ分布も
再分布を起こし、トランジスタ性能が、向上できない。
熱処理が必要になり、これによりベースの硼素Ｂ分布も
再分布を起こし、トランジスタ性能が、向上できない。
【００７７】これらを回避する為には、各島状領域間距
離を短縮して選択エピタキシャル成長膜厚を、より薄く
することが有効である。
離を短縮して選択エピタキシャル成長膜厚を、より薄く
することが有効である。
【００７８】しかしながら、単純にこれを実現する為に
は、より狭い微細な露光技術が必要になるが、現状では
１００ｎｍ以下の露光技術は困難か、もしくはコストが
極めて高い。
は、より狭い微細な露光技術が必要になるが、現状では
１００ｎｍ以下の露光技術は困難か、もしくはコストが
極めて高い。
【００７９】第３実施例では、このジレンマを解決する
ことができる。例えば２００ｎｍ程度のデサインルール
でも７０ｎｍの微細な加工が実現でき、エミッタ接合を
浅くできることにより、トランジスタの高性能化に寄与
でき、エミッタ・ベース接合位置を選択成長界面からマ
ージンを持った位置に形成できるので、特性安定化にも
寄与する。
ことができる。例えば２００ｎｍ程度のデサインルール
でも７０ｎｍの微細な加工が実現でき、エミッタ接合を
浅くできることにより、トランジスタの高性能化に寄与
でき、エミッタ・ベース接合位置を選択成長界面からマ
ージンを持った位置に形成できるので、特性安定化にも
寄与する。
【００８０】（第４実施例）図４は本発明の第４実施例
の工程図であり、平面図を示す。
の工程図であり、平面図を示す。
【００８１】この実施例ではＮＰＮとＰＮＰを同一基板
上に形成する製造方法を示す。
上に形成する製造方法を示す。
【００８２】第４実施例では、燐Ｐを５Ｅ１６ａｔｏｍ
ｓ／ｃｍ3程度含んだシリコン層を有するウエハ（図示
しない）を用いるが、ＰＮＰトランジスタを形成する領
域（図示しない：図４−ａでは右側の島状領域４００Ａ
２、４００Ｂ２、４００Ｃ２、４００Ｄ２からなる領域
が相当する）は、全面にレジスト（図示しない）を設
け、フォトリソグラフィによりＰＮＰトランジスタを形
成する領域に対応するパターン（図示しない）を形成
し、硼素Ｂをイオン注入し、レジスト除去後、アニール
を行い１Ｅ１７ａｔｏｍｓ／ｃｍ3程度の硼素Ｂが拡散
されたＰ型領域（図示しない：図４−ａでは、島状領域
４００Ｃ２、４００Ｄ２からなる領域が相当する）を形
成しておく（第１の露光工程含む）。
ｓ／ｃｍ3程度含んだシリコン層を有するウエハ（図示
しない）を用いるが、ＰＮＰトランジスタを形成する領
域（図示しない：図４−ａでは右側の島状領域４００Ａ
２、４００Ｂ２、４００Ｃ２、４００Ｄ２からなる領域
が相当する）は、全面にレジスト（図示しない）を設
け、フォトリソグラフィによりＰＮＰトランジスタを形
成する領域に対応するパターン（図示しない）を形成
し、硼素Ｂをイオン注入し、レジスト除去後、アニール
を行い１Ｅ１７ａｔｏｍｓ／ｃｍ3程度の硼素Ｂが拡散
されたＰ型領域（図示しない：図４−ａでは、島状領域
４００Ｃ２、４００Ｄ２からなる領域が相当する）を形
成しておく（第１の露光工程含む）。
【００８３】図４−ａより前の工程は、その基板ウエハ
において、第１実施例における図１−ａから図１−ｃま
での製造工程と同じ工程を行う（第２の露光工程含
む）。
において、第１実施例における図１−ａから図１−ｃま
での製造工程と同じ工程を行う（第２の露光工程含
む）。
【００８４】この結果、ＮＰＮトランジスタにおける各
島状領域４００Ａ１、４００Ｂ１、４００Ｃ１、４００
Ｄ１と、ＰＮＰトランジスタにおける各島状領域４００
Ａ２、４００Ｂ２、４００Ｃ２、４００Ｄ２とを形成す
る。
島状領域４００Ａ１、４００Ｂ１、４００Ｃ１、４００
Ｄ１と、ＰＮＰトランジスタにおける各島状領域４００
Ａ２、４００Ｂ２、４００Ｃ２、４００Ｄ２とを形成す
る。
【００８５】その次のレジストパターン（図示しない）
による選択的ドーピング工程をＮＰＮトランジスタとＰ
ＮＰトランジスタで、異なった島状領域に行う。
による選択的ドーピング工程をＮＰＮトランジスタとＰ
ＮＰトランジスタで、異なった島状領域に行う。
【００８６】すなわち、レジストを全面に形成し、第３
露光工程にて図４−ａに示した島状領域４００Ａ１、島
状領域４００Ｂ１、島状領域４００Ｃ２、および、島状
領域４００Ｄ２のコレクタ電極部（島状領域４００Ｄ２
における、島状領域４００Ａ２と４００Ｂ２の右側の辺
を結んだ線より右側の線により画成されるＰ+型領域１
３３）に対応してレジストパターン開口部（図示しな
い）を設ける。レジストパターン（図示しない）を形成
した後、硼素Ｂ+を５０ｋｅＶで５Ｅ１６ｉｏｎｓ／ｓ
ｍ2のドーズ条件にてイオン注入して高濃度のＰ+型領域
１３３を形成する。
露光工程にて図４−ａに示した島状領域４００Ａ１、島
状領域４００Ｂ１、島状領域４００Ｃ２、および、島状
領域４００Ｄ２のコレクタ電極部（島状領域４００Ｄ２
における、島状領域４００Ａ２と４００Ｂ２の右側の辺
を結んだ線より右側の線により画成されるＰ+型領域１
３３）に対応してレジストパターン開口部（図示しな
い）を設ける。レジストパターン（図示しない）を形成
した後、硼素Ｂ+を５０ｋｅＶで５Ｅ１６ｉｏｎｓ／ｓ
ｍ2のドーズ条件にてイオン注入して高濃度のＰ+型領域
１３３を形成する。
【００８７】島状領域４００Ｄ２上のレジスト開口部
は、島状領域４００Ｃ２との近接辺から０．４μｍ以上
離れた位置に設けられるようにする。（具体的には、こ
の後の工程で詳述するが、この工程と同時または後の工
程として、島状領域４００Ｄ１のＮ型領域１３２の表面
に硼素Ｂ+を同じ条件でドーピングしてＰ型Ｂ2Ｈ6の高
濃度のドーピング領域４０１を形成する。その後、レジ
ストを除去する。）
は、島状領域４００Ｃ２との近接辺から０．４μｍ以上
離れた位置に設けられるようにする。（具体的には、こ
の後の工程で詳述するが、この工程と同時または後の工
程として、島状領域４００Ｄ１のＮ型領域１３２の表面
に硼素Ｂ+を同じ条件でドーピングしてＰ型Ｂ2Ｈ6の高
濃度のドーピング領域４０１を形成する。その後、レジ
ストを除去する。）
【００８８】次に、レジスト（図示しない）を全面に形
成し、第４の露光工程にて、島状領域４００Ａ２、島状
領域４００Ｂ２、島状領域４００Ｃ１、および島状領域
４００Ｄ１のコレクタ領域（島状領域４００Ｄ１におけ
る、島状領域４００Ａ１と４００Ｂ１の左側の辺を結ん
だ線より左側の線により画成されるＮ+型領域１３１）
にのみ対応してレジストパターン開口部（図示しない）
を形成する。島状領域４００Ｄ１上のレジスト開口部
は、島状領域４００Ｃ１との近接辺から０．５μｍ以上
離れた位置に設けられるようにする。レジストパターン
を形成した後、これらのレジストパターンをマスクにし
て、燐Ｐ+を８０ｋｅＶで５Ｅ１６ｉｏｎｓ／ｃｍ2程度
イオン注入してＮ+型領域１３１を形成する。（具体的
には後の工程で詳述するが、この工程と同時または後の
工程として、島状領域４００Ｄ２のＰ型領域１３４の表
面に燐Ｐ+を同じ条件でドーピングしてＮ型ＰＨ3の高濃
度のドーピング領域４０２を形成する。その後、レジス
トを除去する。）
成し、第４の露光工程にて、島状領域４００Ａ２、島状
領域４００Ｂ２、島状領域４００Ｃ１、および島状領域
４００Ｄ１のコレクタ領域（島状領域４００Ｄ１におけ
る、島状領域４００Ａ１と４００Ｂ１の左側の辺を結ん
だ線より左側の線により画成されるＮ+型領域１３１）
にのみ対応してレジストパターン開口部（図示しない）
を形成する。島状領域４００Ｄ１上のレジスト開口部
は、島状領域４００Ｃ１との近接辺から０．５μｍ以上
離れた位置に設けられるようにする。レジストパターン
を形成した後、これらのレジストパターンをマスクにし
て、燐Ｐ+を８０ｋｅＶで５Ｅ１６ｉｏｎｓ／ｃｍ2程度
イオン注入してＮ+型領域１３１を形成する。（具体的
には後の工程で詳述するが、この工程と同時または後の
工程として、島状領域４００Ｄ２のＰ型領域１３４の表
面に燐Ｐ+を同じ条件でドーピングしてＮ型ＰＨ3の高濃
度のドーピング領域４０２を形成する。その後、レジス
トを除去する。）
【００８９】次に、窒素雰囲気中での８５０℃、３０分
の炉アニール（熱処理）と、これに続く９５０℃、１０
秒のＲＴＡ処理によりイオン注入領域（島状領域４００
Ａ１、４００Ａ２、４００Ｂ１、４００Ｂ２、４００Ｃ
１、４００Ｃ２、４００Ｄ１、４００Ｄ２、ドーピング
領域４０１、ドーピング領域４０２）を活性化させた
後、８５０℃のＲＴＯ（酸化処理）により、５ｎｍ程度
の薄膜熱酸化膜をシリコン露出部に生成させる。
の炉アニール（熱処理）と、これに続く９５０℃、１０
秒のＲＴＡ処理によりイオン注入領域（島状領域４００
Ａ１、４００Ａ２、４００Ｂ１、４００Ｂ２、４００Ｃ
１、４００Ｃ２、４００Ｄ１、４００Ｄ２、ドーピング
領域４０１、ドーピング領域４０２）を活性化させた
後、８５０℃のＲＴＯ（酸化処理）により、５ｎｍ程度
の薄膜熱酸化膜をシリコン露出部に生成させる。
【００９０】次に第５の露光工程において、ＰＮＰトラ
ンジスタ部（島状領域４００Ａ２、４００Ｂ２、４００
Ｃ２、４００Ｄ２）をレジスト（図示しない）で保護し
た後、レジストパターン（図示しない）を形成し、その
開口部に存在するＮＰＮトランジスタ側壁の薄膜熱酸化
膜（図示しない）を希釈ＨＦにより除去した後、レジス
トを除去する。
ンジスタ部（島状領域４００Ａ２、４００Ｂ２、４００
Ｃ２、４００Ｄ２）をレジスト（図示しない）で保護し
た後、レジストパターン（図示しない）を形成し、その
開口部に存在するＮＰＮトランジスタ側壁の薄膜熱酸化
膜（図示しない）を希釈ＨＦにより除去した後、レジス
トを除去する。
【００９１】その後、８００℃で１００ｐｐｂのＢ2Ｈ6
を含んだ減圧水素雰囲気中で、５分間の熱処理と、連続
してＢ2Ｈ6を含まない水素雰囲気中で１０分間の熱処理
を行い、シリコンのＮ型領域１３２の表面に硼素Ｂをド
ーピングさせる。このときＮ型層の表面だけがＰ型に反
転する（図４−ｂ）。
を含んだ減圧水素雰囲気中で、５分間の熱処理と、連続
してＢ2Ｈ6を含まない水素雰囲気中で１０分間の熱処理
を行い、シリコンのＮ型領域１３２の表面に硼素Ｂをド
ーピングさせる。このときＮ型層の表面だけがＰ型に反
転する（図４−ｂ）。
【００９２】この結果、高濃度のＰ+型領域１３３は露
出部の表面濃度が多少上がるたけで、導電型には変化が
なく、高濃度のＮ+型領域１３１表面は導電型が変わる
レベルのドーピングとはならない。Ｎ型層表面の硼素Ｂ
ピーク濃度は５Ｅ１９／ｃｍ 3程度で、接合深さは０．
１μｍ程度となる。またＰＮＰトランジスタの表面は薄
い熱酸化膜も含めて絶縁膜で保護されている為、硼素Ｂ
のドーピングは起こらない。
出部の表面濃度が多少上がるたけで、導電型には変化が
なく、高濃度のＮ+型領域１３１表面は導電型が変わる
レベルのドーピングとはならない。Ｎ型層表面の硼素Ｂ
ピーク濃度は５Ｅ１９／ｃｍ 3程度で、接合深さは０．
１μｍ程度となる。またＰＮＰトランジスタの表面は薄
い熱酸化膜も含めて絶縁膜で保護されている為、硼素Ｂ
のドーピングは起こらない。
【００９３】次に、８５０℃のＲＴＯにより、５ｎｍ程
度の薄膜熱酸化膜をシリコン露出表面に生成させる。
度の薄膜熱酸化膜をシリコン露出表面に生成させる。
【００９４】次に、第６の露光工程にてＮＰＮトランジ
スタ部（島状領域４００Ａ１、４００Ｂ１、４００Ｃ
１、４００Ｄ１）をレジスト（図示しない）を形成して
保護した後、レジストパターン（図示しない）を形成
し、その開口部に存在するＰＮＰトランジスタ側壁の薄
膜熱酸化膜を希釈ＨＦにより除去した後、レジストを除
去する。
スタ部（島状領域４００Ａ１、４００Ｂ１、４００Ｃ
１、４００Ｄ１）をレジスト（図示しない）を形成して
保護した後、レジストパターン（図示しない）を形成
し、その開口部に存在するＰＮＰトランジスタ側壁の薄
膜熱酸化膜を希釈ＨＦにより除去した後、レジストを除
去する。
【００９５】その後、８００℃で１００ｐｐｍのＰＨ3
を含んだ水素雰囲気中で、数分間の熱処理と、連続的な
ＰＨ3を含まない水素雰囲気中で１０分間の熱処理を行
い、露出シリコン層の表面に燐Ｐをドーピングさせる。
このときＰ型領域１３４の表面だけがＮ型に反転する
（図４−ｃ）。
を含んだ水素雰囲気中で、数分間の熱処理と、連続的な
ＰＨ3を含まない水素雰囲気中で１０分間の熱処理を行
い、露出シリコン層の表面に燐Ｐをドーピングさせる。
このときＰ型領域１３４の表面だけがＮ型に反転する
（図４−ｃ）。
【００９６】高濃度のＮ+型領域１３１は露出部の表面
濃度が多少上がるだけで、導電型には変化がなく、高濃
度のＰ+型領域１３３の表面は導電型が変わるレベルの
ドーピングとはならない。Ｐ型領域１３４表面の燐Ｐの
ピーク濃度は５Ｅ１９／ｃｍ 3程度で、接合深さは０．
１μｍ程度となる。またＮＰＮトランジスタの表面は薄
い熱酸化膜も含めて絶縁膜で保護されている為、燐Ｐの
ドーピングは起こらない。
濃度が多少上がるだけで、導電型には変化がなく、高濃
度のＰ+型領域１３３の表面は導電型が変わるレベルの
ドーピングとはならない。Ｐ型領域１３４表面の燐Ｐの
ピーク濃度は５Ｅ１９／ｃｍ 3程度で、接合深さは０．
１μｍ程度となる。またＮＰＮトランジスタの表面は薄
い熱酸化膜も含めて絶縁膜で保護されている為、燐Ｐの
ドーピングは起こらない。
【００９７】その後、希釈ＨＦにより表面上の薄膜熱酸
化膜を除去する。
化膜を除去する。
【００９８】以降の工程は、第１実施例と同じに行い、
単結晶半導体層側壁の絶縁膜を全て除去した後、選択エ
ピタキシャル成長により、主たる島状領域と近接したコ
レクタおよびベース電極となる島状領域を電気的に結合
させ、その後ドーパントの熱拡散を行って薄いベース電
極を形成し、電極を形成する。
単結晶半導体層側壁の絶縁膜を全て除去した後、選択エ
ピタキシャル成長により、主たる島状領域と近接したコ
レクタおよびベース電極となる島状領域を電気的に結合
させ、その後ドーパントの熱拡散を行って薄いベース電
極を形成し、電極を形成する。
【００９９】これらの工程により、同一シリコン基板上
に高性能なＮＰＮトランジスタだけでなくＰＮＰトラン
ジスタをも形成することができる。
に高性能なＮＰＮトランジスタだけでなくＰＮＰトラン
ジスタをも形成することができる。
【０１００】（第４実施例の効果）第４実施例では高性
能なＮＰＮトランジスタとＰＮＰトランジスタを同一シ
リコン基板上に形成できるようにしたので、基本回路設
計の自由度が大幅に改善され、低消費電力化等のメリッ
トを最大限に引き出せるような回路形式を適用すること
もできる。また露光工程としては、トータルで６回の工
程となる。これはＰＮＰとＮＰＮを同一ウエハ上に独立
に形成した場合に比較して、実質１回分の露光工程の削
減となるが、超微細パターンが要求される各島状領域へ
の分離の為の露光工程やＮ+領域やＰ+領域を形成する為
の露光工程、すなわちクリティカルな露光工程は共通化
されており、ラフな露光工程は増加するもののトータル
としては工程負荷が大幅に削減される。また選択エピタ
キシャル成長工程や大部分の熱処理工程は、共通化でき
る為、全ての工程での製造負荷は独立に形成した場合に
比べて大幅に削減できるメリットがある。
能なＮＰＮトランジスタとＰＮＰトランジスタを同一シ
リコン基板上に形成できるようにしたので、基本回路設
計の自由度が大幅に改善され、低消費電力化等のメリッ
トを最大限に引き出せるような回路形式を適用すること
もできる。また露光工程としては、トータルで６回の工
程となる。これはＰＮＰとＮＰＮを同一ウエハ上に独立
に形成した場合に比較して、実質１回分の露光工程の削
減となるが、超微細パターンが要求される各島状領域へ
の分離の為の露光工程やＮ+領域やＰ+領域を形成する為
の露光工程、すなわちクリティカルな露光工程は共通化
されており、ラフな露光工程は増加するもののトータル
としては工程負荷が大幅に削減される。また選択エピタ
キシャル成長工程や大部分の熱処理工程は、共通化でき
る為、全ての工程での製造負荷は独立に形成した場合に
比べて大幅に削減できるメリットがある。
【０１０１】（第５実施例）図５は本発明の第５実施例
の工程図であり、表面図を示す。
の工程図であり、表面図を示す。
【０１０２】第５実施例の基本的製造方法は第１〜第４
の実施例と同じであるが、異なる点は以下のとおりであ
る。
の実施例と同じであるが、異なる点は以下のとおりであ
る。
【０１０３】第１は使用するＳＯＩウエハのシリコン層
を結晶面＜１１１＞基板に限定する点である。
を結晶面＜１１１＞基板に限定する点である。
【０１０４】 第２は選択エピタキシャル成長工程によ
り、Ｎ型領域１３２における高濃度のＰ型拡散領域５０
２を形成し、形成したエピタキシャル成長層５０１によ
って各島状領域を形成するＮ+型領域１３１、Ｎ型領域
１３２を連結させた後（図５−ａ）、６０℃程度の水酸
化カリウム溶液にて連結された島状領域の側壁部に露出
した選択エピタキシャル成長層５０１を除去する（図５
−ｂ）点である。
り、Ｎ型領域１３２における高濃度のＰ型拡散領域５０
２を形成し、形成したエピタキシャル成長層５０１によ
って各島状領域を形成するＮ+型領域１３１、Ｎ型領域
１３２を連結させた後（図５−ａ）、６０℃程度の水酸
化カリウム溶液にて連結された島状領域の側壁部に露出
した選択エピタキシャル成長層５０１を除去する（図５
−ｂ）点である。
【０１０５】この時、選択成長により両側の島状領域を
形成するＮ+型領域１３１とＮ型領域１３２にリンクさ
れた部分では、両側の島状領域となるＮ+型領域１３１
とＮ型領域１３２に密着しているため、側壁の露出部は
なく、上面部のみの露出面が存在している。ところが、
この面は結晶面＜１１１＞面である為、エッチング溶液
中でのエッチングレートが側壁部の結晶面＜１１０＞等
に比べて大幅に遅い。この為、上面部のエッチングはほ
とんど進まなくなる。
形成するＮ+型領域１３１とＮ型領域１３２にリンクさ
れた部分では、両側の島状領域となるＮ+型領域１３１
とＮ型領域１３２に密着しているため、側壁の露出部は
なく、上面部のみの露出面が存在している。ところが、
この面は結晶面＜１１１＞面である為、エッチング溶液
中でのエッチングレートが側壁部の結晶面＜１１０＞等
に比べて大幅に遅い。この為、上面部のエッチングはほ
とんど進まなくなる。
【０１０６】(第５実施例の効果)選択エピタキシャル成
長した領域と、これと接する酸化膜界面は結晶性が高い
ものが得られにくい。そこで、第５実施例のように周辺
部の選択成長領域５０１のみを除去してしまうと、ピン
ポイント的ではあるがＣＢ耐圧特性を低下させるＮ+型
コレクタ領域となる選択エピタキシャル成長層５０１と
Ｐ型ベース領域１２１の接合部を排除させることができ
る。
長した領域と、これと接する酸化膜界面は結晶性が高い
ものが得られにくい。そこで、第５実施例のように周辺
部の選択成長領域５０１のみを除去してしまうと、ピン
ポイント的ではあるがＣＢ耐圧特性を低下させるＮ+型
コレクタ領域となる選択エピタキシャル成長層５０１と
Ｐ型ベース領域１２１の接合部を排除させることができ
る。
【０１０７】（第６実施例）図６は本発明の第６実施例
の工程図であり、平面図を示す。
の工程図であり、平面図を示す。
【０１０８】第６実施例は第５実施例と目的および工程
フローにおいてほぼ同じである。
フローにおいてほぼ同じである。
【０１０９】異なる点は以下のとおり。
【０１１０】選択エピタキシャル成長後（図６−ａ）、
プロセスチャンバー内で８００℃にて水素とＨＣｌガス
を流し、側壁シリコン部６０１のエッチングを第５実施
例と同様に行う（図６−ｂ）。水酸化カリウム水溶液中
ほどではないが、シリコン結晶のエッチングに関して結
晶面の異方性が得られる。
プロセスチャンバー内で８００℃にて水素とＨＣｌガス
を流し、側壁シリコン部６０１のエッチングを第５実施
例と同様に行う（図６−ｂ）。水酸化カリウム水溶液中
ほどではないが、シリコン結晶のエッチングに関して結
晶面の異方性が得られる。
【０１１１】結晶面＜１００＞のエッチングレートが最
も早く、結晶面＜１１１＞のエッチングレートが最も遅
い。但し、選択比は水酸化カリウム溶液中に比べて１／
１０程度である。
も早く、結晶面＜１１１＞のエッチングレートが最も遅
い。但し、選択比は水酸化カリウム溶液中に比べて１／
１０程度である。
【０１１２】（第６実施例の効果）第５実施例と同様な
効果が選られるが、最大のメリットは工程の増加が無い
ことである。これによりＨＣｌ／Ｈ2気相エッチングの
エッチング量を減らすことができ、リンク部上面部にお
ける結晶面＜１１１＞のエッチング量を最小限に留める
ことが可能となる。
効果が選られるが、最大のメリットは工程の増加が無い
ことである。これによりＨＣｌ／Ｈ2気相エッチングの
エッチング量を減らすことができ、リンク部上面部にお
ける結晶面＜１１１＞のエッチング量を最小限に留める
ことが可能となる。
【０１１３】（第７実施例）図７は本発明の第７実施例
の工程図であり、半導体装置を積層方向に切った断面図
である。
の工程図であり、半導体装置を積層方向に切った断面図
である。
【０１１４】第７実施例は、これまでのＮＰＮトランジ
スタの実施例で、選択エピタキシャル成長条件を変えた
実施例である。これまでの選択エピタキシャル成長条件
は、８００℃、１５Ｔｏｒｒで、Ｓｉの選択エピタキシ
ャル成長条件であった。この時、水素ガスは２０ＳＬ
Ｍ、ＳｉＨ2Ｃ12は１００ｓｃｃｍ、ＨＣｌ＝５０ｓｃ
ｃｍのプロセス条件とし、成長レートは約２０ｎｍ／分
である。
スタの実施例で、選択エピタキシャル成長条件を変えた
実施例である。これまでの選択エピタキシャル成長条件
は、８００℃、１５Ｔｏｒｒで、Ｓｉの選択エピタキシ
ャル成長条件であった。この時、水素ガスは２０ＳＬ
Ｍ、ＳｉＨ2Ｃ12は１００ｓｃｃｍ、ＨＣｌ＝５０ｓｃ
ｃｍのプロセス条件とし、成長レートは約２０ｎｍ／分
である。
【０１１５】第１実施例の図１−ａから図１−ｄまでの
工程を実行する。第１実施例の図１−ｄの工程を図７−
ａに示す。
工程を実行する。第１実施例の図１−ｄの工程を図７−
ａに示す。
【０１１６】図７−ａは、各島状領域のシリコン層に不
純物のイオン打ち込みが行われ、高濃度のＮ+型領域１
３１、Ｎ型領域１３２、図示しない高濃度のＰ型層が形
成される。
純物のイオン打ち込みが行われ、高濃度のＮ+型領域１
３１、Ｎ型領域１３２、図示しない高濃度のＰ型層が形
成される。
【０１１７】次に、第１実施例の図１−ｅの工程を行い
図７−ｂに示すようにＮ型領域１３２の側面にＰ型ドー
プ（１０18〜１０19／ｃｍ3）領域１０６’’を形成す
る（図７−ｂ）。
図７−ｂに示すようにＮ型領域１３２の側面にＰ型ドー
プ（１０18〜１０19／ｃｍ3）領域１０６’’を形成す
る（図７−ｂ）。
【０１１８】次に、成長温度を７００℃まで低温化さ
せ、水素ガス２０ＳＬＭに対して、ＨＣｌ＝１０ｓｃｃ
ｍ、ＳｉＨ2Ｃ12＝１００ｓｃｃｍとし、さらにＣＨ3Ｓ
ｉＨ3ガスを雰囲気内に数１０〜数１００ｐｐｍ含ませ
る。この製法により、ノンドープＳｉ−Ｃの選択エピタ
キシャル成長層７０１を形成する。これにより選択エピ
タキシャル成長中にＣ（炭素）が１Ｅ１９〜５Ｅ２０ａ
ｔｏｍｓ／ｃｍ3程度含むことになる。尚、ＣＨ3ＳｉＨ
3ガス導入による成長レートヘの変動は極めて小さい
（図７−ｃ）。この後は、第１実施例の工程に戻り、図
１−ｇの熱拡散工程を行って薄い真正ベース領域を形成
し、その後、電極を形成する。
せ、水素ガス２０ＳＬＭに対して、ＨＣｌ＝１０ｓｃｃ
ｍ、ＳｉＨ2Ｃ12＝１００ｓｃｃｍとし、さらにＣＨ3Ｓ
ｉＨ3ガスを雰囲気内に数１０〜数１００ｐｐｍ含ませ
る。この製法により、ノンドープＳｉ−Ｃの選択エピタ
キシャル成長層７０１を形成する。これにより選択エピ
タキシャル成長中にＣ（炭素）が１Ｅ１９〜５Ｅ２０ａ
ｔｏｍｓ／ｃｍ3程度含むことになる。尚、ＣＨ3ＳｉＨ
3ガス導入による成長レートヘの変動は極めて小さい
（図７−ｃ）。この後は、第１実施例の工程に戻り、図
１−ｇの熱拡散工程を行って薄い真正ベース領域を形成
し、その後、電極を形成する。
【０１１９】(第７実施例の効果)硼素Ｂの拡散メカニズ
ムは、Ｖａｃａｎｃｙ（空孔）を介した拡散が支配的で
ある。炭素Ｃをエピタキシャル成長層中の格子位置に添
加すると拡散が抑制されることが知られている。選択エ
ピタキシャル成長中にＣを１Ｅ１９〜５Ｅ２０ａｔｏｍ
ｓ／ｃｍ3程度含むことになるとすると実施例に示した
濃度の添加が効果的であることも知られており、これに
より、Ｃはこれまでの実施例で示した気相中から拡散さ
れた硼素Ｂをエミッタ側に拡散することを抑制する。
ムは、Ｖａｃａｎｃｙ（空孔）を介した拡散が支配的で
ある。炭素Ｃをエピタキシャル成長層中の格子位置に添
加すると拡散が抑制されることが知られている。選択エ
ピタキシャル成長中にＣを１Ｅ１９〜５Ｅ２０ａｔｏｍ
ｓ／ｃｍ3程度含むことになるとすると実施例に示した
濃度の添加が効果的であることも知られており、これに
より、Ｃはこれまでの実施例で示した気相中から拡散さ
れた硼素Ｂをエミッタ側に拡散することを抑制する。
【０１２０】硼素Ｂの気相中にＣを加えることにより、
同じ熱処理での硼素Ｂプロファイルの再分布が抑えら
れ、トランジスタの最終性能をさらに改善することがで
きる。
同じ熱処理での硼素Ｂプロファイルの再分布が抑えら
れ、トランジスタの最終性能をさらに改善することがで
きる。
【０１２１】（第８実施例）図８は本発明の第８実施例
の工程図であり、半導体装置を積層方向に切った断面図
である。
の工程図であり、半導体装置を積層方向に切った断面図
である。
【０１２２】第１実施例の図１−ａから図１−ｄまでの
工程を実行する。第１実施例の図１−ｄの工程を図８−
ａに示す。
工程を実行する。第１実施例の図１−ｄの工程を図８−
ａに示す。
【０１２３】図８−ａは、各島状領域のシリコン層に不
純物のイオン打ち込みが行われ、高濃度のＮ+型領域１
３１、Ｎ型領域１３２、図示しない高濃度のＰ型層が形
成される。
純物のイオン打ち込みが行われ、高濃度のＮ+型領域１
３１、Ｎ型領域１３２、図示しない高濃度のＰ型層が形
成される。
【０１２４】次に、第１実施例の図１−ｅの工程を行い
図８−ｂに示すようにＮ型領域１３２の側面にＰ型ドー
プ（１０18〜１０19／ｃｍ3）領域１０６’’を形成す
る（図８−ｂ）。
図８−ｂに示すようにＮ型領域１３２の側面にＰ型ドー
プ（１０18〜１０19／ｃｍ3）領域１０６’’を形成す
る（図８−ｂ）。
【０１２５】第８実施例は、第７実施例における選択エ
ピタキシャル成長温度をさらに６４０℃程度に低温に
し、成長中に１０％水素希釈ＧｅＨ4を３５ｃｃｍ程度
混入させる。温度が低温化したことにより炭素Ｃが、ほ
ぼ１００％に近い比率でＶａｃａｎｃｙ位置に入る。ま
たＧｅＨ4を添加することにより、この温度でも６ｎｍ
／分程度の成長レートが選られる。この結果、ノンドー
プＳｉＧｅ：Ｃ選択エピタキシャル成長層８０１が形成
される（図８−ｃ）。
ピタキシャル成長温度をさらに６４０℃程度に低温に
し、成長中に１０％水素希釈ＧｅＨ4を３５ｃｃｍ程度
混入させる。温度が低温化したことにより炭素Ｃが、ほ
ぼ１００％に近い比率でＶａｃａｎｃｙ位置に入る。ま
たＧｅＨ4を添加することにより、この温度でも６ｎｍ
／分程度の成長レートが選られる。この結果、ノンドー
プＳｉＧｅ：Ｃ選択エピタキシャル成長層８０１が形成
される（図８−ｃ）。
【０１２６】この後は、第１実施例の工程に戻り、図１
−ｇの熱拡散工程を行って薄い真正ベース領域を形成
し、電極を形成する。
−ｇの熱拡散工程を行って薄い真正ベース領域を形成
し、電極を形成する。
【０１２７】(第８実施例の効果)第８実施例では、低温
化によりＣが不活性なＩｎｔｅｒｓｔｉｔｉａ１（格子
間）の位置には、ほとんど入らなくなりＶａｃａｎｃｙ
（空孔）位置に入るようになる。またＧｅＨ4を添加し
ている為、成長レートも第７実施例に比べて１０倍弱と
なり成長時間の短縮が可能となる。
化によりＣが不活性なＩｎｔｅｒｓｔｉｔｉａ１（格子
間）の位置には、ほとんど入らなくなりＶａｃａｎｃｙ
（空孔）位置に入るようになる。またＧｅＨ4を添加し
ている為、成長レートも第７実施例に比べて１０倍弱と
なり成長時間の短縮が可能となる。
【０１２８】（第９実施例）図９は本発明の第９実施例
の工程図であり、平面図を示す。
の工程図であり、平面図を示す。
【０１２９】図９−ｂは本発明の第９実施例を示す。第
１実施例との相違を示す為に、第１実施例を図９−ａに
示す。
１実施例との相違を示す為に、第１実施例を図９−ａに
示す。
【０１３０】第９実施例では、製造方法は第１実施例〜
第８実施例までの方法のいずれでもよいが、平面パター
ンに特徴を持たせてある。ベース領域１２１をエミッタ
領域１２２と交互に、コレクタ領域１２３となる島状領
域にＮ型領域１３２を介して向かい合った位置に配置さ
せてある。但し、ベース領域１２１とエミッタ領域１２
２との各島状領域の間隔は、コレクタ領域１２３の島状
領域よりも離した位置（短絡しない位置）に配置してあ
り、選択エピタキシャル成長後、エミッタ領域１２２の
島状領域とベース領域１２１の島状領域は連結しないよ
うに配置させてある。
第８実施例までの方法のいずれでもよいが、平面パター
ンに特徴を持たせてある。ベース領域１２１をエミッタ
領域１２２と交互に、コレクタ領域１２３となる島状領
域にＮ型領域１３２を介して向かい合った位置に配置さ
せてある。但し、ベース領域１２１とエミッタ領域１２
２との各島状領域の間隔は、コレクタ領域１２３の島状
領域よりも離した位置（短絡しない位置）に配置してあ
り、選択エピタキシャル成長後、エミッタ領域１２２の
島状領域とベース領域１２１の島状領域は連結しないよ
うに配置させてある。
【０１３１】(第９実施例の効果)第９実施例では、ベー
ス抵抗の削減が可能になる。すなわちベース抵抗は平面
的なベース長に比例して増加するが、第９実施例では平
面的なエミッタ長を分割できるので、トータルのエミッ
タ長を規格化した場合で比較すると、分割数に応じてベ
ース抵抗が削減できる。このような構造は、大電流を流
す入出力用のトランジスタに対して極めて有功となる。
通常、このようなトランジスタでは実効エミッタ面積を
大きくしなければならず、これまでの実施例の平面構造
であるとエミッタ長が、極めて長くなり、これに伴いベ
ース抵抗の急激な増加をまねく。
ス抵抗の削減が可能になる。すなわちベース抵抗は平面
的なベース長に比例して増加するが、第９実施例では平
面的なエミッタ長を分割できるので、トータルのエミッ
タ長を規格化した場合で比較すると、分割数に応じてベ
ース抵抗が削減できる。このような構造は、大電流を流
す入出力用のトランジスタに対して極めて有功となる。
通常、このようなトランジスタでは実効エミッタ面積を
大きくしなければならず、これまでの実施例の平面構造
であるとエミッタ長が、極めて長くなり、これに伴いベ
ース抵抗の急激な増加をまねく。
【０１３２】当然、単純にこれまでの実施例でのトラン
ジスタを並列化しても大電流は流せるが、トータルのパ
ターン面積占有率は大きくなり高集積化に影響を与え
る。
ジスタを並列化しても大電流は流せるが、トータルのパ
ターン面積占有率は大きくなり高集積化に影響を与え
る。
【０１３３】（第１０実施例）図１０は本発明の第１０
実施例の工程図であり、図１０−ａ、図１０−ｂ、図１
０−ｃ、図１０−ｄ、図１０−ｅおよび図１０−ｆは平
面図である図１０−ｄ２のＡＡ’線で切った断面図であ
る。
実施例の工程図であり、図１０−ａ、図１０−ｂ、図１
０−ｃ、図１０−ｄ、図１０−ｅおよび図１０−ｆは平
面図である図１０−ｄ２のＡＡ’線で切った断面図であ
る。
【０１３４】ＳＯＩのプライムウエハは、第１実施例と
同じ構造で、シリコン基板ウエハ１００１、埋め込み酸
化膜１００２、シリコン層１００３から構成される。
同じ構造で、シリコン基板ウエハ１００１、埋め込み酸
化膜１００２、シリコン層１００３から構成される。
【０１３５】このウエハ上に第１実施例と同様に５ｎｍ
の熱酸化膜１００４と１００ｎｍのＳｉ窒化膜１００５
を順次生成した後、露光工程および異方性エッチング工
程により四角形のパターンを残して、埋め込み酸化膜１
００２を露出させる（図１０−ａ）。
の熱酸化膜１００４と１００ｎｍのＳｉ窒化膜１００５
を順次生成した後、露光工程および異方性エッチング工
程により四角形のパターンを残して、埋め込み酸化膜１
００２を露出させる（図１０−ａ）。
【０１３６】次に、露出したシリコン層１００３の側壁
部を１０ｎｍ程度熱酸化して熱酸化膜１００６を形成し
た後（図１０−ｂ）、全面にＬＰ（Ｌｏｗ Ｐｒｅｓｓ
ｕｒｅ：低圧）−ＣＶＤ法により多結晶Ｓｉ層１００７
を５００ｎｍ生成させ、その後、ＣＭＰ（Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ：化学的機
械的研磨）にてＳｉ窒化膜１００５が露出するまで研磨
し、ＥＰＤ（ＥｎｄＰｏｉｎｔ Ｄｅｔｅｃｔｏｒ：終
端検出器）にて終点検出して、ＣＭＰ工程を完了させ
る。
部を１０ｎｍ程度熱酸化して熱酸化膜１００６を形成し
た後（図１０−ｂ）、全面にＬＰ（Ｌｏｗ Ｐｒｅｓｓ
ｕｒｅ：低圧）−ＣＶＤ法により多結晶Ｓｉ層１００７
を５００ｎｍ生成させ、その後、ＣＭＰ（Ｃｈｅｍｉｃ
ａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ：化学的機
械的研磨）にてＳｉ窒化膜１００５が露出するまで研磨
し、ＥＰＤ（ＥｎｄＰｏｉｎｔ Ｄｅｔｅｃｔｏｒ：終
端検出器）にて終点検出して、ＣＭＰ工程を完了させ
る。
【０１３７】ここでＳｉ窒化膜１００５は、初期の膜厚
よりも薄膜化してもかまわない。
よりも薄膜化してもかまわない。
【０１３８】その後、Ｓｉ窒化膜１００５をマスクにし
て多結晶Ｓｉ層１００７を残存Ｓｉ窒化膜１００５底面
位置よりも僅かに低い位置までエッチングした後、希釈
ＨＦにて熱酸化膜１００６を除去する（図１０−ｃ）。
て多結晶Ｓｉ層１００７を残存Ｓｉ窒化膜１００５底面
位置よりも僅かに低い位置までエッチングした後、希釈
ＨＦにて熱酸化膜１００６を除去する（図１０−ｃ）。
【０１３９】次に露光工程により、レジストパターン１
００８を図１０−ｄ乃至図１０−ｄ２のように形成す
る。この時、各レジストパターン間隔は２００ｎｍとす
る。
００８を図１０−ｄ乃至図１０−ｄ２のように形成す
る。この時、各レジストパターン間隔は２００ｎｍとす
る。
【０１４０】次にＳｉ窒化膜１００５に対して選択性の
高い多結晶Ｓｉの異方性エッチングによりレジストパタ
ーン１００８以外の多結晶シリコン層１００７をエッチ
ングし、埋め込み酸化膜１００２を露出させる（図１０
−ｄ、図１０−ｄ２）。
高い多結晶Ｓｉの異方性エッチングによりレジストパタ
ーン１００８以外の多結晶シリコン層１００７をエッチ
ングし、埋め込み酸化膜１００２を露出させる（図１０
−ｄ、図１０−ｄ２）。
【０１４１】この時、ドライエッチングの特性上、Ｓｉ
窒化膜１００５はエッチングされてもかまわないが、熱
酸化膜１００４が露出しないように、トータルの工程設
定をしておく。レジストパターン１００８を除去する
（図１０−ｅ）。
窒化膜１００５はエッチングされてもかまわないが、熱
酸化膜１００４が露出しないように、トータルの工程設
定をしておく。レジストパターン１００８を除去する
（図１０−ｅ）。
【０１４２】その後は、第１実施例と同様に、２回の露
光工程による高濃度Ｎ+領域と高濃度Ｐ+領域の形成を行
う。但し、平面的なパターンは第９実施例と同様なパタ
ーンとする。
光工程による高濃度Ｎ+領域と高濃度Ｐ+領域の形成を行
う。但し、平面的なパターンは第９実施例と同様なパタ
ーンとする。
【０１４３】その後、硼素Ｂの気相状態での硼素拡散
と、選択エピタキシャル成長による各島状領域の結合等
の工程を第１実施例と同様に行う。但し、単結晶Ｓｉ領
域と多結晶Ｓｉ領域との間隔は１０ｎｍ程度なので、選
択エピタキシャル成長膜厚はこの程度で十分である。こ
の結果、高濃度Ｎ+型エミッタ領域とＮ型コレクタ領域
との間の埋め込み領域にはＮ+型エミッタ領域１０１
０、Ｐ型ベース領域１００９が連結される。
と、選択エピタキシャル成長による各島状領域の結合等
の工程を第１実施例と同様に行う。但し、単結晶Ｓｉ領
域と多結晶Ｓｉ領域との間隔は１０ｎｍ程度なので、選
択エピタキシャル成長膜厚はこの程度で十分である。こ
の結果、高濃度Ｎ+型エミッタ領域とＮ型コレクタ領域
との間の埋め込み領域にはＮ+型エミッタ領域１０１
０、Ｐ型ベース領域１００９が連結される。
【０１４４】これらの工程が完了した時点での、エミッ
タ領域を含んだ断面構造を図１０−ｆに示す。
タ領域を含んだ断面構造を図１０−ｆに示す。
【０１４５】この後の工程は、第１実施例の図１−ｄ以
降の工程を実行して、ドーパントの熱拡散を行い薄い真
正ベース領域を形成し、その後電極を形成する。
降の工程を実行して、ドーパントの熱拡散を行い薄い真
正ベース領域を形成し、その後電極を形成する。
【０１４６】(第１０実施例の効果)第１０実施例ではベ
ース電極とエミッタ領域を、これまでの実施例での単結
晶Ｓｉの代わりに多結晶シリコンにより製造する。これ
により、エミッタ抵抗やベース抵抗の各電極部成分が大
幅に縮小される。また、各多結晶領域での不純物の拡散
係数が、単結晶シリコンに比較して大幅に大きい為、比
較的低温の熱処理であっても、不純物の濃度レベルが速
やかに均一になる。
ース電極とエミッタ領域を、これまでの実施例での単結
晶Ｓｉの代わりに多結晶シリコンにより製造する。これ
により、エミッタ抵抗やベース抵抗の各電極部成分が大
幅に縮小される。また、各多結晶領域での不純物の拡散
係数が、単結晶シリコンに比較して大幅に大きい為、比
較的低温の熱処理であっても、不純物の濃度レベルが速
やかに均一になる。
【０１４７】また単結晶シリコン領域と多結晶シリコン
領域との間隔を熱酸化膜厚によってコントロールできる
ので、この膜厚を１０ｎｍ程度にまで狭めることが可能
となる。このため多結晶シリコン領域と単結晶シリコン
領域との結合を行わせる選択エピタキシャル成長は、こ
の程度の成長膜厚で十分となる。これはエピタキシャル
成長の負荷を抑えるだけでなく、エミッタ接合を極めて
浅くすることが可能で、この実施例の場合、２０〜３０
ｎｍ程度にすることが可能である。
領域との間隔を熱酸化膜厚によってコントロールできる
ので、この膜厚を１０ｎｍ程度にまで狭めることが可能
となる。このため多結晶シリコン領域と単結晶シリコン
領域との結合を行わせる選択エピタキシャル成長は、こ
の程度の成長膜厚で十分となる。これはエピタキシャル
成長の負荷を抑えるだけでなく、エミッタ接合を極めて
浅くすることが可能で、この実施例の場合、２０〜３０
ｎｍ程度にすることが可能である。
【０１４８】実施例の製造方法により製造されたトラン
ジスタは、エミッタ領域からコレクタ領域までの、材料
やプロファイル構造を高性能な縦型トランジスタとまっ
たく同等な構造にすることができる。
ジスタは、エミッタ領域からコレクタ領域までの、材料
やプロファイル構造を高性能な縦型トランジスタとまっ
たく同等な構造にすることができる。
【０１４９】（第１１実施例）図１１は本発明の第１１
実施例の工程図である。
実施例の工程図である。
【０１５０】基本的な製造方法は第１０実施例に類似し
ている。基板ウエハ１１０１、埋め込み酸化膜１１０
２、シリコン層１１０３は第１実施例と同じで、表面を
５ｎｍ程度、熱酸化してＴＨ−ＳｉＯ2の熱酸化膜１１
０４を形成した後、Ｓｉ3Ｎ4のＳｉ窒化膜１１０５を全
面に２００ｎｍ生成させ、さらに露光技術／異方性エッ
チングにより四角形の島状領域を除いた領域を除去し、
埋め込み酸化膜１１０２を露出させる。次にＣＶＤ酸化
膜であるＴＥＯＳ（Ｔｅｔｒａ Ｏｘｉｄｅ ｓｉｒａ
ｎ）膜１１０６をＬＰ−ＣＶＤ法により全面に１０ｎｍ
程度生成した後、全面に多結晶Ｓｉ層１１０７を５００
ｎｍ程度生成させ、ＣＭＰによりＳｉ窒化膜１１０５を
露出させる。ここでＳｉ窒化膜１１０５上のＴＥＯＳ膜
１１０６が残存した場合は、次工程での希釈ＨＦ処理で
除去できる。
ている。基板ウエハ１１０１、埋め込み酸化膜１１０
２、シリコン層１１０３は第１実施例と同じで、表面を
５ｎｍ程度、熱酸化してＴＨ−ＳｉＯ2の熱酸化膜１１
０４を形成した後、Ｓｉ3Ｎ4のＳｉ窒化膜１１０５を全
面に２００ｎｍ生成させ、さらに露光技術／異方性エッ
チングにより四角形の島状領域を除いた領域を除去し、
埋め込み酸化膜１１０２を露出させる。次にＣＶＤ酸化
膜であるＴＥＯＳ（Ｔｅｔｒａ Ｏｘｉｄｅ ｓｉｒａ
ｎ）膜１１０６をＬＰ−ＣＶＤ法により全面に１０ｎｍ
程度生成した後、全面に多結晶Ｓｉ層１１０７を５００
ｎｍ程度生成させ、ＣＭＰによりＳｉ窒化膜１１０５を
露出させる。ここでＳｉ窒化膜１１０５上のＴＥＯＳ膜
１１０６が残存した場合は、次工程での希釈ＨＦ処理で
除去できる。
【０１５１】次に希釈ＨＦにより、シリコン層１１０３
と多結晶シリコン層１１０７との間に挟まれたＴＥＯＳ
膜１１０６を除去する（図１１−ｂ）。
と多結晶シリコン層１１０７との間に挟まれたＴＥＯＳ
膜１１０６を除去する（図１１−ｂ）。
【０１５２】その後、第９乃至第１０実施例と同様に多
結晶Ｓｉの露光／エッチング工程を完了させ平面的パタ
ーニングを完了させる。それ以降の工程は第１０実施例
と同様に行う。この結果、Ｎ+型エミッタ領域１２２と
Ｎ型コレクタ領域１２４との間の埋め込み領域にはＮ+
型エミッタ領域１１０９、Ｐ型ベース領域１１０８が連
接される(図１１−ｃ）。
結晶Ｓｉの露光／エッチング工程を完了させ平面的パタ
ーニングを完了させる。それ以降の工程は第１０実施例
と同様に行う。この結果、Ｎ+型エミッタ領域１２２と
Ｎ型コレクタ領域１２４との間の埋め込み領域にはＮ+
型エミッタ領域１１０９、Ｐ型ベース領域１１０８が連
接される(図１１−ｃ）。
【０１５３】この後の工程は、第１実施例の図１−ｄ以
降の工程を実行して、ドーパントの熱拡散を行い薄い真
正ベース領域を形成し、その後電極を形成する。
降の工程を実行して、ドーパントの熱拡散を行い薄い真
正ベース領域を形成し、その後電極を形成する。
【０１５４】(第１１実施例の効果)第１０実施例が熱酸
化膜を希釈ＨＦ処理することにより除去していたのに対
し、第１１実施例ではＣＶＤ酸化膜であるＴＥＯＳ膜を
除去している。ＴＥＯＳ膜は生膜条件にもよるが、ＨＦ
に対するエッチングレートが熱酸化膜に対して１０倍程
度は早い。この為、シリコン層１１０３とＳｉ窒化膜層
１１０５とに挟まれた薄い熱酸化膜１１０４に対してエ
ッチングの選択比が１０倍程度あることを意味し、サイ
ドエッチ量を大幅に抑えられる。
化膜を希釈ＨＦ処理することにより除去していたのに対
し、第１１実施例ではＣＶＤ酸化膜であるＴＥＯＳ膜を
除去している。ＴＥＯＳ膜は生膜条件にもよるが、ＨＦ
に対するエッチングレートが熱酸化膜に対して１０倍程
度は早い。この為、シリコン層１１０３とＳｉ窒化膜層
１１０５とに挟まれた薄い熱酸化膜１１０４に対してエ
ッチングの選択比が１０倍程度あることを意味し、サイ
ドエッチ量を大幅に抑えられる。
【０１５５】（他の実施例）以上各実施例で述べたよう
に、本発明の半導体装置は、ＳＯＩ構造の横型のバイポ
ーラトランジスタにおいて、活性領域の近傍のエミッタ
領域に選択エピタキシャル成長領域を設けて構成する。
選択エピタキシャル成長領域を介してエミッタ領域の不
純物をベース領域に薄く拡散したベース領域およびエミ
ッタ領域を備えている。ベース領域の幅は１００ｎｍ以
下とする。
に、本発明の半導体装置は、ＳＯＩ構造の横型のバイポ
ーラトランジスタにおいて、活性領域の近傍のエミッタ
領域に選択エピタキシャル成長領域を設けて構成する。
選択エピタキシャル成長領域を介してエミッタ領域の不
純物をベース領域に薄く拡散したベース領域およびエミ
ッタ領域を備えている。ベース領域の幅は１００ｎｍ以
下とする。
【０１５６】ベース幅については、第１実施例の効果の
項において、最終のベース幅が６０ｎｍ程度で、ピーク
濃度が５Ｅ１８ａｔｏｍｓ／ｃｍ3程度のトランジスタ
が実現でき、この結果、最大遮断周波数ｆＴｍａｘが４
０ＧＨｚ以上のトランジスタの性能が実現することを示
している。
項において、最終のベース幅が６０ｎｍ程度で、ピーク
濃度が５Ｅ１８ａｔｏｍｓ／ｃｍ3程度のトランジスタ
が実現でき、この結果、最大遮断周波数ｆＴｍａｘが４
０ＧＨｚ以上のトランジスタの性能が実現することを示
している。
【０１５７】また、本発明の装置の不純物拡散状態から
ベース幅を読み取ることができる。
ベース幅を読み取ることができる。
【０１５８】図１２に基づく、エピタキシャル成長層を
中心としてみたときの不純物層までの直線距離と各不純
物濃度の関係を表１に示す。
中心としてみたときの不純物層までの直線距離と各不純
物濃度の関係を表１に示す。
【０１５９】
【表１】
【０１６０】図１２中、すべての不純物の特性、即ち、
ネットドーピング（Ｎｅｔ Ｄｏｐｉｎｇ）プロファイ
ルが変化するＡ点の直線距離Ｃの値と、硼素Ｂと燐Ｐの
特性が交差するＢ点の直線距離Ｄとの差は０．１μｍ
（１００ｎｍ）となる。
ネットドーピング（Ｎｅｔ Ｄｏｐｉｎｇ）プロファイ
ルが変化するＡ点の直線距離Ｃの値と、硼素Ｂと燐Ｐの
特性が交差するＢ点の直線距離Ｄとの差は０．１μｍ
（１００ｎｍ）となる。
【０１６１】このことから、ベース幅は、１００ｎｍ以
下の幅が実際に作製できる。好ましい例としては、６０
ｎｍがある。
下の幅が実際に作製できる。好ましい例としては、６０
ｎｍがある。
【０１６２】このように、本発明の半導体装置は製造方
法によって、主に、選択エピタキシャル成長によって島
状領域間を埋めて拡散領域を形成し、拡散領域を介して
島状領域の不純物をベース領域に薄く拡散し、極めて薄
い幅のベース領域を形成する方法によってのみ形成する
ことができる、薄い幅のベースを有するので、従来達成
できなかったベース幅を備えることができ、その結果ベ
ース抵抗を低くすることができるようになる。
法によって、主に、選択エピタキシャル成長によって島
状領域間を埋めて拡散領域を形成し、拡散領域を介して
島状領域の不純物をベース領域に薄く拡散し、極めて薄
い幅のベース領域を形成する方法によってのみ形成する
ことができる、薄い幅のベースを有するので、従来達成
できなかったベース幅を備えることができ、その結果ベ
ース抵抗を低くすることができるようになる。
【０１６３】
【発明の効果】本発明は、選択エピタキシャル成長手段
を用いて狭い幅の拡散領域を形成し、その拡散領域に所
定の拡散処理によって不純物を拡散するので、選択的に
狭い幅のベース領域を形成でき、ベース遅延を小さく
し、動作速度を向上し、高周波動作に好適に対応し、製
造工程を少なくすることができる効果を奏する。
を用いて狭い幅の拡散領域を形成し、その拡散領域に所
定の拡散処理によって不純物を拡散するので、選択的に
狭い幅のベース領域を形成でき、ベース遅延を小さく
し、動作速度を向上し、高周波動作に好適に対応し、製
造工程を少なくすることができる効果を奏する。
【０１６４】本発明のバイポーラトランジスタの製造方
法によれば、選択エピタキシャル成長手段を用いて島状
領域を電気的に接続するとともに不純物の拡散によりベ
ース拡散領域の幅を狭く形成するので、従来のフォトリ
ソグラフィでは不可能なベース幅まで狭めることができ
る。
法によれば、選択エピタキシャル成長手段を用いて島状
領域を電気的に接続するとともに不純物の拡散によりベ
ース拡散領域の幅を狭く形成するので、従来のフォトリ
ソグラフィでは不可能なベース幅まで狭めることができ
る。
【０１６５】また、選択エピタキシャル成長手段を用い
てエミッタの拡散領域を形成するので、分布する不純物
の濃度を均一にすることができる。
てエミッタの拡散領域を形成するので、分布する不純物
の濃度を均一にすることができる。
【０１６６】このように、エミッタ拡散領域の不純物濃
度が均一になり、また、ベース拡散領域の幅が狭くなっ
た分、ベース抵抗は小さくなる。
度が均一になり、また、ベース拡散領域の幅が狭くなっ
た分、ベース抵抗は小さくなる。
【０１６７】さらに、拡散処理によりエミッタ電極と接
合しているベース拡散領域に浅いエミッタ拡散領域を形
成するため、ベース拡散領域の幅を狭くすることができ
る。
合しているベース拡散領域に浅いエミッタ拡散領域を形
成するため、ベース拡散領域の幅を狭くすることができ
る。
【０１６８】本発明の半導体装置は、ＳＯＩ構造の横型
のバイポーラトランジスタにおいて、活性領域の近傍の
エミッタ領域にエピタキシャル成長領域を設け、その領
域を介して隣接するベース領域に不純物を拡散して薄い
ベース領域を設けた構成としたことにより、最大遮断周
波数（ｆＴｍａｘ）は増加する。
のバイポーラトランジスタにおいて、活性領域の近傍の
エミッタ領域にエピタキシャル成長領域を設け、その領
域を介して隣接するベース領域に不純物を拡散して薄い
ベース領域を設けた構成としたことにより、最大遮断周
波数（ｆＴｍａｘ）は増加する。
【図１の１】本発明の第１実施例の工程図１−ａ〜１−
ｃである。
ｃである。
【図１の２】本発明の第１実施例の工程図１−ｄ〜１−
ｇ２である。
ｇ２である。
【図２】本発明の第２実施例の工程図である。
【図３】本発明の第３実施例の工程図である。
【図４】本発明の第４実施例の工程図である。
【図５】本発明の第５実施例の工程図である。
【図６】本発明の第６実施例の工程図である。
【図７】本発明の第７実施例の工程図である。
【図８】本発明の第８実施例の工程図である。
【図９】本発明の第９実施例の工程図である。
【図１０】本発明の第１０実施例の工程図である。
【図１１】本発明の第１１実施例の工程図である。
【図１２】本発明の半導体装置の不純物拡散状態を示す
図である。
図である。
【図１３】従来例を示す構成図である。
１００ ウエハ
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、４００Ａ
１、４００Ｂ１、４００Ｃ１、４００Ｄ１、４００Ａ
２、４００Ｂ２、４００Ｃ２、４００Ｄ２ 島状領域 １００ＤＬ 左側島状領域 １００ＤＬＲ 左側島状領域の右辺 １００ＤＲ 右側島状領域 １００ＤＲＲ 右側島状領域の右辺 １０１、３０１、１００１、１１０１ 基板ウエハ
（層） １０２、３０２、１００２、１１０２ 埋め込み酸化
膜 １０３、３０３、１００３、１１０３ シリコン層 １０３Ｎ Ｎ型シリコン層 １０４、３０４、１００４、１００６、１１０４ 熱
酸化膜 １０５、３０５、１００５、１１０５ シリコン窒化
膜 １０６、 側壁拡散層 １０６’ 真正ベース領域 １０６’’ Ｐ型ドープ領域 １０７ 単結晶シリコン層 １０８ 選択エピタキシャル成長領域 １２１ ベース領域 １２２、３０８ エミッタ領域 １２３ コレクタ領域 １２４ Ｎ型コレクタ領域 １３１ Ｎ+型領域 １３２ Ｎ型領域 １３３ Ｐ+型領域 １３４ Ｐ型領域 １５１ 選択エピタキシャル領域 １５２ 硼素拡散領域 ２０１ レジストパターン ３０６、１００７、１１０７ 多結晶シリコン層 ３０７ａ、３０７ｂ、３０７ｃ、３０７ｄ サイドウ
ォール ４０１ Ｐ型Ｂ2Ｈ6ドーピング領域 ４０２ Ｎ型ＰＨ3ドーピング領域 ５０１ 選択エピタキシャル層 ５０２ 高濃度のＰ型拡散領域 ６０１ 側壁シリコン部 ７０１ Ｓｉ―Ｃ選択エピタキシャル成長層 ８０１ ノンドープＳｉＧｅ：Ｃ選択エピタキシャル
成長層 １００８ レジストパターン １００９、１１０８ Ｐ型ベース領域 １０１０、１１０９ Ｎ+型エミッタ領域 １１０６ ＴＥＯＳ膜
１、４００Ｂ１、４００Ｃ１、４００Ｄ１、４００Ａ
２、４００Ｂ２、４００Ｃ２、４００Ｄ２ 島状領域 １００ＤＬ 左側島状領域 １００ＤＬＲ 左側島状領域の右辺 １００ＤＲ 右側島状領域 １００ＤＲＲ 右側島状領域の右辺 １０１、３０１、１００１、１１０１ 基板ウエハ
（層） １０２、３０２、１００２、１１０２ 埋め込み酸化
膜 １０３、３０３、１００３、１１０３ シリコン層 １０３Ｎ Ｎ型シリコン層 １０４、３０４、１００４、１００６、１１０４ 熱
酸化膜 １０５、３０５、１００５、１１０５ シリコン窒化
膜 １０６、 側壁拡散層 １０６’ 真正ベース領域 １０６’’ Ｐ型ドープ領域 １０７ 単結晶シリコン層 １０８ 選択エピタキシャル成長領域 １２１ ベース領域 １２２、３０８ エミッタ領域 １２３ コレクタ領域 １２４ Ｎ型コレクタ領域 １３１ Ｎ+型領域 １３２ Ｎ型領域 １３３ Ｐ+型領域 １３４ Ｐ型領域 １５１ 選択エピタキシャル領域 １５２ 硼素拡散領域 ２０１ レジストパターン ３０６、１００７、１１０７ 多結晶シリコン層 ３０７ａ、３０７ｂ、３０７ｃ、３０７ｄ サイドウ
ォール ４０１ Ｐ型Ｂ2Ｈ6ドーピング領域 ４０２ Ｎ型ＰＨ3ドーピング領域 ５０１ 選択エピタキシャル層 ５０２ 高濃度のＰ型拡散領域 ６０１ 側壁シリコン部 ７０１ Ｓｉ―Ｃ選択エピタキシャル成長層 ８０１ ノンドープＳｉＧｅ：Ｃ選択エピタキシャル
成長層 １００８ レジストパターン １００９、１１０８ Ｐ型ベース領域 １０１０、１１０９ Ｎ+型エミッタ領域 １１０６ ＴＥＯＳ膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/33 - 21/331
H01L 29/68 - 29/737
H01L 21/22 - 21/24
Claims (13)
- 【請求項１】 トランジスタ形成領域に所定距離離間し
て配置される第１導電型の第１及び第２の半導体層を形
成する工程であって、前記第１の半導体層は前記第２の
半導体層より高濃度となるように形成する工程と、前記
離間領域で露出する前記第２の半導体層の側面に対して
第２導電型不純物を気相拡散する工程と、前記離間領域
の前記第１及び第２の半導体層間をノンドープ半導体層
で埋め込む工程と、前記ノンドープ半導体層が第１の導
電型になり、前記第２の半導体層の側壁に拡散された前
記第２導電型不純物領域の一部が第１導電型となり、か
つ他の前記第２導電型不純物領域が真性ベース領域とな
るまで熱処理を行う工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項２】 表面に絶縁層を有する基板を準備する工
程と、前記絶縁層上に所定距離離間して配置される第１
導電型の第１及び第２の半導体層を形成する工程であっ
て、前記第１の半導体層は前記第２の半導体層より高濃
度となるように形成する工程と、前記離間領域で露出す
る前記第２の半導体層の側面に対して第２導電型不純物
を気相拡散する工程と、前記離間領域の前記第１及び第
２の半導体層間をノンドープ半導体層で埋め込む工程
と、前記ノンドープ半導体層が第１の導電型になり、前
記第２の半導体層の側壁に拡散された前記第２導電型不
純物領域の一部が第１導電型となり、かつ他の前記第２
導電型不純物領域が真性ベース領域となるまで熱処理を
行う工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項３】 前記離間領域の前記第１及び第２の半導
体層間をノンドープ半導体層で埋め込む工程において、
同時に少なくとも前記第２の半導体層の側壁に拡散され
た前記第２導電型不純物領域に該領域を覆うように前記
ノンドープ半導体層を設け、次に、前記熱処理を行う工
程を行い、この熱処理を行う工程を終了後、ノンドープ
半導体層で連結された前記第１及び第２の半導体層の側
壁部に露出した前記ノンドープ半導体層を除去する工程
を設けたことを特徴とする請求項１または２記載の半導
体装置の製造方法。 - 【請求項４】 前記基板を基板ウエハに、埋め込み絶縁
膜層と前記第１導電型の単結晶半導体層が形成されたＳ
ＯＩ構造としたことを特徴とする請求項２または３記載
の半導体装置の製造方法。 - 【請求項５】 基板に、前記第１導電型がＮ型で前記第
２導電型がＰ型のトランジスタ形成領域と、前記第１導
電型がＰ型で前記第２導電型がＮ型のトランジスタ形成
領域とを設け、前記各トランジスタ形成領域に前記請求
項１または２記載の全ての工程を行うことを特徴とする
請求項１または２記載の半導体装置の製造方法。 - 【請求項６】 前記ノンドープ半導体層の上面の結晶面
を＜１１１＞面に限定し、前記離間領域の前記第１及び
第２の半導体層間をノンドープ半導体層で埋め込む工程
により前記第１の半導体層と前記第２の半導体層との接
続を完了した後、水酸化カリウム溶液中にて、各半導体
層における側壁部のノンドープ半導体層を除去すること
を特徴とする請求項１乃至５のいずれか１項記載の半導
体装置の製造方法。 - 【請求項７】 前記ノンドープ半導体層の上面の結晶面
を＜１１１＞面に限定し、 前記離間領域の前記第１及
び第２の半導体層間をノンドープ半導体層で埋め込む工
程により前記第１の半導体層と前記第２の半導体層との
接続を完了した後、ＨＣｌガスを含んだ水素ガス中に
て、各半導体層における側壁部のノンドープ半導体層を
除去すること、を特徴とする請求項１乃至５のいずれか
１項記載の半導体装置の製造方法。 - 【請求項８】 前記第１及び第２の半導体層間をノンド
ープ半導体層で埋め込む工程におけるガス雰囲気を炭素
Ｃが１Ｅ１９ａｔｏｍｓ／ｃｃ〜５Ｅ２０ａｔｏｍｓ／
ｃｃ含ませた雰囲気としたことを特徴とする請求項１乃
至７のいずれか１項記載の半導体装置の製造方法。 - 【請求項９】 前記第１及び第２の半導体層間をノンド
ープ半導体層で埋め込む工程におけるガス雰囲気を炭素
Ｃを１Ｅ１９ａｔｏｍｓ／ｃｃ〜５Ｅ２０ａｔｏｍｓ／
ｃｃ含ませ、さらにゲルマニウムＧｅを対シリコンＳｉ
比で５％〜４０％含ませた雰囲気としたことを特徴とす
る請求項１乃至７のいずれか１項記載の半導体装置の製
造方法。 - 【請求項１０】 前記第２導電型の真性ベース領域に直
接連なって第１導電型不純物 領域および第２導電型不純
物領域をそれぞれ設け、前記第１導電型不純物領域およ
び前記第２導電型不純物領域を１方向に向かって交互に
且つ離間して配置していることを特徴とする請求項１乃
至９のいずれか１項記載の半導体装置の製造方法。 - 【請求項１１】 １個の前記第２の半導体層に対し、複
数個の前記第１の半導体層を対向配置し、前記第１の半
導体層に対向する前記第２の半導体層の部分に前記真性
ベース領域と第２導電型不純物領域を熱拡散により第１
導電型に反転した領域を設けることを特徴とする請求項
１乃至９のいずれか１項記載の半導体装置の製造方法。 - 【請求項１２】基板ウエハに、埋め込み絶縁膜層と第１
導電型の単結晶半導体層が形成されたＳＯＩ構造のウエ
ハ上に、第１及び第２の絶縁膜を生成した後、第１の露
光工程によりレジストパターンを形成し、これをマスク
にして前記第２の絶縁膜、前記第１の絶縁膜、および前
記単結晶半導体層を順次、異方性エッチング工程により
除去し、主たる島状領域を形成した後、前記単結晶半導
体層の側壁を薄く熱酸化する工程と、全面に多結晶の半
導体膜を堆積させた後、ＣＭＰ法により化学的研磨を行
い、表面を平坦化させ、前記第２の絶縁膜表面を露出さ
せた後、前記多結晶半導体膜の表面を前記第２の絶縁膜
の底面部より低い位置までリセスさせる工程と、等方エ
ッチングにより前記熱酸化膜を除去して溝を形成する工
程と、第２の露光工程にて、前記主たる島状領域に前記
溝を介して近接した最低２個の多結晶半導体層の島状領
域を形成する工程と、第３及び第４の露光工程と不純物
拡散工程にて、前記多結晶半導体層の島状領域に高濃度
の第１導電型不純物と第２導電型不純物をドーピングさ
せる工程と、ガス中からの等方的な拡散により、単結晶
半導体層側壁の露出表面の内、高濃度の第１導電型表面
は導電型を反転させず、それ以外の部分を第２導電型に
する工程と、選択エピタキシャル成長により、前記主た
る島状領域と近接した最低２個の島状領域を電気的に結
合させる工程と、からなることを特徴とする半導体装置
の製造方法。 - 【請求項１３】基板ウエハに、埋め込み酸化膜層と第１
導電型の単結晶半導体層が形成されたＳＯＩ構造のウエ
ハ上に、第１及び第２の絶縁膜を生成した後、第１の露
光工程によりレジストパターンを形成し、これをマスク
にして前記第２の絶縁膜、前記第１の絶縁膜、および前
記単結晶半導体層を順次、異方性エッチング工程により
除去し、主たる島状領域を形成した後、全面に薄いＣＶ
Ｄ酸化膜を生成する工程と、全面に多結晶の半導体膜を
堆積させた後、ＣＭＰ法により化学的研磨を行い、表面
を平坦化させ、前記第２の絶縁膜を露出させる工程と、
等方エッチングにより前記ＣＶＤ酸化膜を除去して、前
記主たる島状領域と多結晶半導体層との間に前記埋め込
み酸化膜表面を露出させる溝を形成する工程と、第２の
露光工程にて、前記主たる島状領域に前記溝を介して近
接した最低２個の多結晶半導体層の島状領域を形成する
工程と、第３及び第４の露光工程と不純物拡散工程に
て、前記多結晶半導体層の島状領域に高濃度の第１導電
型不純物と第２導電型不純物をドーピングさせる工程
と、ガス中からの等方的な拡散により、前記単結晶半導
体層側壁の露出表面の内、高濃度の第１導電型表面は導
電型を反転させず、それ以外の部分を第２導電型にする
工程と、選択エピタキシャル成長により、前記主たる島
状領域と近接した最低２個の島状領域を電気的に結合さ
せる工程と、からなることを特徴とする半導体装置の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127217A JP3484177B2 (ja) | 2002-04-26 | 2002-04-26 | 半導体装置とその製造方法 |
| US10/352,873 US7026221B2 (en) | 2002-04-26 | 2003-01-29 | Method of forming semiconductor device with bipolar transistor having lateral structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002127217A JP3484177B2 (ja) | 2002-04-26 | 2002-04-26 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003324107A JP2003324107A (ja) | 2003-11-14 |
| JP3484177B2 true JP3484177B2 (ja) | 2004-01-06 |
Family
ID=29243833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002127217A Expired - Fee Related JP3484177B2 (ja) | 2002-04-26 | 2002-04-26 | 半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7026221B2 (ja) |
| JP (1) | JP3484177B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060060941A1 (en) * | 2004-08-27 | 2006-03-23 | Sun I-Shan M | Polysilicon sidewall spacer lateral bipolar transistor on SOI |
| WO2006025164A1 (ja) * | 2004-08-31 | 2006-03-09 | Hitachi Kokusai Electric Inc. | 半導体装置の製造方法 |
| CN108321255B (zh) * | 2018-02-28 | 2020-04-24 | 无锡尚德太阳能电力有限公司 | 应用于多晶黑硅太阳能电池的低压扩散工艺 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503460B2 (ja) | 1986-12-01 | 1996-06-05 | 三菱電機株式会社 | バイポ−ラトランジスタおよびその製造方法 |
| JPH02297942A (ja) * | 1989-05-11 | 1990-12-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH0430516A (ja) * | 1990-05-28 | 1992-02-03 | Canon Inc | 半導体装置及びその製造方法 |
| US5242858A (en) * | 1990-09-07 | 1993-09-07 | Canon Kabushiki Kaisha | Process for preparing semiconductor device by use of a flattening agent and diffusion |
| JP3211604B2 (ja) * | 1995-02-03 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
| JPH11233521A (ja) | 1998-02-12 | 1999-08-27 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000188295A (ja) | 1998-12-22 | 2000-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-04-26 JP JP2002127217A patent/JP3484177B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-29 US US10/352,873 patent/US7026221B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7026221B2 (en) | 2006-04-11 |
| JP2003324107A (ja) | 2003-11-14 |
| US20030203582A1 (en) | 2003-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8946038B2 (en) | Diode structures using fin field effect transistor processing and method of forming the same | |
| US9184265B2 (en) | Methods and apparatus for bipolar junction transistors and resistors | |
| CN106206697B (zh) | 绝缘体上硅(soi)衬底上的横向双极结型晶体管(bjt) | |
| KR100401130B1 (ko) | 수직형 채널을 가지는 초미세 ｍｏｓ 트랜지스터 제조방법 | |
| US7102205B2 (en) | Bipolar transistor with extrinsic stress layer | |
| US9455252B2 (en) | Combining ZTCR resistor with laser anneal for high performance PMOS transistor | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
| US8618636B1 (en) | Fin bipolar transistors having self-aligned collector and emitter regions | |
| JP2007518272A (ja) | 歪みｆｉｎｆｅｔチャネルの製造方法 | |
| JP2012089784A (ja) | 半導体装置および半導体装置の製造方法 | |
| US7091072B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20010110769A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US6897545B2 (en) | Lateral operation bipolar transistor and a corresponding fabrication process | |
| US8581347B2 (en) | Forming bipolar transistor through fast EPI-growth on polysilicon | |
| JP3484177B2 (ja) | 半導体装置とその製造方法 | |
| JP2006210914A (ja) | バイポーラトランジスタ及びその形成方法 | |
| CN108461448B (zh) | 半导体元件的制造方法 | |
| US11855143B2 (en) | Semiconductor structures and methods thereof | |
| JP4322706B2 (ja) | 半導体装置の製造方法 | |
| US7060567B1 (en) | Method for fabricating trench power MOSFET | |
| US20010008298A1 (en) | Semiconductor device and method of manufacturing same | |
| JP2004079726A (ja) | 半導体装置および半導体装置の製造方法 | |
| US12009412B2 (en) | Bipolar transistors | |
| KR100461156B1 (ko) | 선택적 에피택셜 성장법을 이용한 규소게르마늄바이씨모스 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031007 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060906 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |