JP3984529B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3984529B2 JP3984529B2 JP2002311343A JP2002311343A JP3984529B2 JP 3984529 B2 JP3984529 B2 JP 3984529B2 JP 2002311343 A JP2002311343 A JP 2002311343A JP 2002311343 A JP2002311343 A JP 2002311343A JP 3984529 B2 JP3984529 B2 JP 3984529B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- semiconductor device
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、トレンチ分離技術を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体基板にトレンチを形成して素子分離用絶縁膜を形成するSTI(Shallow Trench Isolation)などの素子分離技術は、LOCOS(LOcal Oxidation of Silicon)に代わり、頻繁に用いられるようになっている。
【0003】
このような、トレンチ分離技術を用いた従来の半導体装置の製造方法の一例を図を用いて説明する。
【0004】
図10(a)〜(d)及び図11(a)〜(c)は、従来のMOSトランジスタの製造方法の一部を示す断面図である。
【0005】
まず、図10(a)に示す工程で、Si(シリコン)などからなる半導体基板101を準備する。次に、熱酸化法により半導体基板101上に厚さ20nmのシリコン酸化膜102を形成する。続いて、減圧CVD法により、シリコン酸化膜102上に厚さ50nmのポリシリコン膜103を、ポリシリコン膜103上に厚さ150nmのシリコン窒化膜104を順次成長させる。
【0006】
次に、図10(b)に示す工程で、シリコン窒化膜104の上に、半導体装置の素子領域となる領域を被覆し、素子分離領域を開口部とするレジスト膜(図示せず)を形成する。そして、このレジスト膜をマスクとしてプラズマエッチングを行うことにより、シリコン窒化膜104,ポリシリコン膜103及びシリコン酸化膜102を貫通し、半導体基板101上に設けられた深さ300nmのトレンチ105を形成する。
【0007】
次に、図10(c)に示す工程で、レジスト膜を除去した後、基板を1050℃、O2雰囲気下でドライ酸化し、半導体基板101及びポリシリコン膜103のうち、トレンチ105の部分に、SiO2からなる厚さ30nmの被覆酸化膜106を成長させる。ここで、高温下で基板のドライ酸化を行うのは、トレンチ105のコーナー部を「丸める」ためである。より具体的には、トレンチ105のコーナー部を丸めることにより、半導体基板101の曲率半径を十分確保して、鋭角化を防ぐためである。これにより、トレンチ105のコーナー部においても被覆酸化膜106の厚みを均一にできる。また、半導体基板101の曲率半径を十分に確保して電界集中を防止しているので、トレンチのコーナー部分でもゲート絶縁膜108の絶縁耐圧を確保することができる。また、ドライ酸化には、トレンチ105の形成時に損傷を受けた部分を酸化することでリーク電流の低減を図る意味もある。
【0008】
ここで、本工程でのドライ酸化の条件について説明する。
【0009】
図12は、従来のMOSトランジスタの製造方法において、被覆酸化膜の成長条件を示す図である。
【0010】
まず、基板を加熱炉に入れ、図12に示すように、20L/min(2×104mL/min)で窒素(N2)ガスを供給しながら800℃で20分間、基板を処理する。ここで、「基板」とは、半導体基板101とその上に設けられた層の全体を意味している。
【0011】
続く期間Aでは、窒素の流量を20L/minとしたまま40分かけて、基板温度を1100℃まで上昇させる。
【0012】
次に、期間Bでは、窒素の供給を停止し、代わりに流量10L/min(1×104mL/min)で酸素(O2)ガスを供給し、1100℃で10分間基板をドライ酸化する。これにより、トレンチが形成されたポリシリコン膜103の露出部と半導体基板101の露出部が酸化されるとともに、トレンチコーナー部では、この高温での成長によって被覆酸化膜106が粘性流動を起こしてコーナー部における応力を緩和する。この応力緩和によってコーナー部における被覆酸化膜の成長速度の低下を防止でき、半導体基板の角を丸めることができる。
なお、ドライ酸化の温度は、1100℃に限らず1050℃以上あるいは被覆酸化膜106(ここではシリコン酸化膜)の粘性流動温度(1050℃〜1100℃程度)以上であればよく、特にシリコン酸化膜の粘性流動温度より100℃高い温度であれば好ましい。また、酸素と同時に希釈用の窒素やアルゴン(Ar)を供給してもよい。
【0013】
次に、期間Cでは、酸素の供給を停止し、再び流量20L/minで窒素を供給しながら80分間かけて800℃まで基板温度を下げる。そして、窒素の流量をそのままにして、800℃で20分間保持する。
【0014】
以上のようにしてドライ酸化が行われる。
【0015】
ドライ酸化に次いで、図10(d)に示す工程で、CVD(Chemical Vapor Deposition)法などにより、基板上に厚さ600nm程度のSiO2膜107を形成する。その後、基板を窒素雰囲気下、1000℃以上で熱処理し、SiO2膜107の応力を十分に緩和する。
【0016】
次いで、図11(a)に示す工程で、CMP(Chemical Mechanical Polishing)によりシリコン窒化膜104が露出するまでSiO2膜107を研磨し、基板上面を平坦化する。これにより、トレンチ105を埋め、SiO2からなる素子分離用絶縁膜107aを形成する。
【0017】
続いて、図11(b)に示す工程で、リン酸を用いてシリコン窒化膜104を除去した後、NH4OH(アンモニア水)/H2O2(過酸化水素)混合液を用いてポリシリコン膜103を除去する。次に、半導体基板101の所定の領域に拡散層(図示せず)を形成した後、フッ酸系のエッチング用薬剤を用いてシリコン酸化膜102を除去する。
【0018】
次に、図11(c)に示す工程で、半導体基板101上に熱処理などによりゲート絶縁膜108を形成し、ゲート絶縁膜108上にトランジスタのゲート電極109を形成する。この後、イオン注入やサイドウォールの形成など、種々の工程を経て従来のMOSトランジスタが完成する。
【0019】
【特許文献1】
特開平08−335668号公報
【特許文献2】
特開平2001−7194号公報
【0020】
【発明が解決しようとする課題】
従来の半導体装置の製造方法によれば、上述のように、隣接する活性領域間を電気的に分離することができる。
【0021】
ところで、従来の半導体装置の製造方法においては、図10(c)に示す工程で基板をドライ酸化する際、半導体基板101のうちトレンチ105のコーナー部にシリコン窒化物からなる窒化層110が生じる。この窒化層110は、シリコン窒化膜104中に微量に残留するアンモニア(NH3)が被覆酸化膜106の形成時に脱離し、半導体基板101と反応することにより生じると考えられる。
【0022】
窒化層110はフッ酸系の薬液に対して耐性を持つので、図11(b)に示すように、フッ酸系薬液を使用してシリコン酸化膜102の除去と同時に窒化層110を除去することができない。このため、ゲート絶縁膜108は窒化層110上に成長することになる。すると、ゲート絶縁膜108のうち窒化層110の上の部分は膜厚が薄くなるなどして電界印加時の絶縁耐性が低下し、半導体装置の信頼性が低下するという不具合が生じる。
【0023】
窒化層110の形成を阻害する方法として、被覆酸化膜106の成長温度を1000℃以下に抑えることによりシリコン窒化膜104からのNH3の脱離を抑制する方法が考えられる。しかし、この方法によればトレンチ105のコーナーの曲率半径が小さくなって鋭角化し、それによってゲート絶縁膜108の信頼性は低下してしまう。ゲート絶縁膜108の信頼性の低下は、引いては半導体装置の信頼性低下につながる。
【0024】
以上のように、従来のトレンチ分離技術によれば、十分な信頼性を有する半導体装置が得られない場合があった。
【0025】
本発明の目的は、半導体基板上に窒化膜など副次的な構成物の形成が防止されたトレンチ分離技術を提供し、以て信頼性を向上させた半導体装置を提供することにある。
【0026】
【課題を解決するための手段】
本発明の第1の半導体装置の製造方法は、半導体基板上に設けられたシリコン酸化膜の上方にシリコン窒化膜を形成する工程(a)と、上記シリコン窒化膜及び上記シリコン酸化膜を貫通し、上記半導体基板内に至るトレンチを形成する工程(b)と、上記半導体基板を熱酸化することにより、上記半導体基板のうち上記トレンチの内壁を酸化し、上記トレンチを囲む被覆酸化膜を形成する工程(c)と、上記工程(c)での熱酸化よりも酸化力の強い雰囲気中で上記半導体基板を熱酸化し、上記被覆酸化膜をさらに成長させる工程(d)と、上記トレンチを絶縁体で埋めてから素子分離用絶縁膜を形成する工程(e)とを含んでいる。
【0027】
この方法により、工程(c)において半導体基板のトレンチのコーナー部に副次的にシリコン窒化膜が形成される場合でも、より酸化力の強い熱酸化によりシリコン窒化膜が酸化されるので、後の工程で半導体基板上のシリコン酸化膜と同時に除去することが可能になる。その結果、素子分離用絶縁膜の形成後に、半導体基板上に膜厚及び膜質が均一なゲート絶縁膜を形成することが可能になる。つまり、本発明の第1の半導体装置の製造方法によれば、ゲート絶縁膜の信頼性を高め、ひいてはMISFETなどのゲート絶縁膜を有する半導体装置の動作の信頼性を向上させることが可能になる。
【0028】
上記工程(c)での熱酸化は、酸素を含む乾燥雰囲気中で行われるドライ酸化、水蒸気を含む雰囲気中で行われる熱酸化、または酸素とハロゲンガスを含む熱酸化のうちいずれか1つであり、上記半導体基板の温度を1050℃以上1200℃以下にして行なうことにより、副次的に生じた窒化膜を速やかに酸化することができる。また、工程(b)でトレンチの内壁に生じた結晶欠陥を修復すると共に被覆酸化膜の厚みを均一化し、トレンチのコーナー部を丸めることができる。
【0029】
上記工程(d)での熱酸化は、水素及び酸素を含む雰囲気下で行なうパイロジェニック酸化であることにより、工程(c)においてトレンチのコーナー部に副次的にシリコン窒化物が形成される場合でも、速やかにこのシリコン窒化物を酸化することができる。
【0030】
上記工程(d)では、雰囲気中にハロゲンガスをさらに含むことにより、被覆酸化膜の成長を進める際に膜厚制御性を向上させることができる。
【0031】
上記工程(d)の熱酸化は、酸素を含む雰囲気中1×105Pa以上の圧力下で、上記半導体基板の温度を700℃以上1000℃以下として行なうことが好ましい。
【0032】
上記工程(d)では、酸素及び水素を含む雰囲気中でのランプアニーリングによって熱酸化を行い、上記酸素と上記水素とを上記半導体基板上で反応させることで酸素ラジカルを生じさせることにより、短時間で強力に酸化することができるので、工程(c)で副次的にシリコン窒化物が生じた場合でも速やかに酸化することができる。
【0033】
上記工程(d)での上記被覆酸化膜の膜厚の増加分は、5nm以上20nm以下であることにより、半導体基板のうちトレンチのコーナー部にシリコン窒化膜が形成される場合にも該シリコン窒化膜を十分に酸化することができる。
【0034】
本発明の第2の半導体装置の製造方法は、半導体基板上に設けられたシリコン酸化膜の上方にシリコン窒化膜を形成する工程(a)と、上記シリコン窒化膜及び上記シリコン酸化膜を貫通し、上記半導体基板内に至るトレンチを形成する工程(b)と、少なくとも酸素及び酸素ラジカルを含む雰囲気下において、上記半導体基板のうち上記トレンチの内壁を酸化し、上記トレンチを囲む被覆酸化膜を形成する工程(c)と、上記トレンチを絶縁体で埋めてから素子分離用絶縁膜を形成する工程(d)とを含んでいる。
【0035】
この方法により、工程(c)でシリコン窒化膜にNH3などが残留する場合に、NH3の拡散よりも速やかに被覆酸化膜を形成することができるので、トレンチのコーナー部での窒化物の形成を抑制することができる。このため、素子分離用絶縁膜の形成後に半導体基板上に窒化物が残存することがないので、例えば、膜質の良好なゲート絶縁膜を形成することが可能となる。すなわち、本発明の第2の半導体装置の製造方法によれば、ゲート絶縁膜の信頼性の向上を図ることができる。
【0036】
上記工程(c)では、水素をさらに含む雰囲気中でのランプアニーリングによって熱酸化を行い、上記酸素と上記水素とを上記半導体基板上で反応させることで上記酸素ラジカルを生じさせることにより、短時間のうちに急速に酸化を行うことができるので、トレンチのコーナー部での窒化物の形成を抑制することができる。
【0037】
上記工程(c)での熱酸化は、オゾンをさらに含む雰囲気中で行なうことによってもトレンチのコーナー部での窒化物の形成を抑制することができる。
【0038】
上記工程(c)で、上記酸素ラジカルは酸素プラズマによって生じさせてもよい。
【0039】
上記工程(c)では、上記半導体基板の温度を1050℃以上1150℃以下にすることにより、半導体基板のうち、トレンチのコーナー部を丸めることができると共に、成長速度の低下がなく、より均一な膜厚の被覆酸化膜を成長させることができる。
【0040】
本発明の第3の半導体装置の製造方法は、半導体基板上に設けられたシリコン酸化膜の上方にシリコン窒化膜を形成する工程(a)と、上記工程(a)の後に、N2,Arまたは不活性ガスを含む雰囲気中で上記半導体基板の熱処理を行って上記シリコン窒化膜中に残留するNH3を放出させる工程(b)と、上記シリコン窒化膜及び上記シリコン酸化膜を貫通し、上記半導体基板内に至るトレンチを形成する工程(c)と、上記半導体基板を熱酸化することにより上記半導体基板のうち上記トレンチの内壁を酸化し、上記トレンチを囲む被覆酸化膜を形成する工程(d)と、上記トレンチを絶縁体で埋めてから素子分離用絶縁膜を形成する工程(e)とを含んでいる。
【0041】
この方法により、工程(b)で窒化層中に残留するNH3を放出させているので、工程(d)において、トレンチのコーナー部に窒化物が副次的に形成されるのを防ぐことができる。
【0042】
上記工程(b)では、上記半導体基板を1000℃以上1200℃以下で熱処理することが好ましい。
【0043】
本発明の第1〜第3の半導体装置の製造方法において、上記工程(a)は、上記シリコン酸化膜の形成後、上記シリコン窒化膜の形成前に、上記シリコン窒化膜からの応力を緩和するためのバッファ層を上記シリコン酸化膜の上に形成する工程をさらに含み、且つ、上記シリコン窒化膜を上記バッファ層の上に形成することにより、シリコン酸化膜がシリコン窒化膜からの応力の影響を受けるのを防ぐことができる。
【0044】
また、本発明の第1〜第3の半導体装置の製造方法において、上記バッファ層はポリシリコンまたはアモルファスシリコンから構成されていることが好ましい。
【0045】
本発明の第4の半導体装置の製造方法は、半導体基板上に設けられたシリコン酸化膜の上方に、リフラクトリー金属からなり、NH3の通過を抑制する機能を有する第1のバリア層を形成する工程(a)と、上記工程(a)の後、上記第1のバリア層の上方にシリコン窒化膜を形成する工程(b)と、上記シリコン窒化膜及び上記シリコン酸化膜を貫通し、上記半導体基板内に至るトレンチを形成する工程(c)と、上記半導体基板を熱酸化することにより上記半導体基板のうち上記トレンチの内壁を酸化し、上記トレンチを囲む被覆酸化膜を形成する工程(d)と、上記工程(d)の後、上記トレンチを絶縁体で埋めてから素子分離用絶縁膜を形成する工程(e)とを含んでいる。
【0046】
この方法により、窒化層にNH3が残留する場合でも、第1のバリア層がNH3の通過を抑制するので、工程(c)において、半導体基板のトレンチのコーナー部に副次的に窒化物が形成するのを防ぐことができる。このため、素子分離用絶縁膜の形成後に半導体基板上に窒化物が残存することがないので、膜質が良好で信頼性の高いゲート絶縁膜を形成することが可能となる。
【0047】
上記工程(a)の前に、上記シリコン酸化膜の上に上記シリコン窒化膜からの応力を緩和するためのバッファ層を形成する工程をさらに含むことにより、シリコン酸化膜がシリコン窒化膜からの応力の影響を受けるのを防ぐことができる。
【0048】
上記バッファ層はポリシリコンまたはアモルファスシリコンから構成されていることが好ましい。
【0049】
上記工程(a)の前、上記バッファ層の形成後に、上記バッファ層と上記第1のバリア層とが接触するのを防ぐための第2のバリア層を上記バッファ層の上に形成する工程をさらに含むことにより、バッファ層と第1のバリア層が互いに反応するような場合であってもトレンチのコーナー部に窒化物が形成されるのを防ぐことができる。
【0050】
上記第1のバリア層の材料としてTiを用い、上記第2のバリア層としてTiNを用いることが好ましい。
【0051】
【発明の実施の形態】
(第1の実施形態)
本発明の第1の実施形態として、ポリシリコン層をバッファ層としてSTIを設けたMOSトランジスタの製造方法を説明する。
【0052】
図1(a)〜(d)及び図2(a)〜(d)は、本実施形態に係る半導体装置の製造工程の一部を示す断面図である。
【0053】
まず、図1(a)に示す工程で、シリコンからなる半導体基板1を準備する。次に、熱酸化法により半導体基板1上に厚さ20nmのシリコン酸化膜2を形成する。続いて、減圧CVD法により、シリコン酸化膜2上に厚さ50nmのポリシリコン膜3を、ポリシリコン膜3上に厚さ150nmのシリコン窒化膜4を順次成長させる。なお、このポリシリコン膜3は、シリコン窒化膜4からの応力を緩和するバッファ層として機能する。
【0054】
次に、図1(b)に示す工程で、シリコン窒化膜4の上に、半導体装置の素子領域となる領域を被覆し、素子分離領域を開口部とするレジスト膜(図示せず)を形成する。そして、このレジスト膜をマスクとしてプラズマエッチングを行うことにより、シリコン窒化膜4,ポリシリコン膜3及びシリコン酸化膜2を貫通し、半導体基板1上に設けられた深さ300nmのトレンチ5を形成する。
【0055】
次に、図1(c)に示す工程で、レジスト膜を除去した後、基板を加熱炉内にセットする。そして、基板を1050℃、あるいはシリコン酸化膜の粘性流動温度(1050℃以上1100℃以下)よりも0〜100℃程度高い温度に加熱し、O2雰囲気下でドライ酸化する。これによって、半導体基板1及びポリシリコン膜3のうち、トレンチ5が設けられた部分に、SiO2からなる厚さ15nm以上35nm以下の被覆酸化膜6を成長させる。これにより、半導体基板1のうちトレンチ5のコーナー部は丸く加工される。
【0056】
また、トレンチ5のコーナー部付近では、半導体基板1とシリコン酸化膜2との間にシリコン窒化物からなる窒化層10が生じる。なお、ドライ酸化はO2雰囲気下で行っているが、窒素やアルゴンでO2を希釈してもよい。
【0057】
次に、図1(d)に示す工程で、800〜950℃で基板のパイロ酸化を行い、本工程により増加する被覆酸化膜の膜厚が5nm以上20nm以下になるまで追加酸化を行う。なお、本明細書で「パイロ酸化」とは、いわゆるパイロジェニック酸化のことを指す。ここで、パイロ酸化におけるSiの酸化速度はドライ酸化での酸化速度に比べて非常に大きいので、窒化層10は酸化される。そのため、図1(d)には窒化層10が示されていない。また、シリコン窒化膜4の露出面も同時に参加されるが、酸化膜の膜厚は十分薄い(〜1nm)ので、図示していない。なお、本工程は、図1(c)に示すドライ酸化と同じ加熱炉内で行われる。
【0058】
ここで、図1(c)に示すドライ酸化と、図1(d)に示すパイロ酸化の条件について説明する。
【0059】
図3は、本実施形態のMOSトランジスタの製造方法において、ドライ酸化及びパイロ酸化の条件を示す図である。
【0060】
まず、基板を加熱炉に入れ、図3に示すように、20L/min(2×104mL/min)の窒素を供給しながら800℃で20分間、基板を処理する。
【0061】
続く期間Aでは、窒素の流量を20L/minとしたまま40分かけて、基板温度を1100℃まで上昇させる。
【0062】
次に、期間Bでは、窒素の供給を停止し、代わりに流量10L/min(1×104mL/min)で酸素を供給し、1100℃で10分間基板をドライ酸化する。これにより、トレンチが形成されたポリシリコン膜3の露出部と半導体基板1の露出部が酸化されるとともに、トレンチコーナー部では、この高温での成長によって被覆酸化膜6が粘性流動を起こしてコーナー部における応力を緩和する。この応力緩和によりコーナー部における被覆酸化膜6の成長速度の低下を防止でき、半導体基板1の角を丸めることができる。なお、ドライ酸化の温度は、1100℃に限らず1050℃以上、あるいは被覆酸化膜6(ここではシリコン酸化膜)の粘性流動温度(1050℃〜1100℃程度)より約100℃高い温度で、1200℃以下であることが好ましい。ここで、ドライ酸化の温度が1050℃を下回ると、トレンチのコーナー部に引っ張り応力がかかって薄膜化することがある。また、SiO2の融点が1250℃であることから、製造工程における上限温度は1200℃が好ましい。
【0063】
また、酸素と同時に希釈用の窒素やアルゴン(Ar)を供給してもよい。また、水蒸気やハロゲンガス(HCl、Cl2等Clを含むガス)、またはオゾンなどを加えてもよい。ハロゲンガスを加えることで金属系の不純物が取り除かれるので、膜厚制御性が良好になる。
【0064】
次に、期間Cでは、酸素の供給を停止し、再び流量20L/minで窒素を供給しながら80分間かけて850℃まで基板温度を下げる。
【0065】
次いで、期間Dでは、窒素の供給を止め、流量10L/minで酸素を、流量2L/minで水素を加熱炉内にそれぞれ供給する。そして、基板温度を850℃のまま10分間保持し、基板を追加酸化する。これにより、窒化層10が酸化され、フッ酸系の薬剤で除去可能な状態になる。なお、ここでは追加酸化の温度を850℃としているが、700℃以上1000℃以下の温度であれば窒化層10を速やかに酸化できる。なお、1000℃を上限とするのは、この温度を超えると新たに窒化層が生じてしまうからである。また、ここで、水蒸気、ハロゲンガス、オゾンなどを雰囲気中に添加してもよい。
【0066】
次に、酸素及び水素の供給を停止するとともに窒素を流量20L/minで供給し、10分かけて800℃まで基板温度を下げる。続いて、窒素の流量をそのままにして、800℃で20分間保持する。
【0067】
以上のようにして、ドライ酸化及びパイロ酸化が行われる。
【0068】
次に、図2(a)に示す工程で、CVD法などにより、基板上に厚さ600nm程度、あるいはトレンチ5を埋めるのに十分な膜厚のSiO2膜7を形成する。その後、基板を窒素あるいはアルゴン雰囲気下、1000℃以上で熱処理し、SiO2膜7の応力を十分に緩和する。
【0069】
次いで、図2(b)に示す工程で、CMPによりシリコン窒化膜4が露出するまでSiO2膜7を研磨し、基板上面を平坦化する。これにより、トレンチ5を埋め、SiO2からなる素子分離用絶縁膜7aを形成する。
【0070】
続いて、図2(c)に示す工程で、リン酸を用いてシリコン窒化膜4を除去した後、NH4OH/H2O2混合液を用いてポリシリコン膜3を除去する。次に、半導体基板1の所定の領域に不純物拡散層(図示せず)を形成した後、フッ酸系のエッチング用薬剤を用いてシリコン酸化膜2及び酸化された窒化層10(図示せず)を除去する。
【0071】
次に、図2(d)に示す工程で、半導体基板1上に熱処理などによりゲート絶縁膜8を形成し、ゲート絶縁膜8上にゲート電極9を形成する。この後、イオン注入やサイドウォールの形成など、種々の工程を経て本実施形態のMOSトランジスタが完成する。
【0072】
本実施形態のMOSトランジスタの製造方法によれば、ドライ酸化とパイロ酸化とを組み合わせることにより、半導体基板1のうちトレンチのコーナー部を丸めることができ、且つ窒化層10を除去することもできる。
【0073】
図1(c)に示すドライ酸化工程で一旦は半導体基板1上に窒化層10が形成される。しかし、続くパイロ酸化により窒化層10が酸化されるため、図2(c)に示す工程で窒化層10はシリコン酸化膜2と同時に容易に除去される。そのため、図2(d)に示す工程では厚さの均一なゲート絶縁膜8を形成することができる。この結果、ゲート絶縁膜8のうち素子分離用絶縁膜7a付近からの電流のリークを従来に比べて大幅に低減することができるので、半導体装置の信頼性を向上させることができる。
【0074】
また、本実施形態の半導体装置の製造方法は、MOSトランジスタに限らずゲート絶縁膜がSiO2以外の材料から構成されるMISFETの場合にも非常に有効である。これは、他の実施形態についても同様である。
【0075】
なお、本実施形態のパイロ酸化において、酸素と水素の流量比は5:1となっているが、それ以外の比率であってもよい。
【0076】
また、本実施形態の半導体装置の製造方法においては、ポリシリコン膜3をバッファ層として用いたが、アモルファスシリコンなど、これ以外の材料をバッファ層の材料として用いることもできる。さらに、バッファ層を設けないような場合でも本実施形態の方法を用いて信頼性の向上した半導体装置を製造することができる。これは以下の実施形態でも同様である。
【0077】
また、本実施形態の半導体装置の製造方法において、図1(d)に示すパイロ酸化に代えて、1×105Pa以上の高圧下でドライ酸化を行っても窒化層10を酸化することができる。
【0078】
(第2の実施形態)
本発明の第2の実施形態として、被覆酸化膜6の形成をランプ加熱を用いた酸化により行なうMOSトランジスタの製造方法を説明する。
【0079】
図4(a)〜(d)は、本実施形態に係るMOSトランジスタの製造工程の一部を示す断面図である。なお、図1及び図2と共通の部材については同一の符号で示す。
【0080】
図4(a)に示す工程で、シリコンからなる半導体基板1を準備する。次に、熱酸化法により半導体基板1上に厚さ20nmのシリコン酸化膜2を形成する。続いて、減圧CVD法により、シリコン酸化膜2上に厚さ50nmのポリシリコン膜3を、ポリシリコン膜3上に厚さ150nmのシリコン窒化膜4を順次成長させる。
【0081】
次に、図4(b)に示す工程で、シリコン窒化膜4の上に、半導体装置の素子領域となる領域を被覆し、素子分離領域を開口部とするレジスト膜(図示せず)を形成する。そして、このレジスト膜をマスクとしてプラズマエッチングを行うことにより、シリコン窒化膜4,ポリシリコン膜3及びシリコン酸化膜2を貫通し、半導体基板1上に設けられた深さ300nmのトレンチ5を形成する。なお、ここまでの工程は第1の実施形態と同様である。
【0082】
次に、図4(c)に示す工程で、レジスト膜を除去した後、水素と酸素を供給する条件でRTA(Rapid Thermal Annealing)を行なう。この際の基板温度は1050℃以上1150℃以下であることが好ましい。ここで、基板温度が1050を下回ると被覆酸化膜6の粘性流動が起こりにくく、コーナー部の丸めが不十分になる。また、基板温度は1150℃を超えて1200℃以下であってもよいが、半導体基板において熱応力による歪みが大きくなるため、結晶欠陥が生じやすくなる。
【0083】
以上の工程により、被覆酸化膜6が半導体基板1のトレンチ5の内壁部分に形成される。
【0084】
ここで、本工程におけるRTAの条件について説明する。
【0085】
図5は、本実施形態のMOSトランジスタの製造方法において、図4(c)に示すRTAの条件を示す図である。
【0086】
まず、基板をランプ加熱用装置に入れ、流量10mL/minで酸素を供給し基板温度を400℃で30秒間保持する。
【0087】
次に、図5に示す期間Aでは、酸素の流量を10mL/minとしたまま90秒かけて基板温度を1100℃まで上昇させる。
【0088】
続いて、期間Bでは、酸素の流量を10mL/minとしたまま流量5mL/minで水素を供給し、1100℃で300秒間基板の加熱処理を行なう。この時の装置内の圧力は1.33×103Pa以上1.01×105Pa以下(10Torr以上760Torr以下)とする。また、温度範囲は1100℃に限らず、1050℃以上1150℃以下であればよい。また、水素:酸素の流量比(水素流量/酸素流量)も0.05以上0.5以下の範囲にあれば、被覆膜厚のウエハ面内での均一性を良好にできるので、好ましい。
【0089】
ランプ加熱用装置内では加熱炉と違い、基板以外の温度は高温にならないため、供給された酸素と水素は基板の表面に達するまでは反応せず、基板表面で反応して酸素ラジカルを発生する。酸素ラジカルは反応性が非常に高いため、シリコン窒化膜4の露出部、ポリシリコン膜3の露出部、半導体基板1のトレンチ5が設けられた部分などが急速に酸化される。このため、被覆酸化膜6が形成されると同時にトレンチ5のコーナー部が丸められる。
【0090】
なお、本工程では半導体基板1の酸化速度が十分に速く、且つ加熱時間が短いため、シリコン窒化膜4からのNH3の脱離が生じにくくなっており、半導体基板1とシリコン酸化膜2の間に窒化膜は生じない。仮に、窒化膜が生じたとしても速やかに酸化される。。
【0091】
次に、期間Cでは、30秒かけて400℃まで基板温度を下げる。この際には、酸素及び水素の供給を停止し、窒素を10mL/minの流量で供給する。そして、窒素の流量を10mL/min、基板温度400℃にしたまま30秒間保持する。
【0092】
以上のようにして、RTAによる被覆酸化膜6の形成が行われる。
【0093】
次に、図4(d)に示すように、基板上にSiO2を堆積した後、窒素雰囲気下1000℃以上で基板の熱処理をする。次いで、CMPにより基板上面を平坦化してSiO2からなる素子分離用絶縁膜7aを形成する。続いて、リン酸を用いてシリコン窒化膜4を除去した後、NH4OH/H2O2混合液を用いてポリシリコン膜3を除去する。次に、半導体基板1の所定の領域に不純物拡散層(図示せず)を形成した後、フッ酸系のエッチング用薬剤を用いてシリコン酸化膜2を除去する。次に、半導体基板1上に熱処理などによりゲート絶縁膜8を形成し、ゲート絶縁膜8上にゲート電極9を形成する。
【0094】
この後、イオン注入やサイドウォールの形成など、種々の工程を経て本実施形態のMOSトランジスタが完成する。なお、図4(c)以降の工程は、第1の実施形態と同様である。
【0095】
本実施形態のMOSトランジスタの製造方法によれば、被覆酸化膜6の形成時に半導体基板1のうち、トレンチ5のコーナー部付近に窒化膜が生じないので、ゲート絶縁膜8の膜厚を均一にすることができ、電流のリークなどの不具合を抑制することができる。すなわち、本実施形態の製造方法によれば、信頼性の高いMOSトランジスタを製造することができる。
【0096】
なお、本実施形態ではMOSトランジスタを製造する例を示したが、同様の方法で信頼性の高いMISトランジスタなどの半導体装置を製造することもできる。
【0097】
また、本実施形態のMOSトランジスタの製造方法では、図4(c)に示す工程で酸素と水素の反応により酸素ラジカルを発生させたが、高周波放電等の手段により(酸素)プラズマを発生させ、そのプラズマ中に含まれる酸素ラジカルを利用してもよい。
酸素プラズマによって酸素ラジカルを発生させてもよい。また、酸素とオゾンを含む雰囲気中で被覆酸化膜6の形成を行なうこともできる。
【0098】
なお、本実施形態で説明した、RTAによって酸素ラジカルを発生させる酸化方法を、第1の実施形態のパイロ酸化の代わりに用いることもできる。また、酸素プラズマ処理や、オゾンと酸素を含む雰囲気中での処理などによってもドライ酸化により生じた窒化膜10(図1参照)を酸化することができるので、後の工程で窒化膜10を除去することができる。
【0099】
(第3の実施形態)
本発明の第3の実施形態として、シリコン窒化膜4の形成後の基板に熱処理を加えるMOSトランジスタの製造方法を説明する。
【0100】
図6(a)〜(d)は、本実施形態に係るMOSトランジスタの製造工程の一部を示す断面図である。
【0101】
まず、図6(a)に示す工程で、シリコンからなる半導体基板1を準備する。次に、熱酸化法により半導体基板1上に厚さ20nmのシリコン酸化膜2を形成する。続いて、減圧CVD法により、シリコン酸化膜2上に厚さ50nmのポリシリコン膜3を、ポリシリコン膜3上に厚さ150nmのシリコン窒化膜4を順次成長させる。
【0102】
次いで、窒素またはアルゴン雰囲気で基板を1100℃で熱処理し、シリコン窒化膜4中に残留するNH3を外部に放出させる。この熱処理の条件を以下に説明する。
【0103】
図7は、本実施形態のMOSトランジスタの製造方法において、図6(a)に示す熱処理の条件を示す図である。
【0104】
まず、基板を加熱炉に入れ、流量20L/minで窒素を供給し、800℃で20分間保持する。なお、窒素の供給量は、熱処理全体を通して20L/minを維持する。
【0105】
次いで、基板温度を40分かけて800℃から1100℃まで上昇させる。
【0106】
続いて、基板温度を1100℃にしたまま30分間熱処理を行なう。これにより、シリコン窒化膜4中に残留していたNH3が脱離が速やかに進む。なお、ここでの基板温度は、1100℃に限らず1000℃以上1200℃以下であればよい。
【0107】
次に、80分かけて基板温度を1100℃から800℃まで下げる。その後、基板を800℃で20分間処理する。
【0108】
以上のようにして、基板の熱処理が行われる。なお、本実施形態のMOSトランジスタの製造方法において、これ以降の工程は従来の方法と同様である。
【0109】
すなわち、図6(b)に示す工程で、プラズマエッチングによってシリコン窒化膜4,ポリシリコン膜3及びシリコン酸化膜2を貫通し、半導体基板1上に設けられた深さ300nmのトレンチ5を形成する。
【0110】
次に、図6(c)に示す工程で、基板を加熱炉内にセットし、基板を1050℃、あるいはシリコン酸化膜の粘性流動温度よりも約100℃高い温度に加熱し、O2雰囲気下でドライ酸化する。これによって、半導体基板1及びポリシリコン膜3のうち、トレンチ5が設けられた部分に、SiO2からなる厚さ15nm〜35nmの被覆酸化膜6を成長させる。これにより、半導体基板1のうちトレンチ5のコーナー部は丸く加工される。本実施形態においては、図6(a)に示す工程でシリコン窒化膜4中のNH3を脱離させているので、本工程で半導体基板1のトレンチ5のコーナー部に窒化膜を生じることがない。
【0111】
次に、図6(d)に示すように、基板上にSiO2を堆積した後、窒素雰囲気のもと、1000℃以上で基板の熱処理をする。次いで、CMPにより基板上面を平坦化してSiO2からなる素子分離用絶縁膜7aを形成する。続いて、リン酸を用いてシリコン窒化膜4を除去した後、NH4OH/H2O2混合液を用いてポリシリコン膜3を除去する。次に、半導体基板1の所定の領域に不純物拡散層(図示せず)を形成した後、フッ酸系のエッチング用薬剤を用いてシリコン酸化膜2を除去する。次に、半導体基板1上に熱処理などによりゲート絶縁膜8を形成し、ゲート絶縁膜8上にゲート電極9を形成する。
【0112】
この後、イオン注入やサイドウォールの形成など、種々の工程を経て本実施形態のMOSトランジスタが完成する。なお、図6(c)以降の工程は、第1及び第2の実施形態と同様である。
【0113】
本実施形態のMOSトランジスタの製造方法によれば、図1(a)に示す工程でシリコン窒化膜4中の残留NH3を放出させているので、図6(c)に示すドライ酸化の際、トレンチ5のコーナー部での窒化膜の形成が防止されている。このため、膜質が良好で、厚さの均一性が良好なゲート絶縁膜8が形成される。その結果、ゲート絶縁膜8の耐圧性の向上が図られるので、従来に比べより信頼性の高いMOSトランジスタが得られる。ここで言う耐圧性の向上とは、絶縁破壊を起こす際の印加電圧、いわゆる初期耐圧の向上と、電界を印加し続けた場合に絶縁破壊に至るまでの時間の延長、いわゆる信頼性の改善との両方を含んでいる。加えて、ゲート絶縁膜8からの電流リークの低減する効果もある。
【0114】
なお、本実施形態ではMOSトランジスタを製造する例を示したが、同様の方法でMISトランジスタを製造することもできる。
【0115】
また、本実施形態の方法を第1または第2の実施形態の方法と組み合わせてより確実に窒化膜の形成を防ぐこともできる。つまり、トレンチ5の形成前に熱処理によってシリコン窒化膜4中のNH3を放出させた後、第1の実施形態の追加酸化や第2の実施形態のRTAなどを行ってもよい。
【0116】
なお、図6(a)に示す熱処理はN2またはアルゴン雰囲気下で行ったが、Heなどの不活性ガス雰囲気で行ってもよい。
【0117】
(第4の実施形態)
本発明の第4の実施形態として、シリコン窒化膜4中の下方にNH3の拡散を防止するためのバリア層を設けるMOSトランジスタの製造方法を説明する。
【0118】
図8(a)〜(d)及び図9(a)〜(c)は、本実施形態に係るMOSトランジスタの製造工程の一部を示す断面図である。
【0119】
まず、図8(a)に示す工程で、シリコンからなる半導体基板1を準備する。次に、熱酸化法により半導体基板1上に厚さ20nmのシリコン酸化膜2を形成する。続いて、減圧CVD法により、シリコン酸化膜2上に厚さ50nmのポリシリコン膜3を成長させる。
【0120】
続いて、スパッタ法によりポリシリコン膜3の上に厚さが10nmのTiN(窒化チタン)膜11を、TiN膜11上に厚さ10nmのTi膜12を順次成長させる。そして、減圧CVD法により厚さ150nmのシリコン窒化膜4をTi膜12の上に形成する。ここで、TiN膜11はTi膜12がポリシリコン膜3と反応してサリサイド化すること防止するバリア層として設けられるが、場合によっては設けられないこともある。またTi膜12は、シリコン窒化膜4を成長する際にNH3によってその上面側が窒化されてTiNとなることで、NH3に対するバリア層として機能する。そのため、Ti膜12の膜厚の範囲は5nm〜30nmとする。これは、TiN層を除いてTiの領域が残存できるだけの膜厚である。
【0121】
次に、図8(b)に示す工程で、半導体装置の素子領域となる領域を被覆し、素子分離領域を開口部とするレジスト膜(図示せず)をシリコン窒化膜4の上に形成する。そして、このレジスト膜をマスクとしてプラズマエッチングを行うことにより、シリコン窒化膜4、Ti膜12、TiN膜11、ポリシリコン膜3及びシリコン酸化膜2を貫通し、半導体基板1上に設けられた深さ300nmのトレンチ5を形成する。
【0122】
次に、図8(c)に示す工程で、レジスト膜を除去した後、基板を加熱炉内にセットする。そして、基板を1050℃、あるいはシリコン酸化膜の粘性流動温度よりも約100℃高い温度に加熱し、O2雰囲気下でドライ酸化する。これによって、半導体基板1及びポリシリコン膜3のうち、トレンチ5の内壁に、SiO2からなる厚さ15nm〜35nmの被覆酸化膜6を成長させる。これにより、半導体基板1のうちトレンチ5のコーナー部は丸く加工される。 なお、ドライ酸化はO2雰囲気下で行っているが、窒素やアルゴンでO2を希釈してもよい。また、被覆酸化膜6の膜厚はトレンチコーナーにおける曲率半径を十分確保できる膜厚であれば15〜35nmの範囲外でもよい。
【0123】
本実施形態のMOSトランジスタの製造方法によれば、本工程でシリコン窒化膜から脱離したNH3がTi膜12と反応することによって捕捉されるので、Ti膜12の下方へのNH3の拡散が抑制されている。従って、半導体基板1とシリコン酸化膜2との間での窒化膜の形成も抑制される。
【0124】
次に、図8(d)に示す工程で、CVD法などにより、基板上に厚さ600nm程度、あるいはトレンチ5を埋めるのに十分な膜厚のSiO2膜7を形成する。その後、基板を窒素あるいはアルゴン雰囲気下、1000℃以上で熱処理し、SiO2膜7の応力を十分に緩和する。
【0125】
次いで、図9(a)に示す工程で、CMPによりシリコン窒化膜4が露出するまでSiO2膜7を研磨し、基板上面を平坦化する。これにより、トレンチ5を埋め、SiO2からなる素子分離用絶縁膜7aを形成する。
【0126】
続いて、図9(b)に示す工程で、リン酸を用いてシリコン窒化膜4を除去した後、過酸化水素を用いてTi膜12及びTiN膜11を除去する。また、NH4OH/H2O2混合液を用いてポリシリコン膜3を除去する。次に、半導体基板1の所定の領域に不純物拡散層(図示せず)を形成した後、フッ酸系のエッチング用薬剤を用いてシリコン酸化膜2を除去する。
【0127】
次に、図2(d)に示す工程で、半導体基板1上に熱処理などによりゲート絶縁膜8を形成し、ゲート絶縁膜8上にゲート電極9を形成する。この後、イオン注入やサイドウォールの形成など、種々の工程を経て本実施形態のMOSトランジスタが完成する。
【0128】
本実施形態のMOSトランジスタの製造方法によれば、上述のように素子分離用絶縁膜7a付近の半導体基板1上に窒化膜が形成されないので、均一な膜厚と良好な膜質を有するゲート絶縁膜8を設けることが可能になる。このため、ゲート絶縁膜8からのリーク電流が低減され、動作の信頼性が向上したMOSトランジスタを製造することが可能になる。
【0129】
なお、本実施形態のMOSトランジスタの製造方法において、Ti膜12に代えてTi以外のリフラクトリー金属を用いてもよい。例えば、Ta(タンタル)、Co(コバルト)などのリフラクトリー金属はNH3と反応して窒化物を形成するため、Tiと同様にNH3に対するバリア層の材料とすることができる。
【0130】
また、本実施形態において、ポリシリコン層3を設けない場合でも従来に比べて信頼性の高いゲート絶縁膜を有する半導体装置を製造することができる。この場合には、Ti膜12がシリサイド化されることはないので、TiN膜11の形成を省略することができる。
【0131】
また、素子分離用絶縁膜の形成時にTi膜12及びTiN膜11を設ける本実施形態の製造方法を、第1〜第3の実施形態と組み合わせてもよい。
【0132】
【発明の効果】
本発明の半導体装置の製造方法では、トレンチを埋める素子分離用絶縁膜を形成する際の被覆酸化膜の形成工程において、基板の処理温度を1050℃以上とするドライ酸化と、これに続けて処理温度を800℃以上950℃以下とするパイロ酸化とを行なう。これにより、ドライ酸化時にトレンチのコーナー部に生じた窒化膜がパイロ酸化時に酸化されるので、半導体基板上のシリコン酸化膜と同時に除去可能となる。その結果、膜質の良好なゲート絶縁膜を形成することができるので、本発明の半導体装置の製造方法によれば、従来よりも信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図1】(a)〜(d)は、本発明の第1の実施形態に係るMOSトランジスタの製造方法において、パイロ酸化を行う工程までを示す断面図である。
【図2】(a)〜(d)は、本発明の第1の実施形態に係るMOSトランジスタの製造方法において、ゲート電極を形成する工程までを示す断面図である。
【図3】第1の実施形態に係るMOSトランジスタの製造方法において、ドライ酸化及びパイロ酸化の条件を示す図である。
【図4】(a)〜(d)は、本発明の第2の実施形態に係るMOSトランジスタの製造工程の一部を示す断面図である。
【図5】第2の実施形態に係るMOSトランジスタの製造方法において、図4(c)に示すRTAの条件を示す図である。
【図6】(a)〜(d)は、本発明の第3の実施形態に係るMOSトランジスタの製造工程の一部を示す断面図である。
【図7】第3の実施形態に係るMOSトランジスタの製造方法において、図6(a)に示す熱処理の条件を示す図である。
【図8】(a)〜(d)は、本発明の第4の実施形態に係るMOSトランジスタの製造方法において、SiO2膜を形成するまでの工程を示す断面図である。
【図9】(a)〜(c)は、本発明の第4の実施形態に係るMOSトランジスタの製造方法において、ゲート電極を形成するまでの工程を示す断面図である。
【図10】(a)〜(d)は、従来のMOSトランジスタの製造方法において、SiO2膜を形成するまでの工程を示す断面図である。
【図11】(a)〜(c)は、従来のMOSトランジスタの製造方法において、ゲート電極を形成するまでの工程を示す断面図である。
【図12】従来のMOSトランジスタの製造方法において、被覆酸化膜の成長条件を示す図である。
【符号の説明】
1 半導体基板
2 シリコン酸化膜
3 ポリシリコン膜
4 シリコン窒化膜
5 トレンチ
6 被覆酸化膜
7 SiO2膜
7a 素子分離用絶縁膜
8 ゲート絶縁膜
9 ゲート電極
10 窒化層
11 TiN膜
12 Ti膜
Claims (9)
- 半導体基板上に設けられたシリコン酸化膜の上方にシリコン窒化膜を形成する工程(a)と、
上記シリコン窒化膜及び上記シリコン酸化膜を貫通し、上記半導体基板内に至るトレンチを形成する工程(b)と、
上記半導体基板を1050℃以上1200℃以下で熱酸化することにより、上記半導体基板のうち上記トレンチの内壁を酸化し、上記トレンチを囲む被覆酸化膜を形成する工程(c)と、
上記工程(c)での熱酸化よりも酸化力の強い雰囲気中において、上記半導体基板を700℃以上1000℃以下で熱酸化し、上記被覆酸化膜をさらに成長させる工程(d)と、
上記トレンチを絶縁体で埋めてから素子分離用絶縁膜を形成する工程(e)とを含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記工程(c)での熱酸化は、酸素を含む乾燥雰囲気中で行われるドライ酸化、水蒸気を含む雰囲気中で行われる熱酸化、または酸素とハロゲンガスを含む熱酸化のうちいずれか1つであることを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
上記工程(d)での熱酸化は、水素及び酸素を含む雰囲気下で行なうパイロジェニック酸化であることを特徴とする半導体装置の製造方法。 - 請求項1〜3のうちいずれか1つに記載の半導体装置の製造方法において、
上記工程(d)では、雰囲気中にハロゲンガスをさらに含むことを特徴とする半導体装置の製造方法。 - 請求項1〜4のうちいずれか1つに記載の半導体装置の製造方法において、
上記工程(d)の熱酸化は、酸素を含む雰囲気中1×10 5 Pa以上の圧力下で行なうことを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
上記工程(d)では、酸素及び水素を含む雰囲気中でのランプアニーリングによって熱酸化を行い、上記酸素と上記水素とを上記半導体基板上で反応させることで酸素ラジカルを生じさせることを特徴とする半導体装置の製造方法。 - 請求項1〜6のうちいずれか1つに記載の半導体装置の製造方法において、
上記工程(d)での上記被覆酸化膜の膜厚の増加分は、5nm以上20nm以下であることを特徴とする半導体装置の製造方法。 - 請求項1〜7のうちいずれか1つに記載の半導体装置の製造方法において、
上記工程(a)は、上記シリコン酸化膜の形成後、上記シリコン窒化膜の形成前に、上記シリコン窒化膜からの応力を緩和するためのバッファ層を上記シリコン酸化膜の上に形成する工程をさらに含み、
且つ、上記シリコン窒化膜を上記バッファ層の上に形成することを特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
上記バッファ層はポリシリコンまたはアモルファスシリコンから構成されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002311343A JP3984529B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002311343A JP3984529B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006002024A Division JP2006140521A (ja) | 2006-01-10 | 2006-01-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004146680A JP2004146680A (ja) | 2004-05-20 |
JP3984529B2 true JP3984529B2 (ja) | 2007-10-03 |
Family
ID=32456607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002311343A Expired - Fee Related JP3984529B2 (ja) | 2002-10-25 | 2002-10-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3984529B2 (ja) |
-
2002
- 2002-10-25 JP JP2002311343A patent/JP3984529B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004146680A (ja) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5358165B2 (ja) | 半導体集積回路装置の製造方法 | |
US6194304B1 (en) | Semiconductor device and method of fabricating the same | |
TWI420674B (zh) | 氮化矽與氧氮化矽的電漿處理 | |
JP3974547B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101286309B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
JPH03505802A (ja) | Vlsi相互連結用の窒化プラズマ自己整列タングステン系 | |
JP4819566B2 (ja) | 半導体装置およびその製造方法 | |
US6225171B1 (en) | Shallow trench isolation process for reduced for junction leakage | |
JP2008244059A (ja) | 半導体装置の製造方法 | |
JP2004087960A (ja) | 半導体装置の製造方法 | |
US20070215975A1 (en) | Method of fabricating semiconductor device | |
US20040029398A1 (en) | Methods of forming gate oxide films in integrated circuit devices using wet or dry oxidization processes with reduced chloride | |
JP4983025B2 (ja) | 半導体装置の製造方法 | |
JP4554378B2 (ja) | 窒化膜の形成方法、半導体装置の製造方法及びキャパシタの製造方法 | |
TW200908156A (en) | Method of manufacturing semiconductor device | |
JP3984529B2 (ja) | 半導体装置の製造方法 | |
JP2004228457A (ja) | 半導体装置の製造方法及び半導体基板の酸化方法 | |
JP2006140521A (ja) | 半導体装置の製造方法 | |
JP4007864B2 (ja) | 半導体装置の製造方法 | |
JPH10270381A (ja) | 半導体装置の製造方法 | |
JP3033525B2 (ja) | 半導体装置の製造方法 | |
JP2008235397A (ja) | 半導体装置の製造方法 | |
JP3823798B2 (ja) | 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びp形半導体素子の形成方法 | |
JP2001127280A (ja) | 半導体装置の製造方法及びpチャネル型半導体装置の製造方法 | |
JPH09260366A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |