JP2007288069A

JP2007288069A - 半導体装置の製造方法

Info

Publication number: JP2007288069A
Application number: JP2006116161A
Authority: JP
Inventors: Unryu Ogawa; 雲龍小川
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Kokusai Denki Electric Inc
Priority date: 2006-04-19
Filing date: 2006-04-19
Publication date: 2007-11-01

Abstract

【課題】膜特性が良好で窒化シリコン膜のリーク電流をさらに低減することを可能とする。
【解決手段】窒素原子を含むガスをプラズマによって活性化し、この活性化された窒素原子を含むガスによりシリコン基板１００表面を窒化処理することにより、シリコン基板１００表面に窒化シリコン膜を形成する半導体装置の製造方法において、窒化処理時のシリコン基板１００の温度を６００℃以上とし、シリコン基板１００表面に厚さ４．０ｎｍ以上の窒化シリコン膜を形成する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に係り、特にシリコン基板表面に窒化シリコン膜を形成する半導体装置の製造方法に関するものである。

半導体ロジックやＤＲＡＭのゲート、あるいはフラッシュメモリのトンネルゲート等における半導体素子のゲート絶縁膜の材料は、これまでシリコン酸化膜（ＳｉＯ₂膜）が主流であった。しかし、ＳｉＯ₂膜は誘電率が低いので、誘電率を向上させるために、このＳｉＯ₂膜を窒化する方法が採用されるようになっている。
この方法によれば、図６に示すように、シリコン基板１０上に、酸化膜であるＳｉＯ₂膜１５と、このＳｉＯ₂膜１５上にＳｉＯ₂膜１５を窒化した酸窒化膜であるＳｉＯＮ膜１１とからなるゲート絶縁膜を形成している。
しかし、酸化膜を窒化することで誘電率を向上させる方法には限界があり、新たなアプローチが必要とされている。
そこで、最近、新たなアプローチとしてＳｉ₃Ｎ₄膜が注目されるようになってきた。ＳｉＯ₂の誘電率は３．９に対して、Ｓｉ₃Ｎ₄の誘電率は７．０である。したがって、Ｓｉ₃Ｎ₄膜をゲート絶縁膜に適用すると、従来のシリコン酸化膜より２倍の物理膜厚とすることが可能となり、誘電率の向上に加えてリーク電流の大幅な低減が期待できるからである。

ところが、Ｓｉ₃Ｎ₄膜を熱ＣＶＤ（Chemical Vapor Deposition）法で形成した場合、最初に島状の核から成膜し始めるので、緻密の膜にならず、期待していたリーク電流低減効果は不充分であった。このため、Ｎ₂あるいはＮＨ₃ガスをプラズマにより活性化させて、シリコンを窒化するプラズマＣＶＤ方法が提案されている（例えば、特許文献１参照）。
特開２００５−４５０２８号公報

なお、別なアプローチとして誘電率が高いＨｆＯなどのＨｉｇｈ−ｋ材料をゲート絶縁膜に応用するための研究開発が盛んに行われているが、未解決な技術課題が山積しており、実用化するための道程も遠い。

しかし、特許文献１に記載のプラズマを用いたシリコン窒化方法は、基板温度４００℃以下の低温で、Ｎ₂あるいはＮＨ₃ガスをプラズマ化させて処理するため、シリコン基板表面を２．０ｎｍ程度しか窒化することができず、窒化シリコン膜のリーク電流の低減効果が未だ十分ではなかった。また、低温での窒化のため、膜中の欠陥が多く、良好な半導体装置の電気特性を確保することが困難であった。
本発明の課題は、上述した従来技術の問題点を解消して、膜特性が良好で窒化シリコン膜のリーク電流をさらに低減することが可能な半導体装置の製造方法を提供することにある。

第１の発明は、窒素原子を含むガスをプラズマによって活性化し、この活性化された前記窒素原子を含むガスによりシリコン基板表面を窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成する半導体装置の製造方法において、前記窒化処理時のシリコン基板温度を６００℃以上とし、前記シリコン基板表面に厚さ４．０ｎｍ以上の窒化シリコン膜を形成することを特徴とする半導体装置の製造方法である。

第２の発明は、第１の発明において、窒素原子を含むガスがＮＨ₃又はＮ₂ガスであることを特徴とする。

第３の発明は、第２の発明において、前記ＮＨ₃又はＮ₂ガスに、Ｈｅ、Ａｒ、Ｋｒなどの稀ガスをプラズマアシストガスとして添加したことを特徴とする。

第４の発明は、第１ないし第３の発明において、前記窒化シリコン膜を形成した後、８５０℃以上の高温の酸素原子を含むガスの雰囲気で、前記窒化シリコン膜を形成したシリコン基板を酸化処理し、前記窒化シリコン膜は酸化させず、前記窒化シリコン膜とシリコン基板表面との界面のみを酸化処理することにより、酸化膜を形成することを特徴とする。

第５の発明は、第４の発明において、前記酸素原子を含むガスが、酸素ガス、水蒸気、Ｎ₂Ｏのいずれかのガスであることを特徴とする。

第６の発明は、第１〜第３の発明において、前記窒化シリコン膜を形成した後、イオンインプラント方式で酸素イオンをシリコン基板表面と前記窒化シリコン膜との界面に注入し、８５０℃以上の温度でアニールをすることで前記シリコン基板表面と前記窒化シリコン膜との界面に酸化膜を形成することを特徴とする。

第７の発明は、酸素と窒素を含む混合ガスをプラズマにより活性化し、この活性化された前記混合ガスによりシリコン基板表面を酸・窒化処理することにより、前記シリコン基板表面に厚さ４．０ｎｍ以上の酸・窒化膜を形成し、前記酸・窒化膜を形成してから、窒素を含むガスをプラズマにより活性化し、この活性化された窒素を含むガス（窒素プラズマ）で、前記酸・窒化膜表面を高濃度に窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成することを特徴とする。

第８の発明は、第１ないし第３の発明において、前記活性化された前記窒素原子を含むガスによりシリコン基板表面を窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成する方法は、処理室と、該処理室内で前記シリコン基板を支持する基板支持体と、前記処理室周囲に配置された筒状電極及び磁力線形成手段とを有するプラズマ処理装置を用い、前記処理室内に窒素原子を含むガスを供給し、前記筒状電極に高周波電力を供給することにより得られる高周波電界と前記磁力線形成手段により得られる磁界とにより、前記窒素原子を含むガスをプラズマ放電させて活性化し、この活性化された前記窒素原子を含むガス（ガスプラズマ）によりシリコン基板表面を窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成する方法である。

第９の発明は、第１ないし第６、第８の発明において、前記形成された窒化シリコン膜がロジック、ＤＲＡＭ、フラッシュメモリなどの半導体素子のゲート絶縁膜であることを特徴とする。

本発明によれば、膜特性が良好で窒化シリコン膜のリーク電流をさらに低減することができる。

次に、本発明の半導体装置の製造方法における実施の形態を説明する。
半導体装置の製造方法を実施するためにプラズマを利用した半導体製造装置を用いるが、プラズマを利用した半導体製造装置は、プラズマの生成方式により数種類存在している。例えば誘導結合型、容量結合型、サイクロトロン型、マグネトロン型等存在するが、本発明の半導体装置の製造方法を実施するためのプラズマ処理装置の一例として、電界と磁界により高密度プラズマを生成できる変形マグネトロン型プラズマ処理装置(ModifiedMagnetron Typed Processing System 以下、ＭＭＴ装置という。）を用いて説明する。

このＭＭＴ装置においては、気密性を確保した反応室内に基板を設置し、ガスシャワー板を介して基板処理ガスを反応室に導入し、反応室内をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに磁界をかけてマグネトロン放電を起こす。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより長寿命となって電離生成率を高めるので、従来から多用されている容量結合型プラズマ処理装置よりも高密度プラズマを生成できる。この高密度プラズマにより基板処理ガスを励起分解させて化学的反応を起こさせ基板表面に薄膜を形成する。

図５には、本発明の実施の形態に用いられるＭＭＴ装置２４が示されている。ＭＭＴ装置２４は、処理室２６を構成する真空容器２８を有する。この真空容器２８は、上部容器３０と下部容器３２とが上下に接合されて構成されている。上部容器３０は、アルミナ、石英等のセラミックからなる。下部容器３２は金属製である。上部容器３０の周囲はカバー３４に覆われている。また、上部容器３０はドーム状の天井部を有する円筒形であり、この天井部には、上蓋部３６とシャワー板部３８とが形成され、この上蓋部３６とシャワー板部３８との間に拡散室４０が構成されている。上蓋部３６には処理ガスを導入する導入口４２が形成され、導入口４２にはガス供給手段（図示せず）が接続され、シャワー板部３８には多数のノズル４４が形成されており、導入口４２から導入された例えば２種の処理ガスは、拡散室４０で混合・拡散され、シャワー板部３８のノズル４４から処理室２６に供給されるようになっている。

処理室２６の下方中央部には、基板Ｗを支持する基板支持体であるサセプタ４６が配置されている。このサセプタ４６には、基板Ｗを加熱するための抵抗加熱ヒータ（図示せず）が設けられている。また、下部容器３２には、排気口４８が設けられ、排気口４８には排気ポンプ等の排気手段（図示せず）が接続され、サセプタ４６の周囲から下部容器３２の底部方向へ処理後のガスが流れ、その後この排気口４８から処理室２６内の処理ガスが排気されるようになっている。

放電用の筒状電極５０が、処理室２６の周囲、即ち、上部容器３０の外周に上部容器３０から１〜３ｍｍ離して配置されている。この筒状電極５０は、インピーダンス整合器５２を介して高周波電源５４に接続されている。この高周波電源５４は、例えば１３．５６ＭＨｚの周波数を持つ高周波電力を発生し、制御装置５６からの制御信号に応じてその電力の大きさが調整される。また、磁力線形成手段５８が処理室２６の周囲に配置されている。磁力線形成手段５８は、リング状に形成された２つの永久磁石６０,６２から構成され、処理室２６の周囲に配置され、処理室２６の中央のプラズマ生成領域としての空間を囲んでいる。永久磁石６０,６２は筒状電極５０のほぼ上端および下端の位置に配置されている。上下の永久磁石６０、６２は、真空容器２８の半径方向に沿った両端（内周端と外周端）に磁極を持ち、上下の永久磁石６０、６２の磁極の向きが互いに逆向きに設定されている。従って、内周部の磁極同士と外周部の磁極同士が異極となっており、処理室２６内には一方の永久磁石６０から中心方向に延び、他方の永久磁石６２に戻る磁力線が形成される。

前述したサセプタ４６は、下部容器３２と絶縁されており、サセプタ４６は、高周波回路（インピーダンス可変回路）６４を介して接地されている。この高周波回路６４は、前述した制御装置５６からの制御信号に応じてサセプタインピーダンスを調整できるようにしてある。

高周波回路６４は、コイルや可変コンデンサから構成され、コイルのパターン数や可変コンデンサの容量値を制御することによって、サセプタ４６を介して基板Ｗの電位を制御できるようになっている。

本発明の実施例のＭＭＴ装置２４では、永久磁石６０、６２の磁界の影響を受けてマグネトロン放電が発生し、基板Ｗの上方空間に電荷をトラップして高密度プラズマが生成される。そして、生成された高密度プラズマにより、サセプタ４６上の基板Ｗの表面にプラズマ窒化処理又はプラズマ酸・窒化処理等が施される。なお、表面処理の開始および終了は高周波電力の印加および停止によって行なわれる。

基板Ｗの表面又は下地膜表面をプラズマ窒化処理又は酸・窒化処理する際には、サセプタ４６と接地との間に介設した高周波回路６４を、予め所望のインピーダンス値に制御しておく。高周波回路６４を所望のインピーダンス値に調整すると、それにより基板Ｗの電位が制御されて、所望の膜厚及び面内膜厚均一性をもつ窒化処理膜又は酸・窒化処理膜が形成できる。

次にＭＭＴ装置２４の操作について説明する。まず基板Ｗをサセプタ４６に載置し、真空容器２８内のガスを排気口４８から排気して真空容器２８内を真空状態にする。次にサセプタ４６を加熱して、基板Ｗを加熱する。次に処理ガスを導入口４２から導入する。この導入口４２から導入された処理ガスは、拡散室４０で拡散され、シャワー板部３８のノズル４４から処理室２６に供給される。同時に高周波電源５４から高周波電力を筒状電極５０に供給する。高周波回路６４を予め所望のインピーダンス値に調整しておく。処理室２６においては、筒状電極５０により高周波電界が形成され、磁力線形成手段５８により磁力線が形成されるので、マグネトロン放電が発生し、基板Ｗの上方空間に放電で生じた電荷を補足して高密度プラズマが生成される。生成されたプラズマによってサセプタ４６上の基板Ｗが処理され、基板Ｗの表面にプラズマ薄膜が形成される。所定時間経過後、高周波電源５４からの高周波電力の供給を停止し、真空容器２８内のガスを排気口４８から排気し、サセプタ４６上の基板Ｗを処理室２６から取り出して処理を終了する。
なお、真空容器２８内のガス圧力は、導入口４２より導入される処理ガスの流量と、排気口４８に接続されているポンプ（図示略）の能力と、ポンプまでの排気コンダクタンスにより決まる。

図４は、実施の形態による半導体装置の製造方法で製造される半導体装置の一例を示すフラッシュメモリの構造の一部を説明するための概略縦断面図である。
フラッシュメモリ７０は、ゲート電極（コントロールゲート）にポリメタル構造を有する。ポリメタル構造を有するフラッシュメモリ７０は、ゲート絶縁膜１１５を有する。ゲート絶縁膜１１５は、能動層となるシリコン基板１００上に形成されたＳｉＯ₂からなる酸化膜１０５と、酸化膜１０５上に形成された窒化シリコン膜１１０とから。フラッシュメモリ７０は、さらに、ゲート絶縁膜１１５上に形成されたポリシリコン（Ｄ−Ｐｏｌｙ−Ｓｉ）からなるフローティングゲート１２０と、フローティングゲート１２０の上に形成されたＳｉＯ₂／ＳｉＮ／ＳｉＯ₂（ＯＮＯ構造）からなる絶縁膜１３０と、絶縁膜１３０上に形成されたゲート電極としての積層構造をしたポリメタルゲート２００と、ポリメタルゲート２００上に形成された窒化シリコン膜からなるエッチングストッパ層１８０と、ゲートの側面に形成されたサイドウォール１７０とを有する。
上記積層構造をしたポリメタルゲート２００は、Ｐｏｌｙ−Ｓｉからなるゲート電極１４０と、ゲート電極１４０上に抵抗を下げる目的で形成された窒化タングステン（ＷＮ）からなるバリアメタル１５０と、バリアメタル１５０上に形成されたタングステン（Ｗ）からなる金属薄膜１６０とから構成される。

上述したようにフラッシュメモリ７０のゲート絶縁膜は、酸化膜１０５及び窒化シリコン膜１１０から構成されるが、フラッシュメモリを含めた半導体素子のゲート絶縁膜は具体的には次のように製造される。

［第１の実施の形態］
図１に第１の実施の形態における酸化膜及び窒化シリコン膜からなるゲート絶縁膜の製造方法を示す。この製造方法は、シリコン基板をプラズマ窒化した後、熱酸化するものである。
まず、シリコン基板１００の上面に素子形成領域を画定するフィールド酸化膜（ＬＯＣＯＳ酸化膜）（図示せず）を形成する。次に、この素子形成領域のシリコン基板１００の表面に、表面濃度調整用の不純物をイオン注入する（図１（ａ）参照）。

次に、窒素原子を含むガスをプラズマによって活性化し、この活性化された窒素原子を含むガスによりシリコン基板１００表面を窒化処理（プラズマ窒化）することにより、シリコン基板１００表面に窒化シリコン膜であるＳｉ₃Ｎ₄膜２１０を形成する（図１（ｂ））。
このＳｉ₃Ｎ₄膜２１０を形成するには、前述したＭＭＴ装置２４を用いる。処理室２６内に窒素原子を含むガスを供給し、前記筒状電極５０に高周波電力を供給することにより得られる高周波電界と前記磁力線形成手段５８により得られる磁界とにより、前記窒素原子を含むガスをプラズマ放電させて活性化し、この活性化された前記窒素原子を含むガスによりシリコン基板１００表面を窒化処理することにより、前記シリコン基板１００表面にＳｉ₃Ｎ₄膜２１０を形成する。窒化処理時のシリコン基板１００の温度を６００℃以上とし、サセプタ４６の電位を制御することにより、シリコン基板１００表面に厚さ４．０ｎｍ以上のＳｉ₃Ｎ₄膜２１０を形成する。例えば、サセプタ電位のピーク・ツウ・ピーク（Ｖ_PP）を５００Ｖ以上にすることにより、シリコン基板１００表面に厚さ６．５ｎｍ程度までのＳｉ₃Ｎ₄膜２１０を形成することができる。
上述した窒素原子を含むガスには、例えばＮＨ₃又はＮ₂ガスを用いる。なお、ＮＨ₃又はＮ₂ガスに、Ｈｅ、Ａｒ、Ｋｒなどの稀ガスをプラズマアシストガスとして添加することもある。

例えば、Ｎ₂を使用した場合のプラズマ窒化処理の条件は次の通りである。
ガス：Ｎ₂＝１０００ｓｃｃｍ
圧力：１００Ｐａ
基板温度：７００℃
高周波電力：３００Ｗ

上記したＳｉ₃Ｎ₄膜２１０を形成した後、６００℃以上の高温の酸素原子を含むガスの雰囲気で、Ｓｉ₃Ｎ₄膜２１０を形成したシリコン基板１００を熱酸化処理し、Ｓｉ₃Ｎ₄膜２１０は酸化させず、Ｓｉ₃Ｎ₄膜２１０とシリコン基板１００表面との界面のみを酸化処理することにより、酸化膜であるＳｉＯ₂膜２０５を形成する（図１（ｃ））。酸素原子を含むガスには、酸素ガス、水蒸気、Ｎ₂Ｏのいずれかのガスを用いる。なお、これらの酸素原子を含むガスに希釈ガスを用いることもある。

例えば、Ｏ₂を使用したときの酸化処理の条件は次の通りである。
ガス：Ｏ₂＝５０ｓｃｃｍ
圧力：１００Ｐａ
基板温度：７００℃

次に、ＳｉＯ₂膜２０５及びＳｉ₃Ｎ₄膜２１０を形成したシリコン基板１００を選択的にエッチング除去して窒化シリコン膜１１０及び酸化膜１０５を形成する（図１（ｄ））。

例えば、フラッシュメモリのゲートを形成するためには、図１（ｃ）においてＳｉ₃Ｎ₄膜２１０を形成した後、さらにＰｏｌｙ−Ｓｉ膜、ＯＮＯ構造絶縁膜、Ｐｏｌｙ−Ｓｉ膜、ＷＮ膜、Ｗ膜、及びＳｉ₃Ｎ₄膜を順次形成し、選択的にエッチング除去してゲートを形成し、サイドウォールスペーサ膜を全面に成膜し、その後、エッチバックしてゲートの側面にサイドウォールを形成し、ゲートとサイドウォールとをマスクにしてイオン注入を行い、ソース・ドレイン領域を形成して、図４に示したフラッシュメモリ７０を形成する。

上述した第１の実施の形態によるゲート絶縁膜の製造方法によれば、プラズマ窒化処理時のシリコン基板１００の温度を６００℃以上としたので、膜中の欠陥の少ないＳｉ₃Ｎ₄膜を得ることができる。

また、シリコン基板１００に厚さ４．０ｎｍ以上のＳｉ₃Ｎ₄膜を形成するようにしたので、厚さ２．０ｎｍのＳｉ₃Ｎ₄膜と比べて、シリコン基板表面に形成されるＳｉ₃Ｎ₄膜のリーク電流を確実に低減することができる。

また、このようなプロセスを行う場合に、特に膜中の酸素成分が多くなり、膜中の欠陥が生じやすいが、シリコン基板温度が４００℃に比べ６００℃以上の基板温度でシリコン基板表面を窒化することで、膜中の酸素成分を大幅に抑制することができ、膜を安定な組成にして膜中の欠陥を低減することができる。
基板温度を６５０℃以上にすると、膜中の酸素成分を２５％以下に抑制することができるだけでなく、膜をより安定な組成にして、膜中の欠陥をより低減することができる。この場合、膜中の窒素は１００％シリコン原子と結合し、不安定な酸素との結合がなくなる。

また、本実施の形態では、同じ基板温度（例えば６５０℃）でも、Ｎ₂プラズマガスで窒化するより、ＮＨ₃プラズマガスで窒化した膜の方が、膜中の酸素成分が少なく、膜中の欠陥も少なくすることができる。
また、シリコン基板表面をプラズマで窒化するだけでは、シリコンと窒化膜の界面に固定電荷が生じ、デバイスの電気特性が悪化するが、本実施の形態では、窒化膜とシリコン基板表面との界面に酸化膜を形成しているので、界面に生じる固定電荷を低減することができ、良好なデバイスの電気特性を確保することができる。

また、このようなプロセスを行う場合、特にプラズマの生成が重要になるが、ＮＨ₃又はＮ₂ガスに、Ｈｅ、Ａｒ、Ｋｒなどの稀ガスをプラズマアシストガスとして添加すると、プラズマの生成をより促進できる。

また、このようなプロセスを行う場合に、特にＳｉＯ₂膜の膜組成も重要になるが、酸素原子を含むガスが、酸素ガス、水蒸気、Ｎ₂Ｏのいずれかのガスであると、シリコン基板との界面における膜組成がよりＳｉＯ₂膜に近い酸化膜を形成でき、デバイスのモビリティが優れる。

以上述べたように、第１の実施の形態によれば、厚さ４．０ｎｍ以上の窒化ができる絶縁膜が得られるので、形成された窒化シリコン膜を、ロジック、ＤＲＡＭ、フラッシュメモリなどの半導体素子のゲート絶縁膜として用いることが可能であり、良好なデバイスの電気特性を確保できる。特に、フラッシュメモリのトンネルゲート絶縁膜として形成した場合には、ピュアな酸化膜に比べ、窒化膜の誘電率が高く、同じ電気的な膜厚でも物理膜厚を厚くすることができ、トンネル絶縁膜を流れるリーク電流を減らすことができるので、デバイスの信頼性が大幅に改善できる。また、書き込み速度も速くすることができる。

なお、上述した第１の実施の形態では、窒素プラズマによりＳｉ₃Ｎ₄膜を形成した後、熱酸化により窒化シリコン膜とシリコン基板表面との界面に酸化膜を形成するようにしてゲート絶縁膜を製造するようにしたが、本発明は、これに限定されない。例えば、次のような第２、第３の実施の形態を用いてもよい。

［第２の実施の形態］
図２に第２の実施の形態におけるフラッシュメモリの製造方法を示す。この第２の実施の形態の製造方法は、第１の実施の形態がプラズマ窒化処理後に熱酸化処理をしているのに対して、イオンインプラント方式による酸化処理後に高温アニールするようにした点で、第１の実施の形態と異なる。
シリコン基板１００表面にプラズマ窒化により厚さ４．０ｎｍ以上のＳｉ₃Ｎ₄膜２１０を形成した後（図２（ａ）、（ｂ））、イオンインプラント方式で酸素イオンＯ⁺をシリコン基板１００表面とＳｉ₃Ｎ₄膜２１０との界面に注入する（図２（ｃ））。注入後、８５０℃以上の温度でアニールをすることでシリコン基板１００表面とＳｉ₃Ｎ₄膜２１０との界面にＳｉＯ₂膜２０５を形成する（図２（ｃ’））。

図２（ｃ）の注入工程で、例えば、Ｏ⁺を使用したときのイオンインプラント処理の条件は次の通りである。
イオン：Ｏ⁺
圧力：０．１Ｐａ
基板温度：１００℃
加速エネルギー：約２ＫｅＶ

イオンインプラント方式では浅い領域に対応させることが困難であるが、本実施の形態によれば、シリコン基板表面に比較的に厚いＳｉ₃Ｎ₄膜を形成できるので、シリコン基板表面とＳｉ₃Ｎ₄膜との界面にＳｉＯ₂を形成する場合に、深い領域に対応させることが容易なイオンインプラント方式を採用することが可能となる。

［第３の実施の形態］
図３に第３の実施の形態におけるフラッシュメモリの製造方法を示す。この第３の実施の形態における製造方法は、第１の実施の形態がプラズマ窒化処理後に熱酸化処理をしているのに対して、プラズマ酸・窒化処理後に窒化処理している点で第１の実施の形態と異なる。
酸素と窒素を含む混合ガスをプラズマにより活性化し、この活性化された混合ガスにより、シリコン基板１００表面を酸・窒化処理することにより、シリコン基板１００表面に厚さ４．０ｎｍ以上のＳｉＯＮ膜２０８を形成する（図３（ｂ））。

例えばＯ₂とＮ₂を使用したときのプラズマ酸・窒化処理の条件は次の通りである。
ガス：Ｏ₂＝５０ｓｃｃｍ
ガス：Ｎ₂＝５０ｓｃｃｍ
圧力：５０Ｐａ
基板温度：６５０℃
高周波電力：３００Ｗ

ＳｉＯＮ膜２０８を形成してから窒素を含むガスをプラズマにより活性化し、この活性化された窒素を含むガス（窒素プラズマ）で、ＳｉＯＮ膜２０８表面を高濃度に窒化処理することにより、シリコン基板１００表面にＳｉ₃Ｎ₄膜２１０を形成する（図３（ｃ））。

例えばＮ₂を使用したときのプラズマ窒化処理の条件は次の通りである。
ガス：Ｎ₂＝５０ｓｃｃｍ
圧力：５０Ｐａ
基板温度：６５０℃
高周波電力：３００Ｗ

この第３の実施の形態によれば、酸素と窒素を含む混合ガスをプラズマにより活性化するので、酸素を含むガス、窒素を含むガスをそれぞれプラズマにより活性化して、酸化処理と窒化処理とを別工程で行う場合に比べて、一工程省略できて、処理が容易になる。
また、シリコン基板表面を深さ方向に４ｎｍ以上窒化処理したので、シリコン基板表面に形成されるＳｉ₃Ｎ₄膜のリーク電流を確実に低減することができる。
さらに、ＳｉＯＮ膜を形成してから窒素プラズマで、ＳｉＯＮ膜表面を高濃度に窒化処理するので、シリコン基板表面とＳｉ₃Ｎ₄膜との界面にＳｉＯＮ膜を残しつつ、そのＳｉＯＮ膜上に厚いＳｉ₃Ｎ₄膜を形成することができる。

なお、本発明の実施例の半導体装置の製造方法におけるゲート絶縁膜の形成方法については、ＭＭＴ装置を用いた場合について説明したが、本発明の範囲から逸脱しない限りは、他のプラズマ源方式のプラズマ装置でも適用可能である。

本発明の第１の実施の形態におけるゲート絶縁膜の製造方法を説明するための工程図である。本発明の第２の実施の形態におけるゲート絶縁膜の製造方法を説明するための工程図である。本発明の第３の実施の形態におけるゲート絶縁膜の製造方法を説明するための工程図である。本発明の実施の形態におけるフラッシュメモリの一例を説明するための概略縦断面図である。本発明の実施の形態におけるＭＭＴ装置の一例を説明するための概略縦断面図である。従来例のシリコン基板上に形成したゲート絶縁膜を説明するための概略縦断面図である。

符号の説明

１００シリコン基板
１０５酸化膜
１１０窒化シリコン膜
２０５ＳｉＯ₂膜
２１０Ｓｉ₃Ｎ₄膜（窒化シリコン膜）

Claims

窒素原子を含むガスをプラズマによって活性化し、この活性化された前記窒素原子を含むガスによりシリコン基板表面を窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成する半導体装置の製造方法において、
前記窒化処理時のシリコン基板温度を６００℃以上とし、
前記シリコン基板表面に厚さ４．０ｎｍ以上の窒化シリコン膜を形成することを特徴とする半導体装置の製造方法。