JP2007288069A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007288069A JP2007288069A JP2006116161A JP2006116161A JP2007288069A JP 2007288069 A JP2007288069 A JP 2007288069A JP 2006116161 A JP2006116161 A JP 2006116161A JP 2006116161 A JP2006116161 A JP 2006116161A JP 2007288069 A JP2007288069 A JP 2007288069A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon substrate
- plasma
- gas
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】窒素原子を含むガスをプラズマによって活性化し、この活性化された窒素原子を含むガスによりシリコン基板100表面を窒化処理することにより、シリコン基板100表面に窒化シリコン膜を形成する半導体装置の製造方法において、窒化処理時のシリコン基板100の温度を600℃以上とし、シリコン基板100表面に厚さ4.0nm以上の窒化シリコン膜を形成する。
【選択図】 図1
Description
この方法によれば、図6に示すように、シリコン基板10上に、酸化膜であるSiO2膜15と、このSiO2膜15上にSiO2膜15を窒化した酸窒化膜であるSiON膜11とからなるゲート絶縁膜を形成している。
しかし、酸化膜を窒化することで誘電率を向上させる方法には限界があり、新たなアプローチが必要とされている。
そこで、最近、新たなアプローチとしてSi3N4膜が注目されるようになってきた。SiO2の誘電率は3.9に対して、Si3N4の誘電率は7.0である。したがって、Si3N4膜をゲート絶縁膜に適用すると、従来のシリコン酸化膜より2倍の物理膜厚とすることが可能となり、誘電率の向上に加えてリーク電流の大幅な低減が期待できるからである。
本発明の課題は、上述した従来技術の問題点を解消して、膜特性が良好で窒化シリコン膜のリーク電流をさらに低減することが可能な半導体装置の製造方法を提供することにある。
半導体装置の製造方法を実施するためにプラズマを利用した半導体製造装置を用いるが、プラズマを利用した半導体製造装置は、プラズマの生成方式により数種類存在している。例えば誘導結合型、容量結合型、サイクロトロン型、マグネトロン型等存在するが、本発明の半導体装置の製造方法を実施するためのプラズマ処理装置の一例として、電界と磁界により高密度プラズマを生成できる変形マグネトロン型プラズマ処理装置(ModifiedMagnetron Typed Processing System 以下、MMT装置という。)を用いて説明する。
なお、真空容器28内のガス圧力は、導入口42より導入される処理ガスの流量と、排気口48に接続されているポンプ(図示略)の能力と、ポンプまでの排気コンダクタンスにより決まる。
フラッシュメモリ70は、ゲート電極(コントロールゲート)にポリメタル構造を有する。ポリメタル構造を有するフラッシュメモリ70は、ゲート絶縁膜115を有する。ゲート絶縁膜115は、能動層となるシリコン基板100上に形成されたSiO2からなる酸化膜105と、酸化膜105上に形成された窒化シリコン膜110とから。フラッシュメモリ70は、さらに、ゲート絶縁膜115上に形成されたポリシリコン(D−Poly−Si)からなるフローティングゲート120と、フローティングゲート120の上に形成されたSiO2/SiN/SiO2(ONO構造)からなる絶縁膜130と、絶縁膜130上に形成されたゲート電極としての積層構造をしたポリメタルゲート200と、ポリメタルゲート200上に形成された窒化シリコン膜からなるエッチングストッパ層180と、ゲートの側面に形成されたサイドウォール170とを有する。
上記積層構造をしたポリメタルゲート200は、Poly−Siからなるゲート電極140と、ゲート電極140上に抵抗を下げる目的で形成された窒化タングステン(WN)からなるバリアメタル150と、バリアメタル150上に形成されたタングステン(W)からなる金属薄膜160とから構成される。
図1に第1の実施の形態における酸化膜及び窒化シリコン膜からなるゲート絶縁膜の製造方法を示す。この製造方法は、シリコン基板をプラズマ窒化した後、熱酸化するものである。
まず、シリコン基板100の上面に素子形成領域を画定するフィールド酸化膜(LOCOS酸化膜)(図示せず)を形成する。次に、この素子形成領域のシリコン基板100の表面に、表面濃度調整用の不純物をイオン注入する(図1(a)参照)。
このSi3N4膜210を形成するには、前述したMMT装置24を用いる。処理室26内に窒素原子を含むガスを供給し、前記筒状電極50に高周波電力を供給することにより得られる高周波電界と前記磁力線形成手段58により得られる磁界とにより、前記窒素原子を含むガスをプラズマ放電させて活性化し、この活性化された前記窒素原子を含むガスによりシリコン基板100表面を窒化処理することにより、前記シリコン基板100表面にSi3N4膜210を形成する。窒化処理時のシリコン基板100の温度を600℃以上とし、サセプタ46の電位を制御することにより、シリコン基板100表面に厚さ4.0nm以上のSi3N4膜210を形成する。例えば、サセプタ電位のピーク・ツウ・ピーク(VPP)を500V以上にすることにより、シリコン基板100表面に厚さ6.5nm程度までのSi3N4膜210を形成することができる。
上述した窒素原子を含むガスには、例えばNH3又はN2ガスを用いる。なお、NH3又はN2ガスに、He、Ar、Krなどの稀ガスをプラズマアシストガスとして添加することもある。
ガス:N2=1000sccm
圧力:100Pa
基板温度:700℃
高周波電力:300W
ガス:O2=50sccm
圧力:100Pa
基板温度:700℃
基板温度を650℃以上にすると、膜中の酸素成分を25%以下に抑制することができるだけでなく、膜をより安定な組成にして、膜中の欠陥をより低減することができる。この場合、膜中の窒素は100%シリコン原子と結合し、不安定な酸素との結合がなくなる。
また、シリコン基板表面をプラズマで窒化するだけでは、シリコンと窒化膜の界面に固定電荷が生じ、デバイスの電気特性が悪化するが、本実施の形態では、窒化膜とシリコン基板表面との界面に酸化膜を形成しているので、界面に生じる固定電荷を低減することができ、良好なデバイスの電気特性を確保することができる。
図2に第2の実施の形態におけるフラッシュメモリの製造方法を示す。この第2の実施の形態の製造方法は、第1の実施の形態がプラズマ窒化処理後に熱酸化処理をしているのに対して、イオンインプラント方式による酸化処理後に高温アニールするようにした点で、第1の実施の形態と異なる。
シリコン基板100表面にプラズマ窒化により厚さ4.0nm以上のSi3N4膜210を形成した後(図2(a)、(b))、イオンインプラント方式で酸素イオンO+をシリコン基板100表面とSi3N4膜210との界面に注入する(図2(c))。注入後、850℃以上の温度でアニールをすることでシリコン基板100表面とSi3N4膜210との界面にSiO2膜205を形成する(図2(c’))。
イオン:O+
圧力:0.1Pa
基板温度:100℃
加速エネルギー:約2KeV
図3に第3の実施の形態におけるフラッシュメモリの製造方法を示す。この第3の実施の形態における製造方法は、第1の実施の形態がプラズマ窒化処理後に熱酸化処理をしているのに対して、プラズマ酸・窒化処理後に窒化処理している点で第1の実施の形態と異なる。
酸素と窒素を含む混合ガスをプラズマにより活性化し、この活性化された混合ガスにより、シリコン基板100表面を酸・窒化処理することにより、シリコン基板100表面に厚さ4.0nm以上のSiON膜208を形成する(図3(b))。
ガス:O2=50sccm
ガス:N2=50sccm
圧力:50Pa
基板温度:650℃
高周波電力:300W
ガス:N2=50sccm
圧力:50Pa
基板温度:650℃
高周波電力:300W
また、シリコン基板表面を深さ方向に4nm以上窒化処理したので、シリコン基板表面に形成されるSi3N4膜のリーク電流を確実に低減することができる。
さらに、SiON膜を形成してから窒素プラズマで、SiON膜表面を高濃度に窒化処理するので、シリコン基板表面とSi3N4膜との界面にSiON膜を残しつつ、そのSiON膜上に厚いSi3N4膜を形成することができる。
105 酸化膜
110 窒化シリコン膜
205 SiO2膜
210 Si3N4膜(窒化シリコン膜)
Claims (1)
- 窒素原子を含むガスをプラズマによって活性化し、この活性化された前記窒素原子を含むガスによりシリコン基板表面を窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成する半導体装置の製造方法において、
前記窒化処理時のシリコン基板温度を600℃以上とし、
前記シリコン基板表面に厚さ4.0nm以上の窒化シリコン膜を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006116161A JP2007288069A (ja) | 2006-04-19 | 2006-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006116161A JP2007288069A (ja) | 2006-04-19 | 2006-04-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007288069A true JP2007288069A (ja) | 2007-11-01 |
JP2007288069A5 JP2007288069A5 (ja) | 2009-06-04 |
Family
ID=38759518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006116161A Pending JP2007288069A (ja) | 2006-04-19 | 2006-04-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007288069A (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5684462A (en) * | 1979-12-10 | 1981-07-09 | Shunpei Yamazaki | Plasma nitriding method |
JPS5955024A (ja) * | 1982-09-22 | 1984-03-29 | Fujitsu Ltd | 絶縁膜の形成方法 |
JPH11340224A (ja) * | 1998-05-26 | 1999-12-10 | Sharp Corp | 半導体装置の製造方法 |
JP2000208510A (ja) * | 1999-01-06 | 2000-07-28 | Internatl Business Mach Corp <Ibm> | 酸窒化物ゲ―ト誘電体およびその形成方法 |
JP2004193413A (ja) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | 不揮発性半導体記憶装置及びその製造方法 |
JP2004193414A (ja) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | 不揮発性半導体記憶装置及びその製造方法 |
JP2006005287A (ja) * | 2004-06-21 | 2006-01-05 | Hitachi Kokusai Electric Inc | 基板処理方法 |
JP2006073758A (ja) * | 2004-09-01 | 2006-03-16 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
WO2006106665A1 (ja) * | 2005-03-31 | 2006-10-12 | Tokyo Electron Limited | 基板の窒化処理方法および絶縁膜の形成方法 |
WO2006132262A1 (ja) * | 2005-06-08 | 2006-12-14 | Tohoku University | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 |
JP2007123825A (ja) * | 2005-09-29 | 2007-05-17 | Toshiba Corp | 半導体装置の製造方法 |
JP2007142024A (ja) * | 2005-11-16 | 2007-06-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2006
- 2006-04-19 JP JP2006116161A patent/JP2007288069A/ja active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5684462A (en) * | 1979-12-10 | 1981-07-09 | Shunpei Yamazaki | Plasma nitriding method |
JPS6356311B2 (ja) * | 1979-12-10 | 1988-11-08 | Shunpei Yamazaki | |
JPS5955024A (ja) * | 1982-09-22 | 1984-03-29 | Fujitsu Ltd | 絶縁膜の形成方法 |
JPH11340224A (ja) * | 1998-05-26 | 1999-12-10 | Sharp Corp | 半導体装置の製造方法 |
JP2000208510A (ja) * | 1999-01-06 | 2000-07-28 | Internatl Business Mach Corp <Ibm> | 酸窒化物ゲ―ト誘電体およびその形成方法 |
JP2004193414A (ja) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | 不揮発性半導体記憶装置及びその製造方法 |
JP2004193413A (ja) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | 不揮発性半導体記憶装置及びその製造方法 |
JP2006005287A (ja) * | 2004-06-21 | 2006-01-05 | Hitachi Kokusai Electric Inc | 基板処理方法 |
JP2006073758A (ja) * | 2004-09-01 | 2006-03-16 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
WO2006106665A1 (ja) * | 2005-03-31 | 2006-10-12 | Tokyo Electron Limited | 基板の窒化処理方法および絶縁膜の形成方法 |
WO2006132262A1 (ja) * | 2005-06-08 | 2006-12-14 | Tohoku University | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 |
JP2007123825A (ja) * | 2005-09-29 | 2007-05-17 | Toshiba Corp | 半導体装置の製造方法 |
JP2007142024A (ja) * | 2005-11-16 | 2007-06-07 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
JP4429300B2 (ja) | 電子デバイス材料の製造方法 | |
US7947561B2 (en) | Methods for oxidation of a semiconductor device | |
TWI261879B (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
JP2010062576A (ja) | 電子デバイス材料の製造方法 | |
JP2008288620A (ja) | 基板処理方法 | |
TW201025513A (en) | Non-volatile memory having silicon nitride charge trap layer | |
WO2003056622A1 (fr) | Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs | |
KR101080116B1 (ko) | 반도체 디바이스의 제조 방법 및 기판 처리 장치 | |
JP2004266075A (ja) | 基板処理方法 | |
US20070298622A1 (en) | Producing Method of Semiconductor Device | |
JP2004111747A (ja) | 半導体基板の処理方法及び半導体素子 | |
KR100829335B1 (ko) | 반도체 장치의 제조 방법 | |
KR20090089818A (ko) | 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템 | |
JP2008060412A (ja) | 半導体デバイスの製造方法 | |
JP2007288069A (ja) | 半導体装置の製造方法 | |
JP2009224755A (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
JP2011023730A (ja) | 半導体デバイスの製造方法及び基板処理装置 | |
JP2008311460A (ja) | 半導体装置の製造方法 | |
JP2003282567A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004266040A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP2011165743A (ja) | 半導体装置の製造方法 | |
JP2005045028A (ja) | 半導体装置の製造方法 | |
JP2008091667A (ja) | 基板処理方法 | |
JP2008182194A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111222 |