JP2004193413A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004193413A JP2004193413A JP2002360872A JP2002360872A JP2004193413A JP 2004193413 A JP2004193413 A JP 2004193413A JP 2002360872 A JP2002360872 A JP 2002360872A JP 2002360872 A JP2002360872 A JP 2002360872A JP 2004193413 A JP2004193413 A JP 2004193413A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- electrode
- insulating film
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 92
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 92
- 238000005121 nitriding Methods 0.000 claims abstract description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 23
- 230000002093 peripheral effect Effects 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 7
- -1 nitrogen-containing compound Chemical class 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 3
- 238000007667 floating Methods 0.000 abstract description 26
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 35
- 229920005591 polysilicon Polymers 0.000 description 35
- 150000004767 nitrides Chemical class 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 12
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical group 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】低電圧で書き換え可能な電荷保持特性の優れた高品質で、高性能な不揮発性半導体記憶装置を得ることを課題とする。
【解決手段】第１の電極（浮遊ゲート）と第２の電極（制御ゲート）間の絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス原子を含有することにより上記課題を解決する。
【選択図】 図２
【解決手段】第１の電極（浮遊ゲート）と第２の電極（制御ゲート）間の絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス原子を含有することにより上記課題を解決する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置及びその製造方法に関する。更に詳しくは、本発明は、電気的に情報の書き換えが可能な不揮発性半導体記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
電気的に情報の書き換えが可能な不揮発性半導体記憶装置の内、代表的なフラッシュメモリーについて説明する。フラッシュメモリーは、例えば図７に示すように、半導体基板１上に、第１の絶縁膜２、浮遊ゲートとなる第１のポリシリコン電極３、酸化膜、窒化膜及び酸化膜の積層体からなる第２の絶縁層４、制御ゲートとなる第２のポリシリコン電極５とをこの順で有する。
このフラッシュメモリーでは、第１の絶縁膜２を介してトンネル現象を利用して情報の書き換えを電子の放出・注入により行うため、第１の絶縁膜２はトンネル絶縁膜とも呼ばれる。第１の絶縁膜２は、通常、８〜２０ｎｍ程度の膜厚を有する。また、ポリシリコン上に高品質で、リーク電流の少ない絶縁膜を形成することは困難である。
【０００３】
そのため第２の絶縁層４は、例えば、ポリシリコン酸化膜、ＣＶＤシリコン窒化膜、ＣＶＤシリコン酸化膜の積層体とし、電界の緩和、制御ゲートと浮遊ゲート間の容量結合を確保しようとしている。上下の酸化膜は、ゲートからの電荷注入に対するバリア層の役割を果たす。中間の窒化膜は、酸化膜よりも比誘電率の高い窒化膜とすることで、物理的な膜厚を確保することができる。更に、酸化膜単層の場合と同等のキャパシタンスを確保しつつ絶縁膜中の電界を緩和することで、酸化膜単層の場合よりもリーク電流の低減を行うことができる。
【０００４】
浮遊ゲートを有する不揮発性半導体記憶装置では、制御ゲートの電位を制御することにより、該浮遊ゲート電極と該制御ゲート電極間の容量結合を通じて、浮遊ゲート電極の電位を制御する。図８に浮遊ゲートを有する不揮発性半導体記憶装置の簡略化した等価回路図を示す。ここで、半導体基板１を接地した場合、浮遊ゲートａの電位Ｖｆｇは、浮遊ゲートａと制御ゲートｂ間の容量Ｃ１、浮遊ゲートａと半導体基板１間の容量Ｃ２、制御ゲート電圧Ｖｃｇにより、
Ｖｆｇ＝Ｃ１／（Ｃ１＋Ｃ２）×Ｖｃｇ−Ｑｆｇ／（Ｃ１＋Ｃ２） （１）
で表される。
【０００５】
すなわち、浮遊ゲート電圧は制御ゲート電圧により制御される。浮遊ゲートａ内に蓄積された電荷量に応じて、浮遊ゲートａの電位における上式の第２項が変化し、読み出し電流の差となる。この差を読み出し回路によって検出し、メモリセルの記憶状態を判別する。情報の書き換えは、制御ゲートｂを介して、半導体基板１と浮遊ゲートａ間に高い電圧を発生させて、電子をこの部分の絶縁膜でトンネリングさせることにより、電子の放出、注入を行う。
また、特開２００１−１６０５５５号公報（特許文献１）には、第２の絶縁膜をラジカル窒化種により形成された窒化膜で使用していること以外は、上記と同様の構造の不揮発性半導体記憶装置が記載されている。
【０００６】
【特許文献１】
特開２００１−１６０５５５号公報
【０００７】
【発明が解決しようとする課題】
式（１）において、Ｃ１／（Ｃ１＋Ｃ２）は、ゲートカップリング比と呼ばれる。書き換え動作のために必要な一定の浮遊ゲート電圧を得るために必要な制御ゲート電圧は、このゲートカップリング比と逆比例の関係にある。
上記従来例における不揮発性半導体記憶装置において、書き換え電圧には高い電圧が必要である。これは、電子を第１の絶縁膜（トンネル絶縁膜）２を経由して注入する際に、この膜のバンドギャップを越えるエネルギーを電子に与えることができる十分な電圧を制御ゲートに印加することが必要であること、第１の絶縁膜にかかる電圧は、上記ゲートカップリング比に基づくため、更に大きな電圧を半導体基板と制御ゲート間に印加しなければならないことにある。
【０００８】
上記浮遊ゲートと制御ゲート間のキャパシタンスが小さいと、ゲートカップリング比が小さくなり、高い電圧を制御ゲートにかける必要がある。このゲートカップリング比を大きくするには、該浮遊ゲートと該制御ゲート間の容量値を上昇させることが有効である。これには、上述の浮遊ゲートと、制御ゲート間のキャパシタ部分の面積を大きく採る方法と、この容量部分の絶縁膜の厚さを薄くする方法がある。
【０００９】
前者の方法は、装置の寸法を増大させることになる。そのため、後者の方法が大容量の装置を形成するのに有利である。従来技術では、上述のように、酸化膜／窒化膜／酸化膜の積層体を採用している。上下の酸化膜は、例えば、それぞれ、ポリシリコン上の熱酸化膜と、ＣＶＤにより形成された酸化膜である。通常、シリコン基板に形成されるＭＯＳＦＥＴのゲート絶縁膜は、面方位が（１００）のシリコン単結晶（第２の電極）上に形成した熱酸化膜と比較して絶縁特性が大きく劣る。更に、第１の絶縁膜中の下層の酸化膜を薄膜化すると、第１のポリシリコン電極のコーナー形状部分や、ポリシリコングレイン境界近傍での電界集中により酸化膜に電子（リーク電流）が流れる。この電子が中間層の低圧ＣＶＤによる窒化膜中にトラップされる。トラップされた電子は、下層の酸化膜中の電界を強調するので、低電界のバイアス条件下でもこの部分を経由したリーク電流が発生する。同様な現象が第２のポリシリコン電極とその上の上部酸化膜に関しても発生する。また、中間層の窒化膜を薄膜化すると、複合絶縁膜全体の電界を緩和することができなくなり、絶縁特性が単層のポリシリコン酸化膜相当の性能レベルまで劣化してしまう。
【００１０】
このように、書き換え電圧の低減のために、従来の方法で第２の絶縁膜を薄膜化すると、該絶縁膜のリーク電流の阻止性能を低く抑制してしまい、フラッシュメモリーの書き換え動作や電荷保持を正しく行うことが困難となる。この結果、ゲートカップリング比を高くできないため、動作電圧の低減が困難な状況にあった。
更に、従来技術でポリシリコン電極上面に形成される酸化膜は、８００℃以上で形成される熱酸化膜であった。この８００℃以上の熱処理は、下地のポリシリコン電極中にグレインを成長させる。このグレイン成長がポリシリコン電極の表面の凹凸を増大させ、この結果、絶縁膜形成面の平坦性が大きく損なわれていた。そのためキャパシタの微細な凹凸による電界集中により、絶縁性能を損なう傾向があった。
【００１１】
また、特開２００１−１６０５５５号公報に記載されているラジカル窒化種により形成された第２の絶縁層では、ラジカル窒化種により形成された窒化膜のＳｉ−Ｎの結合が緻密であるほど窒化膜自身の窒化種に対するバリア性が高くなる。そのため窒化種の拡散が阻害され、該窒化膜の成長レートが飽和する傾向があり、任意の膜厚を得ることが困難であった。
【００１２】
【課題を解決するための手段】
かくして本発明によれば、シリコン原子を含有する第１の電極と、その上に絶縁膜を挟んで形成された第２の電極とを少なくとも備えた不揮発性半導体記憶装置であって、絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有することを特徴とする不揮発性半導体記憶装置が提供される。
【００１３】
また、本発明によれば、シリコン原子を含有する第１の電極と、その上に絶縁膜を挟んで形成された第２の電極とを少なくとも備えた構造の不揮発性半導体記憶装置の製造方法であって、絶縁膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有する下部シリコン窒化膜と、上部シリコン窒化膜との少なくとも２層からなり、下部シリコン窒化膜が、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波を導入して第１の電極を窒化することにより形成され、上部シリコン窒化膜が化学気相成長法により形成されることを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
【００１４】
【発明の実施の形態】
本発明の不揮発性半導体記憶装置は、シリコン原子を含有する第１の電極と、その上に絶縁膜を挟んで形成された第２の電極とを少なくとも備える。第１の電極は、シリコン原子を含有していさえすれば特に限定されず、例えばポリシリコン層が挙げられる。一方、第２の電極は、例えば、アルミニウム、銅等の金属層、ポリシリコン層、高融点金属（チタン、タングステン等）のシリサイド層、これらの積層体が挙げられる。
【００１５】
また、第１の電極は通常、絶縁膜を介して半導体基板上に形成されている。半導体基板としては、特に限定されないが、例えばシリコン基板、シリコンゲルマニウム基板等のシリコン系半導体基板が挙げられる。絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、それら膜の積層体等が挙げられる。
また、第１の電極は、半導体基板に溝を形成し、溝表面に絶縁膜を形成し、溝中に第１の電極材料を埋め込み、化学機械研磨法によって電極材料からなる層を平坦化する方法で形成してもよい。
【００１６】
本発明では第１と第２の電極間の絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなる。
更に、下部シリコン窒化膜は、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有する。また、希ガス元素は、下部シリコン窒化膜の少なくとも一部に含まれていればよく、全面に含まれていてもよい。ここで、希ガス元素は、酸窒化に寄与するラジカル生成効率の観点から、Ｋｒ又はＡｒであることが好ましい。なお、希ガス元素の面密度が１０10ｃｍ-2未満である場合、シリコン窒化膜の化学量論的組成が理想から大きく外れ、シリコン窒化膜の生成レートが大幅に低下し、所望の性能を発揮できないので好ましくない。より好ましい面密度は、１０10ｃｍ-2以上である。なお、面密度は、２次イオン質量分析計（ＳＩＭＳ）により測定し、希ガスの流量、ＤＣバイアス、ＲＦパワー、真空度等の製造条件を調整することにより所定の値に設定することができる。
【００１７】
希ガス元素を含む下部シリコン窒化膜の形成方法は、例えば、窒素ガス又は窒素原子含有化合物ガス及び希ガスを含む雰囲気中で、第１の電極に含まれるシリコン原子を窒化する方法が挙げられる。特に、マイクロ波により雰囲気ガスのプラズマを励起しつつ窒化することが好ましい。
マイクロ波によるプラズマの励起手段としては、マイクロ波を処理室内に導入することができさえすれば特に限定されず公知の方法が使用できる。例えば、ラジアルラインスロットアンテナを用いたプラズマ装置が挙げられる。
【００１８】
ここで、窒素原子含有化合物ガスとしては、ＮＨ3が挙げられる。また、雰囲気中に、Ｈ2を含ませてもよい。
例えば、希ガスがＫｒ、窒素原子含有化合物ガスがＮＨ3の場合、雰囲気中の各ガスの流量比が、９０〜９９．９％／０．１〜１０％（Ｋｒ／ＮＨ3）であることが好ましい。
供給するマイクロ波の周波数は、９００ＭＨｚ以上、１０ＧＨｚ以下の範囲であることが好ましい。
【００１９】
特に、基板温度５５０℃以下（例えば、２００〜５５０℃）の低温でマイクロ波励起の高密度プラズマを用いて下部シリコン窒化膜を形成することが好ましい。すなわち、第１の電極上に原子状窒化水素ＮＨ＊（ＮＨラジカルともいう）、あるいは原子状窒素Ｎ＊（Ｎラジカルともいう）又はＮ2 +ラジカルと原子状水素Ｈ＊（Ｈラジカルともいう）との混合窒化種によりシリコンを直接窒化することにより、１０００℃程度の高温で（１００）面方位を持つ単結晶Ｓｉ上に形成したシリコン酸化膜と同等もしくは優れた耐リーク電流特性と、より優れたＣｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ特性を有する薄いシリコン窒化膜を５５０℃以下（例えば、４００〜５００℃）という低温で形成することができる。この結果、ポリシリコンのグレイン成長を低温にて十分低く抑制した状態で、リーク電流を低く抑えたまま、ポリシリコン電極間のキャパシタンスを増加させることができる。そのため、ゲートカップリング比が向上し、ひいては、フラッシュメモリーの信頼性を損なうことなく書き換え動作時の印加電圧を大幅に削減することができる。
【００２０】
なお、絶縁膜の形成中において、窒素ガスもしくは窒素原子含有化合物ガスの流量比を変えることで、絶縁膜中の窒素濃度ピークを深さ方向に変化させることも可能である。
更に、下部シリコン窒化膜は、形成後、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に曝すことが好ましい。これにより、低温で高品質なシリコン窒化膜を形成することが可能になる。
【００２１】
上記工程において、窒素ガス又は窒素原子含有化合物ガスと希ガスは上記下部シリコン窒化膜の形成に使用したのと同じガスを使用することができる。供給するマイクロ波の周波数は、９００ＭＨｚ以上、１０ＧＨｚ以下の範囲であることが好ましい。更に、基板温度５５０℃以下（例えば、２００〜５５０℃）の低温で行うことが好ましい。
また更に、不揮発性半導体記憶装置がＭＯＳＦＥＴを含む周辺回路を備えている場合、上記処理はより好適である。すなわち、ＭＯＳＦＥＴを構成するゲート絶縁膜を、原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に下部シリコン窒化膜と同時に曝すことで、下部シリコン窒化膜の暴露処理をしつつ、絶縁膜中に窒素原子密度のピークを生じさせることができる。これにより、絶縁膜の不純物に対するバリア性を向上させるとともに、電流に対するバリアハイト、耐絶縁破壊性能を向上させることができる。
【００２２】
なお、ＭＯＳＦＥＴの構造は、ゲート絶縁膜を有する限り特に限定されず、公知の構造を採用することができる。
更に、ＭＯＳＦＥＴを構成するゲート絶縁膜が、シリコン窒化膜からなる場合、シリコン窒化膜を原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊にＭＯＳＦＥＴの活性領域を曝すことにより形成することも可能である。また、不揮発性半導体記憶装置が、最上層に最終パッシベーション層を有する場合、下部及び上部シリコン窒化膜を、最終パッシベーション層を形成する前に、５００℃以下（具体的には３００〜５００℃）の水素ラジカル雰囲気に曝すことが好ましい。この処理により、化学気相反応により形成した上部シリコン窒化膜の組成や電気的特性を理想的なシリコン窒化膜に近づけることができる。また、この処理により、下部及び上部シリコン窒化膜や下部シリコン窒化膜／シリコン基板界面から脱離した水素を補填することで、高温処理によるシリコン窒化膜特性の劣化を防止することができる。
【００２３】
このように、絶縁膜が、原子状窒素含有種（ＮＨ又はＮラジカル）によるポリシリコンからなる第１の電極の直接窒化と化学気相反応によるシリコン窒化膜の２層構造であることにより、優れた界面特性と、広い適用膜厚範囲、短い成膜スループットを実現することが可能になる。
更に、Ｈラジカルを含んだ雰囲気にＮラジカル又はＮ2 +ラジカルあるいは、ＮＨラジカルを含有させ、このアニールをメモリセル上だけでなく、周辺回路ＭＯＳＦＥＴ素子の活性領域に作用させることにより、既に配置されたゲート酸化膜に対しては酸化膜の窒化作用を施し、また、シリコン基板に対しては、高性能、高信頼性の極薄窒化膜をシリコンに対する直接窒化によって同時に形成することができる。
【００２４】
従来技術では、シリコン酸化膜をシリコン窒化膜に対して複合させることにより、電荷注入に対する障壁高さの確保を図っていた。これに対して、本発明によれば、シリコン窒化膜よりも誘電率において１／２程度しかないために電気的容量の確保に不利なシリコン酸化膜を複合させることなく、シリコン窒化膜のみで絶縁膜を形成することが可能になる。その結果、従来技術よりも、大幅に電気的容量を向上させることができ、不揮発性半導体記憶装置の動作電圧を大きく低減することができる。
従って、上述のような不揮発性半導体記憶装置の動作電圧の低減と、周辺回路デバイスのゲート絶縁膜信頼性・性能の向上を同時に達成することができる。
【００２５】
【実施例】
実施例１
まず、プラズマを用いた低温での下部シリコン窒化膜の形成について述べる。図１は、本発明の窒化方法を実現するための、ラジアルラインスロットアンテナを用いた装置の１例を示す概略断面図である。
本実施例においては、窒化膜形成のためにＫｒを希ガスとして使用する。真空容器（処理室）１１内を真空にし、シャワープレート１２から、Ｋｒガス、ＮＨ3ガスを導入し処理室内の圧力を１Ｔｏｒｒ程度に設定する。シリコンウェーハ等の円形状の基板１３を、加熱機構をもつ試料台１４にのせ、試料の温度が４００℃程度になるように設定する。
【００２６】
同軸導波管１５から、ラジアルラインスロットアンテナ１６、誘電体板１７をとおして、処理室１１内に２．４５ＧＨｚのマイクロ波を供給し、処理室１１内に高密度のプラズマを生成する。シャワープレート１２と基板１３の間隔は本実施例では６０ｍｍにしてある。この間隔は狭いほうがより高速な成膜が可能になる。上記条件で形成されたシリコン窒化膜は、１０10ｃｍ-2以上の面密度のＫｒを含んでいる。
このように、１０10ｃｍ-2以上の面密度のＫｒを含むことがシリコン窒化膜の電気的特性、信頼性の改善に寄与している。具体的には、以下の理由により改善されると考えられる。
【００２７】
まず、ＫｒとＮＨ3の混合ガスの高密度励起プラズマ中では、中間励起状態にあるＫｒラジカルにより、ＮＨラジカルが効率よく発生する。このＮＨラジカルにより基板表面は窒化される。本実施例のシリコン窒化膜によれば、シリコンの面方位を選ばず、（１００）面でも（１１１）面でも（１１０）面でも低温で高品質なシリコン窒化膜を形成することが可能になる。
【００２８】
本発明のシリコン窒化膜においては、プラズマ中に水素ラジカルが存在することが一つの重要な要件である。プラズマ中に水素ラジカルが存在することにより、シリコン窒化膜及び界面のダングリングボンドが、Ｓｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップがなくなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明のシリコン窒化膜に存在することは、それぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスもなくなる。また、シリコン・シリコン窒化膜界面密度も基板温度を５００℃以上にすれば３×１０10ｃｍ-1と低く抑えられる。
【００２９】
なお、ＫｒとＮ2／Ｈ2の混合ガスを使用してシリコン窒化膜を形成する場合には、水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップを急激に減少させることができる。この効果は、絶縁膜中にＳｉ−Ｈ結合、Ｎ−Ｈ結合が形成されること、及びＫｒが含有されることにより実現できる。また、窒化膜中やシリコン／窒化膜界面でのストレスが緩和され、シリコン窒化膜中の固定電荷や界面順位密度が低減されて、電気的特性、信頼性が大幅に改善される。
【００３０】
実施例２
本発明をフラッシュメモリーへ適用した構造を図２に示す。図２は、半導体基板１上に第１の絶縁膜２、浮遊ゲートとなる第１のポリシリコン電極３、２層のシリコン窒化膜からなる第２の絶縁層４、制御ゲートとなる第２のポリシリコン電極５をこの順で有する電気的に書き換え可能なフラッシュメモリーである。
【００３１】
図２のフラッシュメモリーの製造工程を、図３（ａ）〜図４（ｉ）の概略工程断面図を用いて示す。断面図では、フラッシュメモリーセルチャンネル領域Ａ、周辺回路高耐圧ＭＯＳＦＥＴ素子領域Ｂ、低電圧高性能ＭＯＳＦＥＴ素子領域Ｃに分けて示している。
まず、半導体基板１上にウエルと、素子分離領域９を形成する。活性領域上の絶縁膜を除去した後、フラッシュメモリーのトンネル酸化膜となる第１の絶縁膜２を１０ｎｍ程度形成する（図３（ａ））。
【００３２】
次に、浮遊ゲートとなる第１の電極として、ポリシリコン層３ａを１００ｎｍ程度堆積させる（図３（ｂ））。
リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ドライエッチングによって、ポリシリコン層３ａをエッチングすることにより、第１のポリシリコン電極３を形成する（図３（ｃ））。
次に、下部シリコン窒化膜４ａ、上部シリコン窒化膜４ｂの２層からなる第２の絶縁層４のうち、第１のポリシリコン電極３上に形成される下部シリコン窒化膜４ａを形成した（図３（ｄ））。
【００３３】
この下部シリコン窒化膜４ａは次のようにして形成した。真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、半導体基板１の温度が５００℃になるように設定した。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給して処理室内に高密度のプラズマを生成することで、第１のポリシリコン電極３表面に２〜４ｎｍの下部シリコン窒化膜４ａを形成した。この下部シリコン窒化膜４ａには、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００３４】
次に、下部シリコン窒化膜４ａの上に形成される上部シリコン窒化膜４ｂは、次のように形成した（図３（ｅ））。処理室内を１Ｔｏｒｒ以下の低圧にし、半導体基板１を７００〜８００℃に加熱し、ＳｉＣｌＨ2ガスとＮＨ3ガスを導入する。これらのガスが反応して、Ｓｉ3Ｎ4からなる上部シリコン窒化膜４ｂが、第１層目の下部シリコン窒化膜４ａ上に５ｎｍ〜２０ｎｍ程度堆積される。これは、第２層目の化学気相反応によるＳｉ3Ｎ4堆積方法の一例であり、Ｓｉの還元ガスと窒素系ガスの反応によりＳｉ3Ｎ4を堆積させる反応であれば本実施例に含まれることは言うまでもない。
【００３５】
この後、リソグラフィーにより、メモリセルアレイ上にフォトレジスト層６を配し、一方、周辺回路上には、フォトレジスト層６の開口部を設け、これにより、周辺回路部分の上記窒化膜及び酸化膜の除去及び、周辺回路のＭＯＳＦＥＴ素子の閾値調整のための不純物イオン注入を行う（図４（ｆ））。
フォトレジスト層６を除去した後、基板＋全体を酸化雰囲気に曝すことにより、周辺回路ＭＯＳＦＥＴの活性領域にＭＯＳＦＥＴ素子のゲート酸化膜７を形成する。また、周辺回路高耐圧ＭＯＳＦＥＴ素子領域Ｂには、１６ｎｍ、低電圧高性能ＭＯＳＦＥＴ素子領域Ｃには、３ｎｍのゲート酸化膜７、８を形成する（図４（ｇ））。
【００３６】
その後、基板全体を再度、前述と同様のラジカル窒化雰囲気に曝す（図４（ｈ））。すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、半導体基板１の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成し、この雰囲気に半導体基板１を暴露する。なお、この処理を、３００℃〜５００℃の水素ラジカル雰囲気に半導体基板を曝す処理に変えてもよい。
この工程により、メモリセル上のシリコン窒化膜の膜質改善と、周辺回路のゲート酸化膜（７と８）の膜質改善が同時に行われる。
【００３７】
その後、フラッシュメモリーの制御ゲートとなる第２の電極材料としてポリシリコン層を１００ｎｍ程度堆積する。更に、リソグラフィーにより、制御ゲートの領域を画定し、ドライエッチングにより、この電極材料をパターニングして第２のポリシリコン電極５とする（図４（ｉ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
更に、メモリセルと周辺回路ＭＯＳＦＥＴのソース／ドレイン領域を形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にて半導体基板１をアニールする。但し、このアニール工程は、上記のラジカル窒化膜形成後から、最終パッシベーション膜形成までのどの工程に挿入してもよい。更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成し、工程を終了する。
【００３８】
実施例３
本発明の別の実施例を図５（ａ）〜図６（ｉ）に示す。
半導体基板１上にウエルと、素子分離領域９を形成する。次いで、活性領域上の絶縁膜を除去した後、不揮発性半導体記憶装置のトンネル酸化膜となる第１の絶縁膜２を１０ｎｍ程度形成する（図５（ａ））。
次に、浮遊ゲートとなる第１の電極として、ポリシリコン層３ａを１００ｎｍ程度堆積させる（図５（ｂ））。
【００３９】
リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ポリシリコン層３ａをドライエッチングすることにより、第１のポリシリコン電極３を形成する（図５（ｃ））。
次に、メモリセル領域Ａ上のポリシリコン層３ａ上の自然酸化膜と周辺回路素子領域Ｂ、Ｃの活性領域における酸化膜を除去した後、下部シリコン窒化膜４ａ、上部シリコン窒化膜４ｂからなる第２の絶縁層４を３ｎｍ程度形成した（図５（ｄ）、（ｅ））。
【００４０】
この下部シリコン窒化膜４ａは次のようにして形成した。真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、半導体基板１の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成し、ポリシリコン表面に下部シリコン窒化膜４ａを形成する。この下部シリコン窒化膜４ａには、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００４１】
次に、下部シリコン窒化膜４ａの上に形成される上部シリコン窒化膜４ｂは、次のように形成した。処理室内を１Ｔｏｒｒ以下の低圧にし、半導体基板１を７００〜８００℃に加熱し、ＳｉＣｌＨ2ガスとＮＨ3ガスを導入する。これらのガスが反応して、Ｓｉ3Ｎ4が第１層目の下部シリコン窒化膜４ａ上に５ｎｍ〜２０ｎｍ程度堆積して上部シリコン窒化膜となる。これは、第２層目の化学気相反応によるＳｉ3Ｎ4堆積方法の一例であり、Ｓｉの還元ガスと窒素系ガスの反応によりＳｉ3Ｎ4を堆積させる反応であれば本実施例に含まれることは言うまでもない。
【００４２】
この後、リソグラフィーを用いたフォトレジスト層６により、周辺回路領域の低電圧駆動ＭＯＳＦＥＴを形成する領域Ｃの上記シリコン窒化膜を除去する（図６（ｆ））。更に、周辺回路のＭＯＳＦＥＴ素子領域に対して、閾値電圧調整用の不純物イオン注入を行う。フォトレジスト層６を除去した後（図６（ｇ））、基板全体を再度、前述と同様のラジカル窒化雰囲気に曝す（図６（ｈ））。すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、半導体基板１の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成し、この雰囲気に半導体基板を暴露する。このアニール条件は、単結晶シリコン上に２〜８ｎｍ程度の直接シリコン窒化膜を形成する程度の処理条件とする。
【００４３】
これにより、周辺回路領域の高耐圧ＭＯＳＦＥＴ領域の活性領域には、半導体基板１上の第２の絶縁膜に更にラジカル窒化雰囲気による改善作用が加わったシリコン窒化膜が容量値の酸化膜換算の膜厚で４〜１１．５ｎｍ形成される。また、低電圧駆動ＭＯＳＦＥＴ領域には、ラジカル窒化雰囲気による容量値の酸化膜換算の膜厚で１〜４ｎｍのシリコン窒化膜のみが形成される。その後に、ラジカル水素アニールを施してもよい。
その後、不揮発性記憶装置の制御ゲートとなる第２の電極材料としてポリシリコン層を１００ｎｍ程度堆積し、リソグラフィーにより、制御ゲートの領域を定義し、ドライエッチングにより、この電極材料をパターニングして第２のポリシリコン電極５とする（図６（ｉ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
【００４４】
更に、断面図からは省略しているが、メモリセルと周辺回路ＭＯＳＦＥＴのソース／ドレイン領域を形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にて半導体基板１をアニールする。但し、このアニール工程は、上記のラジカル窒化膜形成後から、最終パッシベーション膜形成までのどの工程に挿入してもよい。更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成し、工程を終了する。
【００４５】
【発明の効果】
本発明によれば、第１の電極（浮遊ゲート）と第２の電極（制御ゲート）間の絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス原子を含有することで、低電圧で書き換え可能な電荷保持特性の優れた高品質で、高性能な不揮発性半導体記憶装置を得ることが可能になる。
【図面の簡単な説明】
【図１】ラジアルスロットアンテナを用いたプラズマ装置の概略概念図である。
【図２】本発明の第１の実施例によるフラッシュメモリーセル概略断面図である。
【図３】本発明の第１の実施例における製造工程の概略断面図である。
【図４】本発明の第１の実施例における製造工程の概略断面図である。
【図５】本発明の第２の実施例における製造工程の概略断面図である。
【図６】本発明の第２の実施例における製造工程の概略断面図である。
【図７】従来例におけるフラッシュメモリーの概略断面図である。
【図８】浮遊ゲートを有する不揮発性メモリーの簡略化した等価回路図である。
【符号の説明】
１ 半導体基板
２ 第１の絶縁膜
３ 第１のポリシリコン電極
３ａ ポリシリコン層
４ａ 下部シリコン窒化膜
４ｂ 上部シリコン窒化膜
４ 第２の絶縁層
５ 第２のポリシリコン電極
６ フォトレジスト層
７、８ ゲート酸化膜
９ 素子分離領域
１１ 真空容器（処理室）
１２ シャワープレート
１３ 基板
１４ 試料台
１５ 同軸導波管
１６ ラジアルラインスロットアンテナ
１７ 誘電体板
Ａ フラッシュメモリーセルチャンネル領域
Ｂ 周辺回路高耐圧ＭＯＳＦＥＴ素子領域
Ｃ 低電圧高性能ＭＯＳＦＥＴ素子領域
ａ 浮遊ゲート
ｂ 制御ゲート
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置及びその製造方法に関する。更に詳しくは、本発明は、電気的に情報の書き換えが可能な不揮発性半導体記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
電気的に情報の書き換えが可能な不揮発性半導体記憶装置の内、代表的なフラッシュメモリーについて説明する。フラッシュメモリーは、例えば図７に示すように、半導体基板１上に、第１の絶縁膜２、浮遊ゲートとなる第１のポリシリコン電極３、酸化膜、窒化膜及び酸化膜の積層体からなる第２の絶縁層４、制御ゲートとなる第２のポリシリコン電極５とをこの順で有する。
このフラッシュメモリーでは、第１の絶縁膜２を介してトンネル現象を利用して情報の書き換えを電子の放出・注入により行うため、第１の絶縁膜２はトンネル絶縁膜とも呼ばれる。第１の絶縁膜２は、通常、８〜２０ｎｍ程度の膜厚を有する。また、ポリシリコン上に高品質で、リーク電流の少ない絶縁膜を形成することは困難である。
【０００３】
そのため第２の絶縁層４は、例えば、ポリシリコン酸化膜、ＣＶＤシリコン窒化膜、ＣＶＤシリコン酸化膜の積層体とし、電界の緩和、制御ゲートと浮遊ゲート間の容量結合を確保しようとしている。上下の酸化膜は、ゲートからの電荷注入に対するバリア層の役割を果たす。中間の窒化膜は、酸化膜よりも比誘電率の高い窒化膜とすることで、物理的な膜厚を確保することができる。更に、酸化膜単層の場合と同等のキャパシタンスを確保しつつ絶縁膜中の電界を緩和することで、酸化膜単層の場合よりもリーク電流の低減を行うことができる。
【０００４】
浮遊ゲートを有する不揮発性半導体記憶装置では、制御ゲートの電位を制御することにより、該浮遊ゲート電極と該制御ゲート電極間の容量結合を通じて、浮遊ゲート電極の電位を制御する。図８に浮遊ゲートを有する不揮発性半導体記憶装置の簡略化した等価回路図を示す。ここで、半導体基板１を接地した場合、浮遊ゲートａの電位Ｖｆｇは、浮遊ゲートａと制御ゲートｂ間の容量Ｃ１、浮遊ゲートａと半導体基板１間の容量Ｃ２、制御ゲート電圧Ｖｃｇにより、
Ｖｆｇ＝Ｃ１／（Ｃ１＋Ｃ２）×Ｖｃｇ−Ｑｆｇ／（Ｃ１＋Ｃ２） （１）
で表される。
【０００５】
すなわち、浮遊ゲート電圧は制御ゲート電圧により制御される。浮遊ゲートａ内に蓄積された電荷量に応じて、浮遊ゲートａの電位における上式の第２項が変化し、読み出し電流の差となる。この差を読み出し回路によって検出し、メモリセルの記憶状態を判別する。情報の書き換えは、制御ゲートｂを介して、半導体基板１と浮遊ゲートａ間に高い電圧を発生させて、電子をこの部分の絶縁膜でトンネリングさせることにより、電子の放出、注入を行う。
また、特開２００１−１６０５５５号公報（特許文献１）には、第２の絶縁膜をラジカル窒化種により形成された窒化膜で使用していること以外は、上記と同様の構造の不揮発性半導体記憶装置が記載されている。
【０００６】
【特許文献１】
特開２００１−１６０５５５号公報
【０００７】
【発明が解決しようとする課題】
式（１）において、Ｃ１／（Ｃ１＋Ｃ２）は、ゲートカップリング比と呼ばれる。書き換え動作のために必要な一定の浮遊ゲート電圧を得るために必要な制御ゲート電圧は、このゲートカップリング比と逆比例の関係にある。
上記従来例における不揮発性半導体記憶装置において、書き換え電圧には高い電圧が必要である。これは、電子を第１の絶縁膜（トンネル絶縁膜）２を経由して注入する際に、この膜のバンドギャップを越えるエネルギーを電子に与えることができる十分な電圧を制御ゲートに印加することが必要であること、第１の絶縁膜にかかる電圧は、上記ゲートカップリング比に基づくため、更に大きな電圧を半導体基板と制御ゲート間に印加しなければならないことにある。
【０００８】
上記浮遊ゲートと制御ゲート間のキャパシタンスが小さいと、ゲートカップリング比が小さくなり、高い電圧を制御ゲートにかける必要がある。このゲートカップリング比を大きくするには、該浮遊ゲートと該制御ゲート間の容量値を上昇させることが有効である。これには、上述の浮遊ゲートと、制御ゲート間のキャパシタ部分の面積を大きく採る方法と、この容量部分の絶縁膜の厚さを薄くする方法がある。
【０００９】
前者の方法は、装置の寸法を増大させることになる。そのため、後者の方法が大容量の装置を形成するのに有利である。従来技術では、上述のように、酸化膜／窒化膜／酸化膜の積層体を採用している。上下の酸化膜は、例えば、それぞれ、ポリシリコン上の熱酸化膜と、ＣＶＤにより形成された酸化膜である。通常、シリコン基板に形成されるＭＯＳＦＥＴのゲート絶縁膜は、面方位が（１００）のシリコン単結晶（第２の電極）上に形成した熱酸化膜と比較して絶縁特性が大きく劣る。更に、第１の絶縁膜中の下層の酸化膜を薄膜化すると、第１のポリシリコン電極のコーナー形状部分や、ポリシリコングレイン境界近傍での電界集中により酸化膜に電子（リーク電流）が流れる。この電子が中間層の低圧ＣＶＤによる窒化膜中にトラップされる。トラップされた電子は、下層の酸化膜中の電界を強調するので、低電界のバイアス条件下でもこの部分を経由したリーク電流が発生する。同様な現象が第２のポリシリコン電極とその上の上部酸化膜に関しても発生する。また、中間層の窒化膜を薄膜化すると、複合絶縁膜全体の電界を緩和することができなくなり、絶縁特性が単層のポリシリコン酸化膜相当の性能レベルまで劣化してしまう。
【００１０】
このように、書き換え電圧の低減のために、従来の方法で第２の絶縁膜を薄膜化すると、該絶縁膜のリーク電流の阻止性能を低く抑制してしまい、フラッシュメモリーの書き換え動作や電荷保持を正しく行うことが困難となる。この結果、ゲートカップリング比を高くできないため、動作電圧の低減が困難な状況にあった。
更に、従来技術でポリシリコン電極上面に形成される酸化膜は、８００℃以上で形成される熱酸化膜であった。この８００℃以上の熱処理は、下地のポリシリコン電極中にグレインを成長させる。このグレイン成長がポリシリコン電極の表面の凹凸を増大させ、この結果、絶縁膜形成面の平坦性が大きく損なわれていた。そのためキャパシタの微細な凹凸による電界集中により、絶縁性能を損なう傾向があった。
【００１１】
また、特開２００１−１６０５５５号公報に記載されているラジカル窒化種により形成された第２の絶縁層では、ラジカル窒化種により形成された窒化膜のＳｉ−Ｎの結合が緻密であるほど窒化膜自身の窒化種に対するバリア性が高くなる。そのため窒化種の拡散が阻害され、該窒化膜の成長レートが飽和する傾向があり、任意の膜厚を得ることが困難であった。
【００１２】
【課題を解決するための手段】
かくして本発明によれば、シリコン原子を含有する第１の電極と、その上に絶縁膜を挟んで形成された第２の電極とを少なくとも備えた不揮発性半導体記憶装置であって、絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有することを特徴とする不揮発性半導体記憶装置が提供される。
【００１３】
また、本発明によれば、シリコン原子を含有する第１の電極と、その上に絶縁膜を挟んで形成された第２の電極とを少なくとも備えた構造の不揮発性半導体記憶装置の製造方法であって、絶縁膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有する下部シリコン窒化膜と、上部シリコン窒化膜との少なくとも２層からなり、下部シリコン窒化膜が、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波を導入して第１の電極を窒化することにより形成され、上部シリコン窒化膜が化学気相成長法により形成されることを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
【００１４】
【発明の実施の形態】
本発明の不揮発性半導体記憶装置は、シリコン原子を含有する第１の電極と、その上に絶縁膜を挟んで形成された第２の電極とを少なくとも備える。第１の電極は、シリコン原子を含有していさえすれば特に限定されず、例えばポリシリコン層が挙げられる。一方、第２の電極は、例えば、アルミニウム、銅等の金属層、ポリシリコン層、高融点金属（チタン、タングステン等）のシリサイド層、これらの積層体が挙げられる。
【００１５】
また、第１の電極は通常、絶縁膜を介して半導体基板上に形成されている。半導体基板としては、特に限定されないが、例えばシリコン基板、シリコンゲルマニウム基板等のシリコン系半導体基板が挙げられる。絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、それら膜の積層体等が挙げられる。
また、第１の電極は、半導体基板に溝を形成し、溝表面に絶縁膜を形成し、溝中に第１の電極材料を埋め込み、化学機械研磨法によって電極材料からなる層を平坦化する方法で形成してもよい。
【００１６】
本発明では第１と第２の電極間の絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなる。
更に、下部シリコン窒化膜は、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有する。また、希ガス元素は、下部シリコン窒化膜の少なくとも一部に含まれていればよく、全面に含まれていてもよい。ここで、希ガス元素は、酸窒化に寄与するラジカル生成効率の観点から、Ｋｒ又はＡｒであることが好ましい。なお、希ガス元素の面密度が１０10ｃｍ-2未満である場合、シリコン窒化膜の化学量論的組成が理想から大きく外れ、シリコン窒化膜の生成レートが大幅に低下し、所望の性能を発揮できないので好ましくない。より好ましい面密度は、１０10ｃｍ-2以上である。なお、面密度は、２次イオン質量分析計（ＳＩＭＳ）により測定し、希ガスの流量、ＤＣバイアス、ＲＦパワー、真空度等の製造条件を調整することにより所定の値に設定することができる。
【００１７】
希ガス元素を含む下部シリコン窒化膜の形成方法は、例えば、窒素ガス又は窒素原子含有化合物ガス及び希ガスを含む雰囲気中で、第１の電極に含まれるシリコン原子を窒化する方法が挙げられる。特に、マイクロ波により雰囲気ガスのプラズマを励起しつつ窒化することが好ましい。
マイクロ波によるプラズマの励起手段としては、マイクロ波を処理室内に導入することができさえすれば特に限定されず公知の方法が使用できる。例えば、ラジアルラインスロットアンテナを用いたプラズマ装置が挙げられる。
【００１８】
ここで、窒素原子含有化合物ガスとしては、ＮＨ3が挙げられる。また、雰囲気中に、Ｈ2を含ませてもよい。
例えば、希ガスがＫｒ、窒素原子含有化合物ガスがＮＨ3の場合、雰囲気中の各ガスの流量比が、９０〜９９．９％／０．１〜１０％（Ｋｒ／ＮＨ3）であることが好ましい。
供給するマイクロ波の周波数は、９００ＭＨｚ以上、１０ＧＨｚ以下の範囲であることが好ましい。
【００１９】
特に、基板温度５５０℃以下（例えば、２００〜５５０℃）の低温でマイクロ波励起の高密度プラズマを用いて下部シリコン窒化膜を形成することが好ましい。すなわち、第１の電極上に原子状窒化水素ＮＨ＊（ＮＨラジカルともいう）、あるいは原子状窒素Ｎ＊（Ｎラジカルともいう）又はＮ2 +ラジカルと原子状水素Ｈ＊（Ｈラジカルともいう）との混合窒化種によりシリコンを直接窒化することにより、１０００℃程度の高温で（１００）面方位を持つ単結晶Ｓｉ上に形成したシリコン酸化膜と同等もしくは優れた耐リーク電流特性と、より優れたＣｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ特性を有する薄いシリコン窒化膜を５５０℃以下（例えば、４００〜５００℃）という低温で形成することができる。この結果、ポリシリコンのグレイン成長を低温にて十分低く抑制した状態で、リーク電流を低く抑えたまま、ポリシリコン電極間のキャパシタンスを増加させることができる。そのため、ゲートカップリング比が向上し、ひいては、フラッシュメモリーの信頼性を損なうことなく書き換え動作時の印加電圧を大幅に削減することができる。
【００２０】
なお、絶縁膜の形成中において、窒素ガスもしくは窒素原子含有化合物ガスの流量比を変えることで、絶縁膜中の窒素濃度ピークを深さ方向に変化させることも可能である。
更に、下部シリコン窒化膜は、形成後、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に曝すことが好ましい。これにより、低温で高品質なシリコン窒化膜を形成することが可能になる。
【００２１】
上記工程において、窒素ガス又は窒素原子含有化合物ガスと希ガスは上記下部シリコン窒化膜の形成に使用したのと同じガスを使用することができる。供給するマイクロ波の周波数は、９００ＭＨｚ以上、１０ＧＨｚ以下の範囲であることが好ましい。更に、基板温度５５０℃以下（例えば、２００〜５５０℃）の低温で行うことが好ましい。
また更に、不揮発性半導体記憶装置がＭＯＳＦＥＴを含む周辺回路を備えている場合、上記処理はより好適である。すなわち、ＭＯＳＦＥＴを構成するゲート絶縁膜を、原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に下部シリコン窒化膜と同時に曝すことで、下部シリコン窒化膜の暴露処理をしつつ、絶縁膜中に窒素原子密度のピークを生じさせることができる。これにより、絶縁膜の不純物に対するバリア性を向上させるとともに、電流に対するバリアハイト、耐絶縁破壊性能を向上させることができる。
【００２２】
なお、ＭＯＳＦＥＴの構造は、ゲート絶縁膜を有する限り特に限定されず、公知の構造を採用することができる。
更に、ＭＯＳＦＥＴを構成するゲート絶縁膜が、シリコン窒化膜からなる場合、シリコン窒化膜を原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊にＭＯＳＦＥＴの活性領域を曝すことにより形成することも可能である。また、不揮発性半導体記憶装置が、最上層に最終パッシベーション層を有する場合、下部及び上部シリコン窒化膜を、最終パッシベーション層を形成する前に、５００℃以下（具体的には３００〜５００℃）の水素ラジカル雰囲気に曝すことが好ましい。この処理により、化学気相反応により形成した上部シリコン窒化膜の組成や電気的特性を理想的なシリコン窒化膜に近づけることができる。また、この処理により、下部及び上部シリコン窒化膜や下部シリコン窒化膜／シリコン基板界面から脱離した水素を補填することで、高温処理によるシリコン窒化膜特性の劣化を防止することができる。
【００２３】
このように、絶縁膜が、原子状窒素含有種（ＮＨ又はＮラジカル）によるポリシリコンからなる第１の電極の直接窒化と化学気相反応によるシリコン窒化膜の２層構造であることにより、優れた界面特性と、広い適用膜厚範囲、短い成膜スループットを実現することが可能になる。
更に、Ｈラジカルを含んだ雰囲気にＮラジカル又はＮ2 +ラジカルあるいは、ＮＨラジカルを含有させ、このアニールをメモリセル上だけでなく、周辺回路ＭＯＳＦＥＴ素子の活性領域に作用させることにより、既に配置されたゲート酸化膜に対しては酸化膜の窒化作用を施し、また、シリコン基板に対しては、高性能、高信頼性の極薄窒化膜をシリコンに対する直接窒化によって同時に形成することができる。
【００２４】
従来技術では、シリコン酸化膜をシリコン窒化膜に対して複合させることにより、電荷注入に対する障壁高さの確保を図っていた。これに対して、本発明によれば、シリコン窒化膜よりも誘電率において１／２程度しかないために電気的容量の確保に不利なシリコン酸化膜を複合させることなく、シリコン窒化膜のみで絶縁膜を形成することが可能になる。その結果、従来技術よりも、大幅に電気的容量を向上させることができ、不揮発性半導体記憶装置の動作電圧を大きく低減することができる。
従って、上述のような不揮発性半導体記憶装置の動作電圧の低減と、周辺回路デバイスのゲート絶縁膜信頼性・性能の向上を同時に達成することができる。
【００２５】
【実施例】
実施例１
まず、プラズマを用いた低温での下部シリコン窒化膜の形成について述べる。図１は、本発明の窒化方法を実現するための、ラジアルラインスロットアンテナを用いた装置の１例を示す概略断面図である。
本実施例においては、窒化膜形成のためにＫｒを希ガスとして使用する。真空容器（処理室）１１内を真空にし、シャワープレート１２から、Ｋｒガス、ＮＨ3ガスを導入し処理室内の圧力を１Ｔｏｒｒ程度に設定する。シリコンウェーハ等の円形状の基板１３を、加熱機構をもつ試料台１４にのせ、試料の温度が４００℃程度になるように設定する。
【００２６】
同軸導波管１５から、ラジアルラインスロットアンテナ１６、誘電体板１７をとおして、処理室１１内に２．４５ＧＨｚのマイクロ波を供給し、処理室１１内に高密度のプラズマを生成する。シャワープレート１２と基板１３の間隔は本実施例では６０ｍｍにしてある。この間隔は狭いほうがより高速な成膜が可能になる。上記条件で形成されたシリコン窒化膜は、１０10ｃｍ-2以上の面密度のＫｒを含んでいる。
このように、１０10ｃｍ-2以上の面密度のＫｒを含むことがシリコン窒化膜の電気的特性、信頼性の改善に寄与している。具体的には、以下の理由により改善されると考えられる。
【００２７】
まず、ＫｒとＮＨ3の混合ガスの高密度励起プラズマ中では、中間励起状態にあるＫｒラジカルにより、ＮＨラジカルが効率よく発生する。このＮＨラジカルにより基板表面は窒化される。本実施例のシリコン窒化膜によれば、シリコンの面方位を選ばず、（１００）面でも（１１１）面でも（１１０）面でも低温で高品質なシリコン窒化膜を形成することが可能になる。
【００２８】
本発明のシリコン窒化膜においては、プラズマ中に水素ラジカルが存在することが一つの重要な要件である。プラズマ中に水素ラジカルが存在することにより、シリコン窒化膜及び界面のダングリングボンドが、Ｓｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップがなくなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明のシリコン窒化膜に存在することは、それぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスもなくなる。また、シリコン・シリコン窒化膜界面密度も基板温度を５００℃以上にすれば３×１０10ｃｍ-1と低く抑えられる。
【００２９】
なお、ＫｒとＮ2／Ｈ2の混合ガスを使用してシリコン窒化膜を形成する場合には、水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップを急激に減少させることができる。この効果は、絶縁膜中にＳｉ−Ｈ結合、Ｎ−Ｈ結合が形成されること、及びＫｒが含有されることにより実現できる。また、窒化膜中やシリコン／窒化膜界面でのストレスが緩和され、シリコン窒化膜中の固定電荷や界面順位密度が低減されて、電気的特性、信頼性が大幅に改善される。
【００３０】
実施例２
本発明をフラッシュメモリーへ適用した構造を図２に示す。図２は、半導体基板１上に第１の絶縁膜２、浮遊ゲートとなる第１のポリシリコン電極３、２層のシリコン窒化膜からなる第２の絶縁層４、制御ゲートとなる第２のポリシリコン電極５をこの順で有する電気的に書き換え可能なフラッシュメモリーである。
【００３１】
図２のフラッシュメモリーの製造工程を、図３（ａ）〜図４（ｉ）の概略工程断面図を用いて示す。断面図では、フラッシュメモリーセルチャンネル領域Ａ、周辺回路高耐圧ＭＯＳＦＥＴ素子領域Ｂ、低電圧高性能ＭＯＳＦＥＴ素子領域Ｃに分けて示している。
まず、半導体基板１上にウエルと、素子分離領域９を形成する。活性領域上の絶縁膜を除去した後、フラッシュメモリーのトンネル酸化膜となる第１の絶縁膜２を１０ｎｍ程度形成する（図３（ａ））。
【００３２】
次に、浮遊ゲートとなる第１の電極として、ポリシリコン層３ａを１００ｎｍ程度堆積させる（図３（ｂ））。
リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ドライエッチングによって、ポリシリコン層３ａをエッチングすることにより、第１のポリシリコン電極３を形成する（図３（ｃ））。
次に、下部シリコン窒化膜４ａ、上部シリコン窒化膜４ｂの２層からなる第２の絶縁層４のうち、第１のポリシリコン電極３上に形成される下部シリコン窒化膜４ａを形成した（図３（ｄ））。
【００３３】
この下部シリコン窒化膜４ａは次のようにして形成した。真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、半導体基板１の温度が５００℃になるように設定した。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給して処理室内に高密度のプラズマを生成することで、第１のポリシリコン電極３表面に２〜４ｎｍの下部シリコン窒化膜４ａを形成した。この下部シリコン窒化膜４ａには、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００３４】
次に、下部シリコン窒化膜４ａの上に形成される上部シリコン窒化膜４ｂは、次のように形成した（図３（ｅ））。処理室内を１Ｔｏｒｒ以下の低圧にし、半導体基板１を７００〜８００℃に加熱し、ＳｉＣｌＨ2ガスとＮＨ3ガスを導入する。これらのガスが反応して、Ｓｉ3Ｎ4からなる上部シリコン窒化膜４ｂが、第１層目の下部シリコン窒化膜４ａ上に５ｎｍ〜２０ｎｍ程度堆積される。これは、第２層目の化学気相反応によるＳｉ3Ｎ4堆積方法の一例であり、Ｓｉの還元ガスと窒素系ガスの反応によりＳｉ3Ｎ4を堆積させる反応であれば本実施例に含まれることは言うまでもない。
【００３５】
この後、リソグラフィーにより、メモリセルアレイ上にフォトレジスト層６を配し、一方、周辺回路上には、フォトレジスト層６の開口部を設け、これにより、周辺回路部分の上記窒化膜及び酸化膜の除去及び、周辺回路のＭＯＳＦＥＴ素子の閾値調整のための不純物イオン注入を行う（図４（ｆ））。
フォトレジスト層６を除去した後、基板＋全体を酸化雰囲気に曝すことにより、周辺回路ＭＯＳＦＥＴの活性領域にＭＯＳＦＥＴ素子のゲート酸化膜７を形成する。また、周辺回路高耐圧ＭＯＳＦＥＴ素子領域Ｂには、１６ｎｍ、低電圧高性能ＭＯＳＦＥＴ素子領域Ｃには、３ｎｍのゲート酸化膜７、８を形成する（図４（ｇ））。
【００３６】
その後、基板全体を再度、前述と同様のラジカル窒化雰囲気に曝す（図４（ｈ））。すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、半導体基板１の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成し、この雰囲気に半導体基板１を暴露する。なお、この処理を、３００℃〜５００℃の水素ラジカル雰囲気に半導体基板を曝す処理に変えてもよい。
この工程により、メモリセル上のシリコン窒化膜の膜質改善と、周辺回路のゲート酸化膜（７と８）の膜質改善が同時に行われる。
【００３７】
その後、フラッシュメモリーの制御ゲートとなる第２の電極材料としてポリシリコン層を１００ｎｍ程度堆積する。更に、リソグラフィーにより、制御ゲートの領域を画定し、ドライエッチングにより、この電極材料をパターニングして第２のポリシリコン電極５とする（図４（ｉ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
更に、メモリセルと周辺回路ＭＯＳＦＥＴのソース／ドレイン領域を形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にて半導体基板１をアニールする。但し、このアニール工程は、上記のラジカル窒化膜形成後から、最終パッシベーション膜形成までのどの工程に挿入してもよい。更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成し、工程を終了する。
【００３８】
実施例３
本発明の別の実施例を図５（ａ）〜図６（ｉ）に示す。
半導体基板１上にウエルと、素子分離領域９を形成する。次いで、活性領域上の絶縁膜を除去した後、不揮発性半導体記憶装置のトンネル酸化膜となる第１の絶縁膜２を１０ｎｍ程度形成する（図５（ａ））。
次に、浮遊ゲートとなる第１の電極として、ポリシリコン層３ａを１００ｎｍ程度堆積させる（図５（ｂ））。
【００３９】
リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ポリシリコン層３ａをドライエッチングすることにより、第１のポリシリコン電極３を形成する（図５（ｃ））。
次に、メモリセル領域Ａ上のポリシリコン層３ａ上の自然酸化膜と周辺回路素子領域Ｂ、Ｃの活性領域における酸化膜を除去した後、下部シリコン窒化膜４ａ、上部シリコン窒化膜４ｂからなる第２の絶縁層４を３ｎｍ程度形成した（図５（ｄ）、（ｅ））。
【００４０】
この下部シリコン窒化膜４ａは次のようにして形成した。真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、半導体基板１の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成し、ポリシリコン表面に下部シリコン窒化膜４ａを形成する。この下部シリコン窒化膜４ａには、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００４１】
次に、下部シリコン窒化膜４ａの上に形成される上部シリコン窒化膜４ｂは、次のように形成した。処理室内を１Ｔｏｒｒ以下の低圧にし、半導体基板１を７００〜８００℃に加熱し、ＳｉＣｌＨ2ガスとＮＨ3ガスを導入する。これらのガスが反応して、Ｓｉ3Ｎ4が第１層目の下部シリコン窒化膜４ａ上に５ｎｍ〜２０ｎｍ程度堆積して上部シリコン窒化膜となる。これは、第２層目の化学気相反応によるＳｉ3Ｎ4堆積方法の一例であり、Ｓｉの還元ガスと窒素系ガスの反応によりＳｉ3Ｎ4を堆積させる反応であれば本実施例に含まれることは言うまでもない。
【００４２】
この後、リソグラフィーを用いたフォトレジスト層６により、周辺回路領域の低電圧駆動ＭＯＳＦＥＴを形成する領域Ｃの上記シリコン窒化膜を除去する（図６（ｆ））。更に、周辺回路のＭＯＳＦＥＴ素子領域に対して、閾値電圧調整用の不純物イオン注入を行う。フォトレジスト層６を除去した後（図６（ｇ））、基板全体を再度、前述と同様のラジカル窒化雰囲気に曝す（図６（ｈ））。すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、半導体基板１の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給し、処理室内に高密度のプラズマを生成し、この雰囲気に半導体基板を暴露する。このアニール条件は、単結晶シリコン上に２〜８ｎｍ程度の直接シリコン窒化膜を形成する程度の処理条件とする。
【００４３】
これにより、周辺回路領域の高耐圧ＭＯＳＦＥＴ領域の活性領域には、半導体基板１上の第２の絶縁膜に更にラジカル窒化雰囲気による改善作用が加わったシリコン窒化膜が容量値の酸化膜換算の膜厚で４〜１１．５ｎｍ形成される。また、低電圧駆動ＭＯＳＦＥＴ領域には、ラジカル窒化雰囲気による容量値の酸化膜換算の膜厚で１〜４ｎｍのシリコン窒化膜のみが形成される。その後に、ラジカル水素アニールを施してもよい。
その後、不揮発性記憶装置の制御ゲートとなる第２の電極材料としてポリシリコン層を１００ｎｍ程度堆積し、リソグラフィーにより、制御ゲートの領域を定義し、ドライエッチングにより、この電極材料をパターニングして第２のポリシリコン電極５とする（図６（ｉ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
【００４４】
更に、断面図からは省略しているが、メモリセルと周辺回路ＭＯＳＦＥＴのソース／ドレイン領域を形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にて半導体基板１をアニールする。但し、このアニール工程は、上記のラジカル窒化膜形成後から、最終パッシベーション膜形成までのどの工程に挿入してもよい。更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成し、工程を終了する。
【００４５】
【発明の効果】
本発明によれば、第１の電極（浮遊ゲート）と第２の電極（制御ゲート）間の絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス原子を含有することで、低電圧で書き換え可能な電荷保持特性の優れた高品質で、高性能な不揮発性半導体記憶装置を得ることが可能になる。
【図面の簡単な説明】
【図１】ラジアルスロットアンテナを用いたプラズマ装置の概略概念図である。
【図２】本発明の第１の実施例によるフラッシュメモリーセル概略断面図である。
【図３】本発明の第１の実施例における製造工程の概略断面図である。
【図４】本発明の第１の実施例における製造工程の概略断面図である。
【図５】本発明の第２の実施例における製造工程の概略断面図である。
【図６】本発明の第２の実施例における製造工程の概略断面図である。
【図７】従来例におけるフラッシュメモリーの概略断面図である。
【図８】浮遊ゲートを有する不揮発性メモリーの簡略化した等価回路図である。
【符号の説明】
１ 半導体基板
２ 第１の絶縁膜
３ 第１のポリシリコン電極
３ａ ポリシリコン層
４ａ 下部シリコン窒化膜
４ｂ 上部シリコン窒化膜
４ 第２の絶縁層
５ 第２のポリシリコン電極
６ フォトレジスト層
７、８ ゲート酸化膜
９ 素子分離領域
１１ 真空容器（処理室）
１２ シャワープレート
１３ 基板
１４ 試料台
１５ 同軸導波管
１６ ラジアルラインスロットアンテナ
１７ 誘電体板
Ａ フラッシュメモリーセルチャンネル領域
Ｂ 周辺回路高耐圧ＭＯＳＦＥＴ素子領域
Ｃ 低電圧高性能ＭＯＳＦＥＴ素子領域
ａ 浮遊ゲート
ｂ 制御ゲート
Claims (10)
- シリコン原子を含有する第１の電極と、その上に絶縁膜を挟んで形成された第２の電極とを少なくとも備えた不揮発性半導体記憶装置であって、絶縁膜が、第１の電極側から、第１の電極を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有することを特徴とする不揮発性半導体記憶装置。
- 下部シリコン窒化膜が、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波を導入して形成された膜である請求項１に記載の装置。
- 希ガス元素が、Ｋｒ又はＡｒである請求項１に記載の装置。
- 窒素原子含有化合物ガスが、ＮＨ3である請求項２に記載の装置。
- 第１の電極が、シリコン基板上の絶縁膜上に設けられる請求項１に記載の装置。
- シリコン原子を含有する第１の電極と、その上に絶縁膜を挟んで形成された第２の電極とを少なくとも備えた構造の不揮発性半導体記憶装置の製造方法であって、絶縁膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有する下部シリコン窒化膜と、上部シリコン窒化膜との少なくとも２層からなり、下部シリコン窒化膜が、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波を導入して第１の電極を窒化することにより形成され、上部シリコン窒化膜が化学気相成長法により形成されることを特徴とする不揮発性半導体記憶装置の製造方法。
- 下部シリコン窒化膜が、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に曝される請求項６に記載の製造方法。
- 不揮発性半導体記憶装置が、最上層に最終パッシベーション層を有し、下部及び上部シリコン窒化膜が、最終パッシベーション層を形成する前に、５００℃以下の原子状水素Ｈ＊雰囲気に曝される請求項６に記載の製造方法。
- 不揮発性半導体記憶装置がＭＯＳＦＥＴを含む周辺回路を備え、ＭＯＳＦＥＴを構成するゲート絶縁膜を、原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に下部シリコン窒化膜と同時に曝すことで、ゲート絶縁膜中に窒素原子密度のピークを生じさせる請求項６に記載の製造方法。
- 不揮発性半導体記憶装置がＭＯＳＦＥＴを含む周辺回路を備え、ＭＯＳＦＥＴを構成するゲート絶縁膜が、シリコン窒化膜からなり、シリコン窒化膜が、原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊にＭＯＳＦＥＴの活性領域を曝すことにより形成される請求項６に記載の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360872A JP4358503B2 (ja) | 2002-12-12 | 2002-12-12 | 不揮発性半導体記憶装置の製造方法 |
| US10/732,475 US6969885B2 (en) | 2002-12-12 | 2003-12-11 | Non-volatile semiconductor memory device with first and second nitride insulators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360872A JP4358503B2 (ja) | 2002-12-12 | 2002-12-12 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193413A true JP2004193413A (ja) | 2004-07-08 |
| JP4358503B2 JP4358503B2 (ja) | 2009-11-04 |
Family
ID=32588128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002360872A Expired - Fee Related JP4358503B2 (ja) | 2002-12-12 | 2002-12-12 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6969885B2 (ja) |
| JP (1) | JP4358503B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006112388A1 (ja) * | 2005-04-15 | 2006-10-26 | Tokyo Electron Limited | 半導体装置の製造方法、半導体装置、プラズマ窒化処理方法、制御プログラム及びコンピュータ記憶媒体 |
| JP2006332604A (ja) * | 2005-04-28 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| WO2006132262A1 (ja) * | 2005-06-08 | 2006-12-14 | Tohoku University | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 |
| JP2007288069A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2009076885A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7723772B2 (en) | 2005-04-26 | 2010-05-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003015151A1 (en) * | 2001-08-02 | 2003-02-20 | Tokyo Electron Limited | Base material treating method and electron device-use material |
| US7335941B2 (en) * | 2004-07-14 | 2008-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Uniform channel programmable erasable flash EEPROM |
| JP2007188969A (ja) * | 2006-01-11 | 2007-07-26 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5232425B2 (ja) * | 2007-09-10 | 2013-07-10 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| TWI489528B (zh) * | 2011-07-12 | 2015-06-21 | Winbond Electronics Corp | 記憶體的製造方法 |
| US10383489B2 (en) | 2012-02-10 | 2019-08-20 | Gpcp Ip Holdings Llc | Automatic napkin dispenser |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4397491B2 (ja) | 1999-11-30 | 2010-01-13 | 財団法人国際科学振興財団 | １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 |
-
2002
- 2002-12-12 JP JP2002360872A patent/JP4358503B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-11 US US10/732,475 patent/US6969885B2/en not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006112388A1 (ja) * | 2005-04-15 | 2006-10-26 | Tokyo Electron Limited | 半導体装置の製造方法、半導体装置、プラズマ窒化処理方法、制御プログラム及びコンピュータ記憶媒体 |
| JP4975622B2 (ja) * | 2005-04-15 | 2012-07-11 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| KR101123442B1 (ko) * | 2005-04-15 | 2012-03-23 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치, 플라즈마 질화처리 방법, 제어 프로그램 및 컴퓨터 기억 매체 |
| US7910493B2 (en) | 2005-04-15 | 2011-03-22 | Tokyo Electron Limited | Semiconductor device manufacturing method, semiconductor device, plasma nitriding treatment method, control program and computer storage medium |
| US7723772B2 (en) | 2005-04-26 | 2010-05-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| US7927949B2 (en) | 2005-04-26 | 2011-04-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| JP2006332604A (ja) * | 2005-04-28 | 2006-12-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| EP1898456A4 (en) * | 2005-06-08 | 2009-11-18 | Univ Tohoku | PLASMA NITRURATION METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND PLASMA PROCESSING APPARATUS |
| KR100942106B1 (ko) * | 2005-06-08 | 2010-02-12 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치 |
| EP1898456A1 (en) * | 2005-06-08 | 2008-03-12 | Tohoku University | Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus |
| US7968470B2 (en) | 2005-06-08 | 2011-06-28 | Tohoku University | Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus |
| WO2006132262A1 (ja) * | 2005-06-08 | 2006-12-14 | Tohoku University | プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置 |
| JP2013225682A (ja) * | 2005-06-08 | 2013-10-31 | Tohoku Univ | プラズマ窒化処理方法および半導体装置の製造方法 |
| JP5339327B2 (ja) * | 2005-06-08 | 2013-11-13 | 国立大学法人東北大学 | プラズマ窒化処理方法および半導体装置の製造方法 |
| TWI456653B (zh) * | 2005-06-08 | 2014-10-11 | Univ Tohoku | 電漿氮化處理方法，半導體裝置的製造方法及電漿處理裝置 |
| JP2007288069A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2009076885A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4358503B2 (ja) | 2009-11-04 |
| US6969885B2 (en) | 2005-11-29 |
| US20040119111A1 (en) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119407B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5068402B2 (ja) | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 | |
| US7109083B2 (en) | Flash memory device and a fabrication process thereof, method of forming a dielectric film | |
| US20060246665A1 (en) | Manufacturing process of an interpoly dielectric structure for non-volatile semiconductor integrated memories | |
| US20090050953A1 (en) | Non-volatile memory device and method for manufacturing the same | |
| JP2004031760A (ja) | 半導体装置およびその製造方法 | |
| US8270216B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| KR20060106255A (ko) | 박막 처리방법 및 이를 이용한 불 휘발성 메모리 셀의제조방법 | |
| JP4358503B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US8860118B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4358504B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP5313547B2 (ja) | 半導体装置の製造方法 | |
| US7972927B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
| KR100814418B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| US7268088B2 (en) | Formation of low leakage thermally assisted radical nitrided dielectrics | |
| KR20070058725A (ko) | 불휘발성 메모리 소자의 제조 방법 | |
| JP2000332014A (ja) | 絶縁膜 | |
| KR20080000922A (ko) | 반도체 소자의 게이트 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4358503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |