JP2000332014A - 絶縁膜 - Google Patents

絶縁膜

Info

Publication number
JP2000332014A
JP2000332014A JP11142616A JP14261699A JP2000332014A JP 2000332014 A JP2000332014 A JP 2000332014A JP 11142616 A JP11142616 A JP 11142616A JP 14261699 A JP14261699 A JP 14261699A JP 2000332014 A JP2000332014 A JP 2000332014A
Authority
JP
Japan
Prior art keywords
nitrogen
peak
insulating film
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11142616A
Other languages
English (en)
Other versions
JP2000332014A5 (ja
Inventor
Yasuyuki Tamura
泰之 田村
Satoshi Okubo
聡 大久保
Kiyoshi Irino
清 入野
Kanetake Takasaki
金剛 高崎
Mayumi Shigeno
真弓 滋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11142616A priority Critical patent/JP2000332014A/ja
Publication of JP2000332014A publication Critical patent/JP2000332014A/ja
Publication of JP2000332014A5 publication Critical patent/JP2000332014A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 絶縁膜に関し、CMOSトランジスタのゲー
ト絶縁膜やフラッシュ・メモリのトンネル酸化膜などに
用いるシリコン酸窒化膜を薄膜化し、しかも、界面準位
密度の増加やキャリヤ易動度の劣化などを抑制しつつス
トレス耐性を確保できるようにして信頼性を向上させ
る。 【解決手段】 シリコンからなるウエハや基板などの基
体表面上に形成されて少なくともシリコン及び酸素及び
窒素を含む材料、即ち、シリコン酸窒化膜を構成できる
材料からなり且つ光電子分光法に依る分析及び炭素1s
ピーク位置に依る帯電補正を行って得られる窒素1sピ
ークが同じく帯電補正したSi3 4 結晶の窒素1sピ
ーク位置と同じ位置に現れる材料からなる領域が前記基
体との界面及びその近傍、例えば界面から約5〔Å〕程
度の範囲にあるようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フラッシュ・メモ
リのトンネル絶縁膜、或いは、通常の電界効果トランジ
スタに於けるゲート絶縁膜など薄膜の絶縁膜の改良に関
する。
【0002】
【従来の技術】例えば極微細CMOS(complem
entary metal oxide semico
nductor)トランジスタに於けるゲート絶縁膜と
してシリコン酸化膜が用いられている。
【0003】このゲート絶縁膜、即ち、ゲート酸化膜に
於いては、ホット・キャリヤの注入に依る素子特性の変
動、ストレス誘起リーク電流、p−MOSではボロン抜
けなどの問題が起こり、ゲート酸化膜を薄膜にして素子
を高速化することが困難であった。
【0004】そこで、シリコン酸窒化膜と呼ばれ、シリ
コン酸化膜に少量の窒素を含有させた絶縁膜が研究され
ている。
【0005】従来の技術に依るシリコン酸窒化膜の形成
工程を説明すると次の通りである。 (A) HF/H2 O→流水→NH4 OH/H2 2
2 O→流水、の順序でシリコン・ウエハを溶液洗浄す
る。
【0006】(B) シリコン・ウエハを減圧式熱処理
装置(酸化炉)中にセットし、温度を800〔℃〕、全
圧を200〔Torr〕に維持しつつ、流量を3〔リッ
トル/分〕として酸素ガスを流入させ、時間40〔分〕
の熱酸化処理を行う。
【0007】(C) シリコン・ウエハ上に熱酸化二酸
化シリコン膜を形成した後、酸素ガスの流入を停止する
と同時に流量を3〔リットル/分〕としてアルゴン・ガ
スを流入させ、また、10〔℃/分〕の割合で温度を9
00〔℃〕まで昇温する。
【0008】(D) 温度を900〔℃〕に昇温後、ア
ルゴン・ガスからN2 Oガスに切り替えて30〔分〕間
の酸窒化処理を行う。尚、この場合のN2 Oガスの流量
は、3〔リットル/分〕である。
【0009】(E) 導入ガスを流量3〔リットル/
分〕のアルゴンのみに切り替え、7〔℃/分〕の割合で
降温しながら、装置内のN2 Oガスをパージする。
【0010】前記のようにして、シリコン・ウエハ上に
は膜厚が約5〔nm〕のシリコン酸窒化膜が生成される
のであるが、この従来の技術に依って得られたシリコン
酸窒化膜には、固定電荷が増加したり、界面準位密度が
増加するなどして、キャリヤ易動度が低下する旨の問題
が起こり、この点では高速化に対しては不利となり、従
って、信頼性の維持と高速化とを同時に実現することは
困難である。
【0011】また、フラッシュ・メモリは、電源を切っ
ても情報が残り、100万回以上の書き換えが可能であ
り、しかも、大容量化に適しているので、現在、急速に
多用化されつつある。
【0012】このフラッシュ・メモリでは、基板とフロ
ーティング・ゲートとの間にトンネル酸化膜と呼ばれる
厚さ10〔nm〕程度のシリコン酸化膜を介在させてあ
り、このトンネル酸化膜の信頼性は、即、フラッシュ・
メモリの信頼性である為、このトンネル酸化膜の絶縁破
壊寿命、電荷トラップ量、ストレス誘起リーク電流など
の電気的信頼性を向上させなくてはならない。
【0013】然しながら、素子を高速化する為、トンネ
ル酸化膜を薄膜化した場合、電気的信頼性が大幅に劣化
するので、この場合も信頼性の維持と高速化とを両立さ
せることは困難である。
【0014】
【発明が解決しようとする課題】本発明では、CMOS
トランジスタのゲート絶縁膜やフラッシュ・メモリのト
ンネル酸化膜などに用いるシリコン酸窒化膜を薄膜化
し、しかも、界面準位密度の増加やキャリヤ易動度の劣
化などを抑制しつつストレス耐性を確保できるようにし
て信頼性を向上させる。
【0015】
【課題を解決するための手段】本発明者は、信頼性と素
子高速化とを両立させる為、絶縁膜、特にシリコン及び
酸素及び窒素を含む絶縁膜の成膜条件について種々な実
験を行い、且つ、得られた絶縁膜について、構造、即
ち、各元素の存在状態及び結合状態について光電子分光
法(X−ray photoelectron spe
ctroscopy:XPS)で分析した。
【0016】シリコン酸窒化膜の場合、窒素1sピーク
の状態を分析した結果、窒素の結合状態とその存在位置
の違いが信頼性及び薄膜化即ち素子高速化に係わる電気
特性に密接な関連をもつことが判った。
【0017】本発明では、シリコン及び酸素及び窒素を
含む絶縁膜であって、光電子分光法(X−ray ph
otoelectron spectroscopy:
XPS)で分析した場合、炭素1sピーク位置で帯電補
正して得られる窒素1sピーク位置が、同じく帯電補正
したSi3 4 結晶から得られる窒素1sピーク位置と
同じ位置に存在するように窒素を基体との界面及びその
近傍に局在させることが基本になっている。
【0018】図1(A)は本発明に依って得られた90
0〔℃〕−NO酸窒化膜、即ち、ドライ熱酸化膜を90
0〔℃〕のNOガスを含む雰囲気中で熱処理した酸窒化
膜に於いて、基体表面から5〔nm〕の部分についてX
PS測定した場合の窒素1sスペクトルを表し、この窒
素1sピークは、398〔eV〕付近に存在し、そし
て、その半値幅は1.5〔eV〕以下である。
【0019】図1(B)は従来の技術に依って得られた
900〔℃〕−N2 O酸窒化膜、即ち、ドライ熱酸化膜
を900〔℃〕のN2 Oガスを含む雰囲気中で熱処理し
た酸窒化膜に於いて、基板表面から5〔nm〕の部分に
ついてXPS測定した場合の窒素1sスペクトルを表
し、その窒素1sピークは、399〔eV〕付近に存在
している。
【0020】図1(A)及び(B)の何れの場合に於い
ても、結合エネルギは、炭素1sピークを285〔e
V〕として補正したエネルギである。
【0021】各図から明らかなように、本発明に依る9
00〔℃〕−NO酸窒化膜と従来の技術に依る900
〔℃〕−N2 O酸窒化膜とではピーク位置が異なってい
て、窒素の結合状態と存在位置が相違していることを窺
知できる。
【0022】図1(A)及び(B)のデータを検討した
結果、窒素1sピークがSi3 4結晶の窒素1sピー
クと同じ位置、即ち、約398〔eV〕に存在すること
は、窒素の結合状態がSi3 4 結晶に於けるシリコン
−窒素結合と似た状態にあって、窒素と酸素との結合は
なく、且つ、それは基体との界面及びその近傍に存在す
ることが知得された。
【0023】前記構造及び結合状態に在る窒素を含有す
る絶縁膜をゲート絶縁膜やトンネル酸化膜として用いる
ことに依り、フラッシュ・メモリや電界効果トランジス
タの電気的特性を向上させることができる。
【0024】ここで、窒素1sピークの位置は、Si3
4 結晶から得られる窒素1sピークの位置と同じ位置
のみに存在することが特に好ましく、それ以外の位置に
窒素1sピークが存在した場合、結合状態を異にする窒
素が存在したり、或いは、窒素が基体と絶縁膜との界面
以外の部分にも存在することとなり、その場合には、界
面準位が増加するなど、従来の絶縁膜と同じような特性
になってしまう。
【0025】また、窒素1sピークの位置がSi3 4
結晶から得られる窒素1sピークの位置と同じ位置のみ
に存在すると共に半値幅が1.5〔eV〕以下であるこ
とが特に好ましく、これに依って、窒素が基体と絶縁膜
との界面近傍に局在していることが明確に知得できる。
【0026】図1(C)は、本発明を成すに際して行っ
た実験の中の一つの結果を示すものであって、ドライ熱
酸化膜を800〔℃〕のNOガスを含む雰囲気中で熱処
理した酸窒化膜、即ち、800〔℃〕−NO酸窒化膜に
於いて、基体表面から5〔nm〕の部分についてXPS
測定した場合の窒素1sスペクトルを表し、窒素1sピ
ークは、398〔eV〕付近と399〔eV〕付近の両
方に存在している。
【0027】このように、低温のNOガス雰囲気中で熱
処理した場合、酸窒化膜に於ける窒素1sピークは複数
現れるが、このような場合には、Si3 4 結晶の窒素
1sピークと同じ位置、即ち、約398〔eV〕に存在
する窒素1sのピークである第1のピークと、それ以外
の位置に存在する第2のピークなどの各ピークを半値幅
1.5〔eV〕以下のピークとして分離し、それぞれの
ピークの相対量を比較し、第1のピークが第2のピーク
など他の何れのピークよりも大きければ、前記図1
(A)について説明した絶縁膜よりも性能は低くなるも
のの、従来の絶縁膜に比較すれば電気的特性は良好なの
であるが、温度900〔℃〕の熱処理が半導体装置に於
ける他の部分に格別の悪影響がない場合には、図1
(A)の結果が得られる熱処理を施した方が好ましい。
【0028】前記何れの場合も、要は、絶縁膜に於ける
窒素が基体と絶縁膜との界面近傍の領域に局在している
構成にすることで電気的特性が良好となるものであり、
窒素が前記界面近傍の極薄い領域に局在していること
は、XPS測定に於いて、光電子取り出し角を若干変え
ても、窒素1sピーク位置がSi3 4 結晶の窒素1s
ピーク位置を維持していることから判断される。
【0029】このようなことは、XPS分析及び絶縁膜
のエッチング薄膜化を繰り返すことで実験的に確認する
ことができ、絶縁膜中に於ける窒素の90〔%〕以上が
界面近傍の5〔Å〕以内に局在していることを容易に判
定することができる。
【0030】前記したところから、本発明に依る絶縁膜
に於いては、 (a)基体(例えばシリコンからなるウエハや基板)表
面上に形成されて少なくともシリコン及び酸素及び窒素
を含む材料(例えばシリコン酸窒化膜を構成できる材
料)からなり且つ光電子分光法に依る分析及び炭素1s
ピーク位置に依る帯電補正を行って得られる窒素1sピ
ークが同じく帯電補正したSi3 4 結晶の窒素1sピ
ーク位置と同じ位置に現れる材料からなる領域が前記基
体との界面及びその近傍(例えば界面から約5〔Å〕程
度)にあることを特徴とするか、或いは、
【0031】(b)前記(a)に於いて、前記基体との
界面及びその近傍にある前記領域を電子分光法で分析し
た場合に得られる窒素1sピーク位置がSi3 4 結晶
から得られる窒素1sピークと同じ位置のみに存在する
ことを特徴とするか、或いは、
【0032】(c)前記(a)又は(b)に於いて、前
記基体との界面及びその近傍にある前記領域は電子分光
法で分析した場合に得られる窒素1sピーク位置が光電
子取り出し角を変化させても変化しない範囲の厚さであ
ることを特徴とする。
【0033】前記手段を採ることに依り、シリコン及び
酸素及び窒素を含む絶縁膜であっても、界面準位の増加
やキャリヤ易動度の劣化を抑制することが可能となり、
信頼性の向上と薄膜化即ち素子高速化を同時に達成する
ことができ、半導体装置の性能を高めることができる。
【0034】
【発明の実施の形態】本発明に依る絶縁膜を作成する工
程について説明すると次の通りである。 (1) 例えば、HF/H2 O→流水→NH4 OH/H
2 2 /H2 O→流水、の順序でシリコン・ウエハを溶
液洗浄するが、これは、シリコン・ウエハの清浄なシリ
コン面が表出されるか、或いは、薄い自然酸化膜で覆わ
れた状態になれば良く、特定の洗浄を行う必要はない。
【0035】(2) シリコン・ウエハを減圧式熱処理
装置(酸化炉)中にセットし、温度を800〔℃〕、全
圧を200〔Torr〕に維持しつつ、流量を3〔リッ
トル/分〕として酸素ガスを流入させ、時間90〔分〕
の熱酸化処理を行う。
【0036】(3) シリコン・ウエハ上に熱酸化二酸
化シリコン膜を形成した後、酸素ガスの流入を停止する
と同時に流量を3〔リットル/分〕としてアルゴン・ガ
スを流入させ、また、10〔℃/分〕の割合で温度を9
00〔℃〕まで昇温する。尚、ここで用いたアルゴン・
ガスは、他の不活性ガス、例えば窒素ガス、ヘリウム・
ガス、ネオン・ガスなどに代替して良い。
【0037】(4) 温度を900〔℃〕に昇温後、N
Oとアルゴン・ガスを同時に導入して12〔分〕間の酸
窒化処理を行う。尚、この場合の各ガスの流量は、N
O:0.6〔リットル/分〕、アルゴン:2.4〔リッ
トル/分〕とした。
【0038】(5) 導入ガスを流量3〔リットル/
分〕のアルゴンのみに切り替え、7〔℃/分〕の割合で
降温しながら、装置内のNOガスをパージする。
【0039】前記説明した工程を経て作成された厚さ約
5〔nm〕(エリプソメトリに依る値)の酸窒化膜から
なる絶縁膜についてXPS測定を行って得られたデータ
は本発明の原理を説明する為に用いた図1(A)の線図
に見られる通りであって、図から明らかなように、窒素
1sピークは398〔eV〕付近に存在する。
【0040】図2はホットキャリヤ耐性を表す線図であ
り、横軸に基板電流/ゲート幅〔A/μm〕を、縦軸に
デバイス寿命〔秒〕をそれぞれ採ってある。
【0041】図からすると、ホットキャリヤ寿命は、9
00〔℃〕−NO酸窒化膜>800〔℃〕−NO酸窒化
膜≒900〔℃〕−N2 O酸窒化膜>シリコン酸化膜、
の順になっていて、900〔℃〕−NO酸窒化膜の信頼
性が最も高いことが看取される。
【0042】図3は界面準位密度の窒素濃度依存性を表
す線図であり、横軸にピーク窒素濃度〔%〕を、縦軸に
界面準位密度〔cm-2〕をそれぞれ採ってある。
【0043】図3に依れば、界面準位密度は窒素濃度に
も依存するが、概ね900〔℃〕−NO酸窒化膜<80
0〔℃〕−NO酸窒化膜≒シリコン酸化膜<900
〔℃〕−N2 O酸窒化膜の順に少なくなっていて、90
0〔℃〕−NO酸窒化膜の界面特性が最も良好である。
【0044】前記結果から判るように、窒素1sピーク
が398〔eV〕付近に存在する絶縁膜を用いること
で、高いストレス耐性と低い界面準位密度を両立させる
ことができ、そして、特に窒素1sピークが398〔e
V〕付近のみに存在する絶縁膜が優れていることが認識
できる。
【0045】前記実施の形態に於ける諸データは、基体
表面から厚さ約5〔nm〕の部分をXPS測定し、光電
子取り出し角90°で分析した情報に基づいていて、こ
のようにする理由は、基体表面からごく近い部分に於け
る差異が重要であることに依る。
【0046】例えば、基体表面から厚さ10〔nm〕の
部分に於いては、分析感度の問題から、従来の絶縁膜の
構造との差異を観察できない場合がある。
【0047】また、光電子取り出し角は、絶縁膜の膜厚
に対応して設定しなければならず、これは、絶縁膜を主
に分析する為であって、例えば薄膜の場合、基体からの
光電子量が増加し、相対的に絶縁膜の分析感度が低下す
るので、光電子取り出し角は小さくしなければならな
い。
【0048】図4は窒素1sピークに於ける結合エネル
ギの光電子取り出し角に対する依存性を表す線図であ
り、横軸に光電子取り出し角〔度〕を、縦軸に窒素1s
の結合エネルギ〔eV〕をそれぞれ採ってある。
【0049】図4(A)は900〔℃〕−NO酸窒化膜
を分析した結果を表し、図4(B)は800〔℃〕−N
O酸窒化膜を分析した結果を表していて、このようにし
た理由は、図1(C)から明らかであるが、800
〔℃〕−NO酸窒化膜は、398〔eV〕付近及び39
9〔eV〕付近にピークが見られので、それ等のピーク
を分離し、二つのピークそれぞれの依存性を示した。
【0050】図4(A)及び(B)からすると、398
〔eV〕付近に在るピークの結合エネルギは光電子取り
出し角に依存することなく一定であり、そして、399
〔eV〕以上のピークは光電子取り出し角が大きくなる
につれて結合エネルギが小さくなっていて、基体から離
れた絶縁膜中に窒素が存在することを示唆している。
【0051】図5は窒素1sピークに於ける結合エネル
ギの絶縁膜の膜厚に対する依存性を表す線図であり、横
軸に絶縁膜の膜厚〔nm〕を、縦軸に窒素1sの結合エ
ネルギ〔eV〕をそれぞれ採ってある。
【0052】図5(A)は900〔℃〕−NO酸窒化膜
を分析した結果を表し、図5(B)は800〔℃〕−N
O酸窒化膜を分析した結果を表していて、このようにし
た理由は、前記説明した図4の場合と全く同じである。
【0053】図5(A)及び(B)からすると、398
〔eV〕付近に在るピークの結合エネルギは絶縁膜の膜
厚に依存することなく一定であり、そして、399〔e
V〕以上のピークは絶縁膜が厚くなるにつれて結合エネ
ルギが大きくなっていて、基体から離れた絶縁膜中に窒
素が存在することを示唆している。尚、この現象はチャ
ージ・シフトと呼ばれている。
【0054】図2乃至図5及び関連する説明から、窒素
1sのピーク位置が光電子取り出し角や絶縁膜の膜厚に
依存しない絶縁膜の構造にすることで、従来の絶縁膜に
比較して電気的特性は向上し、特に、絶縁膜中の窒素が
基体と絶縁膜との界面付近のみに存在し、界面から離れ
た絶縁膜中には存在しない構造にすることで、従来の絶
縁膜に比較して電気的特性は向上可能であることが理解
されよう。
【0055】本発明者は、前記説明した絶縁膜をゲート
絶縁膜とするnチャネルMOSFET(metal s
emiconductor field effect
transistor)を作成したところ、高速動作
し且つ寿命が長いものが得られている。
【0056】その作成には、通常の技法が適用され、例
えば、 化学気相堆積(chemical vapor d
eposition:CVD)法の適用に依る絶縁膜上
への多結晶シリコン膜の形成。 イオン注入法の適用に依る多結晶シリコン膜への燐
イオンの打ち込み。 リソグラフィ技術の適用に依るゲートの形成。 ゲートをマスクとするイオン注入法の適用に依るL
DD(lightlydoped drain)構造の
低不純物濃度ソース領域及びドレイン領域の形成。 CVD法の適用に依る二酸化シリコン膜の形成、及
び、ドライ・エッチング法を適用した二酸化シリコン膜
の異方性エッチングに依るサイド・ウォールの形成。 ゲート及びサイド・ウォールをマスクとするイオン
注入法の適用に依るLDD構造の高不純物濃度ソース領
域及びドレイン領域の形成。 この後、層間絶縁膜の形成、電極コンタクト窓の形
成、電極配線の形成。などの工程を経る。
【0057】ここで、参考の為、図1(C)に見られる
800〔℃〕−NO酸窒化膜を作成する工程について説
明する。
【0058】この場合、シリコン・ウエハ上に熱酸化二
酸化シリコン膜を形成するまでの工程、即ち、図1
(A)に見られる900〔℃〕−NO酸窒化膜を作成す
る工程である前記(1)〜(2)までの工程は全く同じ
であるから、その後の(3)以下に相当する工程につい
て説明する。
【0059】(3A) 温度を800〔℃〕としてシリ
コン・ウエハ上に熱酸化二酸化シリコン膜を形成した
後、そのままの温度を維持した状態で、酸素ガスの流入
を停止すると同時に流量を1.8〔リットル/分〕とし
てNOガスを、そして、流量を1.2〔リットル/分〕
としてアルゴン・ガスを同時に流入させ、20〔分〕間
の酸窒化処理を行う。
【0060】(4A) 導入ガスを流量3〔リットル/
分〕のアルゴンのみに切り替えて、7〔℃/分〕の割合
で降温しながら、装置内のNOガスをパージする。
【0061】本発明に於いては、前記説明した実施の形
態に限られず、特許請求の範囲に記載した発明の構成要
件を逸脱しない範囲で多くの改変を実現することができ
る。
【0062】例えば、本発明に依る絶縁膜の下地として
は、単結晶シリコンのみならず、例えば多結晶シリコ
ン、アモルファス・シリコンを用いても良く、また、そ
れ等シリコンをSOI(silicon on ins
ulator)として形成するなどは任意である。
【0063】
【発明の効果】本発明に依る絶縁膜に於いては、少なく
ともシリコン及び酸素及び窒素を含む材料からなり且つ
光電子分光法に依る分析及び炭素1sピーク位置で帯電
補正して得られる窒素1sピークが同じく帯電補正した
Si3 4 結晶の窒素1sピークと同じ位置に現れる材
料からなる領域が基体との界面及びその近傍にある。
【0064】前記構成を採ることに依り、シリコン及び
酸素及び窒素を含む絶縁膜であっても、界面準位の増加
やキャリヤ易動度の劣化を抑制することが可能となり、
信頼性の向上と薄膜化即ち素子高速化を同時に達成する
ことができ、半導体装置の性能を高めることができる。
【図面の簡単な説明】
【図1】シリコン酸窒化膜を基体表面から5〔nm〕の
部分についてXPS分析して得られた窒素1sスペクト
ルを表す線図である。
【図2】ホットキャリヤ耐性を表す線図である。
【図3】界面準位密度の窒素濃度依存性を表す線図であ
る。
【図4】窒素1sピークに於ける結合エネルギの光電子
取り出し角に対する依存性を表す線図である。
【図5】窒素1sピークに於ける結合エネルギの絶縁膜
の膜厚に対する依存性を表す線図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/792 H01L 29/78 617V 29/786 21/336 (72)発明者 入野 清 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 高崎 金剛 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 滋野 真弓 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5F001 AA06 AA43 AA62 AA63 AD03 AD12 AG03 AG22 5F040 DA19 DB01 DC01 DC08 DC09 EA08 EB12 EC07 ED03 EF02 FA05 FB02 FB04 5F058 BA20 BC11 BF29 BF30 BF55 BF64 BJ01 BJ10 5F083 EP45 EP50 ER22 JA05 PR12 PR15 PR33 5F110 AA12 AA19 CC02 EE09 EE32 EE45 FF23 FF35 FF36 GG02 GG13 GG15 HM15 QQ21

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基体表面上に形成されて少なくともシリコ
    ン及び酸素及び窒素を含む材料からなり且つ光電子分光
    法に依る分析及び炭素1sピーク位置に依る帯電補正を
    行って得られる窒素1sピークが同じく帯電補正したS
    3 4 結晶の窒素1sピーク位置と同じ位置に現れる
    材料からなる領域が前記基体との界面及びその近傍にあ
    ることを特徴とする絶縁膜。
  2. 【請求項2】前記基体との界面及びその近傍にある前記
    領域を電子分光法で分析した場合に得られる窒素1sピ
    ーク位置がSi3 4 結晶から得られる窒素1sピーク
    と同じ位置のみに存在することを特徴とする請求項1記
    載の絶縁膜。
  3. 【請求項3】前記基体との界面及びその近傍にある前記
    領域は電子分光法で分析した場合に得られる窒素1sピ
    ーク位置が光電子取り出し角を変化させても変化しない
    範囲の厚さであることを特徴とする請求項1或いは請求
    項2記載の絶縁膜。
JP11142616A 1999-05-24 1999-05-24 絶縁膜 Pending JP2000332014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11142616A JP2000332014A (ja) 1999-05-24 1999-05-24 絶縁膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11142616A JP2000332014A (ja) 1999-05-24 1999-05-24 絶縁膜

Publications (2)

Publication Number Publication Date
JP2000332014A true JP2000332014A (ja) 2000-11-30
JP2000332014A5 JP2000332014A5 (ja) 2004-12-09

Family

ID=15319483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11142616A Pending JP2000332014A (ja) 1999-05-24 1999-05-24 絶縁膜

Country Status (1)

Country Link
JP (1) JP2000332014A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197642A (ja) * 2003-12-30 2005-07-21 Hynix Semiconductor Inc 半導体素子の酸化膜形成方法
US7361613B2 (en) * 2002-09-17 2008-04-22 Fujitsu Limited Semiconductor device, manufacture and evaluation methods for semiconductor device, and process condition evaluation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361613B2 (en) * 2002-09-17 2008-04-22 Fujitsu Limited Semiconductor device, manufacture and evaluation methods for semiconductor device, and process condition evaluation method
CN100401493C (zh) * 2002-09-17 2008-07-09 富士通株式会社 半导体器件及其评估方法和处理条件评估方法
JP2005197642A (ja) * 2003-12-30 2005-07-21 Hynix Semiconductor Inc 半導体素子の酸化膜形成方法

Similar Documents

Publication Publication Date Title
US7439121B2 (en) Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device
US7042033B2 (en) ULSI MOS with high dielectric constant gate insulator
US6849513B2 (en) Semiconductor device and production method thereof
US6955973B2 (en) Method for forming a semiconductor device
US20080173930A1 (en) Semiconductor memory device and method for manufacturing the same
JP2003069011A (ja) 半導体装置とその製造方法
US8802539B2 (en) Charge reservoir structure
JP2007251066A (ja) 半導体装置の製造方法
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
US7867918B1 (en) Semiconductor topography including a thin oxide-nitride stack and method for making the same
JP4358503B2 (ja) 不揮発性半導体記憶装置の製造方法
JP3399413B2 (ja) 酸窒化膜およびその形成方法
KR101107398B1 (ko) 반도체 장치 및 그 제조 방법
JP4358504B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2000332014A (ja) 絶縁膜
JP2691385B2 (ja) 半導体メモリー装置
KR100543209B1 (ko) Sonos 구조를 갖는 트랜지스터 제조 방법
US20090117751A1 (en) Method for forming radical oxide layer and method for forming dual gate oxide layer using the same
US7268088B2 (en) Formation of low leakage thermally assisted radical nitrided dielectrics
JPH09223752A (ja) 不揮発性半導体記憶装置の製造方法
JPH0992738A (ja) 半導体装置およびその製造方法
US20040241948A1 (en) Method of fabricating stacked gate dielectric layer
JPH07321237A (ja) 半導体装置の製造方法
JPS61290771A (ja) 半導体記憶装置の製造方法
JPH08153813A (ja) 不揮発性メモリトランジスタの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050125