JP2691385B2 - 半導体メモリー装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＯＳ型構造を有する半
導体メモリーのうち、フローティングゲイトとコントロ
ールゲイトを有し、コントロールゲイトに高電圧を印加
することによって、フローティングゲイトにキャリヤを
捕獲せしめ、これによって記憶保持動作をおこなう方式
の半導体メモリー装置（いわゆるＥＰＲＯＭ、ＥＥＰＲ
ＯＭあるいはフラッシュメモリー）に関する。

【０００２】特に本発明は、従来のこの種の製品がキャ
リヤの導入によってゲイト絶縁膜等の絶縁膜が損傷を受
け、書き込み・消去の回数が制限され、ひいては利用分
野が限られていたのに対して、書き込み・消去の回数を
著しく向上せしめ、従来にはない、あるいは従来には他
の記憶方法によってなされていた分野での利用をもくろ
むものである。

【０００３】すなわち、従来からのＥＥＰＲＯＭやＥＰ
ＲＯＭ等の利用分野に加えて、例えば、従来、ＲＡＭと
呼ばれるメモリー装置によって担われていた各種記憶装
置をも本発明の利用分野とするものである。

【０００４】

【従来の技術】半導体素子の微細化、高集積化および高
機能化に関して、多くの研究開発が進められている。特
にＭＯＳＦＥＴと呼ばれる絶縁ゲイト電界効果型半導体
素子の微細化技術の進歩は目ざましい。ＭＯＳとは、金
属 (Metal)−酸化物 (Oxide)−半導体 (Semi- condeuct
or) の頭文字を取ったものである。金属は、純粋な金属
でなくとも、十分に導電率の大きな半導体材料や、半導
体と金属の合金なども含めた広い意味で使用される。ま
た、金属と半導体の間の酸化物のかわりに、純粋な酸化
物だけではなく、窒化物等の絶縁物も用いられることも
あり、そのような場合には、厳密にはＭＯＳという用語
は正しくないが、以下、本明細書では、窒化物その他の
絶縁物を含めて、このような構造を有する電界効果型素
子をＭＯＳＦＥＴ、あるいはＭＯＳトランジスタと称す
る。

【０００５】通常のＭＯＳトランジスタでは、半導体基
板の上にゲイト酸化物（ゲイト絶縁物）として、酸化珪
素等の酸化物（絶縁物）が形成され、その上にゲイト電
極として作用する金属あるいは半導体等が設けられ、こ
のゲイト電極の電位を制御することによって、下地の半
導体の導電性を制御するものである。

【０００６】しかしながら、ゲイト酸化物の上に、電気
的に独立した半導体膜（これをフローティングゲイトと
いう）を形成し、その上に再び絶縁膜を形成して、ゲイ
ト電極（これをコントロールゲイトという）を設けると
不揮発性メモリーの素子として使用できることが知られ
ている。このような構造を有するメモリーは、通常、Ｅ
ＰＲＯＭあるいはＥＥＰＲＯＭとして市販されているも
のである。その原理は、コントロールゲイト電極に強い
電界をかけることによって、中間のフローテイングゲイ
ト膜に電子やホールといった電荷をトラップさせ、これ
を特定の導電型に帯電させることによって、下地の半導
体の導電性を半永久的に固定してしまおうとするもので
ある。もちろん、例えば、紫外線の照射や電気的な効果
によって、フローテイングゲイトに注入された電荷が取
り除かれてしまった場合には、もとの状態に戻り、つま
りデータは消去される。このような、フローティングゲ
イトを有するＭＯＳトランジスタ単独あるいは、それと
他のトランジスタとを組み合わせて半導体メモリー装置
が構成される。

【０００７】このような素子を利用したメモリーは、Ｄ
ＲＡＭやＳＲＡＭ等のＲＡＭと違って、記憶保持のため
に電源が不要であり、また、特にＤＲＡＭと比較した場
合に、キャパシタが不要であるので、今後、１６Ｍビッ
ト以上のメモリーを作製せんとする場合には、ビット当
たりのセル面積が小さくでき、高集積化に適するという
ことで、近年特に研究が盛んになった。消去の操作が電
気的におこなえるＥＥＰＲＯＭは、特に注目を集めてい
る。

【０００８】しかしながら、このようなフローティング
ゲイトを有するＭＯＳＦＥＴは、無限回の書込み・消去
が可能なわけではない。この点が他のＲＡＭと異なる点
であり、それゆえＲＯＭの１つとして分類される理由で
ある。現在、市販されているＥＥＰＲＯＭの書込み・消
去の保証された回数は１万〜１０万回である。しかしな
がら、このようなメモリー装置をコンピュータの一時的
なデータのメモリー装置として、現在のＲＡＭに代わっ
て使用せんとする場合には、１０万回以上、好ましくは
１００万回の書込み・消去が保証されることが必要であ
る。

【０００９】従来のＥＥＰＲＯＭの書込み・消去回数が
制限されていたのは、フローティングゲイトにキャリヤ
を注入したり、取り出したりする際に、フローティング
ゲイトの下のゲイト酸化膜が著しい損傷を受けるからで
あった。すなわち、高エネルギーのキャリヤーが絶縁膜
（通常は酸化珪素）の中を通過する為に、絶縁膜中の原
子間の結合が切断されて、トラップ準位等の欠陥が形成
されるからであった。一度、このような欠陥が形成され
ると、ここを通じてキャリヤーが容易に移動して、フロ
ーティングゲイトに蓄積されていた電荷が逃げ、記憶装
置として動作しないか、あるいは記憶の信頼性が著しく
低下してしまう。

【００１０】このような問題点を解決する為には、絶縁
膜に原子間の結合の強い材料を用いることが望ましい。
例えば、窒化珪素や酸化窒化珪素、炭化珪素、酸化アル
ミニウム等はそのような目的に適している。しかしなが
ら、このような絶縁材料は、半導体基板（珪素）との界
面の状態がよくない。そのため、トラップ準位が生じ
て、ＭＯＳのチャネル領域の導通を制御することが困難
となったり、移動度が低下したりする問題が生じる。

【００１１】将来的には、ＥＥＰＲＯＭは、フラッシュ
メモリーという特殊な不揮発性メモリーとして、ＤＲＡ
Ｍにとってかわるメモリー素子と目されているが、書込
み回数の制限が障害となって、まだマーケットは大きく
なっていない。

【００１２】

【発明が解決しようとする課題】本発明は上記のよう
に、書込み・消去の回数が必要とされるよりも少ないＥ
ＰＲＯＭ、ＥＥＰＲＯＭの現状を鑑みてなされたもの
で、書込み・消去の回数が１０万回以上、望ましくは１
００万回以上保証されるフローティングゲイト構造を提
案するものである。

【００１３】

【問題を解決する方法】本発明では、上記で指摘したよ
うに、窒化珪素、酸化窒化珪素、炭化珪素あるいは酸化
アルミニウムの原子間結合が強く、電荷の移動に伴って
欠陥が生じにくいという特徴を積極的に利用し、問題の
解決を図らんとするものである。

【００１４】しかしながら、このような絶縁材料をチャ
ネル形成領域上に形成することは、チャネルの導通を不
安定にし、また、移動度を下げるので望ましくない。そ
こで、本発明では、このような絶縁材料を、電荷がフロ
ーティングゲイトへ移動する経路中にのみ限定して使用
することによって、この困難に対処するものである。

【００１５】図２には、従来のＥＥＰＲＯＭの１記憶セ
ルおよびその作製方法を示した。このようなＥＥＰＲＯ
Ｍは以下のように作製される。まず、図２（Ａ）に示さ
れるように半導体基板２０１上に、フォトレジストのよ
うなマスク材料２０２を用いて選択的にソース領域２０
３とドレイン領域２０４が形成される。

【００１６】ついで、この上に、例えば熱酸化法によっ
て薄い酸化珪素膜２０５が一様に形成される。しかしな
がら、そのドレイン上の一部には穴２０６が形成される
（図２（Ｂ））。

【００１７】その後、引続き酸化珪素膜が形成され、先
の穴２０６にも酸化珪素膜が形成され、その部分は他よ
り薄い酸化珪素膜２０７が形成される。そして、このド
レインの一部と、チャネル領域の一部を覆って、フロー
ティングゲイト２０８が、多結晶珪素等の材料によって
形成される。このようにして図２（Ｃ）を得る。

【００１８】その後、再び、酸化珪素膜２０９を形成し
て、フローティングゲイトの一部、もしくは全部を覆っ
て、コントロールゲイト２１０が形成される（図２
（Ｄ））。このようにして、ＥＥＰＲＯＭの必要な素子
構造が形成される。ここまでに使用されるマスクの枚数
は、フォトレジスト２０２の形成、穴２０６の形成、フ
ローティングゲイト２０８の形成、コントロールゲイト
２１０の形成の４枚である。必要によっては、この後、
ソース領域やドレイン領域に電極が形成される。

【００１９】このような構造において、コントロールゲ
イトに高い電圧を印加すると、ゲイト絶縁膜の薄い部分
２０７からフローティングゲイトに電荷が注入される。
しかしながら、従来のＥＥＰＲＯＭ等では、この部分の
酸化珪素の原子間の結合が電荷の移動によって破壊さ
れ、トラップ準位を形成することがよくあった。そし
て、このようなトラップ準位を伝って、フローテンイン
グゲイトに蓄積されていた電荷が流出してしまった。

【００２０】本発明ではこの問題点に対処する為に、絶
縁膜が薄い部分のみを選択的に窒化珪素、酸化窒化珪
素、炭化珪素や酸化アルミニウム等の原子間の結合の強
い材料によって形成するものである。その典型的な例は
図１に示される。

【００２１】その作製は以下のようにすればよい。ま
ず、図１（Ａ）に示すように半導体基板１０１上に選択
的にフォトレジスト等のマスク材料１０２を形成し、選
択的にソース領域２０３とドレイン領域２０４が形成さ
れる。

【００２２】次いで、ドレイン上の一部に選択的に窒化
珪素、酸化窒化珪素、炭化珪素あるいは酸化アルミニウ
ムの薄い被膜１０５を形成する。この膜の厚さはフォウ
ロー・ノードハイム効果によって電流（Ｆ−Ｎ電流）が
流れる程度の厚さであることが必要であり、その厚さは
１〜１００ｎｍ、好ましくは１〜２０ｎｍ、より好まし
くは２〜５ｎｍが適している。窒化珪素に関しては、そ
の製法としては熱窒化法を使用すればこのような厚さの
窒化珪素膜を均等に形成することができる。

【００２３】また、酸化窒化珪素としては、酸素濃度が
窒素濃度の３０％以下であることが必要である。それ以
上では、電界に対する耐性が劣化する。化学式で示せ
ば、ＳｉＯ_x Ｎ_y において、ｘ≦０．３ｙである。ま
た、炭化珪素を使用せんとすれば、その化学式はＳｉ_x
Ｃ_1-x （０≦ｘ＜１）で表される材料が好ましい。この
ようにして、絶縁物１０５を形成した様子を図１（Ｂ）
に示す。

【００２４】その後、基板表面を、熱酸化法のような方
法によって酸化し、表面に酸化珪素膜１０６を形成す
る。しかしながら、絶縁物１０５の上には熱酸化膜が成
長しないのでその部分の厚さは変わらない。酸化珪素膜
１０６の厚さは絶縁物１０５の厚さよりも大きいことが
必要であり、１０〜５０ｎｍが適している。さらに、そ
の上に、図１（Ｃ）に示すようにフローティングゲイト
１０７を形成する。

【００２５】このときに、この酸化珪素膜１０６が塩素
やフッ素を０．０１〜５ａｔ％含有していると、欠陥の
生じる確率が減少し、ゲイト絶縁膜の信頼性が向上す
る。このような微量の塩素もしくはフッ素を添加するに
は、イオン打ち込み法やイオンドーピング法等のイオン
照射技術を用いればよい。また、信頼性をさらに向上さ
せるためには、酸化珪素膜中に含有される水素の濃度を
５ａｔ％以下、好ましくは０．０１ａｔ％以下とすれば
よい。水素は珪素との結合が緩やかで強い電界によって
容易に珪素から離脱し、欠陥を生じるからである。

【００２６】最後に、従来と同様に、酸化珪素膜１０８
を形成してから、コントロールゲイト１０９を形成し、
ＥＥＰＲＯＭ素子の構造を得ることができる。

【００２７】この構造は、ＭＯＳのチャネルを基板に対
して垂直に形成した、いわゆる縦チャネル型の素子につ
いても適用できる。縦チャネル型の素子のＥＥＰＲＯＭ
等への応用については、本発明人らの発明である特願平
３−２９０７２０（平成３年１０月８日出願）に述べら
れている。このような構造のＥＥＰＲＯＭは従来の平面
的な構造のものに比べて高集積化が可能である。また、
作製プロセスも容易であり、例えば、マスクの枚数を減
らすことができる。

【００２８】図３には、本発明をこのような縦チャネル
型のＥＥＰＲＯＭ素子に適用したものの作製方法の例を
示す。まず、表面に高濃度の不純物がドープされた領域
３０２（後にＥＥＰＲＯＭ素子のドレインとなる）を有
する半導体基板３０１（図において基板底面は省略）上
に選択的にフォトレジストのようなマスク材料３０３を
形成し、これを一定の深さまでエッチングする。そし
て、マスク材料３０３で覆われていない部分が、不純物
のドープされていない領域に達する前に、一旦エッチン
グをやめ、全体に窒化珪素、酸化窒化珪素、炭化珪素あ
るいは酸化アルミニウムの絶縁膜３０４を形成する。こ
の膜の厚さや組成は先に述べたものと同じ条件が要求さ
れる。このようにして、図３（Ａ）を得る。

【００２９】次いで、再び、エッチングを再開し、必要
とする深さまでエッチングする。この工程によって凸状
の部分が形成されるが、図３（Ｂ）に示すように、その
側面には絶縁物被膜３０４の一部である絶縁物３０５が
残存している。

【００３０】次に、例えば熱酸化法によって基板表面を
酸化すると、絶縁物３０５で覆われていない部分には酸
化珪素膜３０６が形成される。このとき形成される酸化
珪素膜の厚さも先の条件に適合するものである必要があ
る。この様子を図３（Ｃ）に示す。この酸化珪素膜にお
いても、先に述べたように水素濃度を５ａｔ％以下、好
ましくは０．０１ａｔ％以下とし、フッ素もしくは塩素
を０．０１〜５ａｔ％添加することによって、ゲイト絶
縁膜の信頼性を向上せしめることができ、したがって、
本発明と組み合わせることによって、相乗的にＥＥＰＲ
ＯＭの信頼性を高めることができる。

【００３１】以後は、通常の縦チャネル型ＥＥＰＲＯＭ
の作製プロセスが利用できる。すなわち、図３（Ｄ）に
示すように全体に均一に多結晶珪素膜３０７を形成し、
これを方向性エッチング法によってエッチングして、凸
状の部分の側面にフローティングゲイトとなる部分３０
８を形成する（図４（Ａ））。

【００３２】さらにそれを覆って、酸化珪素膜３０９を
熱酸化法等の方法によって形成し（図４（Ｂ））。これ
ら全体に多結晶珪素あるいは他の適当な導電材料の被膜
を形成して、これも方向性エッチングによって、凸状の
部分の側面に、コントロールゲイトとなる部分３１０を
残存させ、さらに、このコントロールゲイトの部分３１
０をマスクとしてセルフアライン的に不純物拡散をおこ
ない、ソース領域３１１を形成する。こうして、図４
（Ｃ）のような構造の素子を得ることができる。図３の
例では、２つのＥＥＰＲＯＭ素子が形成されている。

【００３３】本発明では、窒化珪素、酸化窒化珪素、炭
化珪素あるいは酸化アルミニウムといった絶縁物はＭＯ
Ｓのチャネル形成領域には密着していないことが以上の
例からわかるであろう。例えば、図１の絶縁物１０５に
しても、図３の絶縁物３０５にしても、ドレイン上にの
み形成されている。したがって、ＭＯＳＦＥＴの動作に
関しては何ら問題がない。

【００３４】また、本発明を実施するにあたって、マス
ク数を特に増やすことなく実施できることも本発明の特
徴である。すなわち、図１の例では絶縁物１０５を形成
するにあたって、マスクプロセスが必要であるが、この
工程は従来のＥＥＰＲＯＭで行われていたドレイン上へ
の絶縁膜の穴（図２では２０６のい対応）の形成に対応
するものであるから、マスクプロセスの全体の回数は変
わらない。また、要求される精度も従来のものと同じで
ある。

【００３５】図３の縦チャネル型のＥＥＰＲＯＭの例に
到っては、絶縁物３０５を形成する為のマスクプロセス
は存在しない。したがって、本発明を使用しても、その
ために歩留りが低下することは全く期待できない。

【００３６】

【実施例】『実施例１』 本発明の実施例を図１を用い
て説明する。図１には、従来の平面型のＥＥＰＲＯＭ素
子に対して本発明を適用した作製方法の例を示してい
る。まず、不純物濃度が１０¹⁵ｃｍ^-3程度のＰ型シリコ
ンウェファー１０１上に図には示さないが、公知のＬＯ
ＣＯＳ技術によって素子分離領域を形成する。その後、
フォトレジストを厚さ１μｍ程度塗布し、フォトリソグ
ラフィー法によって、マスク１０２を形成する。このマ
スクの幅は後に形成されるＦＥＴのチャネル長を決定す
る。例えば２μｍとする。そして、公知のイオン注入法
によって砒素イオンを注入し、ソース領域１０３とドレ
イン領域１０４を形成した。不純物の濃度は、０．１×
１０²⁰ 〜５．０×１０²⁰ｃｍ^-3、例えば、１．２×１
０²⁰ｃｍ^-3とする。

【００３７】この後、フォトレジストのマスク１０２を
除去して、シリコンウェファーの清浄な面を露出させ、
この上に厚さ２〜１００ｎｍ、例えば５ｎｍの窒化珪素
膜を熱窒化法によって形成する。熱窒化の条件は、アン
モニアＮＨ₃ の流量を１ｌ／分とし、反応炉中で、基板
を６００〜８５０℃、例えば７２５℃に加熱して、２時
間おこなった。

【００３８】その後、窒化珪素膜をエッチングし、ドレ
イン領域上に窒化珪素膜１０５だけを残した。（図１
（Ｂ））

【００３９】その後、熱酸化法によって、厚さ２０〜１
００ｎｍ、例えば７０ｎｍの酸化珪素膜を基板表面に形
成する。このとき、窒化珪素膜１０５のある部分は酸化
されない。

【００４０】その後、基板上に減圧ＣＶＤ法によって、
厚さ５０ｎｍ、リン濃度２×１０²⁰ｃｍ^-3の多結晶珪素
膜を形成し、これを選択的に除去して、多結晶珪素のフ
ローティングゲイト１０７を形成する（図１（Ｃ））。

【００４１】さらに、再び、熱酸化法によって、酸化珪
素膜１０８を形成する。この結果形成される酸化珪素膜
の厚さは、基板表面とフローティングゲイト上で異なる
が、例えばフローティングゲイト上で５０ｎｍとなるよ
うにする。

【００４２】そして、再び、リンドープの多結晶珪素膜
を厚さ３００ｎｍ程度形成し、これをエッチングして、
コントロールゲイト１０９を形成する（図１（Ｄ））。
そして、ソース領域、ドレイン領域に必要な電極を形成
する。あるいは、ソース領域、ドレイン領域を配線とし
て使用する場合には、特に金属配線等で配線を形成する
必要はない。このようにして、ＥＥＰＲＯＭ素子が形成
される。

【００４３】このようにして作製したＥＥＰＲＯＭ素子
と従来の方法（図２）で作製したＥＥＰＲＯＭ素子との
書込み／消去回数によるしきい値電圧の変化を試験し
た。その結果を図４に示す。図から明らかなように本発
明によって、書込み・消去の回数が増大したことが示さ
れた。

【００４４】『実施例２』 本発明の実施例を図３、図
４を用いて説明する。図３、図４には、縦チャネル型の
ＥＥＰＲＯＭ素子に対して本発明を適用した作製方法の
例を示している。まず、不純物濃度が１０¹⁵ｃｍ^-3程度
のＰ型シリコンウェファー３０１上に、不純物濃度０．
１×１０²⁰〜２．０×１０²⁰ｃｍ^-3程度のＮ型の領域３
０２を形成する。その深さは０．１〜５．０μｍ、例え
ば１．５μｍとする。不純物拡散技術としては公知の各
種の技術を用いればよい。そして、これに、フォトレジ
ストを厚さ５μｍ程度形成し、フォトリソグラフィー法
によって、パターニングをおこない、特定の部分３０３
だけ残置させる。そして、この状態で公知の方向性エッ
チング法（バイアス反応性イオンエッチング法等）によ
って、基板を垂直にエッチングし、凸状の部分を形成す
る。そして、その途中でエッチングを停止する。例え
ば、不純物領域３０２の深さの８０％（１．２μｍ程
度）までエッチングしたときにエッチングを中断する。

【００４５】そして、プラズマＣＶＤ法あるいは光ＣＶ
Ｄ法によって、厚さ２〜１０ｎｍ、例えば５ｎｍの窒化
珪素膜３０４を形成する（図３（Ａ））。ここで、熱Ｃ
ＶＤ法や熱窒化法を用いた場合にはフォトレジスト３０
３が損傷を受けるので好ましくない。

【００４６】その後、再び、エッチングをおこない、目
的とする深さまでエッチングする。例えば、もとの半導
体基板方面から２．５μｍ程度までエッチングする。こ
のときには、図３（Ｂ）に示すように、先に形成された
窒化珪素膜は不純物領域３０２の側面に窒化珪素３０５
として残される。

【００４７】その後、熱酸化法によって、半導体表面に
厚さ２０ｎｍ程度の酸化珪素膜３０６を形成する。ただ
し、窒化珪素３０５の存在する部分には酸化珪素膜は形
成されない（図３（Ｃ））。

【００４８】そして、図３（Ｄ）に示すように、厚さ５
０ｎｍ程度の多結晶珪素膜を形成し、方向性エッチング
によってエッチングをおこない、多結晶珪素膜を凸状の
部分の側面に残置せしめ、これをフローティングゲイト
とする（図４（Ａ））。

【００４９】さらに、再び、熱酸化法によって、図４
（Ｂ）に示すように、適当な厚さの酸化珪素膜３０９形
成する。そして、再び、厚さ３００ｎｍの多結晶珪素を
全体に形成し、これを方向性エッチング法によって除去
することによってコントロールゲイト３１０を形成す
る。そして、このコントロールゲイトをマスクとして不
純物ドープをおこない、ソース領域３１１を作製する。
こうしてＥＥＰＲＯＭ素子が作製された。これらの工程
で使用されたマスクの枚数は１枚である。

【００５０】以上の工程によって作製されたＥＥＰＲＯ
Ｍについて、２００万回の書込み消去の試験をおこなっ
たところ、この試験によって、フローティングゲイトに
電荷がある時とないときのＭＯＳトランジスタのしきい
値電圧の差が５Ｖ以下になったものは、全体の５％に過
ぎなかった。比較のために、窒化珪素膜を有しない同じ
構造のＥＥＰＲＯＭ素子を作製し、同じ試験をおこなっ
たところ、６０％がしきい値電圧の差が５Ｖ以下になっ
た。このように、本発明の効果があることが明らかにさ
れた。

【００５１】

【発明の効果】本発明によって、電荷蓄積型の不揮発型
ＭＯＳメモリー装置の書込み・消去回数を増大させるこ
とができた。また、本発明によって、作製歩留りが低下
するようなことは特に認められなかった。特に本発明に
よって、１００万回以上の書込み・消去をおこなった場
合であっても、素子の劣化が認められなかった。例え
ば、１分間に１回の書換をおこなった場合であっても、
１００万回の書換をすることができれば、１０００時間
以上も使用できるということであり、従来のＲＡＭが用
いられていたコンピュータの一時記憶装置としても使用
できる。

【図面の簡単な説明】

【図１】本発明によるＥＥＰＲＯＭ装置およびその作製
方法の概略を示す。

【図２】従来法によるＥＥＰＲＯＭ装置およびその作製
方法の概略を示す。

【図３】本発明によるＥＥＰＲＯＭ素子およびその作製
工程の概略を示す。

【図４】本発明によるＥＥＰＲＯＭ素子およびその作製
工程の概略を示す。

【図５】本発明によるＥＥＰＲＯＭ素子と従来のＥＥＰ
ＲＯＭ素子の特性を示す。

【符号の説明】

１０１ 半導体基板 １０２ マスク １０３ ソース領域 １０４ ドレイン領域 １０５ 絶縁物膜 １０６ ゲイト絶縁膜 １０７ フローティングゲイト １０８ ゲイト絶縁膜 １０９ コントロールゲイト

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−262465（ＪＰ，Ａ) 特開 平２−114568（ＪＰ，Ａ) 特開 平２−114569（ＪＰ，Ａ) 特開 平１−140775（ＪＰ，Ａ) 実開 昭50−43660（ＪＰ，Ｕ) 欧州特許出願公開405205（ＥＰ，Ａ) ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ Ｓ，ＶＯＬ．36 ＮＯ．５，1989 Ｐ. 879−889

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】フローティングゲイトを有し、電気的に書
   き込み、消去をおこなう半導体メモリー装置において、 ドレイン領域は、半導体基板の凸部の上部に設けられて
   おり、 フローティングゲイトは前記凸部の側面に設けられてお
   り、 前記ドレイン領域とフローティングゲイトの間には窒化
   珪素、酸化窒化珪素、炭化珪素もしくは酸化アルミニウ
   ムの薄膜が選択的に設けられていることを特徴とする半
   導体メモリー装置。