JPS61290771A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPS61290771A JPS61290771A JP13200085A JP13200085A JPS61290771A JP S61290771 A JPS61290771 A JP S61290771A JP 13200085 A JP13200085 A JP 13200085A JP 13200085 A JP13200085 A JP 13200085A JP S61290771 A JPS61290771 A JP S61290771A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- semiconductor memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＭＮＯＳ （金属−窒化シリコン膜−二酸化
シリコン膜−半導体）型の電界トランジスタからなる、
不揮発性能、特に記憶保持特性の優れた半導体記憶装置
の製造方法に関するものである。
シリコン膜−半導体）型の電界トランジスタからなる、
不揮発性能、特に記憶保持特性の優れた半導体記憶装置
の製造方法に関するものである。
（従来の技術）
従来、ＭＮＯ８型半導体記憶装置は、トンネリング媒体
となシうる極薄の二酸化シリコン膜上に、窒化シリコン
膜を成長させ、その上にゲート電極として、アルミニウ
ム電極を用いるのが普通であった。
となシうる極薄の二酸化シリコン膜上に、窒化シリコン
膜を成長させ、その上にゲート電極として、アルミニウ
ム電極を用いるのが普通であった。
近年、半導体の寸法微細化、高集積化、高速化が進む中
で、ゲート電極としてアルミニウム電極を用いている限
）、寸法微細化、高集積化は困難であ）、通常のＭＯ８
構造素子ではゲート電極として、ポリシリコン等の高融
点金属を用い、セルフ７ライン技術によシ高集積化を実
現している。従って、ＭＮＯ８型半導体記憶装置におい
ても、高集積化を実現するためには、ゲート電極として
ポリシリコン等の高融点金属を用いることが考えられる
。
で、ゲート電極としてアルミニウム電極を用いている限
）、寸法微細化、高集積化は困難であ）、通常のＭＯ８
構造素子ではゲート電極として、ポリシリコン等の高融
点金属を用い、セルフ７ライン技術によシ高集積化を実
現している。従って、ＭＮＯ８型半導体記憶装置におい
ても、高集積化を実現するためには、ゲート電極として
ポリシリコン等の高融点金属を用いることが考えられる
。
（発明が解決しようとする問題点）
しかしながら、ＭＮＯ８型半導体記憶装置のゲート電極
にポリシリコン等の高融点金属を用いると、通常ゲート
電極形成後に１０００℃程度の高温処理工程を必要とす
るので、ＭＮＯ８素子の記憶保持特性が悪化することが
よく知られている。
にポリシリコン等の高融点金属を用いると、通常ゲート
電極形成後に１０００℃程度の高温処理工程を必要とす
るので、ＭＮＯ８素子の記憶保持特性が悪化することが
よく知られている。
ＭＮＯ８型半導体記憶装置は、窒化シリコン膜と、極薄
の二酸化シリコン膜の界面、又は窒化シリコン膜のバル
ク中に分布するトラップに、半導体側から極薄の二酸化
シリコン膜を介して行なわれる電荷のトンネリング注入
と、その蓄積によシ、トランジスタのしきい値電圧（Ｖ
ｔｈ）を変化させ、情報を記憶させるものであり、その
記憶保持特性の確保が、ＭＮＯ８型半導体記憶装置の最
大の課題であり、ゲート電極としてポリシリコン等の高
融点金属を用いた場合の記憶保持特性の悪化は、実用上
の最大の問題となっていた・ （問題点を解決するだめの手段） 上記問題点を解決するために、−導電型半導体基板面に
極薄の二酸化シリコン膜を形成する工程と、前記二酸化
シリコン膜上に窒化シリコン膜を形成する工程と、前記
窒化シリコン膜上にゲート電極を選択形成する工程と、
前記窒化シリコン膜を形成した後に、水素プラズマ処理
を行なう工程とを少なくとも含むことを特徴とする半導
体記憶装置の製造方法を用いる。
の二酸化シリコン膜の界面、又は窒化シリコン膜のバル
ク中に分布するトラップに、半導体側から極薄の二酸化
シリコン膜を介して行なわれる電荷のトンネリング注入
と、その蓄積によシ、トランジスタのしきい値電圧（Ｖ
ｔｈ）を変化させ、情報を記憶させるものであり、その
記憶保持特性の確保が、ＭＮＯ８型半導体記憶装置の最
大の課題であり、ゲート電極としてポリシリコン等の高
融点金属を用いた場合の記憶保持特性の悪化は、実用上
の最大の問題となっていた・ （問題点を解決するだめの手段） 上記問題点を解決するために、−導電型半導体基板面に
極薄の二酸化シリコン膜を形成する工程と、前記二酸化
シリコン膜上に窒化シリコン膜を形成する工程と、前記
窒化シリコン膜上にゲート電極を選択形成する工程と、
前記窒化シリコン膜を形成した後に、水素プラズマ処理
を行なう工程とを少なくとも含むことを特徴とする半導
体記憶装置の製造方法を用いる。
（作 用）
本発明者の研究によれば、窒化シリコン膜形成後の高温
熱処理による記憶保持特性の悪化は、窒化シリコン膜の
形成条件に強く依存し、窒化シリコン膜形成後の高温熱
処理の温度が、窒化シリコン膜の成長温度−以下であれ
ば記憶保持特性の悪化はほとんどないが、成長温度以上
の熱処理になると、記憶保持特性の悪化が起こることが
わかった。
熱処理による記憶保持特性の悪化は、窒化シリコン膜の
形成条件に強く依存し、窒化シリコン膜形成後の高温熱
処理の温度が、窒化シリコン膜の成長温度−以下であれ
ば記憶保持特性の悪化はほとんどないが、成長温度以上
の熱処理になると、記憶保持特性の悪化が起こることが
わかった。
又、記憶保持特性の悪化の種度は、窒化シリコン膜成長
直後の膜質に強く依存し、窒化シリコン膜中に含まれる
水素、特に５ｔ−Ｈ結合の含有量に関係があシ、５ｉ−
Ｈ結合の多い窒化シリコン膜は、窒化シリコン膜成長温
度以上の高温熱処理を行なうことによシ、５ｔ−Ｈ結合
の数が少なくなって不安定なトラップが増大し、記憶保
持特性の悪化が起こることを見い出した。すなわち、窒
化シリコン膜を形成した後の工程での高温熱処理による
記憶保持特性の悪化は、主に窒化シリコン膜形成の際の
水素含有量に大きく依存していることが明らかとなった
。
直後の膜質に強く依存し、窒化シリコン膜中に含まれる
水素、特に５ｔ−Ｈ結合の含有量に関係があシ、５ｉ−
Ｈ結合の多い窒化シリコン膜は、窒化シリコン膜成長温
度以上の高温熱処理を行なうことによシ、５ｔ−Ｈ結合
の数が少なくなって不安定なトラップが増大し、記憶保
持特性の悪化が起こることを見い出した。すなわち、窒
化シリコン膜を形成した後の工程での高温熱処理による
記憶保持特性の悪化は、主に窒化シリコン膜形成の際の
水素含有量に大きく依存していることが明らかとなった
。
本発明は、上記の事実に基づいてなされたもので、トン
ネリング媒体となシうる極薄の二酸化シリコン膜上に窒
化シリコン膜を形成した後に、水素プラズマ処理を行う
ことにより、優れた記憶保持特性を得ることができるも
のである。
ネリング媒体となシうる極薄の二酸化シリコン膜上に窒
化シリコン膜を形成した後に、水素プラズマ処理を行う
ことにより、優れた記憶保持特性を得ることができるも
のである。
ＭＮＯ８型半導体記憶装置は、極薄の二酸化シリコン膜
上に窒化シリコン膜を形成後、通常ポリシリコン等の高
融点金属からなるゲート電極を形成し、゛さらにソース
・ドレインの形成、保護膜の形成などの工程が行なわれ
るが、これらの工程においてソース・ドレインの押し込
み、保護膜のち密化などのために窒化シリコン膜成長温
度以上の温度でプ“ラズマ処理を行なう−ものである。
上に窒化シリコン膜を形成後、通常ポリシリコン等の高
融点金属からなるゲート電極を形成し、゛さらにソース
・ドレインの形成、保護膜の形成などの工程が行なわれ
るが、これらの工程においてソース・ドレインの押し込
み、保護膜のち密化などのために窒化シリコン膜成長温
度以上の温度でプ“ラズマ処理を行なう−ものである。
（実施例）
以下、本発明の一実施例を図面を用いて説明する。
まず、第１図（ホ）に示すように、Ｐ型シリコン基板１
の一主面の全面に、二酸化シリコン膜２を５００Ｘの厚
さに形成し、さらに窒化シリコン膜３を１２００Ｘ程度
形成した後、素子分離のために所定の部分を公知のフォ
トエツチング技術でエツチングする。
の一主面の全面に、二酸化シリコン膜２を５００Ｘの厚
さに形成し、さらに窒化シリコン膜３を１２００Ｘ程度
形成した後、素子分離のために所定の部分を公知のフォ
トエツチング技術でエツチングする。
次に、第１図（Ｂ）に示すように、通常の熱酸化法によ
シフイールド酸化膜４を１μｍ程度の厚さに形成する。
シフイールド酸化膜４を１μｍ程度の厚さに形成する。
次に、第１図（Ｃ）に示すように、窒化シリコン膜３と
その下の二酸化シリコン膜２を順次エツチング除去した
後、２０Ｘ程度の薄い二酸化シリコン膜５を８００℃、
酸素雰囲気中で酸化、形成する。
その下の二酸化シリコン膜２を順次エツチング除去した
後、２０Ｘ程度の薄い二酸化シリコン膜５を８００℃、
酸素雰囲気中で酸化、形成する。
次いで、第１図の）に示すように、二酸化シリコン膜５
上に、ジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニに
よシ窒化シリコン膜６を成長させる。本実施例では、成
長温度８００℃、ガス流量比 ＮＨ３／５ｉＨ２Ｃ４２＝１００の条件下で窒化シリコ
ン膜６を５００Ｘ成長させた。その後、全面にポリシリ
コン膜を４０００Ｘ程度形成し、そのポリシリコン膜を
、ゲートとなシうる部分のみを残して公知゛のフォトエ
ツチングによシノリ―ンニングし、第１図の）に示すよ
うなゲート電極７を形成する。さらに、ゲート電極７と
フィールド酸化膜４をマスクとして、リンを打ち込み（
１００ｋｅＶ 、 ４ Ｘ １０１５ｍ−２）、ソース
、ドレイン８，９を形成する。
上に、ジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニに
よシ窒化シリコン膜６を成長させる。本実施例では、成
長温度８００℃、ガス流量比 ＮＨ３／５ｉＨ２Ｃ４２＝１００の条件下で窒化シリコ
ン膜６を５００Ｘ成長させた。その後、全面にポリシリ
コン膜を４０００Ｘ程度形成し、そのポリシリコン膜を
、ゲートとなシうる部分のみを残して公知゛のフォトエ
ツチングによシノリ―ンニングし、第１図の）に示すよ
うなゲート電極７を形成する。さらに、ゲート電極７と
フィールド酸化膜４をマスクとして、リンを打ち込み（
１００ｋｅＶ 、 ４ Ｘ １０１５ｍ−２）、ソース
、ドレイン８，９を形成する。
次いで、第１図（ト）に示すように、公知の気相成長法
によシ、二酸化シリコン膜１０を全面に被着形成した後
、ソース・ドレインの押し込みと二酸化シリコン膜１０
のち密化のために、１０００℃で２０分、Ｎ２雰囲気中
で熱処理を行なう。次に水素プラズマ処理を行なうが、
本実施例では、基板温度４００℃、ガス圧０．５Ｔｏｒ
ｒ、ＲＦパワー１００Ｗの条件下で実施した。
によシ、二酸化シリコン膜１０を全面に被着形成した後
、ソース・ドレインの押し込みと二酸化シリコン膜１０
のち密化のために、１０００℃で２０分、Ｎ２雰囲気中
で熱処理を行なう。次に水素プラズマ処理を行なうが、
本実施例では、基板温度４００℃、ガス圧０．５Ｔｏｒ
ｒ、ＲＦパワー１００Ｗの条件下で実施した。
最後に、第１図（Ｆ）に示すように、ソース、ドレイン
８，９に電極を設けるために、二酸化シリコン膜５をエ
ツチングして、コンタクト孔を開孔し、アルミニウム膜
を全面に被着し、公知のフォトエツチングによシアルミ
ニウム電極１１を形成して第１図（ト）に示すごときＮ
チャネルシリコンゲートＭＮＯ８型半導体記憶装置を完
成させる。
８，９に電極を設けるために、二酸化シリコン膜５をエ
ツチングして、コンタクト孔を開孔し、アルミニウム膜
を全面に被着し、公知のフォトエツチングによシアルミ
ニウム電極１１を形成して第１図（ト）に示すごときＮ
チャネルシリコンゲートＭＮＯ８型半導体記憶装置を完
成させる。
以上の如くして得られたＭＮＯ８型半導体記憶装置の記
憶保持特性の一例を第２図に示す。横軸は、書き込み消
去直後のしきい値電圧、縦軸は、その時に蓄積された電
荷の減衰率（δｖｔｈ／θＺｏ ｇ ｔ ； Ｖ ｔ
ｈ ：しきい値電圧、ｔ：時間）を示している。この図
の横軸に対する傾き角が小さい直線はど、記憶保持特性
が優れていると考えることができ、第２図に示すように
、本発明の製造方法によシ作製された半導体記憶装置の
記憶保持特性（直線１２）は、水素プラズマ処理を行な
わない場合（直線１３）に比べて傾き角が小さく、優れ
た記憶保持特性を有していることがわかる。
憶保持特性の一例を第２図に示す。横軸は、書き込み消
去直後のしきい値電圧、縦軸は、その時に蓄積された電
荷の減衰率（δｖｔｈ／θＺｏ ｇ ｔ ； Ｖ ｔ
ｈ ：しきい値電圧、ｔ：時間）を示している。この図
の横軸に対する傾き角が小さい直線はど、記憶保持特性
が優れていると考えることができ、第２図に示すように
、本発明の製造方法によシ作製された半導体記憶装置の
記憶保持特性（直線１２）は、水素プラズマ処理を行な
わない場合（直線１３）に比べて傾き角が小さく、優れ
た記憶保持特性を有していることがわかる。
なお実施例では、Ｐ型基板を用いてＮチャネル型半導体
記憶装置を作製する場合について説明したが、Ｐチャネ
ル型でも使用できることはもちろんであシ、さらにゲー
ト電極としてポリシリコン以外の高融点金属を用いても
よ・いことはいうまでもない。
記憶装置を作製する場合について説明したが、Ｐチャネ
ル型でも使用できることはもちろんであシ、さらにゲー
ト電極としてポリシリコン以外の高融点金属を用いても
よ・いことはいうまでもない。
（発明の効果）
以上のように、本発明は、ＭＮＯ８型半導体記憶装置の
製造方法において、窒化シリコン膜を形成した後、窒化
シリコン膜成長温度以上の熱処理が加わる場合、水素プ
ラズマ処理を行なうことによシ記憶保持特性の悪化のな
い非常に優れた半導体記憶装置を作製することができ、
ＭＮＯ８型半導体記憶装置の高性能化、及びポリシリコ
ン等の高融点金属をケ゛−ト電極として用いることがで
きることによる高集積化に大きく寄与するものである。
製造方法において、窒化シリコン膜を形成した後、窒化
シリコン膜成長温度以上の熱処理が加わる場合、水素プ
ラズマ処理を行なうことによシ記憶保持特性の悪化のな
い非常に優れた半導体記憶装置を作製することができ、
ＭＮＯ８型半導体記憶装置の高性能化、及びポリシリコ
ン等の高融点金属をケ゛−ト電極として用いることがで
きることによる高集積化に大きく寄与するものである。
第１図は、本発明の一実施例の一連の製造工程を示す図
、第２図は、記憶保持特性図である。 １・・・シリコン基板、２，４，５，１０・・・二酸化
シリコン膜、 ３ 、６・・・窒化シリコン膜、７・・
・ゲート電極、８，９・・・ソース及びドレイン、１１
・・・アルミニウム電極。 第１図 ８，９“シース良シドレ４ン 第１図
、第２図は、記憶保持特性図である。 １・・・シリコン基板、２，４，５，１０・・・二酸化
シリコン膜、 ３ 、６・・・窒化シリコン膜、７・・
・ゲート電極、８，９・・・ソース及びドレイン、１１
・・・アルミニウム電極。 第１図 ８，９“シース良シドレ４ン 第１図
Claims (3)
- （１）少なくとも一導電型半導体基板面に極薄の二酸化
シリコン膜を形成する工程と、前記二酸化シリコン膜上
に窒化シリコン膜を形成する工程と、前記窒化シリコン
膜上の一部にゲート電極を形成する工程と、前記窒化シ
リコン膜を形成した後に、水素プラズマ処理を行なう工
程とを含むことを特徴とする半導体記憶装置の製造方法
。 - （２）窒化シリコン膜形成後で、かつ水素プラズマ処理
前に、前記窒化シリコン膜形成温度以上の温度で熱処理
を行なうことを特徴とする特許請求の範囲第（１）項記
載の半導体記憶装置の製造方法。 - （３）ゲート電極が、ポリシリコン又は高融点金属から
なることを特徴とする特許請求の範囲第（１）項もしく
は第（２）項記載の半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13200085A JPS61290771A (ja) | 1985-06-19 | 1985-06-19 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13200085A JPS61290771A (ja) | 1985-06-19 | 1985-06-19 | 半導体記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290771A true JPS61290771A (ja) | 1986-12-20 |
Family
ID=15071211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13200085A Pending JPS61290771A (ja) | 1985-06-19 | 1985-06-19 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290771A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453634A (en) * | 1987-12-21 | 1995-09-26 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor device |
| US7453116B2 (en) | 2002-12-06 | 2008-11-18 | Spansion Llc | Semiconductor memory device and method of fabricating the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823483A (ja) * | 1981-08-05 | 1983-02-12 | Agency Of Ind Science & Technol | 不揮発性半導体メモリ |
| JPS59188977A (ja) * | 1983-04-12 | 1984-10-26 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置の製造方法 |
-
1985
- 1985-06-19 JP JP13200085A patent/JPS61290771A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823483A (ja) * | 1981-08-05 | 1983-02-12 | Agency Of Ind Science & Technol | 不揮発性半導体メモリ |
| JPS59188977A (ja) * | 1983-04-12 | 1984-10-26 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5453634A (en) * | 1987-12-21 | 1995-09-26 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor device |
| US7453116B2 (en) | 2002-12-06 | 2008-11-18 | Spansion Llc | Semiconductor memory device and method of fabricating the same |
| KR101014036B1 (ko) * | 2002-12-06 | 2011-02-14 | 스펜션 엘엘씨 | 반도체 기억 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| US6294819B1 (en) | CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET | |
| US7442983B2 (en) | Method for making a semiconductor device having a high-k gate dielectric | |
| JPH11121453A (ja) | 半導体装置を形成する方法 | |
| JP2009088440A (ja) | 半導体装置及びその製造方法 | |
| JPS61220474A (ja) | ジユアル電子注入構造体 | |
| JP2629995B2 (ja) | 薄膜トランジスタ | |
| US6429109B1 (en) | Method to form high k dielectric and silicide to reduce poly depletion by using a sacrificial metal between oxide and gate | |
| JPS61290771A (ja) | 半導体記憶装置の製造方法 | |
| JP2691385B2 (ja) | 半導体メモリー装置 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| KR100543209B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| US20040241948A1 (en) | Method of fabricating stacked gate dielectric layer | |
| US6399519B1 (en) | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride | |
| JPH01264268A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS6057674A (ja) | 半導体記憶装置の製造方法 | |
| JPS61287274A (ja) | 半導体記憶装置の製造方法 | |
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| JPH0341775A (ja) | 半導体記憶装置の製造方法 | |
| JPS58212180A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JPS61263281A (ja) | 不揮発性記憶装置の製造方法 |