JP2009088440A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009088440A
JP2009088440A JP2007259700A JP2007259700A JP2009088440A JP 2009088440 A JP2009088440 A JP 2009088440A JP 2007259700 A JP2007259700 A JP 2007259700A JP 2007259700 A JP2007259700 A JP 2007259700A JP 2009088440 A JP2009088440 A JP 2009088440A
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
layer
film
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007259700A
Other languages
English (en)
Inventor
Eiji Uchida
英次 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2007259700A priority Critical patent/JP2009088440A/ja
Priority to US12/230,774 priority patent/US20090090919A1/en
Publication of JP2009088440A publication Critical patent/JP2009088440A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＳｉＣ基板中のＣ（炭素）に起因するゲート絶縁膜の絶縁耐圧や信頼性の低下、及びゲート絶縁膜中の電荷量の増大を抑制し、更に、ゲート絶縁膜／ＳｉＣ基板界面における界面準位密度の増大を抑制する。
【解決手段】ＳｉＣウェハを用いて形成された縦型のＤｉＭＯＳＦＥＴでは、ＳｉＣ基板１０の表面内におけるチャネル領域上にＳｉ層１５が形成され、このＳｉ層１５上にゲート絶縁膜１６が形成されて、Ｓｉ層１５とゲート絶縁膜１６の積層構造が形成されている。更に、ゲート絶縁膜１６上にゲート電極１７が形成されている。
【選択図】図１

Description

本発明は、炭化珪素基板（以下「ＳｉＣ基板」という。）を用いた高耐圧のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor；ＭＯＳ型電界効果トランジスタ）等の半導体装置と、その半導体装置の製造方法、特に、ゲート絶縁膜の形成技術に関するものである。
ワイドバンドギャップ半導体は、耐圧が高く大電流を流すことができる半導体装置の材料として注目されている。ワイドバンドギャップ半導体の中でも、ＳｉＣは特に高い絶縁破壊電界を有することと、このＳｉＣ上には熱酸化によって良質の二酸化珪素膜（ＳｉＯ２膜）膜を形成できることから、例えば、下記の特許文献等にも記載されているように、ＳｉＯ２膜をゲート絶縁膜として用いた絶縁ゲート型のＳｉＣパワーデバイスの開発が進められている。このＳｉＣデバイスでは、例えば、ＤｉＭＯＳＦＥＴ（Double Implanted MOSFET）、ＭＯＳＦＥＴ、ＭＯＳキャパシタ等のように、ゲート絶縁膜を使用した素子が多く採用されている。
特開昭６０−６６８６６号公報 特開平８−５１１１０号公報 特開２００６−１５６４７８号公報
図４は、特許文献３等に記載された従来の半導体装置の概略の断面構造図である。
この半導体装置は、ＳｉＣウェハを用いて形成された縦型のＤｉＭＯＳＦＥＴであり、Ｎ＋型ＳｉＣ基板１を有し、この表面側に、ドリフト層（漂流層）であるＮ−型エピタキシャル層２が形成されている。エピタキシャル層２の表面側には、所定間隔隔てて複数のＰ−型ウェル領域３が形成されている。各ウェル領域３内には、Ｎ＋型ソース領域４が形成され、これらの各ソース領域４内に、コンタクト用のＰ＋型ソース領域５が形成されている。各ウェル領域３間に形成されるチャネル領域上には、ＳｉＯ２膜からなるゲート絶縁膜６が形成され、このゲート絶縁膜６上に、ゲート電極７が形成されている。
ゲート電極７を含む全面がＳｉＯ２膜からなる層間絶縁膜８により覆われ、この層間絶縁膜８の一部が開口されてソース領域５が露出している。露出したソース領域５上には、ソース電極９が形成されて電気的に接続されている。層間絶縁膜８上には、配線１０が選択的に形成され、この配線１０がゲート電極７やソース電極９と電気的に接続されている。ＳｉＣ基板１の裏面側には、ドレイン電極１１が形成されている。
この種のＤｉＭＯＳＦＥＴでは、導通時（オン時）において可能な限り小さな損失（ロス）で、ドレイン電極１１からソース電極９へ大電流を流し、非導通時（オフ時）には数百Ｖ以上の電圧が加わっても電流を流さないスイッチング特性が要求される。
ＤｉＭＯＳＦＥＴの動作は、オン時において、ゲート電極７に正電圧が印加されると、ゲート電極７の下にチャネルが形成されて抵抗が下がり、電気的にオン状態となる。一方、オフ時には、ゲート電極７に０Ｖが印加され、チャネルが形成されなくなって抵抗が増大し、電気的にオフ状態となる。このように、ＤｉＭ０ＳＦＥＴの動作時にはゲート絶縁膜６に高電界が加わるので、このゲート絶縁膜６には良好な絶縁耐圧特性及び高信頼性が要求される。
これらの要求は、ＤｉＭＯＳＦＥＴに限らず、ＭＯＳＦＥＴやＭＯＳキャパシタ等のゲート絶縁膜を使用したＳｉＣデバイスに共通の項目となっている。
しかしながら、従来のＳｉＣ基板１を用いた半導体装置及びその製造方法では、以下のような課題があった。
ＳｉＣ基板１上のゲート絶縁膜６の形成方法として、従来はＳｉＣ基板１を直接熱酸化する方法が広く用いられてきた。しかし、Ｓｉ基板上の熱酸化膜に比べて、絶縁耐圧や信頼性が悪く、技術的に満足できるものは得られなかった。しかも、酸化膜中の電荷密度も高く、トランジスタの閾値電圧を変動させる要因となっていた。その原因の１つに、ＳｉＣ基板１中のＣ（炭素）が酸化膜中に取り込まれることがあげられる。
又、熱酸化膜／ＳｉＣ界面の界面準位密度も高く、トランジスタのチャネル移動度（即ち、チャネルコンダクタンス）の低下や閾値電圧を変動させる要因となっていた。従って、絶縁耐圧が高く、信頼性の優れるＤｉＭＯＳＦＥＴ等の半導体装置を容易に製造することが困難であった。
本発明の半導体装置及びその製造方法では、ＳｉＣ基板の表面内におけるチャネル領域上にＳｉ層を形成し、このＳｉ層上にゲート絶縁膜を形成することにより、Ｓｉ層とゲート絶縁膜の積層構造を形成し、更に、ゲート絶縁膜上にゲート電極を形成している。
本発明の半導体装置及びその製造方法によれば、ＳｉＣ基板の表面内におけるチャネル領域上に、Ｓｉ層とゲート絶縁膜の積層構造を形成しているので、ゲート絶縁膜が直接ＳｉＣ基板に接しない。そのため、ＳｉＣ基板中のＣがゲート絶縁膜中にほとんど取り込まれず、Ｃに起因するゲート絶縁膜の絶縁耐圧や信頼性の低下、及びゲート絶縁膜中の電荷量の増大を抑制することが出来る。更に、ゲート絶縁膜／ＳｉＣ基板界面が存在しない構造となっているため、界面準位密度の増大を抑制することが出来る。
半導体装置は、表面内にチャネル領域を有するＳｉＣ基板と、前記チャネル領域上に形成されたＳｉ層と、前記Ｓｉ層上に積層されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有している。
（実施例１の構成）
図１は、本発明の実施例１を示す半導体装置の概略の断面構造図である。
この半導体装置は、従来と同様に、ＳｉＣウェハを用いて形成された縦型のＤｉＭＯＳＦＥＴであり、Ｎ＋型ＳｉＣ基板１０を有し、この表面側に、ドリフト層であるＮ−型エピタキシャル層１１が形成されている。エピタキシャル層１１の表面側には、所定間隔隔てて複数のＰ−型ウェル領域１２が形成されている。各ウェル領域１２内には、Ｎ＋型ソース領域１３が形成され、これらの各ソース領域１３内に、コンタクト用のＰ＋型ソース領域１４が形成されている。
各ウェル領域１２間に形成されるチャネル領域上には、従来と異なり、Ｓｉ層１５が形成され、このＳｉ層１５上に、酸化膜（ＳｉＯ２）又は酸窒化膜（ＳｉＯＮ）からなるゲート絶縁膜１６が積層されている。ゲート絶縁膜１６上には、ゲート電極１７が選択的に形成されている。
ゲート電極１７を含む全面がＳｉ酸化膜等からなる層間絶縁膜１８により覆われ、この層間絶縁膜１８の一部が開口されてソース領域１４が露出している。露出したソース領域１４上には、ソース電極１９が形成されて電気的に接続されている。層間絶縁膜１８上には、配線２０が選択的に形成され、この配線２０がゲート電極１７やソース電極１９と電気的に接続されている。ＳｉＣ基板１０の裏面側には、ドレイン電極２１が形成されている。
（構成の動作）
本実施例１のＤｉＭＯＳＦＥＴでは、従来と異なり、Ｓｉ層１５とゲート絶縁膜１６が積層構造となっているが、従来と同様に、オン時には可能な限り小さなロスでドレイン電極２１からソース電極１９へ大電流を流し、オフ時には数百Ｖ以上の電圧が加わっても電流を流さないスイッチング特性が要求される。
動作は、従来と同様に、オン時にはゲート電極１７に正電圧が印加され、その下にチャネルが形成されて抵抗が下がり、電気的にオン状態となる。一方、オフ時には、ゲート電極１７に０Ｖが印加されてチャネルが形成されなくなり、抵抗が増大して電気的にオフ状態となる。
（構成の効果）
本実施例１の縦型のＤｉＭＯＳＦＥＴによれば、ＳｉＣ基板１０上に、Ｓｉ層１５とゲート絶縁膜１６の積層構造を形成したので、次の（ａ）、（ｂ）のような効果がある。
（ａ） ゲート絶縁膜１６は直接ＳｉＣ基板１０に接することなく、ＳｉＣ基板１０中のＣが、ゲート絶縁膜１６中にほとんど取り込まれない構造になっている。このため、Ｃに起因するゲート絶縁膜１６の絶縁耐圧や信頼性の低下、ゲート絶縁膜１６中の電荷量の増大を抑制することが出来る。
（ｂ） ゲート絶縁膜／ＳｉＣ基板界面が存在しない構造となっているため、界面準位密度の増大を抑制することが出来る。
（実施例１の製造方法）
図２−１〜図２−５は、図１の縦型のＤｉＭＯＳＦＥＴの製造方法例を示す概略の断面の製造工程図である。
本実施例１の縦型のＤｉＭＯＳＦＥＴは、例えば、次の（１）〜（８）のような工程により製造される。
（１） 図２−１（Ａ）の工程
Ｎ＋型ＳｉＣ基板１０上に、Ｎ−型不純物イオンをドープしたエピタキシャル層１１を形成する。このエピタキシャル層１１は、例えば、化学的気相成長（Chemical Vapor Deposition、以下「ＣＶＤ」という。）法を用い、１０００°Ｃ〜２０００℃の温度で、１μｍ〜２０μｍの膜厚になるように、ＳｉＣをエピタキシャル成長させて形成する。次に、エピタキシャル層１１の表面にウェル形成用のマスクを設け、アルミニュウム（Ａｌ）、硼素（Ｂ）等のＰ−型不純物イオンを注入し、複数のＰ−型ウェル領域１２を形成する。ウェル領域１２の形成後、マスクを除去する。
（２） 図２−１（Ｂ）の工程
ウェル領域１２が形成されたエピタキシャル層１１の表面に、ソース領域形成用のマスクを設け、リン（燐）、窒素（Ｎ）等のＮ＋型不純物イオンを注入し、Ｎ＋型ソース領域１３を形成する。Ｎ＋型ソース領域１３が形成されたエピタキシャル層１１の表面に、コンタクト領域形成用のマスクを設け、Ａｌ、Ｂ等のＰ＋型不純物イオンを注入してコンタクト用のＰ＋型ソース領域１４を形成する。次に、注入した不純物イオンの活性化を行うために、Ｐ＋型ソース領域１４が形成されたＳｉＣ基板１０を、例えば１０００°Ｃ〜１６００°Ｃの高温炉に入れ、窒素ガス（Ｎ２）、アルゴン（Ａｒ）等の不活性雰囲気中又は真空雰囲気中で、結晶化アニールを行う。これにより、ウェル領域１２とソース領域１３，１４とによる所謂ＤＩ（Double Implanted）構造が得られる。
（３） 図２−２（Ｃ）の工程
ソース領域１３，１４が形成されたエピタキシャル層１１の表面に、厚さ例えば１ｎｍ〜１００ｎｍのＳｉ層１５を形成する。Ｓｉ層１５の形成方法としては、例えば、エピタキシャル成長法、減圧ＣＶＤ法（以下「ＬＰＣＶＤ法」という。）、常圧ＣＶＤ法（以下「ＡＰＣＶＤ法」という。）、プラズマＣＶＤ法、スパッタ等を用いるが、本実施例１では、特に形成方法を限定するものではなく、どのような形成方法を用いても良い。
形成方法の内、例えば、エピタキシャル成長法は、特に３Ｃ構造のＳｉＣ（１００）基板では、Ｓｉ（１００）との格子定数が近く、エピタキシャル成長が容易である。Ｓｉエピタキシャル成長時の反応ガスとしては、モノシラン（ＳｉＨ４）、ジクロルシラン（ＳｉＨ２Ｃｌ２）等を使用し、例えば６００°Ｃ〜１０００°Ｃの温度でエピタキシャル成長し、Ｓｉ層１５を堆積する。
ＬＰＣＶＤ、ＡＰＣＶＤ、プラズマＣＶＤ等のＣＶＤ法では、例えばＳｉＨ４、ＳｉＨ２Ｃｌ２、ジシラン（Ｓｉ２Ｈ６）等のシラン系ガスを用いてＳｉ層１５を堆積する。
（４） 図２−２（Ｄ）の工程
例えば、０２、Ｈ２０等の酸化性ガス、Ｎ２０、ＮＯ、ＮＯ２、ＮＨ３、Ｎ２等のＮを含むガスやＡｒ等の不揮発性ガスを組み合わせて、Ｓｉ層１５を熱酸化、熱酸窒化、プラズマ酸化、プラズマ酸窒化、プラズマ窒化、オゾン酸化、アニール処理等を行い、酸化膜（ＳｉＯ２）又は酸窒化膜（ＳｉＯＮ）からなるゲート絶縁膜１６を形成する。この際に、Ｓｉ層１５は完全に酸化又は酸窒化させず、Ｓｉ層１５の一部を、例えば、０．１ｎｍ〜９０ｎｍ残す。
（５） 図２−３（Ｅ）の工程
ゲート絶縁膜１６の上に、ゲート電極用のポリシリコン層１７ａを形成する。ポリシリコン層１７ａには、ＰやＢを高濃度にドープしたポリシリコンを使用するが、シリサイド、ポリサイド、高融点金属等の導電層を使用しても良い。
（６） 図２−４（Ｆ）の工程
ホトリソグラフィ技術を用いたパターニング処理により、ポリシリコン層１７ａ、ゲート絶縁膜１６、及びＳｉ層１５に対して、レジスト塗布、露光、現像、ドライエッチングを順次行い、ゲート電極形成領域以外のポリシリコン層１７ａ、ゲート絶縁膜１６、及びＳｉ層１５を除去する。パターニングの終了後、レジストの除去と洗浄を行い、ポリシリコン層１７ａによるゲート電極１７を形成する。この際、ゲート電極１７は、この一部がソース領域１３の一部とオーバラップするように形成する。これは、ＳｉＣ基板１０は通常のＳｉ基板とは異なり、高濃度不純物イオンが熱拡散されにくいので、熱処理によってゲート電極１７の下側に高濃度不純物イオンを拡散させることができないためである。又、通常のＳｉ基板の場合には、ゲート電極を先に形成し、形成したゲート電極をマスクとして高濃度不純物イオンを注入するが、ＳｉＣ基板１０では、ゲート電極形成と不純物イオン注入の順序が逆になっていることも、同じ理由によるものである。
（７） 図２−５（Ｇ）の工程
ゲート電極１７を含む全面に、良好な絶縁性を有する層間絶縁膜１８を堆積する。堆積方法としては、ＬＰ−ＴＥＯＳ（Low Pressure-Tetraethyl Orthosilicate），ＬＰ−ＳｉＮ，ＨＴＯ（High Temperature Oxide），ＬＴＯ（Low Temperature Oxide）等のＬＰＣＶＤ法、或いは、プラズマＣＶＤ法、オゾンＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法等を使用する。又、層間絶縁膜１８の材料としては、Ｓｉ酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜、或いは、Ａｌ、チタン（Ｔｉ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、ジリコニウム（Ｚｒ）等の酸化膜、又は、シリケート膜等を用いる。
（８） 図１の工程
ホトリソグラフィ技術等により、層間絶縁膜１８におけるソース領域１４箇所やゲート電極１７箇所を開口し、全面に配線層を形成した後にこの配線層をパターニングし、ソース領域１４上に接続されたソース電極１９を形成すると共に、このソース電極１９やゲート電極１７に接続された配線２０を形成する。更に、ＳｉＣ基板１０の裏面にオーミック接続されたドレイン電極２１を形成する。これにより、図１に示すような縦型のＤＩＭＯＳＦＥＴが完成する。
（製造方法の効果）
本実施例１の製造方法によれば、次の（ｉ）、（ｉｉ）のような効果がある。
（ｉ） ＳｉＣ基板１０上にＳｉ層１５を形成する工程と、このＳｉ層１５の一部を残すように、Ｓｉ層１５を酸化又は酸窒化して酸化膜又は酸窒化膜からなるゲート絶縁膜１６を形成する工程とを施すようにしたので、縦型のＤｉＭＯＳＦＥＴを簡単且つ容易に製造出来る。そのため、ゲート絶縁膜１６が直接ＳｉＣ基板１０に接しないので、ＳｉＣ基板１０中のＣがゲート絶縁膜１６中にほとんど取り込まれず、Ｃに起因するゲート絶縁膜１６の絶縁耐圧や信頼性の低下、及びゲート絶縁膜１６中の電荷量の増大を抑制することが出来る。
（ｉｉ） ゲート絶縁膜／ＳｉＣ基板界面が存在しない構造となっているため、界面準位密度の増大を抑制することが出来る。
（実施例１の顕著な効果）
前記の構成の効果及び製造方法の効果について、本実施例１が従来技術に比べて優れている点を以下の（１）〜（５）において詳細に説明する。
（１） 本実施例１が従来技術と異なる点は、Ｓｉ層１５を残存させることである。これに対し、ゲート酸化時のＣの拡散防止のためであれば、ＳｉＣ基板１０の表面におけるシリコンを全て酸化しても効果は異ならないと考えられるかもしれない。
しかし、ＳｉＣ基板１０のシリコンをジャストで酸化して制御することは、製造マージンの点で極めて困難であり、多少余分に酸化する必要がある。この余分の酸化の際に、ＳｉＣ基板１０からのＣがシリコン酸化中に拡散してしまうので、固定電荷及び界面準位が発生し、所望の効果が得られない。そこで、本実施例１では、一部のＳｉ層１５を残存させている。
（２） ＳｉＣ基板１０の表面において、本実施例１のようなＳｉ／ＳｉＣ界面は、従来のようなＳｉＯ２／ＳｉＣ界面に比べて界面順位においても不安定と考えられるかもしれない。
Ｓｉ／ＳｉＣ界面にも界面準位が発生する危険性がある。しかし、本実施例１において、例えば、３Ｃ−ＳｉＣはＳｉにエピタキシャル成長するので、その界面でダングリングボンド（dangling bond；原子における未結合手のことであり、このダングリングボンド上の電子は不安定なために化学的に活性となり、特に結晶表面の物性には重要な役割を果たす。）を少なくすることが可能であり、界面準位の増大を抑制することが可能である。つまり、界面準位の発生原因はダングリングボンドであるので、完全にエピタキシャル成長した場合には、界面準位は発生しないことになる。又、Ｓｉのバンドギャップは１．１２ｅＶであり、ＳｉＣのバンドギャップに比べて半分のため、界面準位の数もバンドギャップに応じて減少する。このため、Ｓｉ／ＳｉＣ界面の界面準位がトランジスタ特性に及ぼす影響は小さくなる。
（３） 本実施例１のように、Ｓｉ層１５を残存させることは、チャネル領域でもない単なる半導体が従来のトランジスタに付加される訳であるから、従来のＳｉＣ上に直接ゲート絶縁膜を形成した場合と比較して、トランジスタ特性が劣化してしまうことが考えられる。
しかし、本実施例１では、残存Ｓｉ層１５が厚い場合（例えば、数ｎｍ以上）では、Ｓｉ層１５はチャネルとして使用する。又、Ｓｉ層１５が極めて薄い場合（例えば、数ｎｍ以下）では、チャネルはＳｉＣ基板１５に形成されることになるが、この場合でも、当然固定電荷や界面準位が大幅に低減されるため、トランジスタ特性の劣化はない。
（４） 本実施例１の目的は、固定電荷と界面準位の大幅な低減である。この２つの要因により、チャネル移動度の低下、トランジスタの閾値変動、Ｓ値の増大が起こるので、トランジスタ特性劣化の抑制やばらつき抑制が出来ない。そこで、本実施例１では、一部のＳｉ層１５を残存させることにより、固定電荷と界面準位の大幅な低減が達成でき、トランジスタ特性劣化の抑制やばらつき抑制が可能となる。
（５） 残存Ｓｉ層１５の役割をまとめれば、次のようになる。
・ ＳｉＣ基板１０からのＣが、シリコン酸化中に拡散するのを、残存Ｓｉ層１５がブロックする。
・ シリコン酸化膜中のＣが大幅に減少することにより、固定電荷及び界面準位を大幅に低減する。
・ 固定電荷及び界面準位を大幅に低減するため、トランジスタ特性劣化の抑制やばらつき抑制が可能となる。
・ 残存Ｓｉ層１５が厚い場合（例えば、数ｎｍ以上）には、Ｓｉ層１５はチャネルとして使用する。Ｓｉ層１５が極めて薄い場合（例えば、数ｎｍ以下）は、チャネルはＳｉＣ基板１０に形成される。
（実施例２の構成・製造方法）
図３（Ａ）〜（Ｃ）は、本発明の実施例２における半導体装置の製造方法例の要部を示す模式的な断面の製造工程図である。ここで、図３（Ａ）は、実施例１における図２−１（Ａ）、（Ｂ）に対応し、図３（Ｂ）は、図２−２（Ｃ）に対応し、図３（Ｃ）は、図２−２（Ｄ）に対応している。
本実施例２の半導体装置は、例えば、実施例１の図１とほぼ同様の縦型のＤｉＭＯＳＦＥＴであり、図１中のＳｉ層１５及びゲート絶縁膜１６の積層構造に代えて、これとは異なるＳｉ層１５Ａ及びゲート絶縁膜１６Ａの積層構造が形成されている点のみが、実施例１と異なる。
本実施例２における縦型のＤｉＭＯＳＦＥＴは、例えば、次の（１）〜（３）のような工程により製造される。
（１） 図３（Ａ）の工程（図２−１（Ａ）、（Ｂ）の工程に対応）
ＳｉＣ基板１０の表面側に、図２−１（Ａ）、（Ｂ）に示すようなエピタキシャル層１１、Ｐ−型ウェル領域１２、Ｎ＋型ソース領域１３、及びＰ＋型ソース領域１４を形成する。
（２） 図３（Ｂ）の工程（図２−２（Ｃ）の工程に対応）
ＳｉＣ基板１０上に、厚さ例えば０．１ｎｍ〜１００ｎｍのＳｉ層１５Ａを形成する。形成方法としては、実施例１と同様に、例えば、エピタキシャル成長法、ＬＰＣＶＤ法、ＡＰＣＶＤ法、プラズマＣＶＤ法、スパッタ等を用いるが、本実施例２では、特に形成方法を限定するものではなく、どのような形成方法を用いても良い。
（３） 図３（Ｃ）の工程（図２−２（Ｄ）の工程に対応）
Ｓｉ層１５Ａ上に、厚さ例えば１ｎｍ〜１００ｎｍのゲート絶縁膜１６Ａを形成する。形成方法としては、例えば、ＬＰ−ＴＥＯＳ、ＬＰ−ＳｉＮ、ＨＴＯ、ＬＴＯ等のＬＰＣＶＤ法や、プラズマＣＶＤ法、オゾンＣＶＤ法、ＡＬＤ法等を用い、ゲート絶縁膜１６Ａの材料としては、例えば、Ｓｉ酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜、或いは、Ａｌ、Ｔｉ、Ｔａ、Ｈｆ、Ｚｒ等の酸化膜を用いる。しかし、本実施例２では、特に形成方法を限定するものではなく、どのような形成方法や絶縁膜材料を用いても良い。
その後、図２−３〜図２−５と同様の工程を施すことにより、本実施例２の縦型のＤＩＭＯＳＦＥＴが完成する。
（実施例２の効果）
本実施例２によれば、次の（ｉ）、（ｉｉ）のような効果がある。
（ｉ） ＳｉＣ基板１０上にＳｉ層１５Ａを形成し、このＳｉ層１５Ａ上にゲート絶縁膜１６Ａを形成して積層構造にしたので、実施例１とほぼ同様に、縦型のＤｉＭＯＳＦＥＴを簡単且つ容易に製造出来る。そのため、ゲート絶縁膜１６Ａが直接ＳｉＣ基板１０に接しないので、ＳｉＣ基板１０中のＣがゲート絶縁膜１６Ａ中にはほとんど取り込まれず、Ｃに起因するゲート絶縁膜１６Ａの絶縁耐圧や信頼性の低下、ゲート絶縁膜１６Ａ中の電荷量の増大を抑制することが出来る。更に、ゲート絶縁膜／ＳｉＣ基板界面が存在しない構造となっているため、界面準位密度の増大を抑制することが出来る。
（ｉｉ） 本実施例２では、実施例１のように、Ｓｉ層１５を酸化又は酸窒化してそのＳｉ層１５の表面内にゲート絶縁膜１６を形成するのではなく、Ｓｉ層１５Ａ上にゲート絶縁膜１６Ａを形成して積層構造にするので、Ｓｉ層１５Ａ及びゲート絶縁膜１６Ａを形成するための膜厚制御が容易になり、しかも、ゲート絶縁膜１６Ａとして種々の材料を使用することが出来る。
（変形例）
本発明は、上記実施例１、２に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ） ＤＩＭＯＳＦＥＴに限らず、ＭＯＳＦＥＴやＭＯＳキャパシタ等のゲート絶縁膜１６，１６Ａを使用したＳｉＣデバイスに適用することができる。
（ｂ） 縦型のＤＩＭＯＳＦＥＴに限らず、ソース電極、ゲート電極及びドレイン電極が同一平面上に並んだ横型のＭＯＳＦＥＴに対しても、同様に適用可能である。
（ｃ） 図２−１〜図２−５、及び図３の工程の処理は、ＳｉＣ基板１０を用いた半導体装置製造に一般的なものであり、処理の順番や方法は、これに限定されるものではない。
本発明の実施例１を示す半導体装置の概略の断面構造図である。 図１の縦型のＤｉＭＯＳＦＥＴの製造方法例を示す概略の断面の製造工程図である。 図１の縦型のＤｉＭＯＳＦＥＴの製造方法例を示す概略の断面の製造工程図である。 図１の縦型のＤｉＭＯＳＦＥＴの製造方法例を示す概略の断面の製造工程図である。 図１の縦型のＤｉＭＯＳＦＥＴの製造方法例を示す概略の断面の製造工程図である。 図１の縦型のＤｉＭＯＳＦＥＴの製造方法例を示す概略の断面の製造工程図である。 本発明の実施例２における半導体装置の製造方法例の要部を示す模式的な断面の製造工程図である。 従来の半導体装置の概略の断面構造図である。
符号の説明
１０ ＳｉＣ基板
１３，１４ ソース領域
１５，１５Ａ Ｓｉ層
１６，１６Ａ ゲート絶縁膜
１７ ゲート電極
１９ ソース電極
２０ 配線
２１ ドレイン電極

Claims (5)

  1. 表面内にチャネル領域を有する炭化珪素基板と、
    前記チャネル領域上に形成されたシリコン層と、
    前記シリコン層上に積層されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    を有することを特徴とする半導体装置。
  2. 前記ゲート絶縁膜は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、酸化アルミニュウム膜、酸化チタン膜、酸化タンタル膜、酸化ハフニウム膜、又は酸化ジリコニウム膜のいずれか１つであることを特徴とする請求項１記載の半導体装置。
  3. 炭化珪素基板の表面内のチャネル領域上にシリコン層を形成する工程と、
    前記シリコン層の一部を残すように、前記シリコン層を酸化して酸化膜からなるゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 炭化珪素基板の表面内のチャネル領域上にシリコン層を形成する工程と、
    前記シリコン層の一部を残すように、前記シリコン層を酸窒化して酸窒化膜からなるゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  5. 炭化珪素基板の表面内のチャネル領域上にシリコン層を形成する工程と、
    前記シリコン層上に、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、酸化アルミニュウム膜、酸化チタン膜、酸化タンタル膜、酸化ハフニウム膜、又は酸化ジリコニウム膜のいずれか１つの膜からなるゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2007259700A 2007-10-03 2007-10-03 半導体装置及びその製造方法 Pending JP2009088440A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007259700A JP2009088440A (ja) 2007-10-03 2007-10-03 半導体装置及びその製造方法
US12/230,774 US20090090919A1 (en) 2007-10-03 2008-09-04 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007259700A JP2009088440A (ja) 2007-10-03 2007-10-03 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009088440A true JP2009088440A (ja) 2009-04-23

Family

ID=40522490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007259700A Pending JP2009088440A (ja) 2007-10-03 2007-10-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20090090919A1 (ja)
JP (1) JP2009088440A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124489A (ja) * 2010-12-06 2012-06-28 Robert Bosch Gmbh シリコンカーバイドから半導体構造体を製造する方法並びにシリコンカーバイド半導体
JP2014056913A (ja) * 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2015061018A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置およびその製造方法
JP2023511782A (ja) * 2020-03-17 2023-03-22 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 絶縁ゲート構造、それを伴うワイドバンドギャップ材料パワーデバイス、およびその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123140A1 (en) * 2008-11-20 2010-05-20 General Electric Company SiC SUBSTRATES, SEMICONDUCTOR DEVICES BASED UPON THE SAME AND METHODS FOR THEIR MANUFACTURE
US8367536B2 (en) * 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
GB2483702A (en) * 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
JP5626037B2 (ja) * 2011-03-09 2014-11-19 住友電気工業株式会社 半導体装置の製造方法
US8686509B2 (en) * 2012-02-09 2014-04-01 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
CN105513962A (zh) * 2016-01-12 2016-04-20 上海晶亮电子科技有限公司 碳化硅器件中的Trench MOSFET的栅氧化加工方法
CN108198759A (zh) * 2017-12-04 2018-06-22 重庆中科渝芯电子有限公司 一种提高平面vdmos柵氧击穿的制造方法
CN108899369B (zh) 2018-06-27 2020-11-03 东南大学 一种石墨烯沟道碳化硅功率半导体晶体管
CN111326573A (zh) * 2018-12-14 2020-06-23 深圳比亚迪微电子有限公司 场效应晶体管及制备方法、电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945914A (ja) * 1995-08-01 1997-02-14 Hitachi Ltd 半導体集積回路装置
JPH10125917A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびにその製造装置
JPH11102918A (ja) * 1997-09-26 1999-04-13 Nec Kansai Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2000012850A (ja) * 1998-06-24 2000-01-14 Nec Kansai Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2002299620A (ja) * 2001-03-30 2002-10-11 Denso Corp 炭化珪素半導体装置の製造方法
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2004039946A (ja) * 2002-07-05 2004-02-05 Toyota Motor Corp 半導体装置の製造方法
JP2004134644A (ja) * 2002-10-11 2004-04-30 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2005039257A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP4880867B2 (ja) * 2002-04-10 2012-02-22 セイコーインスツル株式会社 薄膜メモリ、アレイとその動作方法および製造方法
JP2004088015A (ja) * 2002-08-29 2004-03-18 Nec Corp 半導体装置およびその製造方法。
JP3906184B2 (ja) * 2003-06-11 2007-04-18 株式会社東芝 半導体装置およびその製造方法
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
CN1989610A (zh) * 2004-07-28 2007-06-27 松下电器产业株式会社 振荡器
US7115955B2 (en) * 2004-07-30 2006-10-03 International Business Machines Corporation Semiconductor device having a strained raised source/drain
JP2008516454A (ja) * 2004-10-07 2008-05-15 フェアチャイルド・セミコンダクター・コーポレーション バンドギャップが改善されたｍｏｓゲートパワートランジスタ
US7473593B2 (en) * 2006-01-11 2009-01-06 International Business Machines Corporation Semiconductor transistors with expanded top portions of gates

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945914A (ja) * 1995-08-01 1997-02-14 Hitachi Ltd 半導体集積回路装置
JPH10125917A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびにその製造装置
JPH11102918A (ja) * 1997-09-26 1999-04-13 Nec Kansai Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2000012850A (ja) * 1998-06-24 2000-01-14 Nec Kansai Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2002299620A (ja) * 2001-03-30 2002-10-11 Denso Corp 炭化珪素半導体装置の製造方法
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2004039946A (ja) * 2002-07-05 2004-02-05 Toyota Motor Corp 半導体装置の製造方法
JP2004134644A (ja) * 2002-10-11 2004-04-30 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
JP2005039257A (ja) * 2003-07-02 2005-02-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124489A (ja) * 2010-12-06 2012-06-28 Robert Bosch Gmbh シリコンカーバイドから半導体構造体を製造する方法並びにシリコンカーバイド半導体
JP2014056913A (ja) * 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2015061018A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置およびその製造方法
JP2023511782A (ja) * 2020-03-17 2023-03-22 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 絶縁ゲート構造、それを伴うワイドバンドギャップ材料パワーデバイス、およびその製造方法

Also Published As

Publication number Publication date
US20090090919A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
JP2009088440A (ja) 半導体装置及びその製造方法
KR100796092B1 (ko) 불휘발성 반도체 메모리 장치와 반도체 장치, 및 불휘발성반도체 메모리 장치의 제조 방법
US8168547B2 (en) Manufacturing method of semiconductor device
US7763945B2 (en) Strained spacer design for protecting high-K gate dielectric
JP5584823B2 (ja) 炭化珪素半導体装置
JP5126930B2 (ja) 半導体装置の製造方法
JP2009059882A (ja) 半導体装置
JP2007243105A (ja) 半導体装置およびその製造方法
JP4617574B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2015142034A (ja) 半導体装置の製造方法
JP2008311464A (ja) 半導体装置とその製造方法
JP4574951B2 (ja) 半導体装置及びその製造方法
US6664577B2 (en) Semiconductor device includes gate insulating film having a high dielectric constant
JP5050351B2 (ja) 半導体装置の製造方法
JP5471491B2 (ja) 半導体装置およびその製造方法、ｐチャネルＭＯＳトランジスタ
JP5197474B2 (ja) 炭化珪素半導体装置の製造方法
JP2004079729A (ja) 半導体装置
JP2007165401A (ja) 半導体装置および半導体装置の製造方法
JP2010165705A (ja) 半導体装置の製造方法
JP2005045166A (ja) 半導体装置及びその製造方法
JP4757579B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JP5437592B2 (ja) 半導体装置およびその製造方法
JP2006245306A (ja) 半導体装置の製造方法
JP5041834B2 (ja) 半導体装置の製造方法と半導体装置
JP6133939B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130813