JP4880867B2 - 薄膜メモリ、アレイとその動作方法および製造方法 - Google Patents
薄膜メモリ、アレイとその動作方法および製造方法 Download PDFInfo
- Publication number
- JP4880867B2 JP4880867B2 JP2003086898A JP2003086898A JP4880867B2 JP 4880867 B2 JP4880867 B2 JP 4880867B2 JP 2003086898 A JP2003086898 A JP 2003086898A JP 2003086898 A JP2003086898 A JP 2003086898A JP 4880867 B2 JP4880867 B2 JP 4880867B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor region
- semiconductor
- gate
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 219
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 355
- 239000010408 film Substances 0.000 claims description 107
- 239000000758 substrate Substances 0.000 claims description 25
- 239000000969 carrier Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 18
- 230000001590 oxidative effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000010410 layer Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- -1 etc. Chemical compound 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 210000002268 wool Anatomy 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
半導体メモリおよびその集積回路、特にSOI（Semiconductor On Insulator）、SON（Semiconductor On Nothing）等の薄膜半導体をチャネル形成領域として有する技術分野。前記半導体薄膜は絶縁基板の上に形成されている場合（SOI）、中空状態でその両端を基板で保持されている場合（SON）、基板に一端が接続されている突起状の形状を有する場合等がある。
【０００２】
【従来の技術】
部分空乏形SOIMOSトランジスタ構造に2つの相補形トランジスタを組み込んで、キャパシタを用いないダイナミックメモリを作る提案はH.J.Wann等によって１９９３年にされている（例えば、非特許文献１参照。）。
最近、部分空乏形SOIMOSトランジスタのドレイン高電界領域で発生する雪崩降服等キャリア増倍現象を用いてキャリアを発生させ、そのキャリアにより中性のボディを荷電して、トランジスタのドレイン・ソース間を流れる電流の変化を読み出すメモリが提案されている（例えば、非特許文献１参照。）。
【０００３】
なお、部分空乏SOIとは、空乏層が半導体薄膜の厚さ方向に部分的にしか広がらない、中性領域を有するSOIを呼び、PD（Partially Depleted）SOIと略記する。また、ボディはチャネルが形成される上記半導体薄膜を簡略化した呼び名である。
【０００４】
【非特許文献１ 】
H.J.Wann、C.Hu著、「A capacitor-less DRAM cell on SOI substrate」（SOI基板へ形成したキャパシタを用いないダイナミックメモリセル）、1993 IEDM (International Electron Device Meeting) Technical Digest（１９９３年国際電子装置会議予稿集）、pp.635-638参照）。
【非特許文献２ 】
S.Okhonin、他、著、「A Capacitor-less 1T-DRAM Cell」（キャパシタを用いない１トランジスタダイナミックメモリ）、IEEE Electron Device Letters、Volume 23、Number 2（アメリカ電気・電子学会、電子装置レター誌、２３巻、２号）、pp.85-87、Feb.、2002）。
【０００５】
【発明が解決しようとする課題】
一方、低消費電力用途ないしはSOIMOSトランジスタの微細化が進むとSOIは完全空乏形（FD）が使われるようになり、FDSOIに適用できるSOIメモリセルが必要となる。ここで、FD（Fully Depleted）SOIとは空乏層が半導体薄膜の厚み方向全体に広がるほどの厚みと不純物濃度を有するSOIをさす。
【０００６】
一方、ドレイン高電界部分でのキャリア増倍を利用する方法は、書き込むセルのドレインを高電圧に駆動するビット線に接続された非選択セルにも弱いキャリア増倍が生じて、いわゆる書き込みディスターブ（write disturb）と呼ばれる弱い誤書き込みが生じるため、1ビット線あたり多数のセルが接続される大きなアレイを組む事が難しい。
【０００７】
本発明はFDSOIにも適用出来るキャパシタを用いないSOI等半導体薄膜メモリセルとそのアレイを提供する。さらに本発明では、ドレイン高電界部分でのキャリア増倍を用いない書き込みないし消去方法のSOI等半導体薄膜メモリセルとそのアレイおよびそれらの動作方法、製造方法を提供する。
【０００８】
【課題を解決する為の手段】
本発明では上記課題を解決する為に、（１）ボディへ、（２）ドレイン高電界部分でのキャリア増倍を用いることなく、ドレイン、ソース以外の第３の半導体領域からキャリアを供給する方法をとる。
【０００９】
【発明の実施の形態】
この為に本発明では、図１に１断面例、図２（ａ）に平面の1例、図２（ｂ）に図２（a）のＸ−Ｘ’線に沿った断面を示すように、
第１の主面１０１と該第１の主面に対向する第2の主面１０２を有する半導体薄膜１００と、該半導体薄膜第1主面上に設けられた第1のゲート絶縁膜２１０と、該第1のゲート絶縁膜上に設けられた第1の導電ゲート３１０と、該第1の導電ゲートを挟んで離間され該第1の導電ゲートから絶縁され前記半導体薄膜１００と接して設けられた互いに対向して離間する第1の導電形の第１の半導体領域１１０と第２の半導体領域１２０と、前記半導体薄膜と接して設けられ逆導電形の第３の半導体領域１３０とを有している。
【００１０】
さらに、前記半導体薄膜１００は第1の導電ゲート下の第１および第２の半導体領域の間で前記第１の主面１０１と前記第２の主面１０２間のキャリアが空乏する第１の導電ゲート電位が存在する膜厚と不純物濃度の組み合わせを有している。
【００１１】
前記第1の半導体領域と前記第２の半導体領域とで挟まれる前記半導体薄膜部分１０３と前記逆導電形の第３の半導体領域の間に前記半導体薄膜は延在しており、該半導体薄膜の該延在部分１０４上に、更に第２のゲート絶縁膜２２０とその上に設けられた第２の導電ゲート３２０とを設けたメモリセルを提供する。
【００１２】
なお、図２において、４２１は必要に応じて設けられる第１の導電ゲートと第２の導電ゲートとを絶縁する絶縁膜、４００はいわゆるフィールド絶縁膜、
４１３、４３１はそれぞれ第３の半導体領域上の絶縁膜、第１の導電ゲート上の絶縁膜、１１３、１２３、１３３、３１３、３２３は必要に応じて設けられる第１、第２、第３の半導体領域へのコンタクト、第１、第２導電ゲートへのコンタクトである。また、図１は図２（ａ）のＹ−Ｙ’ 線に沿った断面でもある。なお前記コンタクトは必ずしも１セル毎に設ける必要は無い。特に導電ゲートへのコンタクトは、導電ゲートがワード線の1部分を構成することが多いので、多数のセルに1個の割合で必要になるのみである。
【００１３】
前記第1の半導体領域１１０と前記第２の半導体領域１２０とで挟まれる前記半導体薄膜部分１０３では第1の導電ゲートのゲート閾値電圧を越える電位によって第1の導電形のチャネルが誘起される。本発明ではこの半導体薄膜部分１０３を第1のチャネル形成半導体薄膜部分と呼ぶ。
【００１４】
前記半導体薄膜の延在部分１０４では第２の導電ゲートと第３の半導体領域の電位関係により、逆導電形のキャリアが誘起されるないしは逆導電形のキャリア通路が形成される。本発明ではこれを第２のチャネル形成半導体薄膜部分と呼ぶ。この延在部分には逆導電形キャリア通路の第２の導電ゲートからみたゲート閾値電圧調整の為に、１０４と導電形の異なるまたは不純物濃度の異なる部分１０５が形成されることもある。なお本発明では前記「ゲート閾値電圧を越える電位」とはｎチャネルであればゲート閾値電圧より正方向に大きく、ｐチャネルであればゲート閾値電圧より負方向に絶対値が大きい事を意味する。
【００１５】
本発明では前記第１の主面前記第２の主面間の距離を前記半導体薄膜の厚さと呼ぶ。
【００１６】
前記第２の導電ゲートと前記第３の半導体領域との電位関係の第1の組み合わせにより、前記第３の半導体領域から前記第２のチャネル形成半導体薄膜部分を通して第１のチャネル形成半導体薄膜部分へ逆導電形のキャリア２を注入して、前記第１のチャネル形成半導体薄膜部分の前記第１の導電ゲートから見た第１の導電形のチャネルのゲート閾値電圧を第1の値Vth11に変化させる。本発明ではこの動作を「書き込み」と呼ぶ。
【００１７】
前記電位関係の第1の組み合わせは、前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧Vth2rを越えた値とする。
【００１８】
上記第１のチャネル形成半導体薄膜部分に逆導電形のキャリアが注入された状態では第1の導電形のチャネルを誘起する為に必要な第１の導電ゲートに必要なゲート電圧は、前記注入された逆導電形キャリア数または電荷に対応するゲート電圧分だけ少なくて済む。即ち、等価的にゲート閾値電圧がデプレッション側にシフトしたことになる。ゲート閾値電圧がエンハンスメント形の範囲で変化する時は、ゲート閾値電圧の絶対値が減少したことになる。
【００１９】
上記第１の電位の組み合わせは、複数のレベルを設定することが出来る。例えば、前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧Vth2rを充分越えた値とし、同一ゲート電位に対して第３の半導体領域の電位を複数レベルに設定する。この結果、前記第１の導電ゲートから見た第１の導電形のチャネルの第１のゲート閾値電圧値は複数のレベル（multilevel）Vth11、Vth12、Vth13,…として書き込むことが出来る。即ち、１セル内に複数のビット情報を記憶させることも出来る。
【００２０】
第１のチャネル形成半導体薄膜部分へ注入された前記逆導電形のキャリア２は第１の導電形キャリアとの再結合、自己電界による当該第１のチャネル形成半導体薄膜部分からの流出により、徐々に消滅するので、情報の保持のためには消滅する前に前記逆導電形キャリアの第１のチャネル形成半導体薄膜部分での蓄積量を読み出し、それに基づいた再書き込みが必要となる。これを「リフレッシュ」と呼ぶ。
【００２１】
前記第２の導電ゲートと前記第３の半導体領域との電位関係の第２の組み合わせにより、第１のチャネル形成半導体薄膜部分から前記第３の半導体領域へ逆導電形のキャリア２を引き出して、前記第１のチャネル形成半導体薄膜部分の前記第１の導電ゲートから見た第１の導電形のチャネルのゲート閾値電圧を第２の値Vth10に変化させる。本発明ではこの動作を「消去」と呼ぶ。
【００２２】
前記電位関係の第２の組み合わせは前記第２の導電ゲートの電位から第１のチャネル形成半導体薄膜部分へ注入された逆導電形のキャリアの電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の逆導電形チャネルのゲート閾値電圧Vth2rを越えた値とする。
【００２３】
なお、第１あるいは第２の半導体領域へ逆導電形のキャリアを引き付ける方向の電位（例えば正孔に対しては負方向へ０．６V以上）を与える事で、消去動作を行う事も出来る。この場合、第１の導電形のキャリアも第１のチャネル形成半導体薄膜部分へ供給されるので、再結合により逆導電形のキャリアの消滅が促進される。この消去動作では共通線ないしはビット線に第２の半導体領域ないしは第１の半導体領域が接続されている全セルが消去される。
【００２４】
本発明のメモリセルが前記第１のチャネル形成半導体薄膜部分に逆導電形のキャリアを蓄積しているか否かまたはその量の大小により、該メモリセルの記憶情報を判定する。この為には、前記第１の導電ゲートの第２の半導体領域に対する電圧を第1のゲート閾値電圧と第２のゲート閾値電圧のうちすくなくとも１つを越える規定の値に設定して、第１の半導体領域と第２の半導体領域間に流れる電流の大小（「小」はゼロも含む）を検出して記憶情報を判断する。例えば、前記第１の導電ゲートの第２の半導体領域に対する電圧を前記第１のゲート閾値電圧と第２のゲート閾値電圧の間に設定して、第１の半導体領域と第２の半導体領域間に電流が流れるか流れないかを検出して前記記憶情報を判断する。
【００２５】
第１のゲート閾値電圧が複数レベルに書き込まれている場合は各レベル間にも第１の導電ゲートの電圧を設定して識別する。または、第１の導電ゲートの第２の半導体領域に対する電圧を前記第１のゲート閾値電圧と第２のゲート閾値電圧のいずれも越える電圧として、第１の半導体領域と第２の半導体領域間に流れる電流の大小で記憶情報を判断する。
【００２６】
電流の検出には、参照電流と比較回路で比較検出する場合、ビット線などのキャパシタンスを充電または放電する時定数で検出する場合など公知の手段をとる事が出来る。この動作を「読み出し」と呼ぶ。
【００２７】
この読み出し動作で、第１のチャネル形成半導体薄膜部分のエネルギーバンドの価電子帯または伝導帯の電位は逆導電形キャリアを排除する方向へ動く。また第１の導電形のキャリアが多量に第１のチャネル形成半導体薄膜部分に供給されるので、第１のチャネル形成半導体薄膜部分に蓄積されている逆導電形のキャリアとの再結合が加速され、情報が失われる場合がある。この場合は上記リフレッシュ動作を読み出し直後に行わなければならない。
【００２８】
なお、図１では半導体薄膜１００は絶縁層２０を表面に設けた基板１０に支持されている。通常基板１０はシリコン、絶縁層２０はシリコン酸化膜が多い。この表面に絶縁層を設けた支持基板は絶縁基板と呼ばれている。支持基板は石英基板のような全部が絶縁材料でできている絶縁基板も可能となっている。また半導体薄膜の少なくとも一端、または第１の半導体領域ないしは第２の半導体領域ないしは第３の半導体領域の１端が基板に支持された構造でも実施可能である。
【００２９】
本発明では書き込み、消去、読み出し時の第１の導電ゲート、第２の導電ゲートの電圧を注意深く選択することにより、各動作モードで同一の電圧とすることも可能であり、この時は図３に例示するように第１および第２の導電ゲートを連続させる、または共有することが出来る。さらにゲート絶縁膜も同一の材料、厚さとする事が出来る。これにより、製造工程数、セル占有面積の減少を図ることができる。この場合は本発明の書き込みおよび消去動作において、「第２の導電ゲート」を「第１の導電ゲート」と読み変えることで書き込みおよび消去動作が実現可能である。
【００３０】
本発明では書き込み時に前記第1のゲート閾値電圧値と第２のゲート閾値電圧とに書き分けることも可能である。例えば、前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧Vth2rを越えた値とするが、第２の半導体領域の電位に対して第３の半導体領域の電位を順方向へバイアスする場合を第1のゲート閾値電圧書き込みとする。一方、同一の第２のゲート電圧に対して第３の半導体領域の電位をゼロバイアスまたは逆方向へバイアスする場合を第２のゲート閾値電圧書き込み（消去と同じ）とすることが出来る。
【００３１】
本発明を有効に実施するメモリセルの他の実施形態として、図４に示す様に、
第１の主面１０１と該第１の主面に対向する第2の主面１０２を有する半導体薄膜１０３＋１０４と、該半導体薄膜第1主面上に設けられた第1のゲート絶縁膜２１０と、該第1ゲート絶縁膜上に設けられた第1の導電ゲート３１０と、該第1の導電ゲートを挟んで離間され該第1の導電ゲートから絶縁され前記半導体薄膜と接して設けられた互いに対向して離間する第1の導電形の第１の半導体領域１１０と第２の半導体領域１２０と、前記半導体薄膜と接して設けられた逆導電形の第３の半導体領域１３０と、前記第1の半導体領域と前記第２の半導体領域とで挟まれる前記半導体薄膜部分（第１のチャネル形成半導体薄膜部分）１０３の前記第２の主面に更に設けられた第３のゲート絶縁膜２３０と該ゲート絶縁膜に接して設けられた第３の導電ゲート３３０とから少なくとも構成されたことを特徴とするメモリセルが好都合である。なお、半導体薄膜部分１０４は本発明では第２のチャネル形成半導体薄膜部分とも呼ぶ。
【００３２】
第３の導電ゲートからみた第１のチャネル形成半導体薄膜部分の逆導電形キャリア誘起に対するゲート閾値電圧Vth3rを越える電位を該第３の導電ゲートへ与えておけば、逆導電形キャリアは第１のチャネル形成半導体薄膜部分で安定に蓄積される。しかし、消去動作後に、熱励起、キャリアの通常電界におけるわずかな増倍、等により逆導電形キャリアが第１のチャネル形成半導体薄膜部分に徐々に発生して蓄積するので、これを取り去る為のリフレッシュ動作はこの場合も必要となる。
【００３３】
図４（ａ）は前記実施例の薄膜メモリセルの平面図、図４（ｂ）は平面図（ａ）の鎖線Ｘ−Ｘ’ に沿った断面図。図において１０は支持基板、２０は支持基板１０表面の絶縁膜、１０３、１０４は半導体薄膜１００の一部でそれぞれ第１、第２のチャネル形成半導体薄膜部分、２１０、２２０は該部分上に設けられたゲート絶縁膜で図では連続して設けられている。３１０は第１の導電ゲートでこれも第２の導電ゲートと連続して設けられている。１１０、１２０はそれぞれ第１、第２の半導体領域、１３０は第３の半導体領域である。
【００３４】
１１３、１２３はそれぞれ第１、第２の半導体領域への配線用コンタクト、１３３は該第３の半導体領域への配線用コンタクト、４００は配線等の下に設けられるいわゆるフィールド絶縁膜、４３１は第１の導電ゲート上に設けられた絶縁膜、４１０は半導体薄膜１００と絶縁膜２０の間に設けられた絶縁膜、３１３は第１の導電ゲートへの配線用コンタクト、３３３は必要に応じて設けられる第３の導電ゲートへの配線用コンタクトである。
【００３５】
なお前記コンタクトは必ずしも１セル毎に設ける必要は無い。特に導電ゲートへのコンタクトは、導電ゲートがワード線の1部分を構成することが多いので、多数のセルに1個の割合で必要になるのみである。不純物領域１０５も第３の導電ゲートの電界の影響が１０３の部分より１０４の部分の方が少なければ（即ち１０４の部分に図の様にオーバラップしていないか、または２３０より厚い絶縁膜を介してオーバラップしていれば）必ずしも必要ではない。
【００３６】
今まで述べてきた実施形態において、第２のチャネル形成半導体薄膜部分の不純物の導電形、不純物濃度、ないしは第２の導電ゲート材料を第１のチャネル形成半導体薄膜部分の不純物ないしは第１の導電ゲート材料と異ならしめて、それぞれのゲート閾値電圧を異ならしめる事が出来る。特に第３の半導体領域からの逆導電形のキャリア通路にたいする第２の導電ゲートのゲート閾値電圧を第１の導電ゲートのゲート閾値電圧よりエンハンスメント形の方向へ設定することにより、第２のチャネル形成半導体薄膜部分へ注入した逆導電形キャリアが第３の領域へ逆流するのを防ぐ事が出来る。
【００３７】
【実施例】
以下、第１の導電形がn形、逆導電形がp形とした場合で動作を説明する。第1の導電形がp形の場合は、符号変化方向が逆になるが原理、効果は変らない。
図５（ａ）は本発明のセル及びそれを用いたアレイの１実施例の平面図、図５（ｂ）は平面図（ａ）の鎖線Ｘ−Ｘ’ に沿った断面図である。
１０は支持基板で、この場合はｎ形シリコン（１００）面高抵抗ウエファーである。２０は約１００nm厚のシリコン酸化膜、１０３、１０４、１０５、１１０、１１４、１２０、１２４、１３０、２１０、２２０、３１０、３２０はそれぞれ本実施例の薄膜メモリセル１０００の第1のチャネル形成半導体薄膜部分となる約３０nm厚の半導体薄膜、第２のチャネル形成半導体薄膜部分、第２のチャネル形成半導体薄膜部分の高不純物濃度部分、ドレイン（第1の半導体領域）、ドレインエクステンション、ソース（第２の半導体領域）、ソースエクステンション、逆導電形の第3の半導体領域、２．７nm厚の第1のゲート窒化酸化膜、第２のゲート窒化酸化膜、第1の導電ゲートおよびそれと連続した第２の導電ゲートである（３００は導電ゲート薄膜としての符号、１００１はローカル（部分的な）ワード線としての機能符号。）。
【００３８】
２１０と２２０は連続している。第1導電ゲートの長さは約１００nmであり、本実施例では硼素が添加されたシリコン薄膜で構成される。第1、第２、第３の半導体領域は半導体薄膜の上にエピタキシャル成長した半導体膜も含んで構成されている。第１ないし第２のチャネル形成半導体薄膜部分１０３，１０４は隣接するセル間で分離絶縁膜４０１により分離されている。
【００３９】
１１３は第１の半導体領域へのコンタクトであり、読み出しビット線１００５へ接続されている。１３３は第３の半導体領域へのコンタクトであり、書き込みビット線１００４へ接続されている。第１および第２の連続した導電電極３１０（３２０）はワード方向へセル間を延在かつ連続して、部分的なワード線１００１を形成している。第２の半導体領域はワード方向へセル間を延在して部分的な共通線１００３を形成している。部分的なワード線、部分的な共通線は直列抵抗がアレイ動作に影響を及ぼさない範囲の長さまで延在され、選択トランジスタを介すか、あるいは直接グローバルワード線、グローバル共通線へ接続される。上記２種類のビット線も大容量アレイでは選択トランジスタを介してそれぞれの主類のグローバルビット線へ接続される。
【００４０】
図５（ａ）のアレイ配置では、ビット方向に繰り返されるセル１０００は互いに鏡像（mirror image）関係に配置されている。この結果、コンタクト１１３、１３３はビット方向に隣接するセルと共有している。さらに、第１、３の半導体領域はビット方向の一方に隣接する一方のセルと、第２の半導体領域はビット方向の他方へ隣接する他方のセルと連続している。これによりアレイ面積の縮小を実現している。図５ではセルはワード方向へ２セル、ビット方向へ４セル、合計８セル（１０００(j,k)、……、１０００(j+1,k+3)）分が示されている。このセルの鏡像配置は後述の図８の実施例でも採用されている。
【００４１】
以下に本実施例の製造工程を、図6（ａ）〜（ｇ）、図5（ｂ）の断面図を用いて示す。
（ａ）高抵抗シリコンウエファーを支持基板１０としその上に約１００nm厚のシリコン酸化膜２０とｎ形不純物濃度２ｘ１０１７原子／cc程度で約３５nm厚のシリコン薄膜１００を積層したSOI基板を用意する。
（ｂ）このSOI上に熱酸化により約７nmの酸化膜４１を成長させ、更に約５０nmのシリコン窒化膜４２をCVDにより堆積させる。その後、公知のホトリソグラフィによりメモリセルをワード方向、ビット方向に接続した部分、選択トランジスタ部分、周辺回路部分等必要部分のシリコン薄膜を残す為のホトレジストパターン５１を形成する。
（ｃ）上記ホトレジストパターン５１をマスクとして、対シリコン酸化膜選択比を持ったエッチング条件でシリコン窒化膜をエッチングする。ホトレジストを除去、基板表面をクリーニングして、シリコン窒化膜が除去された部分のシリコン酸化膜露出面に更に約６０nmのシリコン酸化膜４０1が成長するまでパイロジェニック酸化により酸化する。この工程により、上記必要な部分を残してシリコン薄膜１００が分離される。
【００４２】
このシリコン薄膜の分離は公知のSTI（shallow trench isolation）分離技術を用いても可能である。このシリコン薄膜を平面方向で分離する絶縁膜を絶縁分離膜４０１とよぶ。
【００４３】
熱燐酸系のエッチング液でシリコン窒化膜４２を除去し、緩衝弗酸系のエッチング液でシリコン酸化膜４１を除去してシリコン薄膜１００の表面を露出する。
【００４４】
シリコン薄膜１００の表面に熱酸化により２．７nm厚のシリコン酸化膜２００を形成する。その後、ECR（電子サイクロトロン共鳴：Electron Cyclotron Resonance）、ICP（誘導結合プラズマ：Inductively Coupled Plasma）などの高密度プラズマ装置を用いて、窒素ガス、水素ガス、キセノンガスのプラズマから窒素ラディカルを基板表面へ導き基板温度４００℃にて窒化率５〜７％の表面窒化を行う。その後高純度窒素ガス雰囲気搬送を行い８００℃窒素中で熱処理を行い、表面欠陥をアニールする。この窒化したシリコン酸化膜が第１及び第２のゲート酸化膜として使われる。
（ｄ）次に導電ゲート薄膜３００を堆積する。初期の約１０nmは純シリコン薄膜３０１の堆積を行い、ついで硼素ドープシリコン薄膜３０２の堆積を約２００nm行なう。原料ガスとしてはモノシラン（mono-silane：SiH4）、ジボラン（di-borane：B2H6）を使う。更にその上に約１００nmのシリコン窒化膜４３を堆積する。上記硼素ドープはイオン注入を用いてもよい。
【００４５】
ゲート形状にホトレジストをArFリソグラフィ、電子ビームリソグラフィ等の公知技術により上記シリコン窒化膜／導電ゲート薄膜上にゲート長約１００nmのゲート長を有する導電ゲート兼ローカルワード線のパターンを形成し、それをマスクとしてシリコン窒化膜、導電ゲート薄膜の順番にRIE技術によりエッチングを行う。
【００４６】
ホトリソグラフィにより形状加工されたホトレジストとシリコン窒化膜／導電ゲート薄膜とを選択マスクとして用いて、それぞれ、ｎ形ドレイン（第１の半導体領域）のエクステンション領域（１１４）、ソース（第2の半導体領域）のエクステンション領域（１２４）、を選択的に低加速（砒素約１５KeV）イオン注入により形成する。注入ドーズは不純物濃度が約１ｘ１０１９原子／ccとなる値を選択する（約３ｘ１０１３原子／cm２）。
【００４７】
同様にホトリソグラフィにより形状加工されたホトレジストとシリコン窒化膜／導電ゲート薄膜を選択マスクとして用いて、第３の半導体領域となる部分に選択的に砒素を約８．５ｘ１０１２原子／cm２ 注入する。これにより続く工程で形成される第３の半導体領域に接して第２のチャネル形成半導体薄膜中に高不純物領域１０５を形成して、第３の半導体領域からの正孔の通路の第２の導電ゲートからみたゲート閾値電圧Vth2rをエンハンスメント側にシフトさせる。
（ｅ）公知のゲートサイドウオール絶縁膜プロセスにより第１、第２導電ゲート薄膜の側面に約３０nm厚の絶縁膜サイドウール４０３を形成する。このサイドウオール作成には約７ｎｍ厚のシリコン窒化膜４０４、約２３ｎｍ厚のシリコン酸化膜４０５の２層膜を積層し、この段階ではシリコン窒化膜４０４は半導体薄膜上には残置する。
【００４８】
第３の半導体領域となる部分に開口をもったホトレジストパターンをリソグラフィで作成、該開口部分のシリコン窒化膜４０４をRIEエッチングする。さらにホトレジストを除去し、開口面に残留しているシリコン酸化膜をウエットエッチし、水素終端処理をする。
【００４９】
開口面へ硼素ドープのシリコン結晶膜１３５を約１００nm選択成長する。硼素濃度は約４ｘ１０19 原子／cc。８５０℃で熱酸化し、該p形シリコン結晶膜表面、側面へ酸化膜４０６を約３０nm成長させる。この時点で実際はシリコン結晶膜１３５から硼素が、半導体薄膜１００へ拡散して１３５下の半導体薄膜部分もp形となるが、図６（ｅ）では選択成長したシリコン結晶膜と区別して表す。
（ｆ）メモリセル部分の半導体薄膜１００上に残置されているシリコン窒化膜４０４をRIEエッチングする。さらにエッチ面に残留しているシリコン酸化膜をウエットエッチし、水素終端処理をする。この時半導体領域１３０となる選択成長した結晶薄膜側面の酸化膜４０６下の部分のシリコン窒化膜はエッチングされない。
【００５０】
開口面へ砒素ドープのシリコン結晶膜１１５、１２５を約１００nm選択成長する。砒素濃度は５ｘ１０２０ 原子／cc。前記側面の酸化膜４０６によりｐ形高不純物濃度シリコン結晶膜１３５とｎ形高不純物濃度シリコン結晶膜１１５および１２５は分離される。
【００５１】
上記選択結晶成長によらず、ホトレジストパターンと導電ゲート薄膜とその上のシリコン窒化膜をマスクとして選択イオン注入によっても、第１，２，３の半導体領域は形成することが出来る。
【００５２】
これら選択結晶成長したシリコン結晶膜から不純物が結晶成長時およびその後の熱工程により半導体薄膜１００へその接触部分から拡散して行き、前記選択結晶成長したシリコン結晶薄膜とともに第３の半導体領域１３０、第１の半導体領域１１０、第２の半導体領域１２０を形成する。
（ｈ）導電ゲート薄膜（３００）上のシリコン窒化膜４３を熱燐酸等でウエットエッチして、洗浄後、ニッケルを約20nm蒸着し、シンターを行い、絶縁膜上の未反応のニッケルを酸でエッチして、ニッケルシリサイド層を残し、更に高温でシンターして第１の半導体領域（ドレイン）上に１１０ｓ、第２の半導体領域（ソース）上に１２０ｓ、ゲート薄膜上にシリサイド層３００ｓを形成する。
【００５３】
配線用層間絶縁膜４４０をシリコン酸化膜のＣＶＤにより表面に形成し、必要な部分にコンタクホールを開け、窒化チタン、タングステン等によりコンタクトプラグ１３３、１１３を形成、TiNとタングステン薄膜を蒸着、ホトリソグラフィとＲＩＥ（reactive ion etching）により配線パターンを形成してローカル書き込みビット線１００４、ローカル読み出しビット線１００５を得る（図５（ｂ）の状態まで形成される）。さらに必要に応じて層間絶縁膜形成、Al配線、銅配線形成などによる多層配線を形成し、最後にパッシベーション膜を形成する。
【００５４】
本実施例では、１）第３の半導体領域と第１の半導体領域が、選択エピタキシャル成長した結晶薄膜側面に設けられた絶縁膜４０６によって絶縁されていること、２）逆導電形キャリアを誘起するゲート閾値電圧は第1のチャネル形成半導体薄膜部分と第３の半導体領域から第１のチャネル形成半導体薄膜部分へ至る逆導電形キャリアの通路とでは異なること、を特記する。
【００５５】
第３の半導体領域から第１のチャネル形成半導体薄膜部分へ至る逆導電形キャリアの通路は第３の半導体領域に接する高不純物濃度領域１０５をよぎるので、実質的な第２のチャネル形成半導体薄膜部分の不純物濃度はその部分で第1のチャネル形成半導体薄膜部分とは異なる。したがって、逆導電形キャリアを誘起するゲート閾値電圧は第1のチャネル形成半導体薄膜部分と第３の半導体領域から第１のチャネル形成半導体薄膜部分へ至る逆導電形キャリアの通路とでは異なる（上記実施例の場合はエンハンスメント側に約０．５Vシフトしている）。
【００５６】
上記のように、第1のチャネル形成半導体薄膜部分と、第３の半導体領域との間に逆導電形キャリアに対するバリアが形成されていると、読み出し時に第1の導電形のキャリアを誘起する方向の電圧が第１の導電ゲートへ加えられても、逆導電形のキャリアが第３の半導体領域へ押し戻される事を一部防ぐので、読み出しにより蓄積情報が消去されるのを防ぐことが出来る。
【００５７】
図５の実施例では、縦方向に配置されたセルの第1の半導体領域が読み出しビット線１００５へ接続され、第３の半導体領域が書き込みビット線１００４へ接続される。横方向へ配置されたセルの第1および第２の共通導電ゲートがワード線１００１へ接続される。横方向に配列されたセルの第2の半導体領域は共通線１００３へ接続される。読み出しビット線および書き込みビット線は縦方向に延び、ワード線と共通線は横方向へ延びる。セルの配列およびビット線、ワード線の縦横関係は逆になっても問題無い。
【００５８】
以下上記実施例により製作された単独セルの動作を述べる。
このセルへの書き込みは、第３の半導体領域の電位に対して第2の導電ゲートに、第２の導電ゲート下の逆導電形キャリア通路の閾値電圧Vthr2 を越える電位関係を与える事で行われる。
【００５９】
上記製造工程で作成されたセルでは第２の半導体領域の電位が０Vのとき、Vthr2は約−０．５Ｖであるので、第３の半導体領域を約０．２〜０．３Ｖとし、第２導電ゲートは−０．３〜−０．４Ｖとするのが望ましい。保持状態は第1の導電ゲートは０〜０．２Ｖ、第1の半導体領域は第2の半導体領域と同一電位が望ましい。
【００６０】
消去は第2の半導体領域を−０．６V以下とするか（第１の半導体領域の電位が０V、第１の導電ゲートが０Vの時）、
第３の半導体領域の電位を０〜−０．４Ｖとし、第２の導電ゲート電位を−０．５５Ｖ以下とする。これにより第１のチャネル形成半導体薄膜部分へ蓄積していた逆導電形キャリア（正孔）が第２の領域へ引き抜かれるか、第３の領域へ引き抜かれる。
【００６１】
読み出しは、消去されたセルの第１の導電ゲートの第１導電形キャリアのゲート閾値電圧Vth10前後またはそれより０．２V程度まで大きい電圧を第１の導電ゲートへ加えて、第1及び第２の半導体領域間に流れる電流の大小を検出する。多値記憶の場合はVth10、Vth11、Vth12、Vth13、…の間の電圧を第1の導電ゲートへ加えて記憶情報を検出することが出来る。第１と第２の半導体領域間に加える電圧は０．２〜０．９V程度とする。判定基準となる電流は書き込まれたセルと消去されたセルの電流の中間の値を用いる。または、第1の導電ゲートへ各記憶された閾値電圧の間の電圧を加える場合はセル電流の有り無しで情報の判断をする。
【００６２】
第１のチャネル形成半導体薄膜部分の高電界領域で、逆極性のキャリアが発生して誤書き込みが起こらないためには第1および第2の半導体領域間の電圧を半導体薄膜のエネルギーギャップの電圧換算値（シリコンの場合は室温で1.1V）以上の電圧を加えない方が安全である。
【００６３】
図５に示された本発明のセルを図７に等価回路で示す様に接続したメモリアレイの第１の実施例では下記の表１のような電圧の組み合わせで動作させることが出来る。このアレイは読み出し中に他のワードのセルを書き込めるので特殊用途のメモリとして好都合である。また高速リフレッシュ動作にも適する。表１は１．２Vの単一極性の電源で動作をする場合のワード線、書き込みビット線、読み出しビット線、共通線の電圧関係を示す。単一電源での動作を可能とする為に共通線は正電位、例えば通常０．５Vにバイアスされる。
【００６４】
【表１】
なお、上記表１では同一ワード線に接続されたセルは消去時には全て消去される動作を示している。１つの線の電圧は他の線の電圧が標準値の場合は±０．１Vの変動まで許容される。また全部の線の電圧が同じ方向に変化する場合はさらに大きな電位変化が許容される。
【００６５】
各線の電位は共通線の電位との差分が表１の関係を保てばよいので、表２の様にも表すことが出来る。
【００６６】
【表２】
【００６７】
本発明のメモリセルはアレイ構成として第３の半導体領域と第１の半導体領域とを同じビット線へ接続して（図５のメモリアレイで書き込みビット線と読み出しビット線とを１つのビット線で共通使用）動作させることが出来る。
【００６８】
このようなアレイ構成とすることにより、アレイ面積の縮小を計ることが出来る。図８はこのアレイ接続に用いられるメモリセルの平面図で、セル面積は6F２〜4F２とすることが出来る。４F２を実現する為にはセルフアラインコンタクト技術を使用する必要がある。
【００６９】
図８のアレイのセルの配置については、図５同様、縦方向は1つおきに第1、第２、第３の半導体領域の導電ゲートに関する上下関係が逆で、かつ上下方向に隣接するセルとそれらの領域を連続させている。たとえば、縦方向ｋ番めのセルは第1、第３の半導体領域をｋ＋１番目のセルと連続させている。第２の半導体領域についてはｊ番めのセルはｊ＋１番めのセルと連続させている。ワード方向へ隣接するセルの第１の半導体領域は自身と隣接するセルの第３の半導体領域で逆バイアスとわずかな順方向電圧に関しては電気的に分離されている。
【００７０】
第１の半導体領域と第３の半導体領域を含むワード方向へ延在する半導体薄膜１００は物質的は分離されることなく繋がっている。一方、図５のセルはワード方向へ隣接するセルとは第１の半導体領域は絶縁膜で分離されている例を示しているが、書き込みビット線と読み出しビット線を異なる配線層で構成する等２つのビット線間隔を狭く出来れば、第一の半導体領域側の半導体薄膜も連続させて、第１の半導体領域を第３の半導体領域により電気的に分離する構成を採ることも可能である。
いずれの場合も、ワード方向へ隣接するセル間で第１のチャネル形成半導体薄膜部分ないしは第２のチャネル形成半導体薄膜部分は分離されている。
【００７１】
図８の平面図でもセルの第１の導電ゲートと第２の導電ゲートは連続していて、更に横方向へ隣接するセルの第１ないしは第２の導電ゲートと連続している。このゲートは直列抵抗成分を有するので動作速度に限界を与える。これを改善する為には金属配線で主ワード線を構成し、直列抵抗が限界値へ至る前に３２〜５１２個のセル等纏まったセル数毎に導電ゲートと接続することが行われる。
【００７２】
図８に示された本発明のセルを図９に等価回路で示す様に接続したメモリアレイの第２の実施例では下記の表３のような電圧の組み合わせで動作させることが出来る。
【００７３】
表３は１Vの単一極性の電源で動作をする場合のワード線、ビット線、共通線の電圧関係例を示す。単一電源での動作を可能とする為に共通線は正電位、例えば通常０．３Vにバイアスされる。
【００７４】
【表３】
読み出し時のワード線電圧はビット線より先に供給する。
１つの線の電圧は他の線の電圧が標準値の場合は±０．１Vの変動まで許容される。また全部の線の電圧が同じ方向に変化する場合はさらに大きな電位変化が許容される。
【００７５】
各線の電位は共通線の電位との差分が表３の関係を保てばよいので、表４の様にも表すことが出来る。
【００７６】
【表４】
【００７７】
なお本発明では、半導体薄膜はシリコン単結晶薄膜の他にシリコンゲルマニュウム単結晶薄膜、歪シリコン／シリコンゲルマニュウムの多層膜の場合、ゲート絶縁膜はシリコン酸化膜の他に、シリコン窒化酸化膜、シリコン窒化膜、アルミナ、ハフニュウム酸化膜およびそのシリコン混合物、ジルコニウム酸化物およびそのシリコン混合物等の場合、導電ゲートはポリシリコン以外のシリコンゲルマニウム、タングステン、窒化チタン、チタン／窒化チタン多層膜などの場合、第1、第２,第3の半導体領域が半導体薄膜内部だけでなく、その上に積み上げられている構造の場合、更に金属シリサイドまたは金属薄膜が積層されている場合など、当業者が容易に変形できる範囲で本発明は実施可能である。
【００７８】
また第１、第２、第３の半導体領域は半導体薄膜に「接する」と記載されているが、該半導体薄膜中に不純物原子を導入して形成しても、該半導体薄膜上に堆積して形成しても結果として接する状態が形成されていればよい。
【００７９】
本発明では第1のチャネル形成半導体薄膜部分へ第２の主面または側面へ容量結合する構造を設けて記憶保持時間、逆導電形キャリア蓄積電荷量の増大を計ることも可能である。
【００８０】
【発明の効果】
本発明はPDSOIにも適用することが出来るが、FDSOIに適用してFDSOIでは従来実現が困難であった効果を享受出来る。
【００８１】
PDSOIMISだけでなく、FDSOIMIS、FDSONMIS構造でメモリセルとそれを用いたメモリアレイを実現することが出来る。このメモリセルには大きなキャパシタは不要である。
【００８２】
このメモリは低電力動作が可能なＦＤＳＯＩロジックに混載することが可能で、動作電圧も低電力ロジックと共通化可能な範囲にある。
【００８３】
さらに、いわゆるニ重ゲートMIS構造でセルを構成することにより、その第３の導電ゲートへ与える電位により、逆導電形キャリアのメモリセルへの蓄積を確実とすることが出来る。
【図面の簡単な説明】
【図１】本発明の原理を示す断面図である。
【図２】本発明の１実施様態を示す平面図（ａ）、断面図（ｂ）である。
【図３】第１の導電ゲートと第２の導電ゲートが連続した本発明の他の実施様態を示す平面図である。
【図４】半導体薄膜の第２の主面側へ第３の導電ゲートを設けた本発明の他の実施様態を示す平面図（ａ）、断面図（ｂ）である。
【図５】本発明のメモリセルをアレイ構成に配置、接続した１実施例の平面図（ａ）、セル部分の断面図（ｂ）である。
【図６】図５に示す実施例のメモリセル及びアレイの製造工程例を示す断面図である。
【図７】図５に示すメモリアレイの等価回路図である。
【図８】書き込みビット線と読み出しビット線を共通としたメモリセルおよびアレイの平面図である。
【図９】図８のメモリアレイの等価回路図である。
【符号の説明】
１００ 半導体薄膜
１０１ 前記半導体薄膜の第１の主面
１０２ 前記半導体薄膜の第２の主面
１ 第１の導電形のキャリア
２ 逆導電形のキャリア
１０ 支持基板
２０ 支持基板上の絶縁膜
１０３ 第１のチャネル形成半導体薄膜部分
１０４ 第２のチャネル形成半導体薄膜部分
１０５ 第１のチャネル形成半導体薄膜部分と不純物濃度、
不純物の導電形が異なる第２のチャネル形成半導体薄膜
部分
１１０ 第１の半導体領域
１２０ 第２の半導体領域
１３０ 第３の半導体領域
１１０ｓ、１２０ｓ、１３０ｓ シリサイド層
２００ ゲート絶縁膜
２１０ 第１のゲート絶縁膜
２２０ 第２のゲート絶縁膜
２３０ 第３のゲート絶縁膜
３００ ゲート導電膜
３００ｓ シリサイド層
３１０ 第１のゲート導電膜
３２０ 第２のゲート導電膜
３３０ 第３のゲート導電膜
４１、４００、４０１、４０５、４０６、４１０、４１３、４３１、４４０ 絶縁膜
４０３ ゲートサイドウオール絶縁膜
４２、４３、４０４ シリコン窒化膜
５１ ホトレジスト
１０００ メモリセル
１００１ ワード線
１００２ ビット線
１００３ 共通線
１００４ 書き込みビット線
１００５ 読み出しビット線
【発明の属する技術分野】
半導体メモリおよびその集積回路、特にSOI（Semiconductor On Insulator）、SON（Semiconductor On Nothing）等の薄膜半導体をチャネル形成領域として有する技術分野。前記半導体薄膜は絶縁基板の上に形成されている場合（SOI）、中空状態でその両端を基板で保持されている場合（SON）、基板に一端が接続されている突起状の形状を有する場合等がある。
【０００２】
【従来の技術】
部分空乏形SOIMOSトランジスタ構造に2つの相補形トランジスタを組み込んで、キャパシタを用いないダイナミックメモリを作る提案はH.J.Wann等によって１９９３年にされている（例えば、非特許文献１参照。）。
最近、部分空乏形SOIMOSトランジスタのドレイン高電界領域で発生する雪崩降服等キャリア増倍現象を用いてキャリアを発生させ、そのキャリアにより中性のボディを荷電して、トランジスタのドレイン・ソース間を流れる電流の変化を読み出すメモリが提案されている（例えば、非特許文献１参照。）。
【０００３】
なお、部分空乏SOIとは、空乏層が半導体薄膜の厚さ方向に部分的にしか広がらない、中性領域を有するSOIを呼び、PD（Partially Depleted）SOIと略記する。また、ボディはチャネルが形成される上記半導体薄膜を簡略化した呼び名である。
【０００４】
【非特許文献１ 】
H.J.Wann、C.Hu著、「A capacitor-less DRAM cell on SOI substrate」（SOI基板へ形成したキャパシタを用いないダイナミックメモリセル）、1993 IEDM (International Electron Device Meeting) Technical Digest（１９９３年国際電子装置会議予稿集）、pp.635-638参照）。
【非特許文献２ 】
S.Okhonin、他、著、「A Capacitor-less 1T-DRAM Cell」（キャパシタを用いない１トランジスタダイナミックメモリ）、IEEE Electron Device Letters、Volume 23、Number 2（アメリカ電気・電子学会、電子装置レター誌、２３巻、２号）、pp.85-87、Feb.、2002）。
【０００５】
【発明が解決しようとする課題】
一方、低消費電力用途ないしはSOIMOSトランジスタの微細化が進むとSOIは完全空乏形（FD）が使われるようになり、FDSOIに適用できるSOIメモリセルが必要となる。ここで、FD（Fully Depleted）SOIとは空乏層が半導体薄膜の厚み方向全体に広がるほどの厚みと不純物濃度を有するSOIをさす。
【０００６】
一方、ドレイン高電界部分でのキャリア増倍を利用する方法は、書き込むセルのドレインを高電圧に駆動するビット線に接続された非選択セルにも弱いキャリア増倍が生じて、いわゆる書き込みディスターブ（write disturb）と呼ばれる弱い誤書き込みが生じるため、1ビット線あたり多数のセルが接続される大きなアレイを組む事が難しい。
【０００７】
本発明はFDSOIにも適用出来るキャパシタを用いないSOI等半導体薄膜メモリセルとそのアレイを提供する。さらに本発明では、ドレイン高電界部分でのキャリア増倍を用いない書き込みないし消去方法のSOI等半導体薄膜メモリセルとそのアレイおよびそれらの動作方法、製造方法を提供する。
【０００８】
【課題を解決する為の手段】
本発明では上記課題を解決する為に、（１）ボディへ、（２）ドレイン高電界部分でのキャリア増倍を用いることなく、ドレイン、ソース以外の第３の半導体領域からキャリアを供給する方法をとる。
【０００９】
【発明の実施の形態】
この為に本発明では、図１に１断面例、図２（ａ）に平面の1例、図２（ｂ）に図２（a）のＸ−Ｘ’線に沿った断面を示すように、
第１の主面１０１と該第１の主面に対向する第2の主面１０２を有する半導体薄膜１００と、該半導体薄膜第1主面上に設けられた第1のゲート絶縁膜２１０と、該第1のゲート絶縁膜上に設けられた第1の導電ゲート３１０と、該第1の導電ゲートを挟んで離間され該第1の導電ゲートから絶縁され前記半導体薄膜１００と接して設けられた互いに対向して離間する第1の導電形の第１の半導体領域１１０と第２の半導体領域１２０と、前記半導体薄膜と接して設けられ逆導電形の第３の半導体領域１３０とを有している。
【００１０】
さらに、前記半導体薄膜１００は第1の導電ゲート下の第１および第２の半導体領域の間で前記第１の主面１０１と前記第２の主面１０２間のキャリアが空乏する第１の導電ゲート電位が存在する膜厚と不純物濃度の組み合わせを有している。
【００１１】
前記第1の半導体領域と前記第２の半導体領域とで挟まれる前記半導体薄膜部分１０３と前記逆導電形の第３の半導体領域の間に前記半導体薄膜は延在しており、該半導体薄膜の該延在部分１０４上に、更に第２のゲート絶縁膜２２０とその上に設けられた第２の導電ゲート３２０とを設けたメモリセルを提供する。
【００１２】
なお、図２において、４２１は必要に応じて設けられる第１の導電ゲートと第２の導電ゲートとを絶縁する絶縁膜、４００はいわゆるフィールド絶縁膜、
４１３、４３１はそれぞれ第３の半導体領域上の絶縁膜、第１の導電ゲート上の絶縁膜、１１３、１２３、１３３、３１３、３２３は必要に応じて設けられる第１、第２、第３の半導体領域へのコンタクト、第１、第２導電ゲートへのコンタクトである。また、図１は図２（ａ）のＹ−Ｙ’ 線に沿った断面でもある。なお前記コンタクトは必ずしも１セル毎に設ける必要は無い。特に導電ゲートへのコンタクトは、導電ゲートがワード線の1部分を構成することが多いので、多数のセルに1個の割合で必要になるのみである。
【００１３】
前記第1の半導体領域１１０と前記第２の半導体領域１２０とで挟まれる前記半導体薄膜部分１０３では第1の導電ゲートのゲート閾値電圧を越える電位によって第1の導電形のチャネルが誘起される。本発明ではこの半導体薄膜部分１０３を第1のチャネル形成半導体薄膜部分と呼ぶ。
【００１４】
前記半導体薄膜の延在部分１０４では第２の導電ゲートと第３の半導体領域の電位関係により、逆導電形のキャリアが誘起されるないしは逆導電形のキャリア通路が形成される。本発明ではこれを第２のチャネル形成半導体薄膜部分と呼ぶ。この延在部分には逆導電形キャリア通路の第２の導電ゲートからみたゲート閾値電圧調整の為に、１０４と導電形の異なるまたは不純物濃度の異なる部分１０５が形成されることもある。なお本発明では前記「ゲート閾値電圧を越える電位」とはｎチャネルであればゲート閾値電圧より正方向に大きく、ｐチャネルであればゲート閾値電圧より負方向に絶対値が大きい事を意味する。
【００１５】
本発明では前記第１の主面前記第２の主面間の距離を前記半導体薄膜の厚さと呼ぶ。
【００１６】
前記第２の導電ゲートと前記第３の半導体領域との電位関係の第1の組み合わせにより、前記第３の半導体領域から前記第２のチャネル形成半導体薄膜部分を通して第１のチャネル形成半導体薄膜部分へ逆導電形のキャリア２を注入して、前記第１のチャネル形成半導体薄膜部分の前記第１の導電ゲートから見た第１の導電形のチャネルのゲート閾値電圧を第1の値Vth11に変化させる。本発明ではこの動作を「書き込み」と呼ぶ。
【００１７】
前記電位関係の第1の組み合わせは、前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧Vth2rを越えた値とする。
【００１８】
上記第１のチャネル形成半導体薄膜部分に逆導電形のキャリアが注入された状態では第1の導電形のチャネルを誘起する為に必要な第１の導電ゲートに必要なゲート電圧は、前記注入された逆導電形キャリア数または電荷に対応するゲート電圧分だけ少なくて済む。即ち、等価的にゲート閾値電圧がデプレッション側にシフトしたことになる。ゲート閾値電圧がエンハンスメント形の範囲で変化する時は、ゲート閾値電圧の絶対値が減少したことになる。
【００１９】
上記第１の電位の組み合わせは、複数のレベルを設定することが出来る。例えば、前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧Vth2rを充分越えた値とし、同一ゲート電位に対して第３の半導体領域の電位を複数レベルに設定する。この結果、前記第１の導電ゲートから見た第１の導電形のチャネルの第１のゲート閾値電圧値は複数のレベル（multilevel）Vth11、Vth12、Vth13,…として書き込むことが出来る。即ち、１セル内に複数のビット情報を記憶させることも出来る。
【００２０】
第１のチャネル形成半導体薄膜部分へ注入された前記逆導電形のキャリア２は第１の導電形キャリアとの再結合、自己電界による当該第１のチャネル形成半導体薄膜部分からの流出により、徐々に消滅するので、情報の保持のためには消滅する前に前記逆導電形キャリアの第１のチャネル形成半導体薄膜部分での蓄積量を読み出し、それに基づいた再書き込みが必要となる。これを「リフレッシュ」と呼ぶ。
【００２１】
前記第２の導電ゲートと前記第３の半導体領域との電位関係の第２の組み合わせにより、第１のチャネル形成半導体薄膜部分から前記第３の半導体領域へ逆導電形のキャリア２を引き出して、前記第１のチャネル形成半導体薄膜部分の前記第１の導電ゲートから見た第１の導電形のチャネルのゲート閾値電圧を第２の値Vth10に変化させる。本発明ではこの動作を「消去」と呼ぶ。
【００２２】
前記電位関係の第２の組み合わせは前記第２の導電ゲートの電位から第１のチャネル形成半導体薄膜部分へ注入された逆導電形のキャリアの電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の逆導電形チャネルのゲート閾値電圧Vth2rを越えた値とする。
【００２３】
なお、第１あるいは第２の半導体領域へ逆導電形のキャリアを引き付ける方向の電位（例えば正孔に対しては負方向へ０．６V以上）を与える事で、消去動作を行う事も出来る。この場合、第１の導電形のキャリアも第１のチャネル形成半導体薄膜部分へ供給されるので、再結合により逆導電形のキャリアの消滅が促進される。この消去動作では共通線ないしはビット線に第２の半導体領域ないしは第１の半導体領域が接続されている全セルが消去される。
【００２４】
本発明のメモリセルが前記第１のチャネル形成半導体薄膜部分に逆導電形のキャリアを蓄積しているか否かまたはその量の大小により、該メモリセルの記憶情報を判定する。この為には、前記第１の導電ゲートの第２の半導体領域に対する電圧を第1のゲート閾値電圧と第２のゲート閾値電圧のうちすくなくとも１つを越える規定の値に設定して、第１の半導体領域と第２の半導体領域間に流れる電流の大小（「小」はゼロも含む）を検出して記憶情報を判断する。例えば、前記第１の導電ゲートの第２の半導体領域に対する電圧を前記第１のゲート閾値電圧と第２のゲート閾値電圧の間に設定して、第１の半導体領域と第２の半導体領域間に電流が流れるか流れないかを検出して前記記憶情報を判断する。
【００２５】
第１のゲート閾値電圧が複数レベルに書き込まれている場合は各レベル間にも第１の導電ゲートの電圧を設定して識別する。または、第１の導電ゲートの第２の半導体領域に対する電圧を前記第１のゲート閾値電圧と第２のゲート閾値電圧のいずれも越える電圧として、第１の半導体領域と第２の半導体領域間に流れる電流の大小で記憶情報を判断する。
【００２６】
電流の検出には、参照電流と比較回路で比較検出する場合、ビット線などのキャパシタンスを充電または放電する時定数で検出する場合など公知の手段をとる事が出来る。この動作を「読み出し」と呼ぶ。
【００２７】
この読み出し動作で、第１のチャネル形成半導体薄膜部分のエネルギーバンドの価電子帯または伝導帯の電位は逆導電形キャリアを排除する方向へ動く。また第１の導電形のキャリアが多量に第１のチャネル形成半導体薄膜部分に供給されるので、第１のチャネル形成半導体薄膜部分に蓄積されている逆導電形のキャリアとの再結合が加速され、情報が失われる場合がある。この場合は上記リフレッシュ動作を読み出し直後に行わなければならない。
【００２８】
なお、図１では半導体薄膜１００は絶縁層２０を表面に設けた基板１０に支持されている。通常基板１０はシリコン、絶縁層２０はシリコン酸化膜が多い。この表面に絶縁層を設けた支持基板は絶縁基板と呼ばれている。支持基板は石英基板のような全部が絶縁材料でできている絶縁基板も可能となっている。また半導体薄膜の少なくとも一端、または第１の半導体領域ないしは第２の半導体領域ないしは第３の半導体領域の１端が基板に支持された構造でも実施可能である。
【００２９】
本発明では書き込み、消去、読み出し時の第１の導電ゲート、第２の導電ゲートの電圧を注意深く選択することにより、各動作モードで同一の電圧とすることも可能であり、この時は図３に例示するように第１および第２の導電ゲートを連続させる、または共有することが出来る。さらにゲート絶縁膜も同一の材料、厚さとする事が出来る。これにより、製造工程数、セル占有面積の減少を図ることができる。この場合は本発明の書き込みおよび消去動作において、「第２の導電ゲート」を「第１の導電ゲート」と読み変えることで書き込みおよび消去動作が実現可能である。
【００３０】
本発明では書き込み時に前記第1のゲート閾値電圧値と第２のゲート閾値電圧とに書き分けることも可能である。例えば、前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧Vth2rを越えた値とするが、第２の半導体領域の電位に対して第３の半導体領域の電位を順方向へバイアスする場合を第1のゲート閾値電圧書き込みとする。一方、同一の第２のゲート電圧に対して第３の半導体領域の電位をゼロバイアスまたは逆方向へバイアスする場合を第２のゲート閾値電圧書き込み（消去と同じ）とすることが出来る。
【００３１】
本発明を有効に実施するメモリセルの他の実施形態として、図４に示す様に、
第１の主面１０１と該第１の主面に対向する第2の主面１０２を有する半導体薄膜１０３＋１０４と、該半導体薄膜第1主面上に設けられた第1のゲート絶縁膜２１０と、該第1ゲート絶縁膜上に設けられた第1の導電ゲート３１０と、該第1の導電ゲートを挟んで離間され該第1の導電ゲートから絶縁され前記半導体薄膜と接して設けられた互いに対向して離間する第1の導電形の第１の半導体領域１１０と第２の半導体領域１２０と、前記半導体薄膜と接して設けられた逆導電形の第３の半導体領域１３０と、前記第1の半導体領域と前記第２の半導体領域とで挟まれる前記半導体薄膜部分（第１のチャネル形成半導体薄膜部分）１０３の前記第２の主面に更に設けられた第３のゲート絶縁膜２３０と該ゲート絶縁膜に接して設けられた第３の導電ゲート３３０とから少なくとも構成されたことを特徴とするメモリセルが好都合である。なお、半導体薄膜部分１０４は本発明では第２のチャネル形成半導体薄膜部分とも呼ぶ。
【００３２】
第３の導電ゲートからみた第１のチャネル形成半導体薄膜部分の逆導電形キャリア誘起に対するゲート閾値電圧Vth3rを越える電位を該第３の導電ゲートへ与えておけば、逆導電形キャリアは第１のチャネル形成半導体薄膜部分で安定に蓄積される。しかし、消去動作後に、熱励起、キャリアの通常電界におけるわずかな増倍、等により逆導電形キャリアが第１のチャネル形成半導体薄膜部分に徐々に発生して蓄積するので、これを取り去る為のリフレッシュ動作はこの場合も必要となる。
【００３３】
図４（ａ）は前記実施例の薄膜メモリセルの平面図、図４（ｂ）は平面図（ａ）の鎖線Ｘ−Ｘ’ に沿った断面図。図において１０は支持基板、２０は支持基板１０表面の絶縁膜、１０３、１０４は半導体薄膜１００の一部でそれぞれ第１、第２のチャネル形成半導体薄膜部分、２１０、２２０は該部分上に設けられたゲート絶縁膜で図では連続して設けられている。３１０は第１の導電ゲートでこれも第２の導電ゲートと連続して設けられている。１１０、１２０はそれぞれ第１、第２の半導体領域、１３０は第３の半導体領域である。
【００３４】
１１３、１２３はそれぞれ第１、第２の半導体領域への配線用コンタクト、１３３は該第３の半導体領域への配線用コンタクト、４００は配線等の下に設けられるいわゆるフィールド絶縁膜、４３１は第１の導電ゲート上に設けられた絶縁膜、４１０は半導体薄膜１００と絶縁膜２０の間に設けられた絶縁膜、３１３は第１の導電ゲートへの配線用コンタクト、３３３は必要に応じて設けられる第３の導電ゲートへの配線用コンタクトである。
【００３５】
なお前記コンタクトは必ずしも１セル毎に設ける必要は無い。特に導電ゲートへのコンタクトは、導電ゲートがワード線の1部分を構成することが多いので、多数のセルに1個の割合で必要になるのみである。不純物領域１０５も第３の導電ゲートの電界の影響が１０３の部分より１０４の部分の方が少なければ（即ち１０４の部分に図の様にオーバラップしていないか、または２３０より厚い絶縁膜を介してオーバラップしていれば）必ずしも必要ではない。
【００３６】
今まで述べてきた実施形態において、第２のチャネル形成半導体薄膜部分の不純物の導電形、不純物濃度、ないしは第２の導電ゲート材料を第１のチャネル形成半導体薄膜部分の不純物ないしは第１の導電ゲート材料と異ならしめて、それぞれのゲート閾値電圧を異ならしめる事が出来る。特に第３の半導体領域からの逆導電形のキャリア通路にたいする第２の導電ゲートのゲート閾値電圧を第１の導電ゲートのゲート閾値電圧よりエンハンスメント形の方向へ設定することにより、第２のチャネル形成半導体薄膜部分へ注入した逆導電形キャリアが第３の領域へ逆流するのを防ぐ事が出来る。
【００３７】
【実施例】
以下、第１の導電形がn形、逆導電形がp形とした場合で動作を説明する。第1の導電形がp形の場合は、符号変化方向が逆になるが原理、効果は変らない。
図５（ａ）は本発明のセル及びそれを用いたアレイの１実施例の平面図、図５（ｂ）は平面図（ａ）の鎖線Ｘ−Ｘ’ に沿った断面図である。
１０は支持基板で、この場合はｎ形シリコン（１００）面高抵抗ウエファーである。２０は約１００nm厚のシリコン酸化膜、１０３、１０４、１０５、１１０、１１４、１２０、１２４、１３０、２１０、２２０、３１０、３２０はそれぞれ本実施例の薄膜メモリセル１０００の第1のチャネル形成半導体薄膜部分となる約３０nm厚の半導体薄膜、第２のチャネル形成半導体薄膜部分、第２のチャネル形成半導体薄膜部分の高不純物濃度部分、ドレイン（第1の半導体領域）、ドレインエクステンション、ソース（第２の半導体領域）、ソースエクステンション、逆導電形の第3の半導体領域、２．７nm厚の第1のゲート窒化酸化膜、第２のゲート窒化酸化膜、第1の導電ゲートおよびそれと連続した第２の導電ゲートである（３００は導電ゲート薄膜としての符号、１００１はローカル（部分的な）ワード線としての機能符号。）。
【００３８】
２１０と２２０は連続している。第1導電ゲートの長さは約１００nmであり、本実施例では硼素が添加されたシリコン薄膜で構成される。第1、第２、第３の半導体領域は半導体薄膜の上にエピタキシャル成長した半導体膜も含んで構成されている。第１ないし第２のチャネル形成半導体薄膜部分１０３，１０４は隣接するセル間で分離絶縁膜４０１により分離されている。
【００３９】
１１３は第１の半導体領域へのコンタクトであり、読み出しビット線１００５へ接続されている。１３３は第３の半導体領域へのコンタクトであり、書き込みビット線１００４へ接続されている。第１および第２の連続した導電電極３１０（３２０）はワード方向へセル間を延在かつ連続して、部分的なワード線１００１を形成している。第２の半導体領域はワード方向へセル間を延在して部分的な共通線１００３を形成している。部分的なワード線、部分的な共通線は直列抵抗がアレイ動作に影響を及ぼさない範囲の長さまで延在され、選択トランジスタを介すか、あるいは直接グローバルワード線、グローバル共通線へ接続される。上記２種類のビット線も大容量アレイでは選択トランジスタを介してそれぞれの主類のグローバルビット線へ接続される。
【００４０】
図５（ａ）のアレイ配置では、ビット方向に繰り返されるセル１０００は互いに鏡像（mirror image）関係に配置されている。この結果、コンタクト１１３、１３３はビット方向に隣接するセルと共有している。さらに、第１、３の半導体領域はビット方向の一方に隣接する一方のセルと、第２の半導体領域はビット方向の他方へ隣接する他方のセルと連続している。これによりアレイ面積の縮小を実現している。図５ではセルはワード方向へ２セル、ビット方向へ４セル、合計８セル（１０００(j,k)、……、１０００(j+1,k+3)）分が示されている。このセルの鏡像配置は後述の図８の実施例でも採用されている。
【００４１】
以下に本実施例の製造工程を、図6（ａ）〜（ｇ）、図5（ｂ）の断面図を用いて示す。
（ａ）高抵抗シリコンウエファーを支持基板１０としその上に約１００nm厚のシリコン酸化膜２０とｎ形不純物濃度２ｘ１０１７原子／cc程度で約３５nm厚のシリコン薄膜１００を積層したSOI基板を用意する。
（ｂ）このSOI上に熱酸化により約７nmの酸化膜４１を成長させ、更に約５０nmのシリコン窒化膜４２をCVDにより堆積させる。その後、公知のホトリソグラフィによりメモリセルをワード方向、ビット方向に接続した部分、選択トランジスタ部分、周辺回路部分等必要部分のシリコン薄膜を残す為のホトレジストパターン５１を形成する。
（ｃ）上記ホトレジストパターン５１をマスクとして、対シリコン酸化膜選択比を持ったエッチング条件でシリコン窒化膜をエッチングする。ホトレジストを除去、基板表面をクリーニングして、シリコン窒化膜が除去された部分のシリコン酸化膜露出面に更に約６０nmのシリコン酸化膜４０1が成長するまでパイロジェニック酸化により酸化する。この工程により、上記必要な部分を残してシリコン薄膜１００が分離される。
【００４２】
このシリコン薄膜の分離は公知のSTI（shallow trench isolation）分離技術を用いても可能である。このシリコン薄膜を平面方向で分離する絶縁膜を絶縁分離膜４０１とよぶ。
【００４３】
熱燐酸系のエッチング液でシリコン窒化膜４２を除去し、緩衝弗酸系のエッチング液でシリコン酸化膜４１を除去してシリコン薄膜１００の表面を露出する。
【００４４】
シリコン薄膜１００の表面に熱酸化により２．７nm厚のシリコン酸化膜２００を形成する。その後、ECR（電子サイクロトロン共鳴：Electron Cyclotron Resonance）、ICP（誘導結合プラズマ：Inductively Coupled Plasma）などの高密度プラズマ装置を用いて、窒素ガス、水素ガス、キセノンガスのプラズマから窒素ラディカルを基板表面へ導き基板温度４００℃にて窒化率５〜７％の表面窒化を行う。その後高純度窒素ガス雰囲気搬送を行い８００℃窒素中で熱処理を行い、表面欠陥をアニールする。この窒化したシリコン酸化膜が第１及び第２のゲート酸化膜として使われる。
（ｄ）次に導電ゲート薄膜３００を堆積する。初期の約１０nmは純シリコン薄膜３０１の堆積を行い、ついで硼素ドープシリコン薄膜３０２の堆積を約２００nm行なう。原料ガスとしてはモノシラン（mono-silane：SiH4）、ジボラン（di-borane：B2H6）を使う。更にその上に約１００nmのシリコン窒化膜４３を堆積する。上記硼素ドープはイオン注入を用いてもよい。
【００４５】
ゲート形状にホトレジストをArFリソグラフィ、電子ビームリソグラフィ等の公知技術により上記シリコン窒化膜／導電ゲート薄膜上にゲート長約１００nmのゲート長を有する導電ゲート兼ローカルワード線のパターンを形成し、それをマスクとしてシリコン窒化膜、導電ゲート薄膜の順番にRIE技術によりエッチングを行う。
【００４６】
ホトリソグラフィにより形状加工されたホトレジストとシリコン窒化膜／導電ゲート薄膜とを選択マスクとして用いて、それぞれ、ｎ形ドレイン（第１の半導体領域）のエクステンション領域（１１４）、ソース（第2の半導体領域）のエクステンション領域（１２４）、を選択的に低加速（砒素約１５KeV）イオン注入により形成する。注入ドーズは不純物濃度が約１ｘ１０１９原子／ccとなる値を選択する（約３ｘ１０１３原子／cm２）。
【００４７】
同様にホトリソグラフィにより形状加工されたホトレジストとシリコン窒化膜／導電ゲート薄膜を選択マスクとして用いて、第３の半導体領域となる部分に選択的に砒素を約８．５ｘ１０１２原子／cm２ 注入する。これにより続く工程で形成される第３の半導体領域に接して第２のチャネル形成半導体薄膜中に高不純物領域１０５を形成して、第３の半導体領域からの正孔の通路の第２の導電ゲートからみたゲート閾値電圧Vth2rをエンハンスメント側にシフトさせる。
（ｅ）公知のゲートサイドウオール絶縁膜プロセスにより第１、第２導電ゲート薄膜の側面に約３０nm厚の絶縁膜サイドウール４０３を形成する。このサイドウオール作成には約７ｎｍ厚のシリコン窒化膜４０４、約２３ｎｍ厚のシリコン酸化膜４０５の２層膜を積層し、この段階ではシリコン窒化膜４０４は半導体薄膜上には残置する。
【００４８】
第３の半導体領域となる部分に開口をもったホトレジストパターンをリソグラフィで作成、該開口部分のシリコン窒化膜４０４をRIEエッチングする。さらにホトレジストを除去し、開口面に残留しているシリコン酸化膜をウエットエッチし、水素終端処理をする。
【００４９】
開口面へ硼素ドープのシリコン結晶膜１３５を約１００nm選択成長する。硼素濃度は約４ｘ１０19 原子／cc。８５０℃で熱酸化し、該p形シリコン結晶膜表面、側面へ酸化膜４０６を約３０nm成長させる。この時点で実際はシリコン結晶膜１３５から硼素が、半導体薄膜１００へ拡散して１３５下の半導体薄膜部分もp形となるが、図６（ｅ）では選択成長したシリコン結晶膜と区別して表す。
（ｆ）メモリセル部分の半導体薄膜１００上に残置されているシリコン窒化膜４０４をRIEエッチングする。さらにエッチ面に残留しているシリコン酸化膜をウエットエッチし、水素終端処理をする。この時半導体領域１３０となる選択成長した結晶薄膜側面の酸化膜４０６下の部分のシリコン窒化膜はエッチングされない。
【００５０】
開口面へ砒素ドープのシリコン結晶膜１１５、１２５を約１００nm選択成長する。砒素濃度は５ｘ１０２０ 原子／cc。前記側面の酸化膜４０６によりｐ形高不純物濃度シリコン結晶膜１３５とｎ形高不純物濃度シリコン結晶膜１１５および１２５は分離される。
【００５１】
上記選択結晶成長によらず、ホトレジストパターンと導電ゲート薄膜とその上のシリコン窒化膜をマスクとして選択イオン注入によっても、第１，２，３の半導体領域は形成することが出来る。
【００５２】
これら選択結晶成長したシリコン結晶膜から不純物が結晶成長時およびその後の熱工程により半導体薄膜１００へその接触部分から拡散して行き、前記選択結晶成長したシリコン結晶薄膜とともに第３の半導体領域１３０、第１の半導体領域１１０、第２の半導体領域１２０を形成する。
（ｈ）導電ゲート薄膜（３００）上のシリコン窒化膜４３を熱燐酸等でウエットエッチして、洗浄後、ニッケルを約20nm蒸着し、シンターを行い、絶縁膜上の未反応のニッケルを酸でエッチして、ニッケルシリサイド層を残し、更に高温でシンターして第１の半導体領域（ドレイン）上に１１０ｓ、第２の半導体領域（ソース）上に１２０ｓ、ゲート薄膜上にシリサイド層３００ｓを形成する。
【００５３】
配線用層間絶縁膜４４０をシリコン酸化膜のＣＶＤにより表面に形成し、必要な部分にコンタクホールを開け、窒化チタン、タングステン等によりコンタクトプラグ１３３、１１３を形成、TiNとタングステン薄膜を蒸着、ホトリソグラフィとＲＩＥ（reactive ion etching）により配線パターンを形成してローカル書き込みビット線１００４、ローカル読み出しビット線１００５を得る（図５（ｂ）の状態まで形成される）。さらに必要に応じて層間絶縁膜形成、Al配線、銅配線形成などによる多層配線を形成し、最後にパッシベーション膜を形成する。
【００５４】
本実施例では、１）第３の半導体領域と第１の半導体領域が、選択エピタキシャル成長した結晶薄膜側面に設けられた絶縁膜４０６によって絶縁されていること、２）逆導電形キャリアを誘起するゲート閾値電圧は第1のチャネル形成半導体薄膜部分と第３の半導体領域から第１のチャネル形成半導体薄膜部分へ至る逆導電形キャリアの通路とでは異なること、を特記する。
【００５５】
第３の半導体領域から第１のチャネル形成半導体薄膜部分へ至る逆導電形キャリアの通路は第３の半導体領域に接する高不純物濃度領域１０５をよぎるので、実質的な第２のチャネル形成半導体薄膜部分の不純物濃度はその部分で第1のチャネル形成半導体薄膜部分とは異なる。したがって、逆導電形キャリアを誘起するゲート閾値電圧は第1のチャネル形成半導体薄膜部分と第３の半導体領域から第１のチャネル形成半導体薄膜部分へ至る逆導電形キャリアの通路とでは異なる（上記実施例の場合はエンハンスメント側に約０．５Vシフトしている）。
【００５６】
上記のように、第1のチャネル形成半導体薄膜部分と、第３の半導体領域との間に逆導電形キャリアに対するバリアが形成されていると、読み出し時に第1の導電形のキャリアを誘起する方向の電圧が第１の導電ゲートへ加えられても、逆導電形のキャリアが第３の半導体領域へ押し戻される事を一部防ぐので、読み出しにより蓄積情報が消去されるのを防ぐことが出来る。
【００５７】
図５の実施例では、縦方向に配置されたセルの第1の半導体領域が読み出しビット線１００５へ接続され、第３の半導体領域が書き込みビット線１００４へ接続される。横方向へ配置されたセルの第1および第２の共通導電ゲートがワード線１００１へ接続される。横方向に配列されたセルの第2の半導体領域は共通線１００３へ接続される。読み出しビット線および書き込みビット線は縦方向に延び、ワード線と共通線は横方向へ延びる。セルの配列およびビット線、ワード線の縦横関係は逆になっても問題無い。
【００５８】
以下上記実施例により製作された単独セルの動作を述べる。
このセルへの書き込みは、第３の半導体領域の電位に対して第2の導電ゲートに、第２の導電ゲート下の逆導電形キャリア通路の閾値電圧Vthr2 を越える電位関係を与える事で行われる。
【００５９】
上記製造工程で作成されたセルでは第２の半導体領域の電位が０Vのとき、Vthr2は約−０．５Ｖであるので、第３の半導体領域を約０．２〜０．３Ｖとし、第２導電ゲートは−０．３〜−０．４Ｖとするのが望ましい。保持状態は第1の導電ゲートは０〜０．２Ｖ、第1の半導体領域は第2の半導体領域と同一電位が望ましい。
【００６０】
消去は第2の半導体領域を−０．６V以下とするか（第１の半導体領域の電位が０V、第１の導電ゲートが０Vの時）、
第３の半導体領域の電位を０〜−０．４Ｖとし、第２の導電ゲート電位を−０．５５Ｖ以下とする。これにより第１のチャネル形成半導体薄膜部分へ蓄積していた逆導電形キャリア（正孔）が第２の領域へ引き抜かれるか、第３の領域へ引き抜かれる。
【００６１】
読み出しは、消去されたセルの第１の導電ゲートの第１導電形キャリアのゲート閾値電圧Vth10前後またはそれより０．２V程度まで大きい電圧を第１の導電ゲートへ加えて、第1及び第２の半導体領域間に流れる電流の大小を検出する。多値記憶の場合はVth10、Vth11、Vth12、Vth13、…の間の電圧を第1の導電ゲートへ加えて記憶情報を検出することが出来る。第１と第２の半導体領域間に加える電圧は０．２〜０．９V程度とする。判定基準となる電流は書き込まれたセルと消去されたセルの電流の中間の値を用いる。または、第1の導電ゲートへ各記憶された閾値電圧の間の電圧を加える場合はセル電流の有り無しで情報の判断をする。
【００６２】
第１のチャネル形成半導体薄膜部分の高電界領域で、逆極性のキャリアが発生して誤書き込みが起こらないためには第1および第2の半導体領域間の電圧を半導体薄膜のエネルギーギャップの電圧換算値（シリコンの場合は室温で1.1V）以上の電圧を加えない方が安全である。
【００６３】
図５に示された本発明のセルを図７に等価回路で示す様に接続したメモリアレイの第１の実施例では下記の表１のような電圧の組み合わせで動作させることが出来る。このアレイは読み出し中に他のワードのセルを書き込めるので特殊用途のメモリとして好都合である。また高速リフレッシュ動作にも適する。表１は１．２Vの単一極性の電源で動作をする場合のワード線、書き込みビット線、読み出しビット線、共通線の電圧関係を示す。単一電源での動作を可能とする為に共通線は正電位、例えば通常０．５Vにバイアスされる。
【００６４】
【表１】
【００６５】
各線の電位は共通線の電位との差分が表１の関係を保てばよいので、表２の様にも表すことが出来る。
【００６６】
【表２】
本発明のメモリセルはアレイ構成として第３の半導体領域と第１の半導体領域とを同じビット線へ接続して（図５のメモリアレイで書き込みビット線と読み出しビット線とを１つのビット線で共通使用）動作させることが出来る。
【００６８】
このようなアレイ構成とすることにより、アレイ面積の縮小を計ることが出来る。図８はこのアレイ接続に用いられるメモリセルの平面図で、セル面積は6F２〜4F２とすることが出来る。４F２を実現する為にはセルフアラインコンタクト技術を使用する必要がある。
【００６９】
図８のアレイのセルの配置については、図５同様、縦方向は1つおきに第1、第２、第３の半導体領域の導電ゲートに関する上下関係が逆で、かつ上下方向に隣接するセルとそれらの領域を連続させている。たとえば、縦方向ｋ番めのセルは第1、第３の半導体領域をｋ＋１番目のセルと連続させている。第２の半導体領域についてはｊ番めのセルはｊ＋１番めのセルと連続させている。ワード方向へ隣接するセルの第１の半導体領域は自身と隣接するセルの第３の半導体領域で逆バイアスとわずかな順方向電圧に関しては電気的に分離されている。
【００７０】
第１の半導体領域と第３の半導体領域を含むワード方向へ延在する半導体薄膜１００は物質的は分離されることなく繋がっている。一方、図５のセルはワード方向へ隣接するセルとは第１の半導体領域は絶縁膜で分離されている例を示しているが、書き込みビット線と読み出しビット線を異なる配線層で構成する等２つのビット線間隔を狭く出来れば、第一の半導体領域側の半導体薄膜も連続させて、第１の半導体領域を第３の半導体領域により電気的に分離する構成を採ることも可能である。
いずれの場合も、ワード方向へ隣接するセル間で第１のチャネル形成半導体薄膜部分ないしは第２のチャネル形成半導体薄膜部分は分離されている。
【００７１】
図８の平面図でもセルの第１の導電ゲートと第２の導電ゲートは連続していて、更に横方向へ隣接するセルの第１ないしは第２の導電ゲートと連続している。このゲートは直列抵抗成分を有するので動作速度に限界を与える。これを改善する為には金属配線で主ワード線を構成し、直列抵抗が限界値へ至る前に３２〜５１２個のセル等纏まったセル数毎に導電ゲートと接続することが行われる。
【００７２】
図８に示された本発明のセルを図９に等価回路で示す様に接続したメモリアレイの第２の実施例では下記の表３のような電圧の組み合わせで動作させることが出来る。
【００７３】
表３は１Vの単一極性の電源で動作をする場合のワード線、ビット線、共通線の電圧関係例を示す。単一電源での動作を可能とする為に共通線は正電位、例えば通常０．３Vにバイアスされる。
【００７４】
【表３】
１つの線の電圧は他の線の電圧が標準値の場合は±０．１Vの変動まで許容される。また全部の線の電圧が同じ方向に変化する場合はさらに大きな電位変化が許容される。
【００７５】
各線の電位は共通線の電位との差分が表３の関係を保てばよいので、表４の様にも表すことが出来る。
【００７６】
【表４】
なお本発明では、半導体薄膜はシリコン単結晶薄膜の他にシリコンゲルマニュウム単結晶薄膜、歪シリコン／シリコンゲルマニュウムの多層膜の場合、ゲート絶縁膜はシリコン酸化膜の他に、シリコン窒化酸化膜、シリコン窒化膜、アルミナ、ハフニュウム酸化膜およびそのシリコン混合物、ジルコニウム酸化物およびそのシリコン混合物等の場合、導電ゲートはポリシリコン以外のシリコンゲルマニウム、タングステン、窒化チタン、チタン／窒化チタン多層膜などの場合、第1、第２,第3の半導体領域が半導体薄膜内部だけでなく、その上に積み上げられている構造の場合、更に金属シリサイドまたは金属薄膜が積層されている場合など、当業者が容易に変形できる範囲で本発明は実施可能である。
【００７８】
また第１、第２、第３の半導体領域は半導体薄膜に「接する」と記載されているが、該半導体薄膜中に不純物原子を導入して形成しても、該半導体薄膜上に堆積して形成しても結果として接する状態が形成されていればよい。
【００７９】
本発明では第1のチャネル形成半導体薄膜部分へ第２の主面または側面へ容量結合する構造を設けて記憶保持時間、逆導電形キャリア蓄積電荷量の増大を計ることも可能である。
【００８０】
【発明の効果】
本発明はPDSOIにも適用することが出来るが、FDSOIに適用してFDSOIでは従来実現が困難であった効果を享受出来る。
【００８１】
PDSOIMISだけでなく、FDSOIMIS、FDSONMIS構造でメモリセルとそれを用いたメモリアレイを実現することが出来る。このメモリセルには大きなキャパシタは不要である。
【００８２】
このメモリは低電力動作が可能なＦＤＳＯＩロジックに混載することが可能で、動作電圧も低電力ロジックと共通化可能な範囲にある。
【００８３】
さらに、いわゆるニ重ゲートMIS構造でセルを構成することにより、その第３の導電ゲートへ与える電位により、逆導電形キャリアのメモリセルへの蓄積を確実とすることが出来る。
【図面の簡単な説明】
【図１】本発明の原理を示す断面図である。
【図２】本発明の１実施様態を示す平面図（ａ）、断面図（ｂ）である。
【図３】第１の導電ゲートと第２の導電ゲートが連続した本発明の他の実施様態を示す平面図である。
【図４】半導体薄膜の第２の主面側へ第３の導電ゲートを設けた本発明の他の実施様態を示す平面図（ａ）、断面図（ｂ）である。
【図５】本発明のメモリセルをアレイ構成に配置、接続した１実施例の平面図（ａ）、セル部分の断面図（ｂ）である。
【図６】図５に示す実施例のメモリセル及びアレイの製造工程例を示す断面図である。
【図７】図５に示すメモリアレイの等価回路図である。
【図８】書き込みビット線と読み出しビット線を共通としたメモリセルおよびアレイの平面図である。
【図９】図８のメモリアレイの等価回路図である。
【符号の説明】
１００ 半導体薄膜
１０１ 前記半導体薄膜の第１の主面
１０２ 前記半導体薄膜の第２の主面
１ 第１の導電形のキャリア
２ 逆導電形のキャリア
１０ 支持基板
２０ 支持基板上の絶縁膜
１０３ 第１のチャネル形成半導体薄膜部分
１０４ 第２のチャネル形成半導体薄膜部分
１０５ 第１のチャネル形成半導体薄膜部分と不純物濃度、
不純物の導電形が異なる第２のチャネル形成半導体薄膜
部分
１１０ 第１の半導体領域
１２０ 第２の半導体領域
１３０ 第３の半導体領域
１１０ｓ、１２０ｓ、１３０ｓ シリサイド層
２００ ゲート絶縁膜
２１０ 第１のゲート絶縁膜
２２０ 第２のゲート絶縁膜
２３０ 第３のゲート絶縁膜
３００ ゲート導電膜
３００ｓ シリサイド層
３１０ 第１のゲート導電膜
３２０ 第２のゲート導電膜
３３０ 第３のゲート導電膜
４１、４００、４０１、４０５、４０６、４１０、４１３、４３１、４４０ 絶縁膜
４０３ ゲートサイドウオール絶縁膜
４２、４３、４０４ シリコン窒化膜
５１ ホトレジスト
１０００ メモリセル
１００１ ワード線
１００２ ビット線
１００３ 共通線
１００４ 書き込みビット線
１００５ 読み出しビット線
Claims (37)
- 第１の主面と該第１の主面に対向する第２の主面を有する半導体薄膜と、
該半導体薄膜の第１の主面上に設けられた第１のゲート絶縁膜と、該第１のゲート絶縁膜上に設けられた第１の導電ゲートと、
該第１の導電ゲートを挟んで離間され、該第１の導電ゲートから絶縁され、前記半導体薄膜と接して設けられた互いに対向して離間する第１の導電形の第１の半導体領域と第２の半導体領域と、
前記半導体薄膜と接して設けられ逆導電形の第３の半導体領域と、
前記第１の半導体領域と前記第２の半導体領域とで挟まれる前記半導体薄膜の部分は第１のチャネル形成半導体薄膜部分を形成し、該部分と前記逆導電形の第３の半導体領域の間に前記半導体薄膜は延在して第２のチャネル形成半導体薄膜部分を形成し、該半導体薄膜の該延在部分上に、更に第２のゲート絶縁膜とその上に設けられた第２の導電ゲートと、
前記第１の導電ゲートと前記第２の導電ゲートとは重畳する部分を有し、該部分で互いを絶縁する絶縁膜と、
を設け、
前記半導体薄膜は前記第１の導電ゲート下の前記第１および前記第２の半導体領域の間で完全空乏形であることを特徴とする薄膜メモリセル。 - 前記第２のゲート絶縁膜は前記第１のゲート絶縁膜と連続している事を特徴とする請求項１記載の薄膜メモリセル。
- 前記延在した半導体薄膜部分は前記第１および第２の半導体領域で挟まれた半導体薄膜部分と不純物濃度の異なる部分を有することを特徴とする請求項１記載の薄膜メモリセル。
- 前記延在した半導体薄膜部分は前記第１および第２の半導体領域で挟まれた半導体薄膜部分と導電形の異なる不純物部分を有することを特徴とする請求項１記載の薄膜メモリセル。
- 第１の主面と該第１の主面に対向する第２の主面を有する半導体薄膜と、
該半導体薄膜の第１の主面上に設けられた第１のゲート絶縁膜と、該第１のゲート絶縁膜上に設けられた第１の導電ゲートと、
該第１の導電ゲートを挟んで離間され、該第１の導電ゲートから絶縁され、前記半導体薄膜と接して設けられた互いに対向して離間する第１の導電形の第１の半導体領域と第２の半導体領域と、
該第１の半導体領域と第２の半導体領域とが対向する方向とほぼ直交する方向の前記第１の導電ゲート下の一部で前記半導体薄膜と接して設けられ逆導電形の第３の半導体領域とを設け、
前記第１の半導体領域と前記第２の半導体領域とで挟まれる前記半導体薄膜の部分は第１のチャネル形成半導体薄膜部分を形成し、該部分と前記逆導電形の第３の半導体領域の間に至る前記第１のゲート絶縁膜を介した前記第１の導電ゲート下の前記半導体薄膜部分は第２のチャネル形成半導体薄膜部分を形成し、
前記半導体薄膜は前記第１の導電ゲート下の前記第１および前記第２の半導体領域の間で完全空乏形であることを特徴とする薄膜メモリセル。 - 前記第２のチャネル形成半導体薄膜部分は前記第１のチャネル形成半導体薄膜部分と不純物濃度の異なる部分を有することを特徴とする請求項５記載の薄膜メモリセル。
- 前記第２のチャネル形成半導体薄膜部分は前記第１のチャネル形成半導体薄膜部分と導電形の異なる不純物部分を有することを特徴とする請求項５記載の薄膜メモリセル。
- 前記半導体薄膜は絶縁基板上に設けられていることを特徴とする請求項１あるいは５記載の薄膜メモリセル。
- 前記半導体薄膜は少なくともその１端が基板に支持されていることを特徴とする請求項１あるいは５記載の薄膜メモリセル。
- 前記第１の半導体領域と前記第２の半導体領域とで挟まれる前記半導体薄膜部分の前記第２の主面に設けられた第３のゲート絶縁膜と該第３のゲート絶縁膜に接して設けられた第３の導電ゲートとから更に構成されたことを特徴とする請求項５記載の薄膜メモリセル。
- 前記第３の導電ゲートは前記半導体薄膜を支持する基板の表面部分であることを特徴とする請求項１０記載の薄膜メモリセル。
- 複数のワード線とこれと絶縁されて交叉する複数の書き込みビット線、それと併設された複数の読み出しビット線と、複数の共通線と、
請求項１、２、３、４のいずれか１項記載の複数のメモリセルから構成され、
該複数のワード線の１本と該複数の書き込みビット線の１本と、それと併設された読み出しビット線とが交叉する部分において、
該複数のメモリセルの１つの前記第１及び第２の導電ゲートは該複数のワード線の該１本と接続され、前記第１の半導体領域は該複数の読み出しビット線の該１本と接続され、前記第２の半導体領域は該複数の共通線の１本と接続され、前記第３の半導体領域は該複数の書き込みビット線の該１本と接続されたことを特徴とする薄膜メモリアレイ。 - 複数のワード線とこれと絶縁されて交叉する複数の書き込みビット線、それと併設された複数の読み出しビット線と、複数の共通線と、
請求項５、６、７、１０、１１のいずれか１項記載の複数のメモリセルから構成され、
該複数のワード線の１本と該複数の書き込みビット線の１本と、それと併設された読み出しビット線とが交叉する部分において、
該複数のメモリセルの１つの前記第１の導電ゲートは該複数のワード線の該１本と接続され、前記第１の半導体領域は該複数の読み出しビット線の該１本と接続され、前記第２の半導体領域は該複数の共通線の１本と接続され、前記第３の半導体領域は該複数の書き込みビット線の該１本と接続されたことを特徴とする薄膜メモリアレイ。 - 複数のワード線とこれと絶縁されて交叉する複数のビット線と、複数の共通線と、
請求項１、２、３、４のいずれか１項記載の複数のメモリセルから構成され、
該複数のワード線の１本と該複数のビット線の１本とが交叉する部分において、
該複数のメモリセルの１つの前記第１及び第２の導電ゲートは該複数のワード線の該１本と接続され、前記第１の半導体領域と第３の半導体領域は該複数のビット線の該１本と接続され、前記第２の半導体領域は該複数の共通線の１本と接続されたことを特徴とする薄膜メモリアレイ。 - 複数のワード線とこれと絶縁されて交叉する複数のビット線と、複数の共通線と、
請求項５、６、７、１０、１１のいずれか１項記載の複数のメモリセルから構成され、
該複数のワード線の１本と該複数のビット線の１本とが交叉する部分において、
該複数のメモリセルの１つの前記第１の導電ゲートは該複数のワード線の該１本と接続され、前記第１の半導体領域と第３の半導体領域は該複数のビット線の該１本と接続され、前記第２の半導体領域は該複数の共通線の１本と接続されたことを特徴とする薄膜メモリアレイ。 - 前記第１の導電ゲートと第２の導電ゲートはセル内で連続しており、かつワード方向へ隣接するセル間で延在して連続しワード線の一部を構成し、隣接するセル間で、前記第１のチャネル形成半導体薄膜部分ないし前記第２のチャネル形成半導体薄膜部分が分離されていることを特徴とする請求項１２あるいは１４記載の薄膜メモリアレイ。
- 前記第１の導電ゲートはワード方向へ隣接するセル間で延在して連続しワード線の一部を構成し、隣接するセル間で、前記第１のチャネル形成半導体薄膜部分ないし前記第２のチャネル形成半導体薄膜部分が分離されていることを特徴とする請求項１３あるいは１５記載の薄膜メモリアレイ
- 前記共通線は複数の隣接するセルの第２の半導体領域を連続させてその一部を形成したことを特徴とする請求項１２、１３、１４、１５のいずれか１項記載の薄膜メモリアレイ。
- 隣接するセルは互いに鏡像関係にあるように第１の半導体領域と第２の半導体領域を配置してアレイを構成し、一方に隣接するセルとは第１の半導体領域および第３の半導体領域を連続させ、他方に隣接するセルとは第２の半導体領域を連続させたことを特徴とする請求項１６あるいは１７記載の薄膜メモリアレイ。
- ワード線方向に前記半導体薄膜が連続しており、１つのセルの第１の半導体領域は第３の半導体領域により隣接するセルの第１の半導体領域と電気的に分離されていることを特徴とする請求項１２、１３，１４，１５のいずれか１項記載の薄膜メモリアレイ。
- 前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧Ｖｔｈ２ｒを越えた値とすることにより、
前記第３の半導体領域から前記第２のチャネル形成半導体薄膜部分を通して第１のチャネル形成半導体薄膜部分へ逆導電形のキャリアを注入して、前記第１のチャネル形成半導体薄膜部分の前記第１の導電ゲートから見た第１の導電形のチャネルのゲート閾値電圧を第１の値に変化させることを特徴とする請求項１、２、３、４のいずれか１項に記載の薄膜メモリセルの書き込み方法。 - 前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧Ｖｔｈ２ｒを越えた値とすることにより、
前記第３の半導体領域から前記第２のチャネル形成半導体薄膜部分を通して第１のチャ
ネル形成半導体薄膜部分へ逆導電形のキャリアを注入して、前記第１のチャネル形成半導体薄膜部分の前記第１の導電ゲートから見た第１の導電形のチャネルのゲート閾値電圧を第１の値に変化させることを特徴とする請求項５、６、７、１０、１１のいずれか１項に記載の薄膜メモリセルの書き込み方法。 - 請求項２１あるいは２２において、前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧を充分越えた値とし、同一ゲート電位に対して第３の半導体領域の電位を複数レベルに設定することにより、前記ゲート閾値電圧の第１の値は複数レベルに設定することを特徴とする請求項１、２、３、４のいずれか１項に記載の薄膜メモリセルの書き込み方法。
- 前記第２の導電ゲートの電位から第１のチャネル形成半導体薄膜部分へ注入された逆導電形のキャリアの電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の逆導電形チャネルのゲート閾値電圧を越えた値とすることにより、第１のチャネル形成半導体薄膜部分から前記第３の半導体領域へ逆導電形のキャリアを引き出して、前記第１のチャネル形成半導体薄膜部分の前記第１の導電ゲートから見た第１の導電形のチャネルのゲート閾値電圧を第２の値に変化させることを特徴とする請求項１、２、３、４のいずれか１項に記載の薄膜メモリセルの消去方法。
- 前記第１の導電ゲートの電位から前記第１のチャネル形成半導体薄膜部分へ注入された逆導電形のキャリアの電位を引いた値が前記第１の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の逆導電形チャネルのゲート閾値電圧を越えた値とすることにより、前記第１のチャネル形成半導体薄膜部分から前記第３の半導体領域へ逆導電形のキャリアを引き出して、前記第１のチャネル形成半導体薄膜部分の前記第１の導電ゲートから見た第１の導電形のチャネルのゲート閾値電圧を第２の値に変化させることを特徴とする請求項５、６、７、１０、１１のいずれか１項に記載の薄膜メモリセルの消去方法。
- 第１の半導体領域へ逆導電形のキャリアを引き付ける方向の電位を与えることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１のいずれか１項に記載の薄膜メモリセルの消去方法。
- 第２の半導体領域へ逆導電形のキャリアを引き付ける方向の電位を与えることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１のいずれか１項に記載の薄膜メモリセルの消去方法。
- 前記第２の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第２の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧を越えた値とするが、第２の半導体領域の電位に対して第３の半導体領域の電位を順方向へバイアスして第１のゲート閾値電圧書き込みとする一方、同一の第２のゲート電圧に対して第３の半導体領域の電位をゼロバイアスまたは逆方向へバイアスする場合を第２のゲート閾値電圧書き込みとすることを特徴とする請求項１、２、３、４のいずれか１項に記載の薄膜メモリセルの動作方法。
- 前記第１の導電ゲートの電位から前記第３の半導体領域の電位を引いた値が前記第１の導電ゲートから見た前記第２のチャネル形成半導体薄膜部分の前記第３半導体領域からの逆導電形キャリア通路のゲート閾値電圧を越えた値とするが、第２の半導体領域の電位に対して第３の半導体領域の電位を順方向へバイアスして第１のゲート閾値電圧書き込みとする一方、同一の第１のゲート電圧に対して第３の半導体領域の電位をゼロバイアスまたは逆方向へバイアスする場合を第２のゲート閾値電圧書き込みとすることを特徴とする請求項５、６、７、１０、１１のいずれか１項に記載の薄膜メモリセルの動作方法。
- 前記第１の導電ゲートの前記第２の半導体領域に対する電圧を前記ゲート閾値電圧の第１の値または前記第１のゲート閾値電圧と前記ゲート閾値電圧の第２
の値または前記第２のゲート閾値電圧のうちすくなくとも１つを越える規定の値に設定して、前記第１の半導体領域と前記第２の半導体領域間に流れる電流の大小検出して記憶情報を判断することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１のいずれか１項に記載の薄膜メモリセルの読み出し方法。 - 請求項２１、２２、２３のいずれか１項の方法において、前記半導体薄膜のエネルギーギャップを電圧に換算した値を前記第１の半導体領域と前記第２の半導体領域との間に加える電圧が超えないことを特徴とする薄膜メモリセルの書き込み方法。
- 請求項２４、２５、２６、２７のいずれか１項の方法において、前記半導体薄膜のエネルギーギャップを電圧に換算した値を前記第１の半導体領域と前記第２の半導体領域との間に加える電圧が超えないことを特徴とする薄膜メモリセルの消去方法。
- 請求項２８、２９のいずれか１項の方法において、前記半導体薄膜のエネルギーギャップを電圧に換算した値を前記第１の半導体領域と前記第２の半導体領域との間に加える電圧が超えないことを特徴とする薄膜メモリセルの動作方法。
- 請求項３０の方法において、前記半導体薄膜のエネルギーギャップを電圧に換算した値を前記第１の半導体領域と前記第２の半導体領域との間に加える電圧が超えないことを特徴とする薄膜メモリセルの読み出し方法。
- 請求項１２あるいは１３記載のメモリアレイにおいて、
書き込み時はワード線電位が共通線電位−０．４Ｖ（±０．１Ｖ）、書き込みビット線電位が共通線電位＋０．２Ｖ（±０．１Ｖ）、読み出し線電位が共通線電位であり、
消去時はワード線電位が共通線電位−０．５Ｖ（±０．１Ｖ）、書き込みビット線電位が共通線電位、読み出しビット線電位が共通線電位であり、
読み出し時はワード線電位が共通線電位＋０．７Ｖ（±０．１Ｖ）、書き込みビット線電位が共通線電位、読み出しビット線電位が共通線電位＋０．３Ｖ（±０．１Ｖ）であることを特徴とする薄膜メモリセルの動作方法。 - 請求項１４あるいは１５記載のメモリアレイにおいて、
書き込み時はワード線電位が共通線電位−０．３Ｖ（±０．１Ｖ）、“１”書き込みビット線電位が共通線電位＋０．３Ｖ（±０．１Ｖ）であり、“０”書き込みビット線電位が共通線電位−０．３Ｖ（±０．１Ｖ）であり、
読み出し時はワード線電位が共通線電位＋０．７Ｖ（±０．１Ｖ）、ビット線電位が共通線電位＋０．２Ｖ（±０．１Ｖ）であることを特徴とする薄膜メモリセルの動作方法。 - 第３の半導体領域を選択結晶成長することと、
第３の半導体領域の該選択結晶成長した部分の少なくとも側面を酸化することと、
第１の半導体領域を選択エピタキシャル成長することと、
を含む請求項１、５、１２、１３、１４、１５のいずれか１項に記載の薄膜メモリセルないしは薄膜メモリアレイの製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086898A JP4880867B2 (ja) | 2002-04-10 | 2003-03-27 | 薄膜メモリ、アレイとその動作方法および製造方法 |
| TW092107778A TWI264116B (en) | 2002-04-10 | 2003-04-04 | Thin film memory, array, and operation method and manufacture method therefor |
| EP03252253A EP1355358B1 (en) | 2002-04-10 | 2003-04-09 | Thin film semiconductor memory and manufacture method therefor |
| EP09166746.9A EP2113943B1 (en) | 2002-04-10 | 2003-04-09 | Thin film memory, array, and operation method and manufacture method therefor |
| US10/410,239 US20030213994A1 (en) | 2002-04-10 | 2003-04-09 | Thin film memory, array, and operation method and manufacture method therefor |
| KR1020030022660A KR100983408B1 (ko) | 2002-04-10 | 2003-04-10 | 박막 메모리, 어레이, 및 동작방법과 제조방법 |
| CNB031307892A CN100380666C (zh) | 2002-04-10 | 2003-04-10 | 薄膜存储器、阵列及其操作方法和制造方法 |
| US10/879,938 US7211867B2 (en) | 2002-04-10 | 2004-06-28 | Thin film memory, array, and operation method and manufacture method therefor |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002108423 | 2002-04-10 | ||
| JP2002108423 | 2002-04-10 | ||
| JP2002230397 | 2002-08-07 | ||
| JP2002230397 | 2002-08-07 | ||
| JP2003086898A JP4880867B2 (ja) | 2002-04-10 | 2003-03-27 | 薄膜メモリ、アレイとその動作方法および製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004128446A JP2004128446A (ja) | 2004-04-22 |
| JP2004128446A5 JP2004128446A5 (ja) | 2006-05-25 |
| JP4880867B2 true JP4880867B2 (ja) | 2012-02-22 |
Family
ID=28678744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003086898A Expired - Fee Related JP4880867B2 (ja) | 2002-04-10 | 2003-03-27 | 薄膜メモリ、アレイとその動作方法および製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20030213994A1 (ja) |
| EP (2) | EP2113943B1 (ja) |
| JP (1) | JP4880867B2 (ja) |
| KR (1) | KR100983408B1 (ja) |
| CN (1) | CN100380666C (ja) |
| TW (1) | TWI264116B (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7085153B2 (en) * | 2003-05-13 | 2006-08-01 | Innovative Silicon S.A. | Semiconductor memory cell, array, architecture and device, and method of operating same |
| US20040228168A1 (en) | 2003-05-13 | 2004-11-18 | Richard Ferrant | Semiconductor memory device and method of operating same |
| US7335934B2 (en) * | 2003-07-22 | 2008-02-26 | Innovative Silicon S.A. | Integrated circuit device, and method of fabricating same |
| US7184298B2 (en) * | 2003-09-24 | 2007-02-27 | Innovative Silicon S.A. | Low power programming technique for a floating body memory transistor, memory cell, and memory array |
| US7301803B2 (en) * | 2004-12-22 | 2007-11-27 | Innovative Silicon S.A. | Bipolar reading technique for a memory cell having an electrically floating body transistor |
| FR2880710B1 (fr) * | 2005-01-11 | 2007-04-20 | St Microelectronics Sa | Procede et dispositif de caracterisation d'une cellule destinee a etre realisee dans une technologie cmos du type silicium sur isolant partiellement appauvri |
| KR100673228B1 (ko) * | 2005-06-30 | 2007-01-22 | 주식회사 하이닉스반도체 | 낸드 플래쉬 메모리 소자의 제조방법 |
| US20070023833A1 (en) * | 2005-07-28 | 2007-02-01 | Serguei Okhonin | Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same |
| US7606066B2 (en) | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
| US7683430B2 (en) * | 2005-12-19 | 2010-03-23 | Innovative Silicon Isi Sa | Electrically floating body memory cell and array, and method of operating or controlling same |
| US7542345B2 (en) * | 2006-02-16 | 2009-06-02 | Innovative Silicon Isi Sa | Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same |
| US7492632B2 (en) * | 2006-04-07 | 2009-02-17 | Innovative Silicon Isi Sa | Memory array having a programmable word length, and method of operating same |
| WO2007128738A1 (en) * | 2006-05-02 | 2007-11-15 | Innovative Silicon Sa | Semiconductor memory cell and array using punch-through to program and read same |
| US8069377B2 (en) * | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
| US7542340B2 (en) * | 2006-07-11 | 2009-06-02 | Innovative Silicon Isi Sa | Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same |
| US7893475B2 (en) * | 2007-01-24 | 2011-02-22 | Macronix International Co., Ltd. | Dynamic random access memory cell and manufacturing method thereof |
| KR101277402B1 (ko) | 2007-01-26 | 2013-06-20 | 마이크론 테크놀로지, 인코포레이티드 | 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터 |
| US7919800B2 (en) | 2007-02-26 | 2011-04-05 | Micron Technology, Inc. | Capacitor-less memory cells and cell arrays |
| WO2009031052A2 (en) | 2007-03-29 | 2009-03-12 | Innovative Silicon S.A. | Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor |
| US8064274B2 (en) | 2007-05-30 | 2011-11-22 | Micron Technology, Inc. | Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same |
| US8085594B2 (en) * | 2007-06-01 | 2011-12-27 | Micron Technology, Inc. | Reading technique for memory cell with electrically floating body transistor |
| US8194487B2 (en) | 2007-09-17 | 2012-06-05 | Micron Technology, Inc. | Refreshing data of memory cells with electrically floating body transistors |
| JP2009088440A (ja) * | 2007-10-03 | 2009-04-23 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| US8536628B2 (en) | 2007-11-29 | 2013-09-17 | Micron Technology, Inc. | Integrated circuit having memory cell array including barriers, and method of manufacturing same |
| US8349662B2 (en) * | 2007-12-11 | 2013-01-08 | Micron Technology, Inc. | Integrated circuit having memory cell array, and method of manufacturing same |
| JP2009169071A (ja) * | 2008-01-16 | 2009-07-30 | Sony Corp | 表示装置 |
| US8773933B2 (en) | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
| US8014195B2 (en) * | 2008-02-06 | 2011-09-06 | Micron Technology, Inc. | Single transistor memory cell |
| US8189376B2 (en) * | 2008-02-08 | 2012-05-29 | Micron Technology, Inc. | Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same |
| US7957206B2 (en) * | 2008-04-04 | 2011-06-07 | Micron Technology, Inc. | Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same |
| KR101505494B1 (ko) * | 2008-04-30 | 2015-03-24 | 한양대학교 산학협력단 | 무 커패시터 메모리 소자 |
| US7947543B2 (en) | 2008-09-25 | 2011-05-24 | Micron Technology, Inc. | Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation |
| US7933140B2 (en) | 2008-10-02 | 2011-04-26 | Micron Technology, Inc. | Techniques for reducing a voltage swing |
| US7924630B2 (en) * | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Techniques for simultaneously driving a plurality of source lines |
| US8223574B2 (en) * | 2008-11-05 | 2012-07-17 | Micron Technology, Inc. | Techniques for block refreshing a semiconductor memory device |
| KR101570178B1 (ko) * | 2008-11-07 | 2015-11-18 | 삼성전자주식회사 | 커패시터 없는 디램 소자 |
| US8213226B2 (en) * | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
| US8278167B2 (en) | 2008-12-18 | 2012-10-02 | Micron Technology, Inc. | Method and structure for integrating capacitor-less memory cell with logic |
| US8319294B2 (en) * | 2009-02-18 | 2012-11-27 | Micron Technology, Inc. | Techniques for providing a source line plane |
| WO2010102106A2 (en) | 2009-03-04 | 2010-09-10 | Innovative Silicon Isi Sa | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
| WO2010114890A1 (en) * | 2009-03-31 | 2010-10-07 | Innovative Silicon Isi Sa | Techniques for providing a semiconductor memory device |
| US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
| US8508994B2 (en) * | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
| US8498157B2 (en) * | 2009-05-22 | 2013-07-30 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8537610B2 (en) | 2009-07-10 | 2013-09-17 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9076543B2 (en) * | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8199595B2 (en) * | 2009-09-04 | 2012-06-12 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8174881B2 (en) | 2009-11-24 | 2012-05-08 | Micron Technology, Inc. | Techniques for reducing disturbance in a semiconductor device |
| US8310893B2 (en) * | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
| KR101772150B1 (ko) | 2009-12-28 | 2017-08-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치와 반도체 장치 |
| US8416636B2 (en) | 2010-02-12 | 2013-04-09 | Micron Technology, Inc. | Techniques for controlling a semiconductor memory device |
| US8576631B2 (en) | 2010-03-04 | 2013-11-05 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8411513B2 (en) * | 2010-03-04 | 2013-04-02 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device having hierarchical bit lines |
| US8369177B2 (en) * | 2010-03-05 | 2013-02-05 | Micron Technology, Inc. | Techniques for reading from and/or writing to a semiconductor memory device |
| CN102812552B (zh) | 2010-03-15 | 2015-11-25 | 美光科技公司 | 半导体存储器装置及用于对半导体存储器装置进行偏置的方法 |
| US8354660B2 (en) | 2010-03-16 | 2013-01-15 | Sandisk 3D Llc | Bottom electrodes for use with metal oxide resistivity switching layers |
| US8411524B2 (en) | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
| US8389971B2 (en) | 2010-10-14 | 2013-03-05 | Sandisk 3D Llc | Memory cells having storage elements that share material layers with steering elements and methods of forming the same |
| US8841648B2 (en) | 2010-10-14 | 2014-09-23 | Sandisk 3D Llc | Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same |
| US8531878B2 (en) | 2011-05-17 | 2013-09-10 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9559216B2 (en) | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
| US10037801B2 (en) * | 2013-12-06 | 2018-07-31 | Hefei Reliance Memory Limited | 2T-1R architecture for resistive RAM |
| US10410872B2 (en) * | 2016-09-13 | 2019-09-10 | Applied Materials, Inc. | Borane mediated dehydrogenation process from silane and alkylsilane species for spacer and hardmask application |
| US11088140B2 (en) * | 2019-08-27 | 2021-08-10 | Nanya Technology Corporation | Multiple semiconductor elements with different threshold voltages |
| US11821936B2 (en) * | 2022-01-10 | 2023-11-21 | Nxp Usa, Inc. | In situ threshold voltage determination of a semiconductor device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4118693A (en) * | 1977-05-09 | 1978-10-03 | Knogo Corporation | Method and apparatus for producing uniform electromagnetic fields in an article detection system |
| JPS586234B2 (ja) * | 1977-11-17 | 1983-02-03 | 富士通株式会社 | 半導体記憶装置 |
| JPS5893370A (ja) * | 1981-11-30 | 1983-06-03 | Nec Corp | Ｍｏｓデバイス |
| JPS6235559A (ja) * | 1985-08-09 | 1987-02-16 | Agency Of Ind Science & Technol | 半導体記憶装置 |
| US5283457A (en) * | 1989-10-02 | 1994-02-01 | Texas Instruments Incorporated | Semiconductor on insulator transistor |
| JPH0799251A (ja) * | 1992-12-10 | 1995-04-11 | Sony Corp | 半導体メモリセル |
| GB9401924D0 (en) * | 1994-02-01 | 1994-03-30 | Jonhig Ltd | System for road toll payment |
| US5784311A (en) * | 1997-06-13 | 1998-07-21 | International Business Machines Corporation | Two-device memory cell on SOI for merged logic and memory applications |
| JPH11224906A (ja) * | 1998-02-05 | 1999-08-17 | Sony Corp | 半導体メモリセル |
| US6225665B1 (en) * | 1999-01-11 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having multiple source regions |
| US6111778A (en) * | 1999-05-10 | 2000-08-29 | International Business Machines Corporation | Body contacted dynamic memory |
| TW557569B (en) * | 2000-01-24 | 2003-10-11 | Sony Corp | Semiconductor device and manufacturing method thereof |
| JP3485091B2 (ja) * | 2001-01-19 | 2004-01-13 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| US6793127B2 (en) * | 2001-04-04 | 2004-09-21 | Koninklijke Philips Electronics N.V. | Internet enabled resource constrained terminal for processing tags |
| US8321302B2 (en) * | 2002-01-23 | 2012-11-27 | Sensormatic Electronics, LLC | Inventory management system |
-
2003
- 2003-03-27 JP JP2003086898A patent/JP4880867B2/ja not_active Expired - Fee Related
- 2003-04-04 TW TW092107778A patent/TWI264116B/zh not_active IP Right Cessation
- 2003-04-09 US US10/410,239 patent/US20030213994A1/en not_active Abandoned
- 2003-04-09 EP EP09166746.9A patent/EP2113943B1/en not_active Expired - Lifetime
- 2003-04-09 EP EP03252253A patent/EP1355358B1/en not_active Expired - Lifetime
- 2003-04-10 CN CNB031307892A patent/CN100380666C/zh not_active Expired - Fee Related
- 2003-04-10 KR KR1020030022660A patent/KR100983408B1/ko active IP Right Grant
-
2004
- 2004-06-28 US US10/879,938 patent/US7211867B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050001269A1 (en) | 2005-01-06 |
| EP1355358A3 (en) | 2004-08-04 |
| EP2113943A2 (en) | 2009-11-04 |
| EP2113943A3 (en) | 2010-10-13 |
| EP1355358B1 (en) | 2013-03-13 |
| CN100380666C (zh) | 2008-04-09 |
| EP1355358A2 (en) | 2003-10-22 |
| US20030213994A1 (en) | 2003-11-20 |
| TW200308082A (en) | 2003-12-16 |
| CN1453874A (zh) | 2003-11-05 |
| KR20030081142A (ko) | 2003-10-17 |
| US7211867B2 (en) | 2007-05-01 |
| TWI264116B (en) | 2006-10-11 |
| KR100983408B1 (ko) | 2010-09-20 |
| EP2113943B1 (en) | 2013-07-31 |
| JP2004128446A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880867B2 (ja) | 薄膜メモリ、アレイとその動作方法および製造方法 | |
| US11785759B2 (en) | Floating body memory cell having gates favoring different conductivity type regions | |
| JP4927321B2 (ja) | 半導体記憶装置 | |
| US20160078917A1 (en) | Thyristors, Methods of Programming Thyristors, and Methods of Forming Thyristors | |
| US7432560B2 (en) | Body-tied-to-source MOSFETs with asymmetrical source and drain regions and methods of fabricating the same | |
| US8143656B2 (en) | High performance one-transistor DRAM cell device and manufacturing method thereof | |
| TWI502586B (zh) | 記憶體單元、記憶體裝置及包含有該記憶體裝置的積體電路 | |
| WO2014185085A1 (ja) | 半導体記憶装置 | |
| US7894255B1 (en) | Thyristor based memory cell | |
| KR20170055031A (ko) | 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이 | |
| US20230145678A1 (en) | Semiconductor memory device and manufacturing method of semiconductor memory device | |
| US7894256B1 (en) | Thyristor based memory cell | |
| US20220415901A1 (en) | Method for manufacturing memory device using semiconductor element | |
| US8525248B2 (en) | Memory cell comprising a floating body, a channel region, and a diode | |
| US20230171944A1 (en) | A Memory Device Comprising an Electrically Floating Body Transistor | |
| JPH1140810A (ja) | 制御可能な伝導デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20030417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20030408 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4880867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |