FR2880710B1 - Procede et dispositif de caracterisation d'une cellule destinee a etre realisee dans une technologie cmos du type silicium sur isolant partiellement appauvri - Google Patents
Procede et dispositif de caracterisation d'une cellule destinee a etre realisee dans une technologie cmos du type silicium sur isolant partiellement appauvriInfo
- Publication number
- FR2880710B1 FR2880710B1 FR0500267A FR0500267A FR2880710B1 FR 2880710 B1 FR2880710 B1 FR 2880710B1 FR 0500267 A FR0500267 A FR 0500267A FR 0500267 A FR0500267 A FR 0500267A FR 2880710 B1 FR2880710 B1 FR 2880710B1
- Authority
- FR
- France
- Prior art keywords
- characterizing
- silicon
- cmos technology
- type cmos
- partially depleted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0500267A FR2880710B1 (fr) | 2005-01-11 | 2005-01-11 | Procede et dispositif de caracterisation d'une cellule destinee a etre realisee dans une technologie cmos du type silicium sur isolant partiellement appauvri |
US11/328,799 US20060155523A1 (en) | 2005-01-11 | 2006-01-10 | Method and device for representing a cell implemented in a partially depleted silison-on-insulator type CMOS technology |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0500267A FR2880710B1 (fr) | 2005-01-11 | 2005-01-11 | Procede et dispositif de caracterisation d'une cellule destinee a etre realisee dans une technologie cmos du type silicium sur isolant partiellement appauvri |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2880710A1 FR2880710A1 (fr) | 2006-07-14 |
FR2880710B1 true FR2880710B1 (fr) | 2007-04-20 |
Family
ID=34953849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0500267A Expired - Fee Related FR2880710B1 (fr) | 2005-01-11 | 2005-01-11 | Procede et dispositif de caracterisation d'une cellule destinee a etre realisee dans une technologie cmos du type silicium sur isolant partiellement appauvri |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060155523A1 (fr) |
FR (1) | FR2880710B1 (fr) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2784104B2 (ja) * | 1991-08-06 | 1998-08-06 | 三菱電機株式会社 | タイミングシミュレーションシステム |
US5770881A (en) * | 1996-09-12 | 1998-06-23 | International Business Machines Coproration | SOI FET design to reduce transient bipolar current |
US6816824B2 (en) * | 1999-04-19 | 2004-11-09 | International Business Machines Corporation | Method for statically timing SOI devices and circuits |
US7103522B1 (en) * | 1999-06-10 | 2006-09-05 | The Trustees Of Columbia University In The City Of New York | Methods for estimating the body voltage of digital partially depleted silicon-on-insulator circuits |
JP4880867B2 (ja) * | 2002-04-10 | 2012-02-22 | セイコーインスツル株式会社 | 薄膜メモリ、アレイとその動作方法および製造方法 |
FR2840454B1 (fr) * | 2002-05-30 | 2004-08-27 | St Microelectronics Sa | Procede et dispositif de caracterisation d'une cellule logique cmos destinee a etre realisee dans une technologie de type silicium sur isolant partiellement appauvri |
US7039882B2 (en) * | 2002-06-17 | 2006-05-02 | Amar Pal Singh Rana | Technology dependent transformations for Silicon-On-Insulator in digital design synthesis |
WO2004021252A1 (fr) * | 2002-08-27 | 2004-03-11 | Freescale Semiconductor, Inc. | Simulation rapide de circuits comportant des transistors soi |
FR2845180B1 (fr) * | 2002-09-27 | 2004-12-17 | St Microelectronics Sa | Procede et dispositif de caracterisation d'une cellule logique cmos permettant une simulation acceleree des effets d'histoire |
JP2004179502A (ja) * | 2002-11-28 | 2004-06-24 | Seiko Epson Corp | 部分空乏型のsoimosfetのspiceパラメータ抽出、spice計算及びデバイス解析の方法 |
US6798261B1 (en) * | 2003-05-22 | 2004-09-28 | International Business Machines Corporation | Method and apparatus for characterizing switching history impact |
-
2005
- 2005-01-11 FR FR0500267A patent/FR2880710B1/fr not_active Expired - Fee Related
-
2006
- 2006-01-10 US US11/328,799 patent/US20060155523A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
FR2880710A1 (fr) | 2006-07-14 |
US20060155523A1 (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2883437B1 (fr) | Dispositif et procede de communication dans un reseau | |
FR2923008B1 (fr) | Procede et dispositif d'affichage de previsions sur un plan de navigation | |
FR2891376B1 (fr) | Dispositif d'affichage a cristaux liquides,procede pour fabriquer celui-ci et structure d'espaceur de dispositif d'affichage | |
FR2887138B1 (fr) | Dispositif apte a etre intercale entre deux vertebres consecutives | |
FR2893367B1 (fr) | Dispositif de securisation d'un insert dans une structure | |
FR2898196B1 (fr) | Procede et dispositif de positionnement hybride | |
FR2906025B1 (fr) | Procede et dispositif d'acquisition d'une forme geometrique deformable | |
FR2900951B1 (fr) | Dispositif d'entrainement et procede pour recouvrir et decouvrir une surface a l'aide d'un element couvrant enroulable | |
FR2891774B1 (fr) | Dispositif et procede de gestion d'une batterie | |
FR2869819B1 (fr) | Procede et dispositif d'amortissement d'une cage de laminoir | |
FR2909104B1 (fr) | Dispositif et procede d'aiguilletage. | |
FR2938834B1 (fr) | Procede de realisation d'une matrice de retention et comprenant un liquide fonctionnel | |
FR2904818B1 (fr) | Procede et dispositif de remplissage securise d'un reservoir | |
FR2840454B1 (fr) | Procede et dispositif de caracterisation d'une cellule logique cmos destinee a etre realisee dans une technologie de type silicium sur isolant partiellement appauvri | |
FR2905283B1 (fr) | Procede et dispositif de precipitation d'un solute | |
FR2880710B1 (fr) | Procede et dispositif de caracterisation d'une cellule destinee a etre realisee dans une technologie cmos du type silicium sur isolant partiellement appauvri | |
FR2907030B1 (fr) | Procede et dispositif de gestion de bouchons dans un ecoulement fluidique | |
FR2867233B1 (fr) | Dispositif d'etancheite et procede pour le fabriquer | |
FR2893971B1 (fr) | Dispositif et procede pour le montage d'un meneau sur une entretoise | |
FR2900010B1 (fr) | Procede et dispositif de securisation de transferts de donnees | |
FR2914755B1 (fr) | Procede de fabrication d'une cellule electro-optique a base de psflc et/ou psaflc, cellule electro-optique, dispositif et casque correspondants | |
FR2922700B1 (fr) | Dispositif et procede permettant d'intercepter des communications dans un reseau | |
FR2911561B3 (fr) | Dispositif de retenue d'enfant pour le transport dans un autobus | |
FR2937767B1 (fr) | Procede d'estimation de la concentration d'un traceur dans un ensemble de structures tissulaires, support d'information et dispositif correspondants | |
FR2886753B1 (fr) | Dispositif et procede pour attester de la presence d'un individu dans un endroit donne a un instant donne |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |
Effective date: 20120928 |