FR2845180B1 - Procede et dispositif de caracterisation d'une cellule logique cmos permettant une simulation acceleree des effets d'histoire - Google Patents
Procede et dispositif de caracterisation d'une cellule logique cmos permettant une simulation acceleree des effets d'histoireInfo
- Publication number
- FR2845180B1 FR2845180B1 FR0212022A FR0212022A FR2845180B1 FR 2845180 B1 FR2845180 B1 FR 2845180B1 FR 0212022 A FR0212022 A FR 0212022A FR 0212022 A FR0212022 A FR 0212022A FR 2845180 B1 FR2845180 B1 FR 2845180B1
- Authority
- FR
- France
- Prior art keywords
- characterizing
- logic cell
- cmos logic
- accelerated simulation
- history effects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0212022A FR2845180B1 (fr) | 2002-09-27 | 2002-09-27 | Procede et dispositif de caracterisation d'une cellule logique cmos permettant une simulation acceleree des effets d'histoire |
US10/672,931 US6779161B1 (en) | 2002-09-27 | 2003-09-26 | Process and device for evaluating a CMOS logical cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0212022A FR2845180B1 (fr) | 2002-09-27 | 2002-09-27 | Procede et dispositif de caracterisation d'une cellule logique cmos permettant une simulation acceleree des effets d'histoire |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2845180A1 FR2845180A1 (fr) | 2004-04-02 |
FR2845180B1 true FR2845180B1 (fr) | 2004-12-17 |
Family
ID=31985303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0212022A Expired - Fee Related FR2845180B1 (fr) | 2002-09-27 | 2002-09-27 | Procede et dispositif de caracterisation d'une cellule logique cmos permettant une simulation acceleree des effets d'histoire |
Country Status (2)
Country | Link |
---|---|
US (1) | US6779161B1 (fr) |
FR (1) | FR2845180B1 (fr) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2840454B1 (fr) * | 2002-05-30 | 2004-08-27 | St Microelectronics Sa | Procede et dispositif de caracterisation d'une cellule logique cmos destinee a etre realisee dans une technologie de type silicium sur isolant partiellement appauvri |
FR2880710B1 (fr) * | 2005-01-11 | 2007-04-20 | St Microelectronics Sa | Procede et dispositif de caracterisation d'une cellule destinee a etre realisee dans une technologie cmos du type silicium sur isolant partiellement appauvri |
US9235668B1 (en) * | 2014-07-16 | 2016-01-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Computer implemented method for calculating a charge density at a gate interface of a double gate transistor |
CN113569527B (zh) * | 2021-07-27 | 2023-09-29 | 电子科技大学 | 一种基于机器学习的电流源注入模型建立方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3409841B2 (ja) * | 1998-10-07 | 2003-05-26 | 沖電気工業株式会社 | プロファイル抽出方法 |
US6816824B2 (en) * | 1999-04-19 | 2004-11-09 | International Business Machines Corporation | Method for statically timing SOI devices and circuits |
US6490546B1 (en) * | 1999-05-04 | 2002-12-03 | International Business Machines Corporation | Method for obtaining DC convergence for SOI FET models in a circuit simulation program |
US6567773B1 (en) * | 1999-11-17 | 2003-05-20 | International Business Machines Corporation | Use of static noise analysis for integrated circuits fabricated in a silicon-on-insulator process technology |
US6442735B1 (en) * | 2000-03-15 | 2002-08-27 | International Business Machines Corp. | SOI circuit design method |
-
2002
- 2002-09-27 FR FR0212022A patent/FR2845180B1/fr not_active Expired - Fee Related
-
2003
- 2003-09-26 US US10/672,931 patent/US6779161B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6779161B1 (en) | 2004-08-17 |
FR2845180A1 (fr) | 2004-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2408600B (en) | Device and method for performing information processing using plurality of processors | |
FR2873523B1 (fr) | Procede et dispositif d'execution d'un calcul cryptographique | |
FR2898744B1 (fr) | Dispositif emetteur-recepteur et procede de traitement d'un signal | |
FR2894783B1 (fr) | Dispositif et procede de conception d'un vetement | |
FR2849696B1 (fr) | Dispositif de fabrication de specimen et procede de fabrication de specimen | |
FR2903326B1 (fr) | "dispositif et procede de broyage et d'homogeneisation du contenu d'un sac" | |
FR2871969B1 (fr) | Procede et dispositif d'execution d'un calcul cryptographique | |
FR2858257B1 (fr) | Procede et dispositif de solidification dirigee | |
FR2917197B1 (fr) | Procede de masquage du resultat d'une operation de multiplication modulaire et dispositif associe. | |
FR2837473B1 (fr) | Procede et dispositif d'assemblage d'un blister et d'une cartonnette | |
FR2871990B1 (fr) | Procede pour eliminer des branches a partir d'un espalier et dispositif approprie | |
FR2845180B1 (fr) | Procede et dispositif de caracterisation d'une cellule logique cmos permettant une simulation acceleree des effets d'histoire | |
FR2862834B1 (fr) | Procede et dispositif de video-projection | |
FR2868180B1 (fr) | Procede et dispositif de simulation interactive du contact entre objets | |
FR2862614B1 (fr) | Dispositif et procede de groupage de cartes d'echantillons de parfum | |
FR2874440B1 (fr) | Procede et dispositif de traitement de donnees | |
FR2869486B1 (fr) | Procede de traitement de donnees securise et dispositif associe | |
FR2858252B1 (fr) | Dispositif et procede d'enduction | |
FR2880149B1 (fr) | Procede de traitement de donnees et dispositif associe | |
FR2883296B1 (fr) | Procede et dispositif permettant d'isoler les microorganismes | |
FR2804264B1 (fr) | Procede et dispositif de paiement electronique | |
FR2819601B1 (fr) | Procede et dispositif de partition de programme informatique | |
FR2909292B1 (fr) | Procede et dispositif de variation du ph d'une solution | |
FR2861474B1 (fr) | Procede et appareil pour une periode de traitement variable dans un circuit integre | |
FR2839225B1 (fr) | Procede et dispositif de traitement d'une transaction electronique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |
Effective date: 20090529 |