JP3409841B2 - プロファイル抽出方法 - Google Patents
プロファイル抽出方法Info
- Publication number
- JP3409841B2 JP3409841B2 JP28569998A JP28569998A JP3409841B2 JP 3409841 B2 JP3409841 B2 JP 3409841B2 JP 28569998 A JP28569998 A JP 28569998A JP 28569998 A JP28569998 A JP 28569998A JP 3409841 B2 JP3409841 B2 JP 3409841B2
- Authority
- JP
- Japan
- Prior art keywords
- profile
- channel
- dimensional
- extracting
- dependence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，プロファイル抽出
方法及びプロファイル抽出装置に関する。
方法及びプロファイル抽出装置に関する。
【０００２】
【従来の技術】近年，ＬＳＩ等の集積化技術の発展に伴
いＭＯＳＦＥＴの小型化が進み，実際の製品レベルのデ
バイス（以下，「実デバイス」という。）からでは不純
物濃度分布（本明細書においては，「プロファイル」と
いう。）を直接的に検出することが困難となっている。
ＭＯＳＦＥＴにおいては，各種の特性がプロファイルに
よって影響を受けるため，製造の効率化等を図る上で正
確なプロファイル抽出が望まれる。かかる状況に置い
て，デバイスから測定された電気特性を利用したシミュ
レーションによってプロファイルを抽出するインバース
モデリング技術が重要となっている。
いＭＯＳＦＥＴの小型化が進み，実際の製品レベルのデ
バイス（以下，「実デバイス」という。）からでは不純
物濃度分布（本明細書においては，「プロファイル」と
いう。）を直接的に検出することが困難となっている。
ＭＯＳＦＥＴにおいては，各種の特性がプロファイルに
よって影響を受けるため，製造の効率化等を図る上で正
確なプロファイル抽出が望まれる。かかる状況に置い
て，デバイスから測定された電気特性を利用したシミュ
レーションによってプロファイルを抽出するインバース
モデリング技術が重要となっている。
【０００３】従来，インバースモデリング技術によるプ
ロファイル抽出方法としては，例えば，”Ｋ．Ｋｈａｌ
ｉｌ ｅｔ ａｌ．，「ＩＥＥＥ ＥＤＬ−１６
（１），ｐ．１７， １９９５．」”に開示されたもの
がある。本文献中で開示されたプロファイル抽出方法で
は，電気特性として，様々なＴＥＧパターンやサンプル
デバイスの容量−電圧特性（以下，「Ｃ−Ｖ特性」とい
う。）が利用される。ここで，「ＴＥＧ」とは，”Ｔｅ
ｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ”の略であり，試料
グループを意味する。また，サンプルデバイスとは，実
験専用のデバイスであり，実デバイスと同様の段階を経
て実測可能な大きさに作成されたものをいう。
ロファイル抽出方法としては，例えば，”Ｋ．Ｋｈａｌ
ｉｌ ｅｔ ａｌ．，「ＩＥＥＥ ＥＤＬ−１６
（１），ｐ．１７， １９９５．」”に開示されたもの
がある。本文献中で開示されたプロファイル抽出方法で
は，電気特性として，様々なＴＥＧパターンやサンプル
デバイスの容量−電圧特性（以下，「Ｃ−Ｖ特性」とい
う。）が利用される。ここで，「ＴＥＧ」とは，”Ｔｅ
ｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ”の略であり，試料
グループを意味する。また，サンプルデバイスとは，実
験専用のデバイスであり，実デバイスと同様の段階を経
て実測可能な大きさに作成されたものをいう。
【０００４】また，他のインバースモデリング技術によ
るプロファイル抽出方法としては，例えば，”Ｚ．Ｋ．
Ｌｅｅ ｅｔ ａｌ．，「ＩＥＤＭ Ｔｅｃｈ． Ｄｉ
ｇ．ｐｐ．６８３，１９９７．」”に開示されたものが
ある。本文献中で開示されたプロファイル抽出方法で
は，電気特性として，一デバイスのみの電流−電圧特性
（以下，「Ｉ−Ｖ特性」という。）を利用し，ソース／
ドレインプロファイル（以下，「Ｓ／Ｄプロファイル」
という。）を固定したままチャネルプロファイルを抽出
している。ここで，Ｓ／Ｄプロファイルとは，ソース領
域／ドレイン領域の不純物濃度分布をいい，チャネルプ
ロファイルとは，ゲート電極下に形成される基板領域の
不純物濃度分布をいう。
るプロファイル抽出方法としては，例えば，”Ｚ．Ｋ．
Ｌｅｅ ｅｔ ａｌ．，「ＩＥＤＭ Ｔｅｃｈ． Ｄｉ
ｇ．ｐｐ．６８３，１９９７．」”に開示されたものが
ある。本文献中で開示されたプロファイル抽出方法で
は，電気特性として，一デバイスのみの電流−電圧特性
（以下，「Ｉ−Ｖ特性」という。）を利用し，ソース／
ドレインプロファイル（以下，「Ｓ／Ｄプロファイル」
という。）を固定したままチャネルプロファイルを抽出
している。ここで，Ｓ／Ｄプロファイルとは，ソース領
域／ドレイン領域の不純物濃度分布をいい，チャネルプ
ロファイルとは，ゲート電極下に形成される基板領域の
不純物濃度分布をいう。
【０００５】
【発明が解決しようとする課題】しかしながら，上記従
来のプロファイル抽出方法では，電気特性の実測値を得
るために，特別なＴＥＧパターン又は大きなサンプルデ
バイスが必要である上に，抽出したプロファイルは，サ
ンプルデバイス等のものであって，実デバイスのそれと
は異なる可能性があった。
来のプロファイル抽出方法では，電気特性の実測値を得
るために，特別なＴＥＧパターン又は大きなサンプルデ
バイスが必要である上に，抽出したプロファイルは，サ
ンプルデバイス等のものであって，実デバイスのそれと
は異なる可能性があった。
【０００６】また，チャネル長さ方向を一の次元として
チャネル深さ方向を他の次元とする２次元チャネルプロ
ファイルをＳ／Ｄプロファイルを固定して抽出した場
合，抽出した２次元チャネルプロファイルは，Ｓ／Ｄプ
ロファイルが異なる他のＭＯＳＦＥＴには当てはめるこ
とができない可能性がある。さらに，従来は，１つのデ
バイスの電気特性から２次元チャネルプロファイルを決
定するため，抽出した２次元チャネルプロファイルは，
例えばゲート長等の設計条件が異なる他のデバイスの電
気特性を保証できない可能性がある。なお，ゲート長と
は，ドレイン端からソース端までの距離をいう。
チャネル深さ方向を他の次元とする２次元チャネルプロ
ファイルをＳ／Ｄプロファイルを固定して抽出した場
合，抽出した２次元チャネルプロファイルは，Ｓ／Ｄプ
ロファイルが異なる他のＭＯＳＦＥＴには当てはめるこ
とができない可能性がある。さらに，従来は，１つのデ
バイスの電気特性から２次元チャネルプロファイルを決
定するため，抽出した２次元チャネルプロファイルは，
例えばゲート長等の設計条件が異なる他のデバイスの電
気特性を保証できない可能性がある。なお，ゲート長と
は，ドレイン端からソース端までの距離をいう。
【０００７】さらにまた，ＭＯＳＦＥＴではゲート長が
長くなるのに伴って電気特性に対する２次元的なチャネ
ルプロファイルの感度が小さくなるため，従来のプロフ
ァイル方法では，正確なプロファイルの抽出は困難であ
る。さらに，従来のプロファイル抽出方法では，各デバ
イス毎に個別に計算を行う必要があるため，抽出するデ
バイス数が増えると計算時間が増大する。
長くなるのに伴って電気特性に対する２次元的なチャネ
ルプロファイルの感度が小さくなるため，従来のプロフ
ァイル方法では，正確なプロファイルの抽出は困難であ
る。さらに，従来のプロファイル抽出方法では，各デバ
イス毎に個別に計算を行う必要があるため，抽出するデ
バイス数が増えると計算時間が増大する。
【０００８】本発明は，従来のプロファイル抽出方法が
有する上記問題点に鑑みてなされたものであり，半導体
装置の実デバイスからプロファイルを抽出することがで
きる，新規かつ改良されたプロファイル抽出方法及びプ
ロファイル抽出装置を提供することを目的とする。ま
た，本発明の他の目的は，チャネルプロファイルととも
にＳ／Ｄプロファイルを抽出することができる，新規か
つ改良されたプロファイル抽出方法及びプロファイル抽
出装置を提供することである。
有する上記問題点に鑑みてなされたものであり，半導体
装置の実デバイスからプロファイルを抽出することがで
きる，新規かつ改良されたプロファイル抽出方法及びプ
ロファイル抽出装置を提供することを目的とする。ま
た，本発明の他の目的は，チャネルプロファイルととも
にＳ／Ｄプロファイルを抽出することができる，新規か
つ改良されたプロファイル抽出方法及びプロファイル抽
出装置を提供することである。
【０００９】さらに，本発明は，抽出結果がゲート長の
異なる複数の半導体装置のプロファイルを保証する，新
規かつ改良されたプロファイル抽出方法及びプロファイ
ル抽出装置を提供することをも目的とする。さらにま
た，本発明は，高速かつ簡便に計算を実行することがで
きる，新規かつ改良されたプロファイル抽出方法及びプ
ロファイル抽出装置を提供することをも目的とする。
異なる複数の半導体装置のプロファイルを保証する，新
規かつ改良されたプロファイル抽出方法及びプロファイ
ル抽出装置を提供することをも目的とする。さらにま
た，本発明は，高速かつ簡便に計算を実行することがで
きる，新規かつ改良されたプロファイル抽出方法及びプ
ロファイル抽出装置を提供することをも目的とする。
【００１０】
【課題を解決するための手段】通常，ＭＯＳＦＥＴ等の
半導体装置において，ソース領域とドレイン領域とは，
ゲート電極下の基板領域よりも不純物濃度が高く，導体
的な性質が強い。したがって，従来，プロファイル抽出
を行う際には，電気特性に対するＳ／Ｄプロファイルの
影響を考慮に入れないのが一般的であった。しかし，ソ
ース端付近やドレイン端付近のチャネルプロファイル
は，例えばソース領域とドレイン領域との形成時の不純
物打ち込み等に起因してＳ／Ｄプロファイルの影響を受
けている。かかるＳ／Ｄプロファイルの影響を受けた基
板領域が各電気特性へ与える影響は，ゲート長が長い半
導体装置では無視できる程小さいが，ゲート長が短い半
導体装置ではもはや無視できない程大きなものとなる。
半導体装置において，ソース領域とドレイン領域とは，
ゲート電極下の基板領域よりも不純物濃度が高く，導体
的な性質が強い。したがって，従来，プロファイル抽出
を行う際には，電気特性に対するＳ／Ｄプロファイルの
影響を考慮に入れないのが一般的であった。しかし，ソ
ース端付近やドレイン端付近のチャネルプロファイル
は，例えばソース領域とドレイン領域との形成時の不純
物打ち込み等に起因してＳ／Ｄプロファイルの影響を受
けている。かかるＳ／Ｄプロファイルの影響を受けた基
板領域が各電気特性へ与える影響は，ゲート長が長い半
導体装置では無視できる程小さいが，ゲート長が短い半
導体装置ではもはや無視できない程大きなものとなる。
【００１１】発明者の知見によれば，以上の考察を導入
することによって，経験的に知られている逆短チャネル
効果を説明することが可能となる。ここで，逆短チャネ
ル効果とは，短チャネル効果が顕著化する前にスレショ
ルド電圧（しきい値電圧）が一時的に上昇する現象をい
う。なお，短チャネル効果とは，ＭＯＳＦＥＴ等の半導
体装置においてゲート長が短くなると急激にスレショル
ド電圧が低下する現象をいう。従来，短チャネル効果に
ついては，ドレインからの空乏層とソースからの空乏層
とがゲート電極下の基板領域に張り出してくることが原
因であることが知られているが，逆短チャンネル効果に
ついては，その理由が明確化されていない。
することによって，経験的に知られている逆短チャネル
効果を説明することが可能となる。ここで，逆短チャネ
ル効果とは，短チャネル効果が顕著化する前にスレショ
ルド電圧（しきい値電圧）が一時的に上昇する現象をい
う。なお，短チャネル効果とは，ＭＯＳＦＥＴ等の半導
体装置においてゲート長が短くなると急激にスレショル
ド電圧が低下する現象をいう。従来，短チャネル効果に
ついては，ドレインからの空乏層とソースからの空乏層
とがゲート電極下の基板領域に張り出してくることが原
因であることが知られているが，逆短チャンネル効果に
ついては，その理由が明確化されていない。
【００１２】図５には，ＭＯＳＦＥＴに関し，基板バイ
アス電圧ＶｓｕｂがＶｓｕｂ＝０，−３，−５である条
件下において，ゲート長Ｌｇに対するスレショルド電圧
Ｖｔｈの特性（以下，「Ｖｔｈ−Ｌｇ特性」という。）
を測定した結果を示す。図５においては，ドレイン端部
の形状を表すパラメータｋを設定し，ｋ＝１．０の場合
の結果を点線で表し，又ｋ＝２．０の場合の結果を実線
で表している。かかる図５から分かるように，基板バイ
アス電圧Ｖｓｕｂが零電圧以外の場合には，Ｓ／Ｄプロ
ファイルの形状の変化に対して，Ｖｔｈ−Ｌｇ特性のＶ
ｓｕｂ依存性が感度を有する。
アス電圧ＶｓｕｂがＶｓｕｂ＝０，−３，−５である条
件下において，ゲート長Ｌｇに対するスレショルド電圧
Ｖｔｈの特性（以下，「Ｖｔｈ−Ｌｇ特性」という。）
を測定した結果を示す。図５においては，ドレイン端部
の形状を表すパラメータｋを設定し，ｋ＝１．０の場合
の結果を点線で表し，又ｋ＝２．０の場合の結果を実線
で表している。かかる図５から分かるように，基板バイ
アス電圧Ｖｓｕｂが零電圧以外の場合には，Ｓ／Ｄプロ
ファイルの形状の変化に対して，Ｖｔｈ−Ｌｇ特性のＶ
ｓｕｂ依存性が感度を有する。
【００１３】以上から，インバースモデリング技術にお
いて，半導体装置のチャネルプロファイルを正確に抽出
するには，Ｓ／Ｄプロファイルの影響を考慮する必要が
あることがわかる。
いて，半導体装置のチャネルプロファイルを正確に抽出
するには，Ｓ／Ｄプロファイルの影響を考慮する必要が
あることがわかる。
【００１４】そこで，上記課題を解決するために，請求
項１〜４，８，９に記載の発明では，半導体装置のプロ
ファイル抽出方法であって，所定の電気特性と仮想チャ
ネルプロファイルとに基づいて，ゲート長に依存性を示
す２次元チャネルプロファイルを抽出する，第１の段階
と，所定の印加電圧に対する所定の電気特性の依存性と
２次元チャネルプロファイルとに基づいて，ソース／ド
レインプロファイルを抽出する，第２の段階と，所定の
印加電圧に対する所定の電気特性の依存性に関して，実
測値に対する計算値の誤差が許容誤差内となるまで，第
１の段階と第２の段階とを繰り返す第３の段階と，を含
む構成が採用される。
項１〜４，８，９に記載の発明では，半導体装置のプロ
ファイル抽出方法であって，所定の電気特性と仮想チャ
ネルプロファイルとに基づいて，ゲート長に依存性を示
す２次元チャネルプロファイルを抽出する，第１の段階
と，所定の印加電圧に対する所定の電気特性の依存性と
２次元チャネルプロファイルとに基づいて，ソース／ド
レインプロファイルを抽出する，第２の段階と，所定の
印加電圧に対する所定の電気特性の依存性に関して，実
測値に対する計算値の誤差が許容誤差内となるまで，第
１の段階と第２の段階とを繰り返す第３の段階と，を含
む構成が採用される。
【００１５】かかる構成を有する請求項１〜４，８，９
に記載の発明によれば，抽出される２次元チャネルプロ
ファイルにゲート長依存性が含まれるため，ゲート長が
異なるデバイスのプロファイルを一括的に抽出すること
ができる。また，抽出される２次元チャネルプロファイ
ルは，逆短チャネル効果やゲート長の違いによる電気特
性の変化等を再現することができる。さらに，請求項１
〜４，８，９に記載の発明においては，Ｓ／Ｄプロファ
イルとチャネルプロファイルとをともに抽出することが
できるため，Ｓ／Ｄプロファイルのチャネルプロファイ
ルへの影響を考慮したプロファイル抽出が可能となる。
に記載の発明によれば，抽出される２次元チャネルプロ
ファイルにゲート長依存性が含まれるため，ゲート長が
異なるデバイスのプロファイルを一括的に抽出すること
ができる。また，抽出される２次元チャネルプロファイ
ルは，逆短チャネル効果やゲート長の違いによる電気特
性の変化等を再現することができる。さらに，請求項１
〜４，８，９に記載の発明においては，Ｓ／Ｄプロファ
イルとチャネルプロファイルとをともに抽出することが
できるため，Ｓ／Ｄプロファイルのチャネルプロファイ
ルへの影響を考慮したプロファイル抽出が可能となる。
【００１６】ここで，所定の電気特性には，請求項１２
に記載の発明のように，ゲート長に対するスレショルド
電圧の依存性を利用することが可能である。かかる構成
を有する請求項１２に記載の発明においては，プロファ
イル抽出に用いられる電気特性に，ゲート長に対する依
存性を含めることによって，ゲート長に依存性を示す適
切な２次元チャネルプロファイルを抽出することができ
る。さらに，発明者の知見によれば，スレショルド電圧
はプロファイルに対し高い感度を持つため，スレショル
ド電圧を電気特性に含めることによってプロファイル抽
出の精度が向上する。
に記載の発明のように，ゲート長に対するスレショルド
電圧の依存性を利用することが可能である。かかる構成
を有する請求項１２に記載の発明においては，プロファ
イル抽出に用いられる電気特性に，ゲート長に対する依
存性を含めることによって，ゲート長に依存性を示す適
切な２次元チャネルプロファイルを抽出することができ
る。さらに，発明者の知見によれば，スレショルド電圧
はプロファイルに対し高い感度を持つため，スレショル
ド電圧を電気特性に含めることによってプロファイル抽
出の精度が向上する。
【００１７】さらに，所定の電気特性には，請求項１に
記載の発明のように，基板バイアス電圧が零電圧の条件
下におけるゲート長に対するスレショルド電圧の依存性
を採用することが好適である。先に参照した図５から分
かるように，ＭＯＳＦＥＴ等において，ゲート長に対す
るスレショルド電圧の特性は，基板バイアス電圧が零電
圧の条件下では，Ｓ／Ｄプロファイルの形状に影響を受
けない。したがって，請求項１に記載の発明によれば，
Ｓ／Ｄプロファイル形状の影響を考慮せずに，チャネル
プロファイルを抽出できるため，適正なチャネルプロフ
ァイルの抽出が可能である。また，所定の印加電圧に
は，請求項２に記載の発明のように，基板バイアス電圧
を採用することができる。
記載の発明のように，基板バイアス電圧が零電圧の条件
下におけるゲート長に対するスレショルド電圧の依存性
を採用することが好適である。先に参照した図５から分
かるように，ＭＯＳＦＥＴ等において，ゲート長に対す
るスレショルド電圧の特性は，基板バイアス電圧が零電
圧の条件下では，Ｓ／Ｄプロファイルの形状に影響を受
けない。したがって，請求項１に記載の発明によれば，
Ｓ／Ｄプロファイル形状の影響を考慮せずに，チャネル
プロファイルを抽出できるため，適正なチャネルプロフ
ァイルの抽出が可能である。また，所定の印加電圧に
は，請求項２に記載の発明のように，基板バイアス電圧
を採用することができる。
【００１８】請求項３に記載の発明は，第１の段階に実
効チャネル長を抽出する前処理工程を含む構成を採用す
る。かかる構成を有する請求項３に記載の発明によれ
ば，スレショルド電圧にプロファイル以上の感度を持つ
実効チャネル長を予め抽出することによって，目的とす
るプロファイルの一層正確な抽出が可能となる。なお，
実効チャネル長を抽出する方法には，従来から非常に多
くの方法が提案されているが，請求項３に記載の発明で
は各種の実効チャネル長抽出方法から任意のものを選択
して実効チャネル長の抽出を行うことができる。
効チャネル長を抽出する前処理工程を含む構成を採用す
る。かかる構成を有する請求項３に記載の発明によれ
ば，スレショルド電圧にプロファイル以上の感度を持つ
実効チャネル長を予め抽出することによって，目的とす
るプロファイルの一層正確な抽出が可能となる。なお，
実効チャネル長を抽出する方法には，従来から非常に多
くの方法が提案されているが，請求項３に記載の発明で
は各種の実効チャネル長抽出方法から任意のものを選択
して実効チャネル長の抽出を行うことができる。
【００１９】さらに，請求項４に記載の発明は，仮想チ
ャネルプロファイルは，チャネル長さ方向に一様分布す
る均一プロファイルに，不均一成分のプロファイルを重
ね合わせた，２次元プロファイルである構成を採用す
る。かかる請求項４に記載の発明に適用される均一プロ
ファイルは，例えば，従来から各種の抽出方法が提案さ
れている１次元チャネルプロファイルをチャネル長さ方
向に一様分布させる等によって，容易に設定することが
できる。したがって，請求項４に記載の発明によれば，
実質的に不均一成分のみに修正を加えながら２次元プロ
ファイル抽出を行うことができるため，演算処理が簡素
化され，効率的なプロファイル抽出が可能となる。な
お，均一プロファイルを設定する際の１次元チャネルプ
ロファイルには，長チャネルデバイスから抽出される１
次元チャネルプロファイルを用いることが好適である。
上述のように，長チャネルデバイスでは，Ｓ／Ｄプロフ
ァイルの影響が無視できるほど小さい。言い換えれば，
長チャネルデバイスの電気特性は，長チャネルデバイス
のチャネル中央部におけるチャネル深さ方向の１次元プ
ロファイルがチャネル長さ方向に一様分布した均一プロ
ファイルを持つデバイスの電気特性と実質的に差がな
い。したがって，長チャネルデバイスでは，各種の電気
特性から，チャネル中央部における１次元チャネルプロ
ファイルは，高い精度で抽出することが可能である。
ャネルプロファイルは，チャネル長さ方向に一様分布す
る均一プロファイルに，不均一成分のプロファイルを重
ね合わせた，２次元プロファイルである構成を採用す
る。かかる請求項４に記載の発明に適用される均一プロ
ファイルは，例えば，従来から各種の抽出方法が提案さ
れている１次元チャネルプロファイルをチャネル長さ方
向に一様分布させる等によって，容易に設定することが
できる。したがって，請求項４に記載の発明によれば，
実質的に不均一成分のみに修正を加えながら２次元プロ
ファイル抽出を行うことができるため，演算処理が簡素
化され，効率的なプロファイル抽出が可能となる。な
お，均一プロファイルを設定する際の１次元チャネルプ
ロファイルには，長チャネルデバイスから抽出される１
次元チャネルプロファイルを用いることが好適である。
上述のように，長チャネルデバイスでは，Ｓ／Ｄプロフ
ァイルの影響が無視できるほど小さい。言い換えれば，
長チャネルデバイスの電気特性は，長チャネルデバイス
のチャネル中央部におけるチャネル深さ方向の１次元プ
ロファイルがチャネル長さ方向に一様分布した均一プロ
ファイルを持つデバイスの電気特性と実質的に差がな
い。したがって，長チャネルデバイスでは，各種の電気
特性から，チャネル中央部における１次元チャネルプロ
ファイルは，高い精度で抽出することが可能である。
【００２０】なお，不均一成分のプロファイルのチャネ
ル深さ方向における１次元プロファイルは，例えば，請
求項５に記載の発明のように追加イオンインプランニン
グを行ったデバイスと追加イオンインプランニングを行
わなかったデバイスとの所定の電気特性の比較結果に基
づいて設定したり，請求項６に記載の発明のように製造
プロセスに応じて設定したり，或いは，請求項７に記載
の発明のように，指数関数とデルタ関数とガウス関数と
スプライン関数とから構成される群から任意に選択され
る１以上の関数によって表現したりすることができる。
ル深さ方向における１次元プロファイルは，例えば，請
求項５に記載の発明のように追加イオンインプランニン
グを行ったデバイスと追加イオンインプランニングを行
わなかったデバイスとの所定の電気特性の比較結果に基
づいて設定したり，請求項６に記載の発明のように製造
プロセスに応じて設定したり，或いは，請求項７に記載
の発明のように，指数関数とデルタ関数とガウス関数と
スプライン関数とから構成される群から任意に選択され
る１以上の関数によって表現したりすることができる。
【００２１】以上説明したいずれの請求項に記載された
発明においても，２次元チャネルプロファイルは，請求
項８に記載の発明のように，Ｃ（ｘ，ｙ）＝Ａ・△Ｃｐ
ｉｌｅ−ｕｐ（ｙ）・ｅｘｐ（−ｘ／λ１）＋Ｂ・△Ｃ
ＢＤ（ｙ）・ｅｘｐ（−ｘ／λ２）＋Ｃｂｕｌｋ（ｙ）
で表されるモデル式によって表現することができる。な
お，Ａ及びＢは相互に独立に決定可能なフィティングパ
ラメータである。また，ｘはチャネル長さ方向の座標で
あり，ｙはチャネル深さ方向の座標である。さらに，△
Ｃｐｉｌｅ−ｕｐは不純物変化量のパイルアップ（堆
積）成分を表し，△ＣＢＤは不純物変化量の増速拡散成
分を表す。さらにまた，Ｃｂｕｌｋ（ｙ）は長チャネル
プロファイルを表し，λ１とλ２とは，不純物変化量の
パイルアップ成分・増速拡散成分それぞれのチャネル長
さ方向の減衰率を表す。
発明においても，２次元チャネルプロファイルは，請求
項８に記載の発明のように，Ｃ（ｘ，ｙ）＝Ａ・△Ｃｐ
ｉｌｅ−ｕｐ（ｙ）・ｅｘｐ（−ｘ／λ１）＋Ｂ・△Ｃ
ＢＤ（ｙ）・ｅｘｐ（−ｘ／λ２）＋Ｃｂｕｌｋ（ｙ）
で表されるモデル式によって表現することができる。な
お，Ａ及びＢは相互に独立に決定可能なフィティングパ
ラメータである。また，ｘはチャネル長さ方向の座標で
あり，ｙはチャネル深さ方向の座標である。さらに，△
Ｃｐｉｌｅ−ｕｐは不純物変化量のパイルアップ（堆
積）成分を表し，△ＣＢＤは不純物変化量の増速拡散成
分を表す。さらにまた，Ｃｂｕｌｋ（ｙ）は長チャネル
プロファイルを表し，λ１とλ２とは，不純物変化量の
パイルアップ成分・増速拡散成分それぞれのチャネル長
さ方向の減衰率を表す。
【００２２】かかる構成を有する請求項８に記載の発明
によれば，不純物濃度がゲート端／ソース端から離れる
に従って指数関数的に減少するという仮定により，逆短
チャネル効果に対応することができる。また，指数関数
項を複数項に分けることによって，減衰率が異なる各種
のファクタを２次元チャネルプロファイル中に含めるこ
とが可能となる。
によれば，不純物濃度がゲート端／ソース端から離れる
に従って指数関数的に減少するという仮定により，逆短
チャネル効果に対応することができる。また，指数関数
項を複数項に分けることによって，減衰率が異なる各種
のファクタを２次元チャネルプロファイル中に含めるこ
とが可能となる。
【００２３】Ｓ／Ｄプロファイルは，請求項９に記載の
発明に記載の発明のように，チャネル深さ方向において
は，２次イオン質量分析法によって抽出されるプロファ
イルによって表現することが可能である。かかる構成を
有する請求項９に記載の発明によれば，ＳＩＭＳ法によ
って実測されるプロファイルをチャネル深さ方向のプロ
ファイルに適用することによって，チャネル長さ方向の
プロファイルのみに未知パラメータを設定すればよい。
したがって，請求項９に記載の発明によれば，最適化す
るパラメータが減少し，計算の高速化及び計算結果の発
散の防止を図ることができる。
発明に記載の発明のように，チャネル深さ方向において
は，２次イオン質量分析法によって抽出されるプロファ
イルによって表現することが可能である。かかる構成を
有する請求項９に記載の発明によれば，ＳＩＭＳ法によ
って実測されるプロファイルをチャネル深さ方向のプロ
ファイルに適用することによって，チャネル長さ方向の
プロファイルのみに未知パラメータを設定すればよい。
したがって，請求項９に記載の発明によれば，最適化す
るパラメータが減少し，計算の高速化及び計算結果の発
散の防止を図ることができる。
【００２４】なお，Ｓ／Ｄプロファイルには，請求項１
０に記載の発明のように，チャネル深さ方向のプロファ
イルを楕円回転処理及び／又は補誤差関数による処理に
よってによってチャネル長さ方向に拡張して表現される
構成を採用することが可能である。さらに，請求項１１
に記載の発明のように，Ｓ／Ｄプロファイルには，前記
１以上の処理の後，更にスプライン関数により処理され
て表現される構成を採用することができる。
０に記載の発明のように，チャネル深さ方向のプロファ
イルを楕円回転処理及び／又は補誤差関数による処理に
よってによってチャネル長さ方向に拡張して表現される
構成を採用することが可能である。さらに，請求項１１
に記載の発明のように，Ｓ／Ｄプロファイルには，前記
１以上の処理の後，更にスプライン関数により処理され
て表現される構成を採用することができる。
【００２５】また，上記従来の課題を解決可能なプロフ
ァイル抽出方法を実行できるプロファイル抽出装置に
は，請求項１３に記載の発明のように，第１の電気特性
が入力されると，所定の演算を実行して１次元チャネル
プロファイルを出力する，１次元チャネルプロファイル
抽出部と，１次元チャネルプロファイルと第２の電気特
性とが入力されると，所定の演算を実行して２次元プロ
ファイルを出力する，２次プロファイル抽出部と，を備
えるものがある。ここで，２次元プロファイルには，２
次元チャネルプロファイルのみではなく，Ｓ／Ｄプロフ
ァイルを含ませることが好適である。
ァイル抽出方法を実行できるプロファイル抽出装置に
は，請求項１３に記載の発明のように，第１の電気特性
が入力されると，所定の演算を実行して１次元チャネル
プロファイルを出力する，１次元チャネルプロファイル
抽出部と，１次元チャネルプロファイルと第２の電気特
性とが入力されると，所定の演算を実行して２次元プロ
ファイルを出力する，２次プロファイル抽出部と，を備
えるものがある。ここで，２次元プロファイルには，２
次元チャネルプロファイルのみではなく，Ｓ／Ｄプロフ
ァイルを含ませることが好適である。
【００２６】
【発明の実施の形態】以下，添付図面を参照しながら，
本発明の好適な実施の形態について説明する。なお，以
下の説明及び添付図面において，同一の機能及び構成を
有する構成要素については，同一の符号を付することに
よって，重複説明を省略する。
本発明の好適な実施の形態について説明する。なお，以
下の説明及び添付図面において，同一の機能及び構成を
有する構成要素については，同一の符号を付することに
よって，重複説明を省略する。
【００２７】（第１の実施の形態）まず，図１〜図１４
を参照しながら，第１の実施の形態について説明する。
以下の説明においては，参照する各添付図面について，
必要に応じて適宜説明を加えることとする。
を参照しながら，第１の実施の形態について説明する。
以下の説明においては，参照する各添付図面について，
必要に応じて適宜説明を加えることとする。
【００２８】図１には，本実施の形態にかかるプロファ
イル抽出方法１００を説明するためのフローチャートを
示す。図１に示すように，本実施の形態にかかるプロフ
ァイル抽出方法１００は，順次実施される初期プロファ
イル生成段階１１０と長チャネルプロファイル抽出段階
１２０と２次元プロファイル抽出段階１３０との３段階
に大別される。このうち２次元プロファイル抽出段階１
３０は，更に２次元チャネルプロファイル抽出段階１４
０とＳ／Ｄプロファイル抽出段階１５０との２段階に分
けられる。
イル抽出方法１００を説明するためのフローチャートを
示す。図１に示すように，本実施の形態にかかるプロフ
ァイル抽出方法１００は，順次実施される初期プロファ
イル生成段階１１０と長チャネルプロファイル抽出段階
１２０と２次元プロファイル抽出段階１３０との３段階
に大別される。このうち２次元プロファイル抽出段階１
３０は，更に２次元チャネルプロファイル抽出段階１４
０とＳ／Ｄプロファイル抽出段階１５０との２段階に分
けられる。
【００２９】（初期プロファイル生成段階１１０）初期
プロファイル生成段階１１０では，初期プロファイルが
生成される。プロファイル抽出方法１００において，初
期プロファイルは，後述する長チャネルデバイスのチャ
ネルプロファイルを求める際の出発値として用いられ
る。本実施の形態においては，かかる初期プロファイル
には，特別な条件や制限はなく，各種のプロファイルを
適用することができる。
プロファイル生成段階１１０では，初期プロファイルが
生成される。プロファイル抽出方法１００において，初
期プロファイルは，後述する長チャネルデバイスのチャ
ネルプロファイルを求める際の出発値として用いられ
る。本実施の形態においては，かかる初期プロファイル
には，特別な条件や制限はなく，各種のプロファイルを
適用することができる。
【００３０】（ａ）初期プロファイルには，例えば，プ
ロセスシミュレーションや２次イオン質量分析（Ｓｅｃ
ｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ；以下，「ＳＩＭＳ」という。）法等を用いて抽
出したチャネル中央部の１次元チャネルプロファイルを
用いることができる。ここで，プロセスシミュレーショ
ンとは，イオン注入，酸化，拡散，エッチング等の一連
のＬＳＩ製造工程を解析することによって，最終的に製
造される製品のプロファイルや酸化膜形状等を抽出する
シミュレーションである。また，ＳＩＭＳ法とは，サン
プルデバイスの表面に１次イオンを照射し，スパッタリ
ングによって飛び出してくる２次イオンを質量分析する
方法である。
ロセスシミュレーションや２次イオン質量分析（Ｓｅｃ
ｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ；以下，「ＳＩＭＳ」という。）法等を用いて抽
出したチャネル中央部の１次元チャネルプロファイルを
用いることができる。ここで，プロセスシミュレーショ
ンとは，イオン注入，酸化，拡散，エッチング等の一連
のＬＳＩ製造工程を解析することによって，最終的に製
造される製品のプロファイルや酸化膜形状等を抽出する
シミュレーションである。また，ＳＩＭＳ法とは，サン
プルデバイスの表面に１次イオンを照射し，スパッタリ
ングによって飛び出してくる２次イオンを質量分析する
方法である。
【００３１】（ｂ）さらに，初期プロファイルには，例
えば，Ｃ−Ｖ特性を利用したシミュレーションで抽出さ
れるチャネルプロファイルを用いることも可能である。
ここで，Ｃ−Ｖ特性を利用したシミュレーションとして
は，例えば図３に示すシミュレーションがある。図３に
示すように，かかるシミュレーションは，各基板電圧Ｖ
ｂの値に対して電気容量Ｃｉのシミュレーション値とＴ
ＥＧパターンやサンプルデバイスから測定される実測値
とを比較しながら，設定されたプロファイルを修正して
ゆくものである。
えば，Ｃ−Ｖ特性を利用したシミュレーションで抽出さ
れるチャネルプロファイルを用いることも可能である。
ここで，Ｃ−Ｖ特性を利用したシミュレーションとして
は，例えば図３に示すシミュレーションがある。図３に
示すように，かかるシミュレーションは，各基板電圧Ｖ
ｂの値に対して電気容量Ｃｉのシミュレーション値とＴ
ＥＧパターンやサンプルデバイスから測定される実測値
とを比較しながら，設定されたプロファイルを修正して
ゆくものである。
【００３２】（ｃ）さらにまた，初期プロファイルに
は，例えば，Ｉ−Ｖ特性を利用したシミュレーションで
抽出されるチャネルプロファイルを用いることも可能で
ある。ここで，Ｉ−Ｖ特性を利用したシミュレーション
としては，例えば図４に示すシミュレーションがある。
図４に示すように，かかるシミュレーションは，基板バ
イアス電圧Ｖｓｕｂに対する依存性を含め，ドレインバ
イアス電流Ｉｄのシミュレーション値とドレインバイア
ス電流Ｉｄの実測値とを比較しながら，設定したプロフ
ァイルを修正してゆくものである。
は，例えば，Ｉ−Ｖ特性を利用したシミュレーションで
抽出されるチャネルプロファイルを用いることも可能で
ある。ここで，Ｉ−Ｖ特性を利用したシミュレーション
としては，例えば図４に示すシミュレーションがある。
図４に示すように，かかるシミュレーションは，基板バ
イアス電圧Ｖｓｕｂに対する依存性を含め，ドレインバ
イアス電流Ｉｄのシミュレーション値とドレインバイア
ス電流Ｉｄの実測値とを比較しながら，設定したプロフ
ァイルを修正してゆくものである。
【００３３】（長チャネルプロファイル抽出段階１２
０）長チャネルプロファイル抽出段階１２０では，長チ
ャネルデバイスのチャネル中央部付近におけるチャネル
深さ方向の１次元チャネルプロファイル（以下，「長チ
ャネルプロファイル」という。）が抽出される。長チャ
ネルデバイスのチャネル領域においては，Ｓ／Ｄプロフ
ァイルの影響を受けるのは，ソース端付近及びドレイン
端付近の僅かな領域のみである。したがって，十分な長
さのゲート長を持つ長チャネルデバイスでは，Ｓ／Ｄプ
ロファイルによる各種電気特性への影響を無視すること
ができ，その結果，長チャネルプロファイルは，各種の
電気特性から高い精度で求めることができる。
０）長チャネルプロファイル抽出段階１２０では，長チ
ャネルデバイスのチャネル中央部付近におけるチャネル
深さ方向の１次元チャネルプロファイル（以下，「長チ
ャネルプロファイル」という。）が抽出される。長チャ
ネルデバイスのチャネル領域においては，Ｓ／Ｄプロフ
ァイルの影響を受けるのは，ソース端付近及びドレイン
端付近の僅かな領域のみである。したがって，十分な長
さのゲート長を持つ長チャネルデバイスでは，Ｓ／Ｄプ
ロファイルによる各種電気特性への影響を無視すること
ができ，その結果，長チャネルプロファイルは，各種の
電気特性から高い精度で求めることができる。
【００３４】本実施の形態にかかるプロファイル抽出方
法１００において，長チャネルプロファイル抽出段階１
２０での長チャネルプロファイルの抽出は，例えば，ス
レショルド電圧Ｖｔｈの基板バイアス電圧Ｖｓｕｂ依存
性（以下，「Ｖｔｈ−Ｖｓｕｂ依存性」という。）を用
いたシミュレーションによって行われる。具体的には，
例えば，特開平１０−３２３３２に開示された１次元プ
ロファイル抽出に関する手法を適用して実施することが
できる。長チャネルプロファイル抽出段階１２０に本公
報に開示された手法を適用した場合，初期プロファイル
生成段階１１０で得られた初期プロファイルを，例えば
以下に説明する手順で修正することによって，長チャネ
ルプロファイルを抽出することができる。即ち，まず，
初期プロファイルを関数化し，次に，該初期プロファイ
ルの関数からＶｔｈ−Ｖｓｕｂ依存性の計算値を求め
る。次に，Ｖｔｈ−Ｖｓｕｂ依存性の該計算値を長チャ
ネルデバイスから測定されたＶｔｈ−Ｖｓｕｂ依存性の
測定値と比較し，比較結果に基づいて初期プロファイル
の関数表現を修正する。次に，修正された関数からＶｔ
ｈ−Ｖｓｕｂ依存性の計算値を求め，該計算値を再び長
チャネルデバイスから測定されたＶｔｈ−Ｖｓｕｂ依存
性の測定値と比較し，関数に修正を加える。このような
修正を，Ｖｔｈ−Ｖｓｕｂ依存性の計算値がＶｔｈ−Ｖ
ｓｕｂ依存性の測定値に対して所定の誤差内に収まるま
で繰り返す。結果，修正が終了した時の関数で表される
プロファイルとして，長チャネルプロファイルが抽出で
きる。
法１００において，長チャネルプロファイル抽出段階１
２０での長チャネルプロファイルの抽出は，例えば，ス
レショルド電圧Ｖｔｈの基板バイアス電圧Ｖｓｕｂ依存
性（以下，「Ｖｔｈ−Ｖｓｕｂ依存性」という。）を用
いたシミュレーションによって行われる。具体的には，
例えば，特開平１０−３２３３２に開示された１次元プ
ロファイル抽出に関する手法を適用して実施することが
できる。長チャネルプロファイル抽出段階１２０に本公
報に開示された手法を適用した場合，初期プロファイル
生成段階１１０で得られた初期プロファイルを，例えば
以下に説明する手順で修正することによって，長チャネ
ルプロファイルを抽出することができる。即ち，まず，
初期プロファイルを関数化し，次に，該初期プロファイ
ルの関数からＶｔｈ−Ｖｓｕｂ依存性の計算値を求め
る。次に，Ｖｔｈ−Ｖｓｕｂ依存性の該計算値を長チャ
ネルデバイスから測定されたＶｔｈ−Ｖｓｕｂ依存性の
測定値と比較し，比較結果に基づいて初期プロファイル
の関数表現を修正する。次に，修正された関数からＶｔ
ｈ−Ｖｓｕｂ依存性の計算値を求め，該計算値を再び長
チャネルデバイスから測定されたＶｔｈ−Ｖｓｕｂ依存
性の測定値と比較し，関数に修正を加える。このような
修正を，Ｖｔｈ−Ｖｓｕｂ依存性の計算値がＶｔｈ−Ｖ
ｓｕｂ依存性の測定値に対して所定の誤差内に収まるま
で繰り返す。結果，修正が終了した時の関数で表される
プロファイルとして，長チャネルプロファイルが抽出で
きる。
【００３５】（２次元プロファイル抽出段階１３０）本
実施の形態にかかるプロファイル抽出方法１００におい
て，２次元プロファイル抽出段階１３０では，スレショ
ルド電圧Ｖｔｈのゲート長Ｌｇ依存性（以下，「Ｖｔｈ
−Ｌｇ依存性」という。）とＶｔｈ−Ｌｇ特性の基板バ
イアス（Ｖｓｕｂ）依存性とから，２次元チャネルプロ
ファイルとＳ／Ｄプロファイルとを抽出する。
実施の形態にかかるプロファイル抽出方法１００におい
て，２次元プロファイル抽出段階１３０では，スレショ
ルド電圧Ｖｔｈのゲート長Ｌｇ依存性（以下，「Ｖｔｈ
−Ｌｇ依存性」という。）とＶｔｈ−Ｌｇ特性の基板バ
イアス（Ｖｓｕｂ）依存性とから，２次元チャネルプロ
ファイルとＳ／Ｄプロファイルとを抽出する。
【００３６】かかる２次元プロファイル抽出段階１３０
には，例えば，以下に説明する方法を適用することが可
能である。ここで説明する方法では，２次元チャネルプ
ロファイルを図６に示すモデル式を用いて表現して，所
定の電気特性の計算値が実デバイスから測定された所定
の電気特性に合うように，パラメータＡ，Ｂ，λ１及び
λ２を決定するというものである。なお，本方法におい
ては，チャネルの深さ方向の総ドーズ量は一定であると
いう条件の下で計算を実施する。
には，例えば，以下に説明する方法を適用することが可
能である。ここで説明する方法では，２次元チャネルプ
ロファイルを図６に示すモデル式を用いて表現して，所
定の電気特性の計算値が実デバイスから測定された所定
の電気特性に合うように，パラメータＡ，Ｂ，λ１及び
λ２を決定するというものである。なお，本方法におい
ては，チャネルの深さ方向の総ドーズ量は一定であると
いう条件の下で計算を実施する。
【００３７】かかる方法を適用した場合，本実施の形態
にかかる２次元チャネルプロファイル抽出段階１４０
は，例えば次の手順によって行うことができる。即ち，
まず，所定の電気特性としてＳ／Ｄプロファイルの影響
を受けていないチャネル領域のＶｔｈ−Ｌｇ依存性を用
い，フィッティングパラメータＡとパイルアップ成分の
減衰長λ１とを抽出する。次に，所定の電気特性として
Ｖｔｈ−Ｌｇ特性の基板バイアス（Ｖｓｕｂ）依存性を
用い，フィッティングパラメータＢと増速拡散成分の減
衰長λ２とを抽出する。なお，かかるパラメータの決定
に際しては，△Ｃｐｉｌｅ−ｕｐ（ｙ）＋△ＣＢＤ
（ｙ）＝０の条件式により，チャネル深さ方向における
ドーズ量の総和を保証する。
にかかる２次元チャネルプロファイル抽出段階１４０
は，例えば次の手順によって行うことができる。即ち，
まず，所定の電気特性としてＳ／Ｄプロファイルの影響
を受けていないチャネル領域のＶｔｈ−Ｌｇ依存性を用
い，フィッティングパラメータＡとパイルアップ成分の
減衰長λ１とを抽出する。次に，所定の電気特性として
Ｖｔｈ−Ｌｇ特性の基板バイアス（Ｖｓｕｂ）依存性を
用い，フィッティングパラメータＢと増速拡散成分の減
衰長λ２とを抽出する。なお，かかるパラメータの決定
に際しては，△Ｃｐｉｌｅ−ｕｐ（ｙ）＋△ＣＢＤ
（ｙ）＝０の条件式により，チャネル深さ方向における
ドーズ量の総和を保証する。
【００３８】以上のように，図６に示すモデル式を用い
て表現された２次元チャネルプロファイルは，ゲート端
付近で高くチャネル中央部に近づくに連れて指数関数的
に減少するという，不純物濃度の分布を与える。経験的
な事実として，ゲート長Ｌｇの減少に伴い基板バイアス
電圧Ｖｔｈが一時的に上昇する逆短チャネル効果が知ら
れているが，図６に示すモデル式で２次元チャネルプロ
ファイルを表現することによって，この逆短チャネル効
果への対応が可能となる。また，図６のモデル式におい
ては，右辺の指数関数部分が第１項と第２項とに分けら
れており，２次元チャネルプロファイルのチャネル長さ
方向の広がりに応じて相異なる２つの成分を表現するこ
とができる。なお，図６に示すモデル式では，右辺の項
数を増やすことにより，更に多くの成分を１式で表現可
能であることは言うまでもない。
て表現された２次元チャネルプロファイルは，ゲート端
付近で高くチャネル中央部に近づくに連れて指数関数的
に減少するという，不純物濃度の分布を与える。経験的
な事実として，ゲート長Ｌｇの減少に伴い基板バイアス
電圧Ｖｔｈが一時的に上昇する逆短チャネル効果が知ら
れているが，図６に示すモデル式で２次元チャネルプロ
ファイルを表現することによって，この逆短チャネル効
果への対応が可能となる。また，図６のモデル式におい
ては，右辺の指数関数部分が第１項と第２項とに分けら
れており，２次元チャネルプロファイルのチャネル長さ
方向の広がりに応じて相異なる２つの成分を表現するこ
とができる。なお，図６に示すモデル式では，右辺の項
数を増やすことにより，更に多くの成分を１式で表現可
能であることは言うまでもない。
【００３９】２次元プロファイル抽出段階１３０におい
て，より具体的には，以下に詳述する２次元チャネルプ
ロファイル抽出段階１４０とＳ／Ｄプロファイル抽出段
階１５０とが繰り返されて，最適化された２次元チャネ
ルプロファイルとＳ／Ｄプロファイルとが抽出される。
て，より具体的には，以下に詳述する２次元チャネルプ
ロファイル抽出段階１４０とＳ／Ｄプロファイル抽出段
階１５０とが繰り返されて，最適化された２次元チャネ
ルプロファイルとＳ／Ｄプロファイルとが抽出される。
【００４０】（２次元チャネルプロファイル抽出段階１
４０）第１の段階に相当する２次元チャネルプロファイ
ル抽出段階１４０は，２次元チャネルプロファイルの抽
出過程である。かかる２次元チャネルプロファイル抽出
段階１４０では，長チャネルプロファイルをチャネルの
長さ方向に一様分布させた平坦な均一プロファイルに相
当する２次元プロァイルに，不均一成分のプロファイル
に相当するずれ成分を重ね合わせることによって，２次
元チャネルプロファイルを抽出する。
４０）第１の段階に相当する２次元チャネルプロファイ
ル抽出段階１４０は，２次元チャネルプロファイルの抽
出過程である。かかる２次元チャネルプロファイル抽出
段階１４０では，長チャネルプロファイルをチャネルの
長さ方向に一様分布させた平坦な均一プロファイルに相
当する２次元プロァイルに，不均一成分のプロファイル
に相当するずれ成分を重ね合わせることによって，２次
元チャネルプロファイルを抽出する。
【００４１】即ち，２次元チャネルプロファイル抽出段
階１４０では，図７及び図８に示すように，まず，上記
長チャネルプロファイル抽出段階１２０で抽出された長
チャネルプロファイルに（図７（１），図８（１）），
ずれ成分の仮想的なプロファイル（プロファイル変化
量）を設定する（図７（２），図８（２））。次に，該
仮想的なずれ成分のプロファイルを，ラテラル方向（横
方向，チャネル長さ方向）に拡張分布させ（図７
（３），図８（３）），長チャネルプロファイルの均一
プロファイル上に重ね合わせ（図７（４），図８
（４）），仮想２次元チャネルプロファイルを抽出す
る。仮想２次元チャネルプロファイルが抽出されたら，
基板バイアス電圧Ｖｓｕｂ＝０の条件下で仮想２次元チ
ャネルプロファイルが正確なＶｔｈ−Ｌｇ依存性を与え
るように，ずれ成分のプロファイルに修正を加えてゆ
き，２次元チャネルプロファイルを適正化する。
階１４０では，図７及び図８に示すように，まず，上記
長チャネルプロファイル抽出段階１２０で抽出された長
チャネルプロファイルに（図７（１），図８（１）），
ずれ成分の仮想的なプロファイル（プロファイル変化
量）を設定する（図７（２），図８（２））。次に，該
仮想的なずれ成分のプロファイルを，ラテラル方向（横
方向，チャネル長さ方向）に拡張分布させ（図７
（３），図８（３）），長チャネルプロファイルの均一
プロファイル上に重ね合わせ（図７（４），図８
（４）），仮想２次元チャネルプロファイルを抽出す
る。仮想２次元チャネルプロファイルが抽出されたら，
基板バイアス電圧Ｖｓｕｂ＝０の条件下で仮想２次元チ
ャネルプロファイルが正確なＶｔｈ−Ｌｇ依存性を与え
るように，ずれ成分のプロファイルに修正を加えてゆ
き，２次元チャネルプロファイルを適正化する。
【００４２】以上説明した２次元チャネルプロファイル
抽出段階１４０では，基板バイアス電圧Ｖｓｕｂ＝０で
のＶｔｈ−Ｌｇ依存性から２次元チャネルプロファイル
を抽出する。発明者の知見によれば，基板バイアス電圧
Ｖｓｕｂ＝０でのＶｔｈ−Ｌｇ依存性は，ずれ成分にの
み電気的に感度がある。したがって，２次元チャネルプ
ロファイル抽出段階１４０においては，長チャネルプロ
ファイル抽出段階１２０で既に最適化されている長チャ
ネルデバイスの電気特性を変えずに，ずれ成分のプロフ
ァイルのみを変更すればよい。結果として，従来のプロ
ファイル方法と比較して，計算が簡素化され計算時間が
削減される。
抽出段階１４０では，基板バイアス電圧Ｖｓｕｂ＝０で
のＶｔｈ−Ｌｇ依存性から２次元チャネルプロファイル
を抽出する。発明者の知見によれば，基板バイアス電圧
Ｖｓｕｂ＝０でのＶｔｈ−Ｌｇ依存性は，ずれ成分にの
み電気的に感度がある。したがって，２次元チャネルプ
ロファイル抽出段階１４０においては，長チャネルプロ
ファイル抽出段階１２０で既に最適化されている長チャ
ネルデバイスの電気特性を変えずに，ずれ成分のプロフ
ァイルのみを変更すればよい。結果として，従来のプロ
ファイル方法と比較して，計算が簡素化され計算時間が
削減される。
【００４３】なお，ずれ成分のプロファイルの設定は，
例えば，次に説明する方法によって実現することが好適
である。ここで説明するずれ成分の設定方法では，ま
ず，Ｓ／Ｄプロファイルの影響が最も大きいと思われる
領域について，チャネルプロファイルに生じるずれ成分
を１次元プロファイルとして設定する。次に，チャネル
の長さ方向にパラメータ表現された関数を用いて，設定
された１次元プロファイルを２次元化する。
例えば，次に説明する方法によって実現することが好適
である。ここで説明するずれ成分の設定方法では，ま
ず，Ｓ／Ｄプロファイルの影響が最も大きいと思われる
領域について，チャネルプロファイルに生じるずれ成分
を１次元プロファイルとして設定する。次に，チャネル
の長さ方向にパラメータ表現された関数を用いて，設定
された１次元プロファイルを２次元化する。
【００４４】ずれ成分の設定に際しかかる方法を用いれ
ば，例えばポケットインプラ等により任意の場所でプロ
ファイル変化が激しいチャネル構造に対しても，柔軟に
対応しながら，２次元チャネルプロファイルを抽出する
ことができる。ここで，ずれ成分の１次元プロファイル
の設定は，例えば次に説明する３つの方法等で行うこと
ができる。
ば，例えばポケットインプラ等により任意の場所でプロ
ファイル変化が激しいチャネル構造に対しても，柔軟に
対応しながら，２次元チャネルプロファイルを抽出する
ことができる。ここで，ずれ成分の１次元プロファイル
の設定は，例えば次に説明する３つの方法等で行うこと
ができる。
【００４５】（ａ）第１の方法は，追加インプラ実験の
手法を用いて，ずれ成分の１次元プロファイルを抽出す
る方法である。追加インプラ実験の手法は，ＴＥＧパタ
ーンにおいて，ドレイン領域に追加的にイオンインプラ
ンニングするための窓を開け，その窓から例えばＳｉ等
をイオンインプランニングするというものである。図９
には，インプラ実験に用いる特別なＴＥＧパターンが図
示されている。かかる図９に示すＴＥＧパターンの詳細
については，”西 他，第４３回春季応用物理学会，Ｎ
ｏ．０，２６ａ−Ｈ−５，１９９６，”に開示されてい
る。また，図１０には，図９に示すＴＥＧパターンにつ
いて，チャネル中央から窓の端迄の距離Ｓ’とスレショ
ルド電圧Ｖｔｈとの関係を示す。
手法を用いて，ずれ成分の１次元プロファイルを抽出す
る方法である。追加インプラ実験の手法は，ＴＥＧパタ
ーンにおいて，ドレイン領域に追加的にイオンインプラ
ンニングするための窓を開け，その窓から例えばＳｉ等
をイオンインプランニングするというものである。図９
には，インプラ実験に用いる特別なＴＥＧパターンが図
示されている。かかる図９に示すＴＥＧパターンの詳細
については，”西 他，第４３回春季応用物理学会，Ｎ
ｏ．０，２６ａ−Ｈ−５，１９９６，”に開示されてい
る。また，図１０には，図９に示すＴＥＧパターンにつ
いて，チャネル中央から窓の端迄の距離Ｓ’とスレショ
ルド電圧Ｖｔｈとの関係を示す。
【００４６】追加インプラ実験の手法を用いた本方法で
は，まず，同一のチャネル長を持つ２つのＭＯＳＦＥＴ
を用意し，一方のＭＯＳＦＥＴに対して追加インプラ実
験の手法で追加的にイオンインプランニングを行う。次
いで，両デバイスそれぞれについてＶｔｈ−Ｖｓｕｂ依
存性を測定する。次いで，２つのＭＯＳＦＥＴに対し
て，それぞれＶｔｈ−Ｖｓｕｂ依存性から深さ方向の１
次元プロファイルを抽出する。次いで，抽出した２つの
１次元プロファイルの差からインプラダメージによるチ
ャネルプロファイルの変化量を抽出し，かかる変化量を
ずれ成分の１次元プロファイルとして設定する。
は，まず，同一のチャネル長を持つ２つのＭＯＳＦＥＴ
を用意し，一方のＭＯＳＦＥＴに対して追加インプラ実
験の手法で追加的にイオンインプランニングを行う。次
いで，両デバイスそれぞれについてＶｔｈ−Ｖｓｕｂ依
存性を測定する。次いで，２つのＭＯＳＦＥＴに対し
て，それぞれＶｔｈ−Ｖｓｕｂ依存性から深さ方向の１
次元プロファイルを抽出する。次いで，抽出した２つの
１次元プロファイルの差からインプラダメージによるチ
ャネルプロファイルの変化量を抽出し，かかる変化量を
ずれ成分の１次元プロファイルとして設定する。
【００４７】なお，図１１には，Ｖｔｈ−Ｖｓｕｂ依存
性の測定結果を示す。かかる図１１においては，（１）
の曲線が，追加的にイオンインプランニングを行ったＭ
ＯＳＦＥＴのＶｔｈ−Ｖｓｕｂ依存性の測定結果を示
し，（２）の曲線が，追加的にイオンインプランニング
を行わなかったＭＯＳＦＥＴのＶｔｈ−Ｖｓｕｂ依存性
の測定結果を示す。また，（３）の曲線が，ゲート長Ｌ
ｇが２．０３μｍの長チャネルデバイスの長チャネルプ
ロファイルを示し，（４）の曲線が，インプラダメージ
によるチャネルプロファイルの変化量を示す。
性の測定結果を示す。かかる図１１においては，（１）
の曲線が，追加的にイオンインプランニングを行ったＭ
ＯＳＦＥＴのＶｔｈ−Ｖｓｕｂ依存性の測定結果を示
し，（２）の曲線が，追加的にイオンインプランニング
を行わなかったＭＯＳＦＥＴのＶｔｈ−Ｖｓｕｂ依存性
の測定結果を示す。また，（３）の曲線が，ゲート長Ｌ
ｇが２．０３μｍの長チャネルデバイスの長チャネルプ
ロファイルを示し，（４）の曲線が，インプラダメージ
によるチャネルプロファイルの変化量を示す。
【００４８】一般に，通常のＭＯＳＦＥＴにおけるチャ
ネル表面の不純物プロファイルの不均一な分布は，Ｓ／
Ｄ形成時に行われるインプラダメージによって起こると
言われている。したがって，かかる第１の方法で，上記
実験データを用いることにより，現実的なずれ成分の１
次元プロファイルを得ることが出来る。
ネル表面の不純物プロファイルの不均一な分布は，Ｓ／
Ｄ形成時に行われるインプラダメージによって起こると
言われている。したがって，かかる第１の方法で，上記
実験データを用いることにより，現実的なずれ成分の１
次元プロファイルを得ることが出来る。
【００４９】（ｂ）また，第２の方法では，１次元プロ
セス（点欠陥）シミュレーションを用いて，ずれ成分の
１次元プロファイルを決定する。即ち，本方法では，図
１２に示す点欠陥モデル，或いはより詳細な物理を反映
した高級モデルを数値計算により解いて，表面プロファ
イルを抽出し，ずれ成分の１次元プロファイルを決定す
る。かかる第２の方法によれば，抽出する１次元プロフ
ァイルに対してプロセス依存性を加味することができ，
物理を反映した分布を得ることが可能である。
セス（点欠陥）シミュレーションを用いて，ずれ成分の
１次元プロファイルを決定する。即ち，本方法では，図
１２に示す点欠陥モデル，或いはより詳細な物理を反映
した高級モデルを数値計算により解いて，表面プロファ
イルを抽出し，ずれ成分の１次元プロファイルを決定す
る。かかる第２の方法によれば，抽出する１次元プロフ
ァイルに対してプロセス依存性を加味することができ，
物理を反映した分布を得ることが可能である。
【００５０】（ｃ）第３の方法では，様々な関数表現を
使って，１次元不純物プロファイルを決定する。即ち，
第３の方法では，ずれ成分の１次元プロファイルを，例
えば，図１３に示すように，指数関数，デルタ関数，ガ
ウス分布関数若しくはスプライン関数，又はそれらの重
ね合わせで関数表現し，該関数上のパラメータを電気特
性から決定する。かかる第３の方法によれば，実測の電
気特性とシミュレーションの電気特性とが一致しない
時，関数表現を変更することにより柔軟に対応すること
ができる。
使って，１次元不純物プロファイルを決定する。即ち，
第３の方法では，ずれ成分の１次元プロファイルを，例
えば，図１３に示すように，指数関数，デルタ関数，ガ
ウス分布関数若しくはスプライン関数，又はそれらの重
ね合わせで関数表現し，該関数上のパラメータを電気特
性から決定する。かかる第３の方法によれば，実測の電
気特性とシミュレーションの電気特性とが一致しない
時，関数表現を変更することにより柔軟に対応すること
ができる。
【００５１】（Ｓ／Ｄプロファイル抽出段階１５０）第
２の段階に相当するＳ／Ｄプロファイル抽出段階１５０
は，Ｓ／Ｄプロファイルの抽出過程である。Ｓ／Ｄプロ
ファイル抽出段階１５０においては，短チャネルデバイ
スについて２次元チャネルプロファイル抽出段階１４０
で得られる２次元チャネルプロファイルを固定しておい
て，Ｖｔｈ−Ｌｇ特性のＶｓｕｂ依存性からＳ／Ｄプロ
ファイルを抽出する。
２の段階に相当するＳ／Ｄプロファイル抽出段階１５０
は，Ｓ／Ｄプロファイルの抽出過程である。Ｓ／Ｄプロ
ファイル抽出段階１５０においては，短チャネルデバイ
スについて２次元チャネルプロファイル抽出段階１４０
で得られる２次元チャネルプロファイルを固定しておい
て，Ｖｔｈ−Ｌｇ特性のＶｓｕｂ依存性からＳ／Ｄプロ
ファイルを抽出する。
【００５２】短チャネルデバイスにおいては，長チャネ
ルデバイスとは異なり，Ｓ／Ｄプロファイルの影響を受
けたチャネルプロファイルが，チャネル長さ方向に広く
分布している。したがって，短チャネルデバイスでは，
各種の電気特性がＳ／Ｄプロファイルに大きな感度を示
すこととなる。結果として，短チャネルデバイスについ
ての電気特性からは，Ｓ／Ｄプロファイルが抽出できる
ことがわかる。また，図５に示すようにＳ／Ｄプロファ
イルは基板バイアス電圧Ｖｓｕｂ＝０以外のバイアス領
域でのみ，Ｖｔｈ−Ｌｇ依存性に対する感度を示す。し
たがって，Ｓ／Ｄプロファイル抽出段階１５０では，Ｖ
ｔｈ−Ｌｇ特性からＳ／Ｄプロファイルを抽出する場合
には，Ｖｔｈ−Ｌｇ特性のＶｓｕｂ依存性を抽出する必
要がある。
ルデバイスとは異なり，Ｓ／Ｄプロファイルの影響を受
けたチャネルプロファイルが，チャネル長さ方向に広く
分布している。したがって，短チャネルデバイスでは，
各種の電気特性がＳ／Ｄプロファイルに大きな感度を示
すこととなる。結果として，短チャネルデバイスについ
ての電気特性からは，Ｓ／Ｄプロファイルが抽出できる
ことがわかる。また，図５に示すようにＳ／Ｄプロファ
イルは基板バイアス電圧Ｖｓｕｂ＝０以外のバイアス領
域でのみ，Ｖｔｈ−Ｌｇ依存性に対する感度を示す。し
たがって，Ｓ／Ｄプロファイル抽出段階１５０では，Ｖ
ｔｈ−Ｌｇ特性からＳ／Ｄプロファイルを抽出する場合
には，Ｖｔｈ−Ｌｇ特性のＶｓｕｂ依存性を抽出する必
要がある。
【００５３】かかるＳ／Ｄプロファイル抽出段階１５０
においては，例えば図１４に示す方法によって，仮想Ｓ
／Ｄプロファイルを表現することができる。図１４に示
す方法では，まず，ＳＩＭＳ測定によって，チャネルの
深さ方向のＳ／Ｄプロファイルを決定する。次に，チャ
ネルの長さ方向に，例えば，楕円回転や補誤差関数又は
両者の重ね合わせ等による処理を行う，或いは，該処理
の後に更に２次元スプライン関数による処理を行う等に
よって，Ｓ／Ｄプロファイルを２次元関数表現する。
においては，例えば図１４に示す方法によって，仮想Ｓ
／Ｄプロファイルを表現することができる。図１４に示
す方法では，まず，ＳＩＭＳ測定によって，チャネルの
深さ方向のＳ／Ｄプロファイルを決定する。次に，チャ
ネルの長さ方向に，例えば，楕円回転や補誤差関数又は
両者の重ね合わせ等による処理を行う，或いは，該処理
の後に更に２次元スプライン関数による処理を行う等に
よって，Ｓ／Ｄプロファイルを２次元関数表現する。
【００５４】かかるＳ／Ｄプロファイルの表現方法によ
れば，チャネルの深さ方向の分布にＳＩＭＳ測定結果を
用いるので，最適化するパラメータはチャネルの長さ方
向の広がりに関するパラメータのみで済む。したがっ
て，Ｓ／Ｄプロファイルの計算を簡素に短時間で実行す
ることができる。また，関数表現の重ね合わせによっ
て，チャネルの長さ方向での微妙なＳ／Ｄプロファイル
形状の変化にも対応することが出来る。
れば，チャネルの深さ方向の分布にＳＩＭＳ測定結果を
用いるので，最適化するパラメータはチャネルの長さ方
向の広がりに関するパラメータのみで済む。したがっ
て，Ｓ／Ｄプロファイルの計算を簡素に短時間で実行す
ることができる。また，関数表現の重ね合わせによっ
て，チャネルの長さ方向での微妙なＳ／Ｄプロファイル
形状の変化にも対応することが出来る。
【００５５】第３の段階に相当する２次元プロファイル
抽出段階１３０において，以上説明した２次元チャネル
プロファイル抽出段階１４０とＳ／Ｄプロファイル抽出
段階１５０とは，抽出された２次元プロファイルとＳ／
Ｄプロファイルとから演算されるＶｔｈ−Ｌｇ特性のシ
ミュレーション値が，すべての基板バイアス電圧Ｖｓｕ
ｂについて実測値と合うようになるまで繰り返される。
その結果，２次元プロファイル抽出段階１３０により，
最適化された２次元チャネルプロファイルとＳ／Ｄプロ
ファイルとが同時に抽出される。
抽出段階１３０において，以上説明した２次元チャネル
プロファイル抽出段階１４０とＳ／Ｄプロファイル抽出
段階１５０とは，抽出された２次元プロファイルとＳ／
Ｄプロファイルとから演算されるＶｔｈ−Ｌｇ特性のシ
ミュレーション値が，すべての基板バイアス電圧Ｖｓｕ
ｂについて実測値と合うようになるまで繰り返される。
その結果，２次元プロファイル抽出段階１３０により，
最適化された２次元チャネルプロファイルとＳ／Ｄプロ
ファイルとが同時に抽出される。
【００５６】図２には，以上説明したプロファイル抽出
方法１００を実施可能な本実施の形態にかかるプロファ
イル抽出装置２００の概略構成を模式的に示す。プロフ
ァイル抽出装置２００は，１次元チャネルプロファイル
抽出部２１０と２次元プロファイル抽出部２２０とから
構成される。プロファイル抽出装置２００において，１
次元チャネルプロファイル抽出部２１０は，１個の入力
部と１個の出力部とを有し，入力部から長チャネルデバ
イスのＶｔｈ−Ｖｓｕｂ特性が入力されると，図１に示
す初期プロファイル抽出段階１１０と長チャネルプロフ
ァイル抽出段階１２０とを実行して，出力部から１次元
チャネルプロファイルを出力する。
方法１００を実施可能な本実施の形態にかかるプロファ
イル抽出装置２００の概略構成を模式的に示す。プロフ
ァイル抽出装置２００は，１次元チャネルプロファイル
抽出部２１０と２次元プロファイル抽出部２２０とから
構成される。プロファイル抽出装置２００において，１
次元チャネルプロファイル抽出部２１０は，１個の入力
部と１個の出力部とを有し，入力部から長チャネルデバ
イスのＶｔｈ−Ｖｓｕｂ特性が入力されると，図１に示
す初期プロファイル抽出段階１１０と長チャネルプロフ
ァイル抽出段階１２０とを実行して，出力部から１次元
チャネルプロファイルを出力する。
【００５７】また，２次元プロファイル抽出部２２０
は，２個の入力部と１個の出力部とを有し，一方の入力
部から１次元チャネルプロファイルが入力されて，他方
の入力部からＭＯＳＦＥＴのＶｔｈ−Ｌｇ特性が入力さ
れると，２次元プロファイル抽出段階１３０（上述のよ
うに２次元チャネルプロファイル抽出段階１４０とＳ／
Ｄプロファイル抽出段階１５０とを含む。）を実行し
て，出力部から２次元プロファイルを出力する。ここ
で，２次元プロファイル抽出部２２０から出力される２
次元プロファイルは，２次元チャネルプロファイルとＳ
／Ｄプロファイルとから形成される。
は，２個の入力部と１個の出力部とを有し，一方の入力
部から１次元チャネルプロファイルが入力されて，他方
の入力部からＭＯＳＦＥＴのＶｔｈ−Ｌｇ特性が入力さ
れると，２次元プロファイル抽出段階１３０（上述のよ
うに２次元チャネルプロファイル抽出段階１４０とＳ／
Ｄプロファイル抽出段階１５０とを含む。）を実行し
て，出力部から２次元プロファイルを出力する。ここ
で，２次元プロファイル抽出部２２０から出力される２
次元プロファイルは，２次元チャネルプロファイルとＳ
／Ｄプロファイルとから形成される。
【００５８】かかるプロファイル抽出装置２００におい
ては，１次元チャネルプロファイル抽出部２１０の出力
部が，２次元プロファイル抽出部２２０の前記一方の入
力部に接続されている。
ては，１次元チャネルプロファイル抽出部２１０の出力
部が，２次元プロファイル抽出部２２０の前記一方の入
力部に接続されている。
【００５９】以上説明した本実施の形態によれば，ゲー
ト長Ｌｇの異なるデバイスの電気特性を用いるため，最
終的に抽出したＭＯＳＦＥＴの２次元プロファイルは，
プロファイル抽出に利用した全てのデバイスの電気特性
を保証する。さらに，ターゲットとする電気特性とし
て，スレショルド電圧Ｖｔｈのみを用いて実施すること
が可能であるため，ＣＶ特性やＩＶ特性を用いる従来の
方法と比較してターゲット数が少なく，合わせ込むパラ
メータの最適化が容易であり，高速に計算ができる。
ト長Ｌｇの異なるデバイスの電気特性を用いるため，最
終的に抽出したＭＯＳＦＥＴの２次元プロファイルは，
プロファイル抽出に利用した全てのデバイスの電気特性
を保証する。さらに，ターゲットとする電気特性とし
て，スレショルド電圧Ｖｔｈのみを用いて実施すること
が可能であるため，ＣＶ特性やＩＶ特性を用いる従来の
方法と比較してターゲット数が少なく，合わせ込むパラ
メータの最適化が容易であり，高速に計算ができる。
【００６０】また，本実施の形態においては，Ｓ／Ｄプ
ロファイルのＶｔｈ−Ｌｇ特性に対する感度の有無を利
用して，Ｓ／Ｄプロファイル形状に依存しない基板バイ
アス電圧Ｖｓｕｂの領域でチャネルプロファイル形状を
最適化する事が可能であり，それ以外の基板バイアス電
圧Ｖｓｕｂの領域でチャネルプロファイルとは独立にＳ
／Ｄプロファイル形状を最適化する事が可能である。し
たがって，本実施の形態によれば，２次元チャネルプロ
ファイルの形状とＳ／Ｄプロファイルの形状とが決定し
易く，全ての電気特性が一致した段階では，チャネルと
Ｓ／Ｄプロファイルを同時抽出できる。
ロファイルのＶｔｈ−Ｌｇ特性に対する感度の有無を利
用して，Ｓ／Ｄプロファイル形状に依存しない基板バイ
アス電圧Ｖｓｕｂの領域でチャネルプロファイル形状を
最適化する事が可能であり，それ以外の基板バイアス電
圧Ｖｓｕｂの領域でチャネルプロファイルとは独立にＳ
／Ｄプロファイル形状を最適化する事が可能である。し
たがって，本実施の形態によれば，２次元チャネルプロ
ファイルの形状とＳ／Ｄプロファイルの形状とが決定し
易く，全ての電気特性が一致した段階では，チャネルと
Ｓ／Ｄプロファイルを同時抽出できる。
【００６１】（第２の実施の形態）次に，図１５〜図２
０を参照しながら，第２の実施の形態について説明す
る。図１５には，本実施の形態にかかるプロファイル抽
出方法３００を説明するためのフローチャートを示す。
図１５に示すように，本実施の形態にかかるプロファイ
ル抽出方法３００は，図１に示す上記第１の実施の形態
にかかるプロファイル抽出方法１００において２次元プ
ロファイル抽出段階１３０に変えて２次元プロファイル
抽出段階３３０を実施する構成となっている。かかる２
次元プロファイル抽出段階は，２次元プロファイル抽出
段階１３０において，２次元チャネルプロファイル抽出
段階１４０に変えて２次元チャネルプロファイル抽出段
階３４０を適用したものである。
０を参照しながら，第２の実施の形態について説明す
る。図１５には，本実施の形態にかかるプロファイル抽
出方法３００を説明するためのフローチャートを示す。
図１５に示すように，本実施の形態にかかるプロファイ
ル抽出方法３００は，図１に示す上記第１の実施の形態
にかかるプロファイル抽出方法１００において２次元プ
ロファイル抽出段階１３０に変えて２次元プロファイル
抽出段階３３０を実施する構成となっている。かかる２
次元プロファイル抽出段階は，２次元プロファイル抽出
段階１３０において，２次元チャネルプロファイル抽出
段階１４０に変えて２次元チャネルプロファイル抽出段
階３４０を適用したものである。
【００６２】２次元チャネルプロファイル抽出段階３４
０は，２次元チャネルプロファイル抽出段階１４０を行
う前に，実効チャネル長Ｌｅｆｆ抽出を取り入れたもの
である。２次元チャネルプロファイル抽出段階３４０で
は，ターゲット（実測）のスレショルド電圧Ｖｔｈのド
レインバイアス電圧Ｖｄ依存性に一致するように，Ｓ／
Ｄプロファイルの座標をチャネルに平行な方向にシフト
させて，実効チャネル長Ｌｅｆｆを決定する。即ち，２
次元チャネルプロファイル抽出段階３４０では，図１６
に示すように，ドレインバイアス電圧Ｖｄによるスレシ
ョルド電圧Ｖｔｈの一回偏微分がターゲット（実測）と
一致するように，シミュレーション上でのソース端の位
置Ｘｓとゲート端の位置Ｘｄとをチャネル長さ方向に動
かして，実効チャネル長Ｌｅｆｆを抽出する。
０は，２次元チャネルプロファイル抽出段階１４０を行
う前に，実効チャネル長Ｌｅｆｆ抽出を取り入れたもの
である。２次元チャネルプロファイル抽出段階３４０で
は，ターゲット（実測）のスレショルド電圧Ｖｔｈのド
レインバイアス電圧Ｖｄ依存性に一致するように，Ｓ／
Ｄプロファイルの座標をチャネルに平行な方向にシフト
させて，実効チャネル長Ｌｅｆｆを決定する。即ち，２
次元チャネルプロファイル抽出段階３４０では，図１６
に示すように，ドレインバイアス電圧Ｖｄによるスレシ
ョルド電圧Ｖｔｈの一回偏微分がターゲット（実測）と
一致するように，シミュレーション上でのソース端の位
置Ｘｓとゲート端の位置Ｘｄとをチャネル長さ方向に動
かして，実効チャネル長Ｌｅｆｆを抽出する。
【００６３】以上のように本実施の形態によれば，Ｌｅ
ｆｆの調整を前処理として据えることにより，Ｖｔｈ−
Ｌｇ特性のフォールオフ（短チャネル領域でのスレショ
ルド電圧Ｖｔｈの落ち込み）がターゲット（実測）に合
わせやすくなる。また，スレショルド電圧Ｖｔｈのドレ
インバイアスＶｄ依存性から実効チャネル長Ｌｅｆｆを
求める方法は物理的に見ても正しい方法である。実効チ
ャネル長は，スレショルド電圧Ｖｔｈに対して非常に大
きな影響を与えるため，本実施の形態のように，実効チ
ャネル長Ｌｅｆｆを正確に抽出しておくことによって，
間違ったプロファイル抽出への発散を防ぐことができ
る。
ｆｆの調整を前処理として据えることにより，Ｖｔｈ−
Ｌｇ特性のフォールオフ（短チャネル領域でのスレショ
ルド電圧Ｖｔｈの落ち込み）がターゲット（実測）に合
わせやすくなる。また，スレショルド電圧Ｖｔｈのドレ
インバイアスＶｄ依存性から実効チャネル長Ｌｅｆｆを
求める方法は物理的に見ても正しい方法である。実効チ
ャネル長は，スレショルド電圧Ｖｔｈに対して非常に大
きな影響を与えるため，本実施の形態のように，実効チ
ャネル長Ｌｅｆｆを正確に抽出しておくことによって，
間違ったプロファイル抽出への発散を防ぐことができ
る。
【００６４】ここで，図１７〜図２０を参照しながら，
本実施の形態を適用して発明者が行った実験結果を紹介
する。まず，図１７には，本実験によって抽出された２
次元プロファイルを示す。図１７においては，チャネル
長さ方向の位置がＸ座標上に表されており，チャネル深
さ方向の位置がＹ座標上に表されており，不純物濃度が
Ｚ座標上に表されている。また，図１８には，０．１２
μｍのゲート長Ｌｇを有するＭＯＳＦＥＴの１次元チャ
ネルプロファイルと２．０３μｍのゲート長Ｌｇを有す
るＭＯＳＦＥＴの１次元チャネルプロファイルとを示
す。
本実施の形態を適用して発明者が行った実験結果を紹介
する。まず，図１７には，本実験によって抽出された２
次元プロファイルを示す。図１７においては，チャネル
長さ方向の位置がＸ座標上に表されており，チャネル深
さ方向の位置がＹ座標上に表されており，不純物濃度が
Ｚ座標上に表されている。また，図１８には，０．１２
μｍのゲート長Ｌｇを有するＭＯＳＦＥＴの１次元チャ
ネルプロファイルと２．０３μｍのゲート長Ｌｇを有す
るＭＯＳＦＥＴの１次元チャネルプロファイルとを示
す。
【００６５】さらに，図１９と図２０とには，Ｖｓｕｂ
＝０，−２，−４の場合についてのＶｔｈ−Ｌｇ依存性
の実験結果を示す。なお，図１９は，ドレインバイアス
電圧Ｖｄが２．１Ｖの条件下についてのものであり，図
２０は，ドレインバイアス電圧Ｖｄが０．１Ｖの条件下
についてのものである。図１９と図２０とでは，実測値
が黒丸で示されており，実験によって抽出された２次元
プロファイルからの計算値が実線で示されており，抽出
前のプロファイルからの計算値が破線で示されている。
図１９及び図２０から分かるように，本実験によれば，
本実施の形態を適用することによって，非常に正確なＶ
ｔｈ−Ｌｇ特性が再現されていることが分かる。
＝０，−２，−４の場合についてのＶｔｈ−Ｌｇ依存性
の実験結果を示す。なお，図１９は，ドレインバイアス
電圧Ｖｄが２．１Ｖの条件下についてのものであり，図
２０は，ドレインバイアス電圧Ｖｄが０．１Ｖの条件下
についてのものである。図１９と図２０とでは，実測値
が黒丸で示されており，実験によって抽出された２次元
プロファイルからの計算値が実線で示されており，抽出
前のプロファイルからの計算値が破線で示されている。
図１９及び図２０から分かるように，本実験によれば，
本実施の形態を適用することによって，非常に正確なＶ
ｔｈ−Ｌｇ特性が再現されていることが分かる。
【００６６】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例及び変更例を想定しう
るものであり，それら修正例及び変更例についても本発
明の技術範囲に包含されるものと了解される。
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例及び変更例を想定しう
るものであり，それら修正例及び変更例についても本発
明の技術範囲に包含されるものと了解される。
【００６７】例えば，上記実施の形態においては，スレ
ショルド電圧の特性からプロファイルを抽出するプロフ
ァイル抽出方法を例に挙げたが，本発明はかかる構成に
限定されない。本発明は，他の様々な電気特性，例えば
ドレインバイアス電圧の特性やチャネル電流の特性等か
らプロファイルを抽出するプロファイル抽出方法及びプ
ロファイル抽出装置についても適用することができる。
ショルド電圧の特性からプロファイルを抽出するプロフ
ァイル抽出方法を例に挙げたが，本発明はかかる構成に
限定されない。本発明は，他の様々な電気特性，例えば
ドレインバイアス電圧の特性やチャネル電流の特性等か
らプロファイルを抽出するプロファイル抽出方法及びプ
ロファイル抽出装置についても適用することができる。
【００６８】また，上記実施の形態においては，プロフ
ァイルの関数表現に指数関数やスプライン関数等を適用
した２次元抽出方法を例に挙げたが，本発明はかかる構
成に限定されない。本発明は，プロファイルの関数表現
に他の様々な関数を適用した２次元抽出方法及びプロフ
ァイル抽出装置についても適用することができることは
いうまでもない。
ァイルの関数表現に指数関数やスプライン関数等を適用
した２次元抽出方法を例に挙げたが，本発明はかかる構
成に限定されない。本発明は，プロファイルの関数表現
に他の様々な関数を適用した２次元抽出方法及びプロフ
ァイル抽出装置についても適用することができることは
いうまでもない。
【００６９】
【発明の効果】本発明では，実デバイスの電気特性から
プロファイルを抽出する。したがって，サンプルデバイ
スやＴＥＧパターンの電気特性から抽出する場合とは異
なり，実デバイスそのもののプロファイルを保証するこ
とができる。また，本発明では，チャネルプロファイル
と同時にＳ／Ｄプロファイルを抽出することができる。
したがって，本発明によれば，この様に従来とかく軽視
されていたＳ／Ｄプロファイルを抽出することによっ
て，チャネルプロファイルの抽出精度を一層向上させる
ことができる。
プロファイルを抽出する。したがって，サンプルデバイ
スやＴＥＧパターンの電気特性から抽出する場合とは異
なり，実デバイスそのもののプロファイルを保証するこ
とができる。また，本発明では，チャネルプロファイル
と同時にＳ／Ｄプロファイルを抽出することができる。
したがって，本発明によれば，この様に従来とかく軽視
されていたＳ／Ｄプロファイルを抽出することによっ
て，チャネルプロファイルの抽出精度を一層向上させる
ことができる。
【００７０】さらに，本発明では，ゲート長を加味して
チャネルプロファイルを抽出する。したがって，実際に
合わせ込んだものと異なるゲート長のデバイスについて
も，プロファイルを保証することができる。これによ
り，工業的に必要とされるデバイス群のプロファイル抽
出を，比較的簡単に短時間で抽出することができる。
チャネルプロファイルを抽出する。したがって，実際に
合わせ込んだものと異なるゲート長のデバイスについて
も，プロファイルを保証することができる。これによ
り，工業的に必要とされるデバイス群のプロファイル抽
出を，比較的簡単に短時間で抽出することができる。
【００７１】以上から，本発明を適用することによっ
て，実デバイスの各種電気特性が正確に且つ効率的に演
算することが可能となる。
て，実デバイスの各種電気特性が正確に且つ効率的に演
算することが可能となる。
【図１】本発明を適用可能なプロファイル抽出方法を説
明するためのフローチャートを示す図である。
明するためのフローチャートを示す図である。
【図２】本発明を適用可能なプロファイル抽出装置の概
略構成を示す模式図である。
略構成を示す模式図である。
【図３】図１に示すプロファイル抽出方法に適用可能な
初期プロファイル抽出方法の説明図である。
初期プロファイル抽出方法の説明図である。
【図４】図１に示すプロファイル抽出方法に適用可能な
他の初期プロファイル抽出方法の説明図である。
他の初期プロファイル抽出方法の説明図である。
【図５】スレショルド電圧−ゲート長特性の基板バイア
ス電圧依存性を示す測定結果の説明図である。
ス電圧依存性を示す測定結果の説明図である。
【図６】図１に示すプロファイル抽出方法に適用可能な
２次元チャネルプロファイルのモデル式を示す図であ
る。
２次元チャネルプロファイルのモデル式を示す図であ
る。
【図７】図１に示すプロファイル抽出方法に適用可能な
２次元チャネルプロファイルの抽出方法の説明図であ
る。
２次元チャネルプロファイルの抽出方法の説明図であ
る。
【図８】図１に示すプロファイル抽出方法に適用可能な
２次元チャネルプロファイルの抽出方法の他の説明図で
ある。
２次元チャネルプロファイルの抽出方法の他の説明図で
ある。
【図９】図１に示すプロファイル抽出方法に適用可能な
ずれ成分の１次元プロファイルの設定方法についての説
明図である。
ずれ成分の１次元プロファイルの設定方法についての説
明図である。
【図１０】図９に示す設定方法におけるスレショルド電
圧に関するデータを示す図である。
圧に関するデータを示す図である。
【図１１】図９に示す設定方法におけるずれ成分のプロ
ファイル設定を説明するためのデータを示す図である。
ファイル設定を説明するためのデータを示す図である。
【図１２】図１に示すプロファイル抽出方法に適用可能
なずれ成分の１次元プロファイルの他の設定方法につい
ての説明図である。
なずれ成分の１次元プロファイルの他の設定方法につい
ての説明図である。
【図１３】図１に示すプロファイル抽出方法に適用可能
なずれ成分の１次元プロファイルの他の設定方法につい
ての説明図である。
なずれ成分の１次元プロファイルの他の設定方法につい
ての説明図である。
【図１４】図１に示すプロファイル抽出方法に適用可能
なソース／ドレインプロファイルの表現方法についての
説明図である。
なソース／ドレインプロファイルの表現方法についての
説明図である。
【図１５】本発明を適用可能な他のプロファイル抽出方
法を説明するためのフローチャートを示す図である。
法を説明するためのフローチャートを示す図である。
【図１６】図１５に示すプロファイル抽出方法に適用可
能な実効チャネル長の抽出方法についての説明図であ
る。
能な実効チャネル長の抽出方法についての説明図であ
る。
【図１７】図１５に示すプロファイル抽出方法に関する
２次元プロファイルについての実験結果を示す図であ
る。
２次元プロファイルについての実験結果を示す図であ
る。
【図１８】図１５に示すプロファイル抽出方法に関する
２次元プロファイルについての実験結果を示す他の図で
ある。
２次元プロファイルについての実験結果を示す他の図で
ある。
【図１９】図１５に示すプロファイル抽出方法に関する
電気特性についての実験結果を示す図である。
電気特性についての実験結果を示す図である。
【図２０】図１５に示すプロファイル抽出方法に関する
電気特性についての実験結果を示す他の図である。
電気特性についての実験結果を示す他の図である。
１００ プロファイル抽出方法
１１０ 初期プロファイル生成段階
１２０ 長チャネルプロファイル抽出段階
１３０ ２次元プロファイル抽出段階
１４０，３４０ ２次元チャネルプロファイル抽出段階
１５０ Ｓ／Ｄプロファイル抽出段階
２００ プロファイル抽出装置
２１０ １次元プロファイル抽出部
２２０ ２次元プロファイル抽出部
Claims (13)
- 【請求項１】 半導体装置のプロファイル抽出方法であ
って： 所定の電気特性と仮想チャネルプロファイルとに基づい
て，ゲート長に依存性を示す２次元チャネルプロファイ
ルを抽出する，第１の段階と； 所定の印加電圧に対する前記所定の電気特性の依存性と
前記２次元チャネルプロファイルとに基づいて，ソース
／ドレインプロファイルを抽出する，第２の段階と； 前記所定の印加電圧に対する前記所定の電気特性の依存
性に関して，実測値に対する計算値の誤差が許容誤差内
となるまで，前記第１の段階と前記第２の段階とが繰り
返される，第３の段階と；を含み， 前記所定の電気特性は，基板バイアス電圧が零電圧の条
件下におけるゲート長に対するスレショルド電圧の依存
性であることを特徴とする，プロファイル抽出方法。 - 【請求項２】 半導体装置のプロファイル抽出方法であ
って： 所定の電気特性と仮想チャネルプロファイルとに基づい
て，ゲート長に依存性を示す２次元チャネルプロファイ
ルを抽出する，第１の段階と； 所定の印加電圧に対する前記所定の電気特性の依存性と
前記２次元チャネルプロファイルとに基づいて，ソース
／ドレインプロファイルを抽出する，第２の段階と； 前記所定の印加電圧に対する前記所定の電気特性の依存
性に関して，実測値に対する計算値の誤差が許容誤差内
となるまで，前記第１の段階と前記第２の段階とが繰り
返される，第３の段階と；を含み， 前記所定の印加電圧は，基板バイアス電圧であることを
特徴とする，プロファイル抽出方法。 - 【請求項３】 半導体装置のプロファイル抽出方法であ
って： 所定の電気特性と仮想チャネルプロファイルとに基づい
て，ゲート長に依存性を示す２次元チャネルプロファイ
ルを抽出する，第１の段階と； 所定の印加電圧に対する前記所定の電気特性の依存性と
前記２次元チャネルプロファイルとに基づいて，ソース
／ドレインプロファイルを抽出する，第２の段階と； 前記所定の印加電圧に対する前記所定の電気特性の依存
性に関して，実測値に対する計算値の誤差が許容誤差内
となるまで，前記第１の段階と前記第２の段階とが繰り
返される，第３の段階と；を含み， 前記第１の段階は，実効チャネル長を抽出する工程を含
むことを特徴とする，プロファイル抽出方法。 - 【請求項４】 半導体装置のプロファイル抽出方法であ
って： 所定の電気特性と仮想チャネルプロファイルとに基づい
て，ゲート長に依存性を示す２次元チャネルプロファイ
ルを抽出する，第１の段階と； 所定の印加電圧に対する前記所定の電気特性の依存性と
前記２次元チャネルプロファイルとに基づいて，ソース
／ドレインプロファイルを抽出する，第２の段階と； 前記所定の印加電圧に対する前記所定の電気特性の依存
性に関して，実測値に対する計算値の誤差が許容誤差内
となるまで，前記第１の段階と前記第２の段階とが繰り
返される，第３の段階と；を含み， 前記仮想チャネルプロファイルは，チャネル長さ方向に
一様分布する均一プロファイルに，不均一成分のプロフ
ァイルを重ね合わせた，２次元プロファイルであること
を特徴とする，プロファイル抽出方法。 - 【請求項５】 前記不均一成分のプロファイルのチャネ
ル深さ方向における１次元プロファイルは，追加イオン
インプランニングを行ったデバイスと追加イオンインプ
ランニングを行わなかったデバイスとの所定の電気特性
の比較結果に基づいて設定されることを特徴とする，請
求項４に記載のプロファイル抽出方法。 - 【請求項６】 前記不均一成分のプロファイルのチャネ
ル深さ方向における１次元プロファイルは，製造プロセ
スに応じて設定されることを特徴とする，請求項４に記
載のプロファイル抽出方法。 - 【請求項７】 前記不均一成分のプロファイルのチャネ
ル深さ方向における１次元プロファイルは，指数関数と
デルタ関数とガウス関数とスプライン関数とから構成さ
れる群から任意に選択される１以上の関数によって表現
されることを特徴とする，請求項４に記載のプロファイ
ル抽出方法。 - 【請求項８】 半導体装置のプロファイル抽出方法であ
って： 所定の電気特性と仮想チャネルプロファイルとに基づい
て，ゲート長に依存性を示す２次元チャネルプロファイ
ルを抽出する，第１の段階と； 所定の印加電圧に対する前記所定の電気特性の依存性と
前記２次元チャネルプロファイルとに基づいて，ソース
／ドレインプロファイルを抽出する，第２の段階と； 前記所定の印加電圧に対する前記所定の電気特性の依存
性に関して，実測値に対する計算値の誤差が許容誤差内
となるまで，前記第１の段階と前記第２の段階とが繰り
返される，第３の段階と；を含み， 前記２次元チャネルプロファイルは，不純物濃度Ｃ
（ｘ，ｙ）がＣ（ｘ，ｙ）＝Ａ・△Ｃｐｉｌｅ−ｕｐ
（ｙ）・ｅｘｐ（−ｘ／λ１）＋Ｂ・△ＣＢＤ（ｙ）・
ｅｘｐ（−ｘ／λ２）＋Ｃｂｕｌｋ（ｙ）（但し，Ａと
Ｂとは相互に独立に決定可能なフィッティングパラメー
タであり，ｘはチャネル長さ方向の座標であり，ｙはチ
ャネル深さ方向の座標であり，△Ｃｐｉｌｅ−ｕｐは不
純物変化量のパイルアップ（堆積）成分を表し，△ＣＢ
Ｄは不純物変化量の増速拡散成分を表し，Ｃｂｕｌｋ
（ｙ）は長チャネルプロファイルを表し，λ１はチャネ
ル長さ方向における不純物変化量のパイルアップ成分の
減衰長を表し，λ２はチャネル長さ方向における不純物
変化量の増速拡散成分の減衰長を表す。）のモデル式に
よって表現されるものであることを特徴とする，プロフ
ァイル抽出方法。 - 【請求項９】 半導体装置のプロファイル抽出方法であ
って： 所定の電気特性と仮想チャネルプロファイルとに基づい
て，ゲート長に依存性を示す２次元チャネルプロファイ
ルを抽出する，第１の段階と； 所定の印加電圧に対する前記所定の電気特性の依存性と
前記２次元チャネルプ ロファイルとに基づいて，ソース
／ドレインプロファイルを抽出する，第２の段階と； 前記所定の印加電圧に対する前記所定の電気特性の依存
性に関して，実測値に対する計算値の誤差が許容誤差内
となるまで，前記第１の段階と前記第２の段階とが繰り
返される，第３の段階と；を含み， 前記ソース／ドレインプロファイルは，チャネル深さ方
向において，２次イオン質量分析法によって抽出される
プロファイルによって表現されることを特徴とする，プ
ロファイル方法。 - 【請求項１０】 前記ソース／ドレインプロファイル
は，前記チャネル深さ方向のプロファイルを楕円回転処
理及び／又は補誤差関数による処理によって，チャネル
長さ方向に拡張されて表現されることを特徴とする，請
求項９に記載のプロファイル抽出方法。 - 【請求項１１】 前記ソース／ドレインプロファイル
は，前記楕円回転処理及び／又は補誤差関数による処理
の後，更にスプライン関数により処理されて表現される
ことを特徴とする，請求項１０に記載のプロファイル抽
出方法。 - 【請求項１２】 前記所定の電気特性は，ゲート長に対
するスレショルド電圧の依存性であることを特徴とす
る，請求項１，２，３，４，５，６，７，８，９，１０
又は１１のいずれかに記載のプロファイル抽出方法。 - 【請求項１３】 前記２次元チャネルプロファイル及び
／又は前記ソースドレインプロファイルは， 第１の電気特性が入力されると，所定の演算を実行して
１次元チャネルプロファイルを出力する，１次元チャネ
ルプロファイル抽出部と，前記１次元チャネルプロファ
イルと第２の電気特性とが入力されると，所定の演算を
実行して２次元プロファイルを出力する，２次プロファ
イル抽出部と，を備えるプロファイル抽出装置により抽
出されることを特徴とする，請求項１，２，３，４，
５，６，７，８，９，１０，１１又は１２のいずれかに
記載のプロファイル抽出方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28569998A JP3409841B2 (ja) | 1998-10-07 | 1998-10-07 | プロファイル抽出方法 |
| US09/245,860 US6581028B1 (en) | 1998-10-07 | 1999-02-08 | Profile extraction method and profile extraction apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28569998A JP3409841B2 (ja) | 1998-10-07 | 1998-10-07 | プロファイル抽出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114521A JP2000114521A (ja) | 2000-04-21 |
| JP3409841B2 true JP3409841B2 (ja) | 2003-05-26 |
Family
ID=17694894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28569998A Expired - Fee Related JP3409841B2 (ja) | 1998-10-07 | 1998-10-07 | プロファイル抽出方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6581028B1 (ja) |
| JP (1) | JP3409841B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4991062B2 (ja) * | 2001-05-29 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体プロセスデバイスモデリング方法 |
| JP3653485B2 (ja) | 2001-08-31 | 2005-05-25 | 株式会社半導体理工学研究センター | ポケット注入ｍｏｓｆｅｔのしきい値電圧の計算方法 |
| FR2845180B1 (fr) * | 2002-09-27 | 2004-12-17 | St Microelectronics Sa | Procede et dispositif de caracterisation d'une cellule logique cmos permettant une simulation acceleree des effets d'histoire |
| JP2005093802A (ja) * | 2003-09-18 | 2005-04-07 | Oki Electric Ind Co Ltd | Ｅｓｄ保護素子のモデル化方法，ｅｓｄシミュレーション方法 |
| JP4390594B2 (ja) | 2004-03-02 | 2009-12-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の評価方法 |
| JP4533698B2 (ja) * | 2004-08-12 | 2010-09-01 | 株式会社東芝 | 自動設計システム、自動設計方法及び半導体装置の製造方法 |
| US8490043B2 (en) | 2005-05-06 | 2013-07-16 | Tela Innovations, Inc. | Standard cells having transistors annotated for gate-length biasing |
| US7441211B1 (en) * | 2005-05-06 | 2008-10-21 | Blaze Dfm, Inc. | Gate-length biasing for digital circuit optimization |
| US7590005B2 (en) * | 2006-04-06 | 2009-09-15 | Macronix International Co., Ltd. | Program and erase methods with substrate transient hot carrier injections in a non-volatile memory |
| US8370774B2 (en) * | 2010-08-30 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Constructing mapping between model parameters and electrical parameters |
| KR102461321B1 (ko) * | 2017-08-18 | 2022-11-02 | (주)테크윙 | 전자부품 테스트용 핸들러 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245543A (en) * | 1990-12-21 | 1993-09-14 | Texas Instruments Incorporated | Method and apparatus for integrated circuit design |
| JPH0864821A (ja) | 1994-08-24 | 1996-03-08 | Sony Corp | 半導体デバイスのシミュレーション方法 |
| US5761481A (en) * | 1995-05-04 | 1998-06-02 | Advanced Micro Devices, Inc. | Semiconductor simulator tool for experimental N-channel transistor modeling |
| JP3361698B2 (ja) | 1996-07-15 | 2003-01-07 | 沖電気工業株式会社 | Ｆｅｔチャネルプロファイル抽出方法 |
| US5874329A (en) * | 1996-12-05 | 1999-02-23 | Lsi Logic Corporation | Method for artificially-inducing reverse short-channel effects in deep sub-micron CMOS devices |
| US5989963A (en) * | 1997-07-21 | 1999-11-23 | Advanced Micro Devices, Inc. | Method for obtaining a steep retrograde channel profile |
-
1998
- 1998-10-07 JP JP28569998A patent/JP3409841B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-08 US US09/245,860 patent/US6581028B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6581028B1 (en) | 2003-06-17 |
| JP2000114521A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409841B2 (ja) | プロファイル抽出方法 | |
| US9594727B2 (en) | Optimization of parasitic capacitance extraction using statistical variance reduction technique | |
| US8498855B2 (en) | Circuit simulation based on gate spacing from adjacent MOS transistors | |
| US10713405B2 (en) | Parameter generation for semiconductor device trapped-charge modeling | |
| US20080140363A1 (en) | Unified Model for process variations in integrated circuits | |
| US8336011B2 (en) | Methods for fabricating an electrically correct integrated circuit | |
| US10747916B2 (en) | Parameter generation for modeling of process-induced semiconductor device variation | |
| US6779157B2 (en) | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program | |
| Kabaoğlu et al. | Statistical MOSFET modeling methodology for cryogenic conditions | |
| US10068038B2 (en) | Semiconductor process simulation device and simulation method thereof | |
| İlik et al. | Modeling of total ionizing dose degradation on 180-nm n-MOSFETs using BSIM3 | |
| US8271254B2 (en) | Simulation model of BT instability of transistor | |
| JPH0855145A (ja) | 半導体プロセスシミュレーション方法及びそのための装置 | |
| US7844927B2 (en) | Method for quality assured semiconductor device modeling | |
| Djomehri et al. | Inverse modeling of sub-100 nm MOSFETs using IV and CV | |
| JP3771064B2 (ja) | シミュレーション方法、シミュレータ、シミュレーションプログラムを格納した記録媒体、パターン設計方法、パターン設計装置、パターン設計プログラムを格納した記録媒体、および半導体装置の製造方法 | |
| JP3340535B2 (ja) | 半導体特性測定システム | |
| JP2004319828A (ja) | 回路シミュレーション方法および半導体集積回路装置 | |
| JP3720247B2 (ja) | デバイス・シミュレーション装置 | |
| JP2010003769A (ja) | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 | |
| CN112052637A (zh) | 基于bsimimg的fdsoi mosfet模型生成方法及装置 | |
| JPH08123832A (ja) | パラメータ抽出装置 | |
| US7251793B1 (en) | Predicting defect future effects in integrated circuit technology development to facilitate semiconductor wafer lot disposition | |
| WO2023233125A1 (en) | Determining compact model parameters for modelling cmos devices at cryogenic temperatures | |
| JPH1022502A (ja) | 不純物分布評価方法及びその装置並びに半導体製造方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |