JP4991062B2 - 半導体プロセスデバイスモデリング方法 - Google Patents
半導体プロセスデバイスモデリング方法 Download PDFInfo
- Publication number
- JP4991062B2 JP4991062B2 JP2001246268A JP2001246268A JP4991062B2 JP 4991062 B2 JP4991062 B2 JP 4991062B2 JP 2001246268 A JP2001246268 A JP 2001246268A JP 2001246268 A JP2001246268 A JP 2001246268A JP 4991062 B2 JP4991062 B2 JP 4991062B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- cell
- layer
- amount
- modeling method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は半導体プロセスデバイスモデリング方法にかかり,特に半導体中の不純物拡散,及びMOS型電界効果トランジスタ(MOSFET)のしきい電圧の逆短チャネル効果のモデリング方法に関するものである。
【0002】
【従来の技術】
過剰な点欠陥が半導体中に存在した場合の不純物拡散のメカニズムを図9に示す。過剰な点欠陥は主に高ドーズのイオン注入工程で発生する。特に,MOSFETのソース/ドレイン(S/D)イオン注入工程で発生した過剰な点欠陥がその直後の熱処理によって不純物とペアを組み,不純物/点欠陥ペアの分離と結合を繰り返しながら拡散し,その後,Si/SiO2界面にたどり着いたペアのうち,点欠陥は消滅し,ペアを組んでいた不純物がそこで堆積(パイルアップ)する。
【0003】
図10は,ゲート長が2.03μm,0.52μm,0.21μmとした場合のチャネル方向の距離Distanceと,不純物濃度Conc.との関係を示している。図中,不純物濃度が低い部分はチャネルに対応しており,その両側のドレインおよびソースに対応する部分に,不純物パイルアップによる不純物濃度の上昇が見られる。
【0004】
このパイルアップ量はS/Dインプラ位置に近いゲート端でもっとも大きく,チャネルに向かって減衰する。MOSFETのしきい電圧の逆短チャネル効果(ゲート長が短くなるに連れてしきい電圧が増加する現象)はこのパイルアップが主要因で起こるとされている。
【0005】
図11は,基板バイアスVBが,0V,−3V,−5Vのときのゲート長Lgとしきい電圧Vthの関係を示している。半導体デバイスにおいて,応答速度や集積度を高めようとしてデバイス寸法を小さくすると,一般的にこれに応じてゲート長も短くなる。
【0006】
一方,しきい電圧Vthは,ゲート長Lgに関係なく一定であることが回路設計上望ましいが,ゲート長Lgが短くなると(図11においては約1μm以下),しきい電圧Vthが上下に変動する逆短チャネル効果が見られる。
【0007】
従来の半導体中の不純物拡散を記述するモデルは大きく分けて三つある。一つは,解析対象領域を設定し,各々の不純物に対して1本の拡散方程式を解き,半導体中の不純物分布を計算する方法,(以下Fairモデルと呼ぶ)と,二つめは,解析対象領域を設定し,点欠陥と不純物がペアを形成して拡散することを想定して,点欠陥自身と不純物/点欠陥ペアに対するそれぞれの拡散方程式を解き,半導体中の不純物分布を計算する方法(以下ペア拡散モデルと呼ぶ)と,三つめは,解析領域を設定し,Fairモデルの枠組みで,点欠陥に関連した拡散方程式を解かずに簡便にその効果を取り込む簡易モデルである。
【0008】
図12は,Fairモデルおよびペア拡散モデルを説明する図である。図12に示すようにーつめのFairモデルは,解くべき方程式の数が少ないため,計算時間が早く,手軽に扱える利点がある反面,不純物拡散に対する点欠陥の影響を扱っていないため,Si/SiO2界面での不純物パイルアップを再現できない欠点がある。
【0009】
二つめのペア拡散モデルは,不純物拡散に対する点欠陥の影響を厳密に扱っているので,高精度にシミュレーションできる利点がある反面,不純物の数が増えれば,解くべき方程式の数も増えるので,計算時間が増大する欠点がある。
【0010】
三つめの簡易モデルは,計算時間とシミュレーション精度のトレードオフをうまく吸収できる利点があるが,モデルの適用範囲とプロセス依存性をどこまで再現できるかが鍵になる。
【0011】
簡易モデルには,たとえば特願平12−084716の簡易モデルが挙げられる。図13は,上記簡易モデルを説明する図,図14は,半導体基板中の不純物パイルアップの横方向分布を表す図,図15は上記簡易モデルを説明するフローチャートである。
【0012】
図13,14および15に示すように,まず,Si層を複数のセルに分割する。Fairモデルで再現できないSi/SiO2界面での不純物パイルアップを,点欠陥に関連した拡散方程式を解かずに,基板領域の不純物量の一部分をSi/SiO2界面に移動させてパイルアップを構成する。その不純物移動量は注目している界面位置と基板領域のセルまでの距離の関数とする方法を用いている。
【0013】
このような拡散モデルを用いて,しきい電圧の逆短チャネル効果をモデリングする場合は,
(1)ペア拡散モデルを用いて不純物分布を計算し,そのまま電気特性を計算する方法
(2)簡易モデルを用いて不純物分布を計算し,そのまま電気特性を計算する方法などがある。
【0014】
【発明が解決しようとする課題】
しかしながら,上記方法ではいくつかの問題点がある。
1.ペア拡散モデルは計算時間が増大するため,プロセス・デバイス・回路間での感度解析,プロセス最適化,プロセスバラツキ解析,モデルパラメータのキャリブレーションなど複数回のシミュレーションを実行する必要がある場合は,ぺア拡散モデルの利用は困難である。
【0015】
2.従来の簡易モデルでは,Si/SiO2界面への不純物移動量計算を界面位置と基板領域のセルまでの距離だけの関数で表現しているため,不純物濃度再分布に対するS/Dプロセス依存性を再現できない。
【0016】
3.また,従来の簡易モデルでは,界面での不純物パイルアップの形を先に決めてしまうので,パイルアップの形状に対するプロセス依存性の予測ができない。
という問題点がある。
【0017】
本発明は,従来の半導体プロセスデバイスモデリング方法が有する上記問題点に鑑みてなされたものであり,
・Fairモデルの枠組みで,Si/SiO2界面での不純物パイルアップのS/Dプロセス依存性を再現でき,
・不純物パイルアップの形状を予測でき,
・その不純物プロファイルを利用して,しきい電圧の逆短チャネル効果を再現でき,
・高速計算可能な方法を
提供することを目的とする。
【0018】
【課題を解決するための手段】
上記課題を解決するため,本発明によれば,SiO2層のソース/ドレインプロセス依存性に関するデータを設定する第1工程と,SiO2層に接して形成されたSi層のソース/ドレインプロセス依存性に関するデータ及びSi層濃度依存性に関するデータを設定する第2工程と,Si層内に複数のセルを設定し,それぞれのセルに含まれる不純物の量を設定する第3工程と,それぞれのセルに含まれる不純物が,他のセルへ移動する単位時間あたりの量を設定する第4工程と,SiO2層とSi層との界面付近の前記セルを,不純物パイルアップ部とするデータを設定する第5工程と,Si層内に,ソースまたはドレインの位置のデータを設定する第6工程と,第1工程,第2工程,第3工程,第4工程,第5工程,第6工程が全て終了した後,単位時間に各々の前記セルから前記不純物パイルアップ部に移動する前記不純物の移動量を計算して前記不純物を移動させた後,各々の前記セルに対して一本の拡散方程式を解くことで単位時間経過ごとの前記セルに含まれる前記不純物の量を計算し,当該計算を過渡増速拡散持続時間を超えるまで繰り返し行うことによって前記セルに含まれる前記不純物の量を計算する第7工程とを含み,第7工程における,単位時間にそれぞれのセルから不純物パイルアップ部に移動する不純物の移動量は,それぞれのセルから不純物パイルアップ部までの距離(以下距離r1とする)と,それぞれのセルから最も近いソースまたはドレインまでの距離(以下距離r2とする)の関数とする半導体プロセスデバイスモデリング方法が提供される。
【0019】
ソースまたはドレインの位置のデータは,Si層内においてソースまたはドレインが所定の領域に分布するように設定し,距離r2は,それぞれのセルと前記所定の領域との距離とすることができる。
【0020】
不純物の移動量は,それぞれのセルから不純物パイルアップ部とされたそれぞれのセルを見込む立体角の関数としてもよい。また,第7工程において,一本の拡散方程式を解くに先立って,単位時間ごとに不純物が一部生成または消滅するデータを設定する工程を有する半導体プロセスデバイスモデリング方法でもよい。
【0021】
第6工程において,ソースまたはドレインはSi層内に複数存在するとし,第7工程において,単位時間にそれぞれのセルから不純物パイルアップ部に移動する不純物の移動量を計算するに先立って,特定のソースの位置のデータまたは特定のドレインの位置のデータを無視するデータを設定する工程を有することもできる。
【0022】
また,第7工程に先立って行われ,逆短チャネル効果の大きさのデータを表すパラメータ及び前記パラメータに対応する変数を設定し,前記変数に逆短チャネル効果の大きさのデータを格納する第8工程と,第7工程で計算された不純物量(不純物分布)を用いてしきい電圧を計算する第9工程とを有するようにしてもよい。
【0023】
かかる構成によれば,Fairモデルの枠組みで,Si/SiO2界面での不純物パイルアップのS/Dプロセス依存性を再現し,不純物パイルアップの形状を予測でき,さらにその不純物プロファイルを利用して,しきい電圧の逆短チャネル効果を再現できる,高速計算可能な半導体プロセスデバイスモデリング方法が提供できる。
【0024】
【発明の実施の形態】
以下に添付図面を参照しながら,本発明にかかる半導体プロセスデバイスモデリング方法の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
【0025】
(第1の実施の形態)
本実施の形態にかかる半導体プロセスデバイスモデリング方法は,S/Dプロセス依存性を再現できない従来の簡易モデルに関して,点欠陥に関連した拡散方程式を解かずに,基板領域の不純物量の一部分をSi/SiO2界面に移動させて不純物パイルアップを構成するが,その不純物移動量をパイルアップ位置からの距離r1と,最も近い界面のS/Dプロファイル位置までの距離r2の関数として決定する方法である。
【0026】
従来の簡易モデルでは,たとえば,S/Dインプラドーズ量を変更した場合,Si層内の各セルからSi/SiO2界面への不純物移動量計算に対して,S/Dプロセスに関する情報が反映されていないため,界面での不純物パイルアップに対するS/Dプロセス依存性が再現できなかった。
【0027】
図1は,本発明にかかるシミュレーション用コンピュータおよびこれに入力されるデータを示すブロック図,図2は,第1の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。図1に示すように,半導体素子100は,Si/SiO2界面130をはさんで,上部SiO2層110上にゲート112,下部のSi層120にドレイン126が形成されている。S/Dプロファイル位置132は,インプランテーション等の条件によって変化する。
【0028】
いま,Si層120を複数のセルに分割し,界面のセル122における不純物パイルアップ量Cint(x)を計算することとする(式1)。面積ΔS(xi,yi)の任意のセル124から,元の不純物量C(xi,yi)が移動してセル122に不純物量ΔC(xi,yi)がパイルアップすると考える。図1に示すように,まず,SiO2層とSi層のデータをコンピュータに入力する工程が行われる。これらはすなわち,S/Dプロセス依存性およびSi層濃度依存性に関するデータ等である。
【0029】
不純物移動量ΔC(xi,yi)をパイルアップ位置からの距離r1と,最も近い界面のS/Dプロファイル位置132からの距離r2の関数として決定することにより,界面130に到達する不純物移動量のS/Dプロセス依存性を再現できる(式2,3および4)。ここで,パラメータAは,逆短チャネル効果の大きさ,αおよびλ1は,S/Dプロセス依存性,βおよびλ2は,Si層濃度依存性に関するパラメータである。一例として,セルの大きさΔSを10−4μm2,元の不純物量Cを1017cm−3,不純物移動量ΔCを2×1016cm−3(元の不純物量Cの20%)として計算することができる。また,パラメータA,S/Dプロセス依存性α,λ1,Si濃度依存性に関するパラメータβ,λ2はそれぞれ3.7×10−3,1.0,2.0μm,1.0,0.5μmとすることができる。
【0030】
例えば,S/Dインプラドーズ量が増えた場合は,界面のS/D接合位置132がチャネル側にシフトするので,チャネル近傍のセルに対して,距離r2は近くなり,界面130への不純物移動量が増加し,結果として,界面の不純物パイルアップへのS/Dプロセス依存性を反映できる。
【0031】
上記方法により,界面での不純物パイルアップへのS/Dプロファイル依存性を簡便に取り込むことができ,しかもプロセス条件に対するパイルアップ形状の予測が可能になる。
【0032】
(第2の実施の形態)
本実施の形態にかかる半導体プロセスデバイスモデリング方法は,第1の実施の形態において,距離r2のS/Dプロファイル参照位置を,S/Dプロファイルの等濃度線127からの距離として決定する方法である。
【0033】
図3は,第2の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。界面130での不純物パイルアップの大きさや形状は,S/Dインプラダメージによって発生した過剰な点欠陥濃度に依存するが,初期点欠陥分布にも影響する。
【0034】
初期点欠陥分布をS/D形状に見立てて,不純物移動量をパイルアップ位置からの距離r1と,最も近いS/Dプロファイルの等濃度線127からの距離を距離r2とし,その距離r2との関数として決定することにより,界面に到達する不純物移動量のS/Dプロセス依存性を再現できる。
【0035】
このような方法によることにより,S/Dのエネルギーやドーズ量によって変化するS/D形状の効果を,界面130での不純物パイルアップ計算に反映できる利点がある。
【0036】
(第3の実施の形態)
本実施の形態にかかる半導体プロセスデバイスモデリング方法は,第1および第2の実施の形態において,基板などSi層内の任意のセル122から界面130に到達する不純物移動量計算に立体角を考慮する方法である。
【0037】
図4は,第3の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。Si層内の任意のセル122から界面130に到達する不純物移動量計算において,任意のSi層内のセル122から界面のセル124までの距離r1が同じであっても,界面のセル124と任意のSi層内のセル122を結んだ時の断面積が異なれば,界面に到達する不純物移動量も異なるはずである。そこで,Si層内の任意のセル122から界面に到達する不純物移動量計算に立体角Δθを考慮する。
【0038】
立体角Δθの計算方法としては,たとえば,以下の方法を用いる。まず,界面セル124の界面における辺(a),辺(a)の2端の1つとセル122の代表点を結ぶ辺(b),辺(a)の2端のもう一方の点と,セル122の代表点を結ぶ辺(c)を計算する。
【0039】
次に,辺(a),(b),(c)を利用して以下の計算式により立体角Δθを計算する。
Δθ=ATAN(r/(p−a))
p=0.5*(a+b+c)
r=r1^(1/2)
rl=(p−a)*(p−b)*(p−c)/p
(※宮本他,”基礎数学ハンドブック,”森北出版,p.174,1990引用)このΔθを式7に代入し,式1,3,4,および6を用いて不純物パイルアップ量Cint(x)を計算する。
【0040】
本実施の形態にかかる半導体プロセスデバイスモデリング方法によれば,Si層内の任意のセルから界面に到達する不純物移動量計算において,立体角を考慮する事により,2つのセル間の位置依存性が界面での不純物パイルアップ形成に反映できる利点がある。
【0041】
(第4の実施の形態)
本実施の形態にかかる半導体プロセスデバイスモデリング方法は,第1,2および3の実施の形態において,Si層内の任意のセルから界面への不純物移動を,拡散方程式の生成および消滅項の利用を併用して行う方法である。
【0042】
図5は,第4の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。従来の簡易モデルでは,Si層内の任意のセル122から界面に到達する不純物移動は,点欠陥の拡散が非常に速いので,瞬時にSi層内部から界面に移動することを前提にしている。ただし,実際には,移動途中で不純物の幾らかは,基板に残り,この影響は,低温熱処理になるほど顕在化してくる。
【0043】
そこで,不純物移動量の幾らかを拡散方程式の不純物生成および消滅項に割り当て,界面のセルに直接加算する方法と併用することにより,移動途中のセル上の不純物に間接的に影響を与えるようにするのが,本実施の形態にかかる半導体プロセスデバイスモデリング方法の特長である。ここで,不純物総量は解析領域で保存されなければならないので,不純物の発生量と消滅量は等しく設定しなければならない。
【0044】
図5に示すように,Si層内の任意のセルで不純物量の幾らかを消滅させ(−ΔC*),界面のセル上で生成(+ΔC*)させる。これらの影響は矢印で示すような不純物FLAX(J)の流れを通じて各セルへ間接的に影響を与える。一例として,−ΔC*を2×1016cm−3,+ΔC*を2×1016cm−3として計算することができる。
【0045】
本実施の形態にかかる半導体プロセスデバイスモデリング方法によれば,Si層内の各セルから界面へ移動する不純物量の幾らかが,移動途中で残る効果を間接的に取り入れる事ができ,これらの効果が顕在化する低温熱処理にも適用範囲を広げられる利点がある。
【0046】
(第5の実施の形態)
本実施の形態にかかる半導体プロセスデバイスモデリング方法においては,第1および2の実施の形態において,S/D領域や孤立した同種の不純物で形成された領域が複数存在する場合の例外処理で,対象とするインプラで形成された領域と,それ以前に既に形成された領域を切り分ける方法としてマスクを利用する方法である。
【0047】
図6は,第5の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図,図7は,第5の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明するフローチャートである。
【0048】
図6に示すように,界面への不純物移動量計算で扱うSi層内の各セルからS/D領域位置までの距離r2において,界面での不純物パイルアップに寄与するインプラ領域以外にも,それ以前に既に形成されている同種の不純物で形成される孤立領域532等が存在する半導体素子500の場合には,マスク505を利用して,検索対象から外す。ただし,ここで言うS/D領域とは,インプラによって過剰な点欠陥が発生する領域を差し,必ずしもS/D領域を意図しない。
【0049】
図6の例では,まず,マスク指定した範囲を除いた解析領域内で,孤立した同種の不純物で形成されるインプラ領域を検索し,たとえば,セル522は最も近い領域530を参照し,セル524は最も近い領域528を参照する。セル526は最も近い領域532がマスク505指定範囲で検索対象外なので,領域528が参照される。
【0050】
図7に示すように,上記方法に基づき,まず,マスク指定範囲外の解析領域で,孤立インプラ領域を検索し(ステップ601),例えばセル522,524および526など各セルから,界面への不純物移動量を計算および移動させる(ステップ602)。
【0051】
続いてFairモデルによる拡散方程式を解き(ステップ603),熱処理時間が,時間tTED(過渡増速拡散持続時間)を超えない場合は(ステップ604),ステップ601に戻り,超えた場合は通常の拡散処理に進む。
【0052】
本実施の形態にかかる半導体プロセスデバイスモデリング方法によれば,通常,ソフトウェアに既に搭載されているマスク指定機能を利用することにより,少ない開発コストで,対象とするインプラで形成された領域と,それ以外の領域の切り分けを容易にできる利点がある。
【0053】
(第6の実施の形態)
本実施の形態にかかる半導体プロセスデバイスモデリング方法は,第1から第5の実施の形態において構成された不純物プロファイルを用いて,しきい電圧の逆短チャネル効果のモデリングに利用する方法である。
【0054】
一般に,しきい電圧の逆短チャネル効果のプロセス依存性を再現するために,各プロセスに対応したパラメータを導入する。界面への不純物移動量を計算する際の,Si層内の任意のセルから界面セルまでの距離r1とS/D領域までの距離r2に関連したλ1とλ2を,点欠陥の拡散長の関数としてそれぞれ次式として表す。
【0055】
λ1=α×(Di×tTED) (式8)
λ2=β×(Di×tTED) (式9)
ここで,αとβはパラメータであり,αはS/Dプロセス依存性を表すパラメータに相当し,S/D形成におけるプロセス依存性を吸収する。βはSi層濃度依存性を表すパラメータに相当し,しきい電圧制御インプラ条件の依存性などのプロセス依存性を吸収する。また,しきい電圧の逆短チャネル効果の大きさを調節するパラメータAを導入する。
【0056】
このようにプロセス条件に対応したパラメータを導入することにより,しきい電圧の逆短チャネル効果のプロセス条件依存性を再現でき,少ない計算コストで,実測値との合わせ込みが容易になる。
【0057】
図8は,上記計算方法により,しきい電圧のゲート長依存性をシミュレーションした結果を,実測値とともに示したものである。ここでは,3つのプロセス条件No.1,2,3についての特性曲線が示されているが,いずれも実測値に極めて近似した結果が得られている。
【0058】
以上,添付図面を参照しながら本発明にかかる半導体プロセスデバイスモデリング方法の好適な実施形態について説明したが,本発明はかかる例に限定されない。当業者であれば,特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0059】
例えば,本発明にかかる半導体プロセスデバイスモデリング方法は,SOIプロセスによって製造されるものでもよい。この場合は,ゲート酸化膜とBOX層に挟まれるSi層と,基板であるSi層が存在することになる。
【0060】
それらのSi層のうち,基板であるSi層は熱処理による不純物パイルアップが発生しない。これは,不純物パイルアップが,外気(ガスおよび空気)と,各層の位置関係によって決まるためである。よってこの場合には,ゲート酸化膜およびBOX層と,それらに挟まれるSi層との2つの界面について,選択的にパラメータを調節することで,本発明の方法を適用できる。
【0061】
また,プロセス条件を入力して電気特性を出力するまでのシミュレーションする部分を装置として置き換えることも可能である。
【0062】
【発明の効果】
以上説明したように,本発明によれば,Fairモデルの枠組みで,Si/SiO2界面での不純物パイルアップのS/Dプロセス依存性および不純物パイルアップの形状を再現でき,その不純物プロファイルを利用して,しきい電圧の逆短チャネル効果を再現できる高速計算可能な半導体プロセスデバイスモデリング方法を提供できる。
【図面の簡単な説明】
【図1】シミュレーション用コンピュータおよびこれに入力されるデータを示すブロック図である。
【図2】第1の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図3】第2の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図4】第3の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図5】第4の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図6】第5の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図7】第5の実施の形態にかかる半導体プロセスデバイスモデリング方法の工程を説明するフローチャートである。
【図8】第6の実施の形態にかかる半導体プロセスデバイスモデリング方法を説明する図である。
【図9】不純物拡散のメカニズムを説明する図である。
【図10】チャネル長手方向距離と不純物濃度との関係を示す特性曲線図である。
【図11】ゲート長としきい電圧との関係を示す特性曲線図である。
【図12】従来の2種類の不純物拡散モデルの説明図である。
【図13】従来の簡易モデルの説明図である。
【図14】Si/SiO2界面におけるパイルアップ量の分布を示す図である。
【図15】従来の簡易モデルにおける半導体プロセスデバイスモデリング方法の工程を示すフローチャートである。
【符号の説明】
100 半導体素子
112 ゲート
120 Si層
122 界面のセル
124 任意のセル
126 ドレイン
130 Si/SiO2界面
132 S/Dプロファイル位置
Cint 不純物パイルアップ量
ΔC(xi,yj) 不純物移動量
ΔS(xi,yj) セルの面積
C(xi,yj) 不純物濃度
Claims (6)
- SiO2層のソース/ドレインプロセス依存性に関するデータを設定する第1工程と,
前記SiO2層に接して形成されたSi層のソース/ドレインプロセス依存性に関するデータ及びSi層濃度依存性に関するデータを設定する第2工程と,
前記Si層内に複数のセルを設定し,それぞれの前記セルに含まれる不純物の量を設定する第3工程と,
それぞれの前記セルに含まれる前記不純物が,他の前記セルへ移動する単位時間あたりの量を設定する第4工程と,
前記SiO2層と前記Si層との界面付近の前記セルを,不純物パイルアップ部とするデータを設定する第5工程と,
前記Si層内に,ソースまたはドレインの位置のデータを設定する第6工程と,
前記第1工程,前記第2工程,前記第3工程,前記第4工程,前記第5工程,前記第6工程が全て終了した後,単位時間に各々の前記セルから前記不純物パイルアップ部に移動する前記不純物の移動量を計算して前記不純物を移動させた後,各々の前記セルに対して一本の拡散方程式を解くことで単位時間経過ごとの前記セルに含まれる前記不純物の量を計算し,当該計算を過渡増速拡散持続時間を超えるまで繰り返し行うことによって前記セルに含まれる前記不純物の量を計算する第7工程とを含み,
前記第7工程における,単位時間にそれぞれの前記セルから前記不純物パイルアップ部に移動する前記不純物の移動量は,それぞれの前記セルから前記不純物パイルアップ部までの距離(以下距離r1とする)と,それぞれの前記セルから最も近い前記ソースまたは前記ドレインまでの距離(以下距離r2とする)の関数とすることを特徴とする半導体プロセスデバイスモデリング方法。 - 前記ソースまたは前記ドレインの位置のデータは,前記Si層内において前記ソースまたは前記ドレインが所定の領域に分布するように設定し,前記距離r2は,それぞれの前記セルと前記所定の領域との距離とすることを特徴とする請求項1に記載の半導体プロセスデバイスモデリング方法。
- 前記不純物の移動量は,それぞれの前記セルから前記不純物パイルアップ部とされたそれぞれの前記セルを見込む立体角の関数とすることを特徴とする請求項1に記載の半導体プロセスデバイスモデリング方法。
- 前記第7工程において,前記一本の拡散方程式を解くに先立って,単位時間ごとに前記不純物が一部生成または消滅するデータを設定する工程をさらに含むことを特徴とする請求項1に記載の半導体プロセスデバイスモデリング方法。
- 前記第6工程において,前記ソースまたは前記ドレインは前記Si層内に複数存在するとし,
前記第7工程において,単位時間にそれぞれの前記セルから前記不純物パイルアップ部に移動する前記不純物の移動量を計算するに先立って,特定の前記ソースの位置のデータまたは特定の前記ドレインの位置のデータを無視するデータを設定する工程をさらに含むことを特徴とする請求項1に記載の半導体プロセスデバイスモデリング方法。 - 前記第7工程に先立って行われ,逆短チャネル効果の大きさのデータを表すパラメータ及び前記パラメータに対応する変数を設定し,前記変数に前記逆短チャネル効果の大きさのデータを格納する第8工程と,
前記第7工程で計算された不純物量を用いてしきい電圧を計算する第9工程と,を有することを特徴とする請求項1,2,3,4,または5のいずれかに記載の半導体プロセスデバイスモデリング方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001246268A JP4991062B2 (ja) | 2001-05-29 | 2001-08-14 | 半導体プロセスデバイスモデリング方法 |
US10/059,176 US7197439B2 (en) | 2001-05-29 | 2002-01-31 | Method for modeling semiconductor device process |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001160692 | 2001-05-29 | ||
JP2001-160692 | 2001-05-29 | ||
JP2001160692 | 2001-05-29 | ||
JP2001246268A JP4991062B2 (ja) | 2001-05-29 | 2001-08-14 | 半導体プロセスデバイスモデリング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051506A JP2003051506A (ja) | 2003-02-21 |
JP4991062B2 true JP4991062B2 (ja) | 2012-08-01 |
Family
ID=26615868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001246268A Expired - Fee Related JP4991062B2 (ja) | 2001-05-29 | 2001-08-14 | 半導体プロセスデバイスモデリング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7197439B2 (ja) |
JP (1) | JP4991062B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014189932A1 (en) * | 2013-05-20 | 2014-11-27 | Synopsys, Inc. | Semi-local ballistic mobility model |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4607530A (en) * | 1984-11-01 | 1986-08-26 | Schlumberger Technology Corporation | Temperature compensation for pressure gauges |
JP2729130B2 (ja) * | 1992-04-16 | 1998-03-18 | 三菱電機株式会社 | 半導体装置の製造パラメタの設定方法及びその装置 |
GB9302450D0 (en) * | 1993-02-08 | 1993-03-24 | Ibm | Cumputer aided design system |
JP2783168B2 (ja) * | 1994-10-14 | 1998-08-06 | 日本電気株式会社 | イオン注入シミュレーション方法 |
JP2701795B2 (ja) * | 1995-06-28 | 1998-01-21 | 日本電気株式会社 | プロセスシミュレーション方法 |
JPH09270511A (ja) * | 1996-03-29 | 1997-10-14 | Sony Corp | 半導体装置のシミュレーション方法およびシミュレーション装置 |
US6120548A (en) * | 1996-07-22 | 2000-09-19 | The Texas A&M University System | Method and system for estimating particle motion |
JPH1050995A (ja) * | 1996-08-06 | 1998-02-20 | Sony Corp | 半導体装置のシミュレーション方法及びシミュレーション装置 |
JP2982705B2 (ja) * | 1996-08-22 | 1999-11-29 | 日本電気株式会社 | 拡散シミュレーション方法 |
JPH10178173A (ja) * | 1996-12-18 | 1998-06-30 | Sony Corp | 半導体装置のシミュレーション方法、装置および記録媒体 |
JPH10189963A (ja) * | 1996-12-27 | 1998-07-21 | Sony Corp | 半導体装置のシミュレーション装置および方法 |
JP3102372B2 (ja) * | 1997-02-27 | 2000-10-23 | 日本電気株式会社 | イオン注入プロセスシミュレーション方法 |
JP3102374B2 (ja) * | 1997-03-12 | 2000-10-23 | 日本電気株式会社 | 拡散シミュレーション方法 |
JP3102556B2 (ja) * | 1997-03-27 | 2000-10-23 | 日本電気株式会社 | イオン注入シミュレーション方法 |
JP4286924B2 (ja) * | 1997-04-18 | 2009-07-01 | 株式会社東芝 | 半導体装置の製造方法、半導体装置の特性評価装置、半導体装置の特性評価方法、及び、半導体装置の特性評価プログラムを記録した機械読み取り可能な記録媒体 |
JP3022401B2 (ja) * | 1997-05-29 | 2000-03-21 | 日本電気株式会社 | プロセスシミュレーション方法 |
JP3156764B2 (ja) * | 1997-08-21 | 2001-04-16 | 日本電気株式会社 | 半導体デバイスの衝突電離現象のシミュレーション方法 |
JP3228324B2 (ja) * | 1997-09-24 | 2001-11-12 | 日本電気株式会社 | 拡散シミュレーション方法及び記録媒体 |
JP3139428B2 (ja) * | 1997-10-31 | 2001-02-26 | 日本電気株式会社 | 拡散シミュレーション方法 |
JP3180738B2 (ja) * | 1997-11-07 | 2001-06-25 | 日本電気株式会社 | パイルアップ現象のシミュレーション方法 |
JP3016385B2 (ja) * | 1997-11-28 | 2000-03-06 | 日本電気株式会社 | プロセスシミュレーション方法 |
US6327555B1 (en) * | 1998-04-28 | 2001-12-04 | Sony Corporation | Semiconductor simulation method |
JP3228220B2 (ja) * | 1998-05-15 | 2001-11-12 | 日本電気株式会社 | イオン注入シミュレーション方法 |
JP3319505B2 (ja) * | 1998-05-21 | 2002-09-03 | 日本電気株式会社 | プロセスシミュレーション方法及びその記録媒体 |
JP3264323B2 (ja) * | 1998-07-31 | 2002-03-11 | 日本電気株式会社 | リバースプロファイリング方法 |
JP4231128B2 (ja) | 1998-09-11 | 2009-02-25 | 株式会社アマダエンジニアリングセンター | 穴明け加工機 |
JP3409841B2 (ja) * | 1998-10-07 | 2003-05-26 | 沖電気工業株式会社 | プロファイル抽出方法 |
JP2001267260A (ja) * | 2000-03-22 | 2001-09-28 | Oki Electric Ind Co Ltd | 半導体モデリング方法 |
-
2001
- 2001-08-14 JP JP2001246268A patent/JP4991062B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-31 US US10/059,176 patent/US7197439B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7197439B2 (en) | 2007-03-27 |
US20020183991A1 (en) | 2002-12-05 |
JP2003051506A (ja) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6047247A (en) | Method of estimating degradation with consideration of hot carrier effects | |
US8762924B2 (en) | Analysis of stress impact on transistor performance | |
JP5096719B2 (ja) | 回路シミュレーション方法及び回路シミュレーション装置 | |
US8498855B2 (en) | Circuit simulation based on gate spacing from adjacent MOS transistors | |
US20090024968A1 (en) | Method of designing semiconductor integrated circuit and mask data generation program | |
JP2006178907A (ja) | 回路シミュレーション方法および装置 | |
US6779157B2 (en) | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program | |
JP2000101063A (ja) | シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法 | |
US7761823B2 (en) | Method for adjusting a transistor model for increased circuit simulation accuracy | |
US8271254B2 (en) | Simulation model of BT instability of transistor | |
US20170161425A1 (en) | Compact modeling analysis of circuit layout shape sections | |
JP4991062B2 (ja) | 半導体プロセスデバイスモデリング方法 | |
US20030220770A1 (en) | Design rule generating system | |
US6594625B2 (en) | Method for modeling diffusion of impurities in a semiconductor | |
US9852956B2 (en) | Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices | |
US20080244481A1 (en) | Method for designing and manufacturing semiconductor device and software therefor | |
JP2005340340A (ja) | 半導体シミュレーション装置および半導体シミュレーション方法 | |
JP2008053617A (ja) | 電流モデル作成方法および電子回路 | |
CN109376483A (zh) | 一种lod应力效应spice建模的方法 | |
CN101471273B (zh) | 预测mos晶体管中的漏极电流的方法 | |
Perry et al. | Model-based approach for design verification and co-optimization of catastrophic and parametric-related defects due to systematic manufacturing variations | |
Cong et al. | A simple approach to extract model for a floating-gate transistor | |
Vankemmel et al. | Implementation of heterojunctions into the 2-D finite-element simulator PRISM: Some scaling considerations | |
Pramanik et al. | Process induced layout variability for sub 90nm technologies | |
JPH10200107A (ja) | 半導体装置のシミュレーション方法および半導体装置用シミュレーション装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |