JP3156764B2 - 半導体デバイスの衝突電離現象のシミュレーション方法 - Google Patents

半導体デバイスの衝突電離現象のシミュレーション方法

Info

Publication number
JP3156764B2
JP3156764B2 JP22514797A JP22514797A JP3156764B2 JP 3156764 B2 JP3156764 B2 JP 3156764B2 JP 22514797 A JP22514797 A JP 22514797A JP 22514797 A JP22514797 A JP 22514797A JP 3156764 B2 JP3156764 B2 JP 3156764B2
Authority
JP
Japan
Prior art keywords
carrier
equation
current density
impact ionization
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22514797A
Other languages
English (en)
Other versions
JPH1168083A (ja
Inventor
成孝 熊代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22514797A priority Critical patent/JP3156764B2/ja
Priority to CN98117615A priority patent/CN1209609A/zh
Priority to US09/137,139 priority patent/US6144929A/en
Priority to KR1019980033780A priority patent/KR100310491B1/ko
Priority to TW087113871A priority patent/TW409209B/zh
Publication of JPH1168083A publication Critical patent/JPH1168083A/ja
Application granted granted Critical
Publication of JP3156764B2 publication Critical patent/JP3156764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コンピュータによ
る半導体デバイスの電気特性のシミュレーション方法に
関し、特に、半導体デバイスにおけるキャリアの衝突電
離現象のシミュレーション方法に関する。
【0002】
【従来の技術】半導体デバイスの電気特性のコンピュー
タシミュレーション方法は、檀良編著、「プロセス・デ
バイス・シミュレーション技術」、91−134頁に記
載されている。この例では、解析すべき領域をメッシュ
に分割する。そして、その各メッシュ点にてポアッソン
方程式、電子電流連続方程式、および正孔電流連続方程
式を離散化する。さらに、これらの方程式を、ニュート
ン法等により群線形化することにより、連立一次方程式
に変換し、解を求める。
【0003】特に、方程式の離散化に関しては、同書1
14頁に記載されているコントロールボリューム法が広
く用いられている。このようなコントロールボリューム
法によって離散化された電流連続方程式に、高電界下で
の衝突電離によるキャリア発生項を取り込む方法に関し
ては、例えば、IEEE Trans.Electron Devices,第
32巻 第10号 2076−2082頁 Steven E.Laux 著、
“A General Control-Volume Formulation for Modelin
g Impact Ionization in Semiconductor Transport”の
2077頁 Numerical Formulation の節で説明されてい
る。
【0004】以下、この方法に関して簡単に説明する。
【0005】以下の数式1((1)式〜(4)式)に示
す電子ならびに正孔電流連続方程式を、メッシュ点上の
物理量に基づき離散化することにより、代数方程式に変
換する場合を考える。
【0006】
【数1】 (1)式〜(4)式において、n、p、ψはそれぞれ電
子濃度、正孔濃度、静電ポテンシャルを表し、Jn 、J
p はそれぞれ電子電流密度、正孔電流密度を表す。ま
た、μn 、μp は電子、正孔の移動度であり、Dn 、D
p は電子、正孔の拡散定数である。Gn 、Gp は電子、
正孔の生成率を、Rn 、Rp は電子、正孔の再結合率を
それぞれ表している。コントロールボリューム法による
二次元構造の離散化では、(1)式、(3)式の両辺に
Gaussの定理を適用して、以下の数式2((5)
式、(6)式)のように変換した式を、図3(a)に示
すような各メッシュ点の周りのハッチングを施した領域
Ωに対して適用する。
【0007】
【数2】 このハッチングを施した領域Ωは、コントロールボリュ
ームと呼ばれ、着目しているメッシュ点iに接続してい
るメッシュ枝を共有する三角形群の外心を順番に接続す
ることによって形成される単連結の閉領域である。ま
た、以下の数式3に示す符号は、領域Ωの外周を表す。
【0008】
【数3】 Gaussの定理の具体的な適用方法を、以下に述べ
る。まず、図3(b)に示すように、メッシュ点iを共
有する三角形ijkを取り出す。そして、微小領域oi
mに対し、(5)式および(6)式を近似した以下の数
式4((7)式、(8)式)に示す等式をたてる。
【0009】
【数4】 (7)式、(8)式において、wijはメッシュ枝ijが
受け持つ電流通過断面積であり、Sijは同じくメッシュ
枝ijが受け持つコントロールボリュームの大きさを示
している。
【0010】また、Jn (i,j)およびJp (i,
j)はそれぞれ、メッシュ枝ij上を流れる電子電流密
度および正孔電流密度である。Gn (i,j)、R
n (i,j)、Gp (i,j)、およびRp (i,j)
はそれぞれ、微小領域oim内での電子生成率、電子再
結合率、正孔生成率、および正孔再結合率を表し、n
(i)、p(i)はメッシュ点iにおける電子、正孔濃
度を示している。一方、メッシュ枝ij上を流れる電流
密度は、檀良編著、「プロセス・デバイス・シミュレー
ション技術」、119頁から122頁に記載されている
Scharfetter−Gummelスキームを用い
て、同書(3.68)式ならびにSteven E.Laux著、“A
General Control-Volume Formulation for Modeling I
mpact Ionization in Semiconductor Transport”の2
077頁(3)式と等価な以下の数式5((9)式〜
(11)式)に示す式で表される。
【0011】
【数5】 (9)式〜(11)式において、ψ(i)、ψ(j)、
n(i)、n(j)、およびp(i)、p(j)はそれ
ぞれ、メッシュ点i、jにおける静電ポテンシャル、電
子濃度、および正孔濃度を表し、μn (i,j)、μp
(i,j)はメッシュ枝ij上での電子、正孔移動度を
表し、Dn (i,j)、Dp (i,j)はメッシュ枝i
j上での電子拡散定数、正孔拡散定数を表す。これらを
メッシュ点iを共有する微小領域全てについて加え合わ
せることにより、以下の数式6((12)式、(13)
式)が導かれる。
【0012】
【数6】 以上の操作を全メッシュ点に関して行うことにより、電
流連続方程式の離散化式が得られる。ここで、半導体デ
バイスが定常状態にあるために衝突電離による電子、正
孔の生成が主である一方、他の原因によるキャリア生成
や再結合が無視できる場合には、以下の数式7((1
4)式、(15)式)となる。
【0013】
【数7】 したがって、(12)式、(13)式の右辺のG
n (i,j)、Gp (i,j)以外の項は、無視するこ
とができる。また、衝突電離による電子、正孔の生成項
は、前出のSteven E.Laux 著、“A General Control-Vo
lume Formulation forModeling Impact Ionization in
Semiconductor Transport”の2076頁(1)式と同
様の以下の数式8((16)式)に示すモデル式によっ
てモデル化することができる。
【0014】
【数8】 (16)式において、αn (i,j)、αp (i,j)
はそれぞれ、電子、正孔のイオン化係数である。また以
下の数式9および数式10は、三角形(三角形要素)i
jk内の平均電流密度をメッシュ枝ij上に射影して得
られた電子、正孔電流密度である。
【0015】
【数9】
【0016】
【数10】 これら電子、正孔電流密度の値は、Steven E.Laux 著、
“A General Control-Volume Formulation for Modelin
g Impact Ionization in Semiconductor Transport”の
2078頁左側カラムの記述から明らかなように、三角
形要素ijkを構成する各枝上の実際の電流密度の線形
結合によって,以下の数式11((17)式、(18)
式)のように表される。
【0017】
【数11】 (12)〜(18)式より、定常状態で衝突電離成分が
主たる場合の電流連続方程式は、以下の数式12((1
9)式、(20)式)のように表すことができる。
【0018】
【数12】 (9)〜(11)式ならびに(19)および(20)式
を、以下の数式13((21)式)に示すポアッソン方
程式と連立させ、適当な境界条件の下に解けば、半導体
デバイスの定常状態での衝突電離現象のシミュレーショ
ンが可能になる。
【0019】
【数13】
【0020】
【発明が解決しようとする課題】上述した従来の半導体
デバイスの衝突電離現象のシミュレーション方法には、
高電界下で顕著な衝突電離が生じている状態を計算する
際に、不安定性が生じるという問題点がある。
【0021】以下、この不安定性が生じる原因につい
て、簡単化のために一次元構造を例にとって、説明す
る。図4は、高電界領域中の等間隔一次元メッシュ3点
を示す。ψi 、ni 、およびpi はそれぞれメッシュ点
iにおける静電ポテンシャル、電子濃度、および正孔濃
度であり、Jn (i−1,i)およびJp (i−1,
i)はそれぞれメッシュ点iとi−1との間を流れる電
子および正孔電流密度である。また、αn (i−1,
i)およびαp (i−1,i)はそれぞれ、メッシュ点
iとi−1との間の電子および正孔のイオン化係数であ
る。Lはメッシュ点間の距離であり、この場合は場所に
よらず一定である。また、図4に斜線で示された領域の
長さSはメッシュ点が受け持つコントロールボリューム
の大きさであり、これも、場所によらず一定である。
尚、以下の説明では、簡単化のために、電子電流連続方
程式に関してのみ考察する。メッシュ点iに対して(1
9)式をたてると、以下の数式14((22)式)が得
られる。
【0022】
【数14】 (22)式において正孔電流成分は外部から与えられる
ものとして右辺に残す一方、電子電流成分を左辺にまと
めると、以下の数式15((23)式)となる。
【0023】
【数15】 さらに、Jn (i,i+1)、Jn (i−1,i)に
(9)式を代入し、以下の数式16((24)式)を得
る。
【0024】
【数16】 βe (i,j)は、(11)式を用いて、以下の数式1
7((25)式)のように表される。
【0025】
【数17】 ここで、(24)式におけるメッシュ点iの電子濃度n
(i)にかかる以下の数式18((26)式)に示す係
数に着目する。
【0026】
【数18】 (26)式に示す係数は、電界が高くなってイオン化係
数が以下の数式19((27)式)を満たすようになる
と、極めて小さな値をとるようになる。そして、最悪の
場合0にもなり得る。
【0027】
【数19】 n(i)にかかる係数が0ということは、即ち、n
(i)は任意の値を取り得るということである。そし
て、n(i)が任意の値を取り得るということが、シミ
ュレーション全体の不安定性を引き起こす元凶である。
【0028】以上の説明では、簡単化するために一次元
構造を例にとったが、(19)式ならびに(20)式の
ような二次元構造や三次元構造でも状況は同じである。
即ち、電界が高くなってイオン化係数が増大すると、離
散化された電流連続方程式のキャリア密度にかかる係数
が0になる状況が出現し、その結果、シミュレーション
が不安定になる。このような不安定性は、コントロール
ボリュームから流出する電流密度を用いて衝突電離によ
るキャリア生成量を計算し、それを電流の流出源である
コントロールボリュームに割り当てて局所的に正のフィ
ードバックをかけるような定式化を用いていることに起
因する。不安定性を回避する一方策としては、メッシュ
点間隔Lを小さくすることにより、キャリア密度にかか
る係数が0になるポイントをより高電界側にシフトさせ
る方法が考えられる。しかし、一般に、イオン化係数α
は、以下の数式20((28)式)のように、電界Eに
関して指数関数的に増加する。
【0029】
【数20】 このため、この方法では、解析すべき電界の増大に伴っ
て、必要とされるメッシュ数が指数関数的に増加し、そ
の結果、計算時間も指数関数的に増加するため、実用的
ではない。
【0030】本発明の課題は、シミュレーションを安定
に行うことができる半導体デバイスの衝突電離現象のシ
ミュレーション方法を提供することである。
【0031】
【課題を解決するための手段】本発明によれば、空間に
メッシュを張り、コントロールボリューム法によって離
散化したポアッソン方程式、電子電流連続方程式、およ
び正孔電流連続方程式を解くことにより、半導体デバイ
スの衝突電離現象に関する電気特性を求める半導体デバ
イスの衝突電離現象のシミュレーション方法において、
隣接するメッシュ点同士を結ぶメッシュ枝上で定義され
る電流密度値に関して、キャリアがドリフトする上流側
での電流密度評価値と下流側での電流密度評価値とに異
なる値を使用することを特徴とする半導体デバイスの衝
突電離現象のシミュレーション方法が得られる。
【0032】本発明によればまた、上流側および下流側
での電流密度差がそのメッシュ枝の受け持つコントロー
ルボリューム内部でそのキャリアの衝突電離によって発
生した増倍キャリア電流密度に等しくなるように設定す
るステップを有する前記半導体デバイスの衝突電離現象
のシミュレーション方法が得られる。
【0033】本発明によればさらに、衝突電離によるキ
ャリアの自己増倍に起因するキャリア生成率を、キャリ
アがドリフトする上流側での電流密度評価値にその区間
でのイオン化係数を乗じた形で評価することにより、下
流側の電流密度評価値を上流側の電流密度評価値の定数
倍で表すステップを有する前記半導体デバイスの衝突電
離現象のシミュレーション方法が得られる。
【0034】本発明によればまた、着目キャリアの他の
キャリアの衝突電離によるキャリア増倍に起因する着目
キャリアの生成率を、他のキャリアがドリフトする上流
側での電流密度評価値にその区間でのイオン化係数を乗
じた形で評価し、その積分生成量を他のキャリアの下流
側のメッシュ点における着目キャリアの電流連続方程式
右辺に割り当てるステップを有する前記半導体デバイス
の衝突電離現象のシミュレーション方法が得られる。
【0035】本発明によればさらに、メッシュを張る前
記空間は、一次元乃至三次元のいずれかの次元の空間で
ある前記半導体デバイスの衝突電離現象のシミュレーシ
ョン方法が得られる。
【0036】本発明によればまた、前記半導体デバイス
の衝突電離現象のシミュレーション方法をコンピュータ
により実行するためのプログラムを記録した記録媒体が
得られる。
【0037】
【作用】本発明では、キャリアがドリフトする上流側で
は衝突電離による増倍を受ける前の「種の」電流密度を
電流密度評価値とし、下流側では増倍を受けた後の「増
倍された」電流密度を電流密度評価値として使用してい
る。したがって、衝突電離によるキャリア増倍効果は常
に下流側のメッシュ点に対してのみ影響を与え、流出源
である上流側のメッシュ点に局所的なフィードバックが
及ぶことはない。したがって、電流連続方程式を離散化
して得られる方程式のキャリア密度にかかる係数が0に
なることは無く、安定にシミュレーションが行える。
【0038】また、本発明では、衝突電離によるキャリ
アの自己増倍に起因するキャリア生成率をキャリアがド
リフトする上流側での電流密度評価値にその区間でのイ
オン化係数を乗じた形で評価することにより、下流側電
流密度評価値を上流側電流密度評価値の定数倍で表して
いるため、上流側、下流側の電流密度評価値を基本的に
同一の手法で効率的に計算できる。
【0039】また、本発明では、着目キャリアと反対の
キャリアの衝突電離によるキャリア増倍に起因する着目
キャリアの生成率を、反対のキャリアがドリフトする上
流側での反対のキャリアの電流密度評価値にその区間で
の反対のキャリアのイオン化係数を乗じた形で評価し、
その積分生成量を反対のキャリアの下流側のメッシュ点
における着目キャリアの電流連続方程式右辺に割り当て
ている。したがって、反対のキャリアの衝突電離による
反対のキャリアの倍増効果も常に反対のキャリアの下流
側のメッシュ点に対してのみ影響を与えることになり、
反対のキャリア自体の電流連続方程式を構成する際の取
り扱いと整合がとれたシミュレーションが可能になる。
【0040】
【発明の実施の形態】以下、本発明の実施の形態による
半導体デバイスの衝突電離現象のシミュレーション方法
を説明する。
【0041】[実施の形態1]図1は、本発明の実施の
形態1による半導体デバイスの衝突電離現象のシミュレ
ーション方法を説明するための図である。実施の形態1
では、一次元構造を例にとって説明する。尚、以下の説
明では、簡単化のために、電子電流連続方程式のみに着
目する。
【0042】図1を参照して、各メッシュ点におけるポ
テンシャルは、以下の数式21((29)式)を満たし
ているものとする。
【0043】
【数21】 このとき、電子は、主にドリフトによって、メッシュ点
(i−1)からiへ、さらに、iから(i+1)へと移
動する。これに伴い、電子電流がメッシュ点(i+1)
からiに、さらに、iから(i−1)に向かって流れ
る。ここで、本発明では、同じメッシュ枝上であって
も、コントロールボリュームの境界の両側で異なる電流
密度を用いる。例えば、メッシュ点(i−1)とiとを
結ぶメッシュ枝上を例にとると、電子の移動元である上
流側のメッシュ点(i−1)から流出する電流密度には
nu(i−1,i)を用い、移動先である下流側のメッ
シュ点iに流入する電流密度にはJnd(i−1,i)を
用いる。衝突電離によって電子が増倍を受けると、Jnd
(i−1,i)は、Jnu(i−1,i)に比べて増倍を
受けた分だけ大きくなり、以下の数式22((30)
式)の関係式を満たす。
【0044】
【数22】 ここで、G* nn(i−1,i)は、図1の斜線を施した
区間[i−1,i]における電子自身の衝突電離による
電子生成率である。また、Lはメッシュ点間の距離であ
るため、Lを乗じることは、区間[i−1,i]で生成
率を積分することを意味する。電子自身の衝突電離によ
る電子の生成は、上流側の種電流が増倍を受けて増えた
ことであると考えると、G* nn(i−1,i)は、以下
の数式23((31)式)で表すことができる。
【0045】
【数23】 したがって、Jnd(i−1,i)は、以下の数式24
((32)式)となる。即ち、Jnd(i−1,i)は、
単に、上流側の電流を(1+Lαn (i−1,i))倍
したものになる。
【0046】
【数24】 メッシュ点iと(i+1)とを結ぶメッシュ枝に関して
も同様に、以下の数式25((33)式)が得られる。
【0047】
【数25】 このように、コントロールボリュームの境界を挟んで電
子移動の上流側と下流側とで異なる電流密度を用いるこ
とにより、電子自身の衝突電離による電子生成効果を、
これら電流密度の差として表現することができる。この
ため、電流連続方程式右辺への同効果の組み込みは不要
である。一方、衝突電離による電子生成には正孔の衝突
電離によるものもある。この生成項は、従来技術と同様
に、電流連続方程式右辺へ組み込む必要がある。
【0048】本発明では、衝突電離によって発生したキ
ャリアを下流側のメッシュ点に割り当て、上流側への直
接のフィードバックを除去することを主眼としている。
したがって、正孔の衝突電離による電子生成に関して
も、その主旨に沿うよう、例えばメッシュ点iには正孔
移動の上流側であるメッシュ点(i+1)における種電
流密度Jpu(i,i+1)が衝突電離を起こすことによ
って発生する以下の数式26((34)式)に示す電子
生成項を割り当てるようにする。
【0049】
【数26】 上流側電流密度表現式に(9)式を代入したものと、正
孔の衝突電離による電子生成項とを組み合わせることに
より、メッシュ点iに関する離散化された電子電流連続
方程式を構成すると、以下の数式27((35)式)が
得られる。
【0050】
【数27】 (35)式では、メッシュ点iの電子濃度n(i)にか
かわる係数が常に正となり、強い衝突電離が生じている
ような状況下でも、従来技術のような不安定性は生じな
い。また、コントロールボリュームを挟んで上流側と下
流側とで異なる電流密度表現式を用いる必要があるもの
の、下流側の電流密度は上流側の値を単純に(1+Lα
n )倍したものである。即ち、両者とも基本的には同じ
表現式を用いて容易に計算することができる。本発明で
は、メッシュ枝両端のメッシュ点のどちらがキャリア流
の上流になるかを判定する必要があるものの、この判定
は、両端のポテンシャルの大小比較により、容易に行う
ことができる。即ち、ψ(i)<<ψ(j)であれば、
電子にとってはメッシュ点iが上流側になり、正孔にと
ってはメッシュ点jが上流側になる。
【0051】[実施の形態2]図2は、本発明の実施の
形態2による半導体デバイスの衝突電離現象のシミュレ
ーション方法を説明するための図である。実施の形態2
では、二次元構造を例にとって説明する。
【0052】図2(a)は、メッシュ点iとこれに隣接
したメッシュ点とから構成されるコントロールボリュー
ムの境界、ならびに隣接メッシュ点jとの位置関係を示
している。また、図2(b)は、図2(a)の斜線を施
した領域を抜き出して示す。図2(b)において、S*
ijは斜線部の面積を、w* ijはメッシュ点iとjとの間
のコントロールボリュームの境界長をそれぞれ示してい
る。メッシュ点iとjとのポテンシャルの大小関係をψ
(i)<<ψ(j)と仮定し、メッシュ点iとjとの間
で(36)式と同様に、上流側電子電流密度と下流側電
子電流密度との関係を表すと、以下の数式28((3
6)式)のようになる。
【0053】
【数28】 また、(31)式同様に、衝突電離による電子の自己増
倍に起因する電子生成率を、上流側電子電流密度と区間
[i,j]のイオン化係数との積で表現すると、以下の
数式29((37)式)になる。
【0054】
【数29】 したがって、下流側電子電流密度Jnd(i,j)は、以
下の数式30((38)式)になる。
【0055】
【数30】 (38)式は、(33)式と同様に、上流側電流密度を
(1+S* ij/w* ijαn (i,j))倍したものであ
る。正孔の衝突電離による電子生成率もやはり、J
pu(i,j)を用いた以下の数式31((39)式)
に、S* ijを乗じたものをメッシュ点iに割り当てるよ
うにする。
【0056】
【数31】 このような処理により、実施の形態1と同様に、離散化
された電流連続方程式のメッシュ点iにおけるキャリア
密度の前にかかる係数を常に正に保つことができ、この
結果、従来技術で問題であった顕著な衝突電離が生じて
いる領域での不安定性を回避できる。
【0057】尚、本発明においては、以上説明した半導
体デバイスの衝突電離現象のシミュレーション方法を、
この方法をプログラミングしたコンピュータにより実行
することができる。
【0058】
【発明の効果】本発明による半導体デバイスの衝突電離
現象のシミュレーション方法では、キャリアがドリフト
する上流側では衝突電離による増倍を受ける前の「種
の」電流密度を電流密度評価値とし、下流側では増倍を
受けた後の「増倍された」電流密度を電流密度評価値と
して使用している。したがって、衝突電離によるキャリ
ア増倍効果は常に下流側のメッシュ点に対してのみ影響
を与え、流出源である上流側のメッシュ点に局所的なフ
ィードバックが及ぶことはない。したがって、電流連続
方程式を離散化して得られる方程式のキャリア密度にか
かる係数が0になることはなく、安定にシミュレーショ
ンが行える。
【0059】また、本発明では、衝突電離によるキャリ
アの自己増倍に起因するキャリア生成率をキャリアがド
リフトする上流側での電流密度評価値にその区間でのイ
オン化係数を乗じた形で評価することにより、下流側電
流密度評価値を上流側電流密度評価値の定数倍で表して
いるため、上流側、下流側の電流密度評価値を基本的に
同一の手法で効率的に計算できる。
【0060】また、本発明では、着目キャリアと反対の
キャリアの衝突電離によるキャリア増倍に起因する着目
キャリアの生成率を、反対のキャリアがドリフトする上
流側での反対のキャリアの電流密度評価値にその区間で
の反対のキャリアのイオン化係数を乗じた形で評価し、
その積分生成量を反対のキャリアの下流側のメッシュ点
における着目キャリアの電流連続方程式右辺に割り当て
ている。したがって、反対のキャリアの衝突電離による
反対のキャリアの倍増効果も常に反対のキャリアの下流
側のメッシュ点に対してのみ影響を与えることになり、
反対のキャリア自体の電流連続方程式を構成する際の取
り扱いと整合がとれたシミュレーションが可能になる。
【図面の簡単な説明】
【図1】本発明による半導体デバイスの衝突電離現象の
シミュレーション方法を1次元構造に対して適用した場
合の各種物理量の位置関係を示す図である。
【図2】本発明による半導体デバイスの衝突電離現象の
シミュレーション方法を2次元構造に対して適用した場
合の各種物理量の位置関係を示す図である。
【図3】従来例による半導体デバイスの衝突電離現象の
シミュレーション方法を2次元構造に対して適用した場
合の各種物理量の位置関係を示す図である。
【図4】従来例による半導体デバイスの衝突電離現象の
シミュレーション方法を1次元構造に対して適用した場
合の各種物理量の位置関係を示す図である。
【符号の説明】
i、j、k メッシュ点

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 空間にメッシュを張り、コントロールボ
    リューム法によって離散化したポアッソン方程式、電子
    電流連続方程式、および正孔電流連続方程式を解くこと
    により、半導体デバイスの衝突電離現象に関する電気特
    性を求める半導体デバイスの衝突電離現象のシミュレー
    ション方法において、隣接するメッシュ点同士を結ぶメ
    ッシュ枝上で定義される電流密度値に関して、キャリア
    がドリフトする上流側での電流密度評価値と下流側での
    電流密度評価値とに異なる値を使用することを特徴とす
    る半導体デバイスの衝突電離現象のシミュレーション方
    法。
  2. 【請求項2】 上流側および下流側での電流密度差がそ
    のメッシュ枝の受け持つコントロールボリューム内部で
    そのキャリアの衝突電離によって発生した増倍キャリア
    電流密度に等しくなるように設定するステップを有する
    請求項1に記載の半導体デバイスの衝突電離現象のシミ
    ュレーション方法。
  3. 【請求項3】 衝突電離によるキャリアの自己増倍に起
    因するキャリア生成率を、キャリアがドリフトする上流
    側での電流密度評価値にその区間でのイオン化係数を乗
    じた形で評価することにより、下流側の電流密度評価値
    を上流側の電流密度評価値の定数倍で表すステップを有
    する請求項2に記載の半導体デバイスの衝突電離現象の
    シミュレーション方法。
  4. 【請求項4】 着目キャリアと反対のキャリアの衝突電
    離によるキャリア増倍に起因する着目キャリアの生成率
    を、反対のキャリアがドリフトする上流側での反対のキ
    ャリアの電流密度評価値にその区間での反対のキャリア
    のイオン化係数を乗じた形で評価し、その積分生成量を
    反対のキャリアの下流側のメッシュ点における着目キャ
    リアの電流連続方程式右辺に割り当てるステップを有す
    る請求項2に記載の半導体デバイスの衝突電離現象のシ
    ミュレーション方法。
  5. 【請求項5】 メッシュを張る前記空間は、一次元乃至
    三次元のいずれかの次元の空間である請求項1乃至4の
    いずれかに記載の半導体デバイスの衝突電離現象のシミ
    ュレーション方法。
  6. 【請求項6】 請求項1乃至5のいずれかに記載の半導
    体デバイスの衝突電離現象のシミュレーション方法をコ
    ンピュータにより実行するためのプログラムを記録した
    記録媒体。
JP22514797A 1997-08-21 1997-08-21 半導体デバイスの衝突電離現象のシミュレーション方法 Expired - Fee Related JP3156764B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP22514797A JP3156764B2 (ja) 1997-08-21 1997-08-21 半導体デバイスの衝突電離現象のシミュレーション方法
CN98117615A CN1209609A (zh) 1997-08-21 1998-08-20 模拟半导体器件中碰撞电离现象的方法
US09/137,139 US6144929A (en) 1997-08-21 1998-08-20 Method of simulating impact ionization phenomenon in semiconductor device
KR1019980033780A KR100310491B1 (ko) 1997-08-21 1998-08-20 반도체장치의충돌전리현상을시뮬레이션하는방법
TW087113871A TW409209B (en) 1997-08-21 1998-08-20 Method of simulating impactionization phenomenon in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22514797A JP3156764B2 (ja) 1997-08-21 1997-08-21 半導体デバイスの衝突電離現象のシミュレーション方法

Publications (2)

Publication Number Publication Date
JPH1168083A JPH1168083A (ja) 1999-03-09
JP3156764B2 true JP3156764B2 (ja) 2001-04-16

Family

ID=16824690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22514797A Expired - Fee Related JP3156764B2 (ja) 1997-08-21 1997-08-21 半導体デバイスの衝突電離現象のシミュレーション方法

Country Status (5)

Country Link
US (1) US6144929A (ja)
JP (1) JP3156764B2 (ja)
KR (1) KR100310491B1 (ja)
CN (1) CN1209609A (ja)
TW (1) TW409209B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319505B2 (ja) * 1998-05-21 2002-09-03 日本電気株式会社 プロセスシミュレーション方法及びその記録媒体
JP3907909B2 (ja) * 2000-03-24 2007-04-18 株式会社東芝 電気特性評価装置、電気特性評価方法、電気特性評価プログラムを格納したコンピュータ読取り可能な記録媒体および半導体素子製造方法
JP4991062B2 (ja) * 2001-05-29 2012-08-01 ラピスセミコンダクタ株式会社 半導体プロセスデバイスモデリング方法
US6735556B2 (en) 2001-06-15 2004-05-11 International Business Machines Corporation Real-time model evaluation
JP4281047B2 (ja) * 2002-03-29 2009-06-17 セイコーエプソン株式会社 半導体デバイスシミュレーション方法、半導体素子製造方法
US20100241413A1 (en) * 2009-03-18 2010-09-23 Texas Instruments Incorporated Method and system for modeling an ldmos transistor
JP6118079B2 (ja) * 2012-11-22 2017-04-19 アドバンスソフト株式会社 半導体デバイスシミュレーション計算処理方法
CN113203929B (zh) * 2021-04-23 2022-11-11 香港科技大学深圳研究院 氮化镓功率器件反偏压可靠性测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677846A (en) * 1993-12-13 1997-10-14 Nec Corporation Device simulator and mesh generating method thereof
JP2838968B2 (ja) * 1994-01-31 1998-12-16 日本電気株式会社 半導体デバイスシミュレータのメッシュ生成方法
US5798764A (en) * 1994-05-27 1998-08-25 Nec Corporation Method for determining the intersections of Delaunay partitioned tetrahedra with the boundary of a body to be analyzed
JP2746204B2 (ja) * 1995-05-29 1998-05-06 日本電気株式会社 有限差分法における三角形および四面体メッシュ発生方法
JP2734418B2 (ja) * 1995-08-16 1998-03-30 日本電気株式会社 デバイス・シミュレーション方法
JP2858559B2 (ja) * 1996-04-25 1999-02-17 日本電気株式会社 デバイスシミュレーション方法

Also Published As

Publication number Publication date
JPH1168083A (ja) 1999-03-09
KR100310491B1 (ko) 2002-01-15
US6144929A (en) 2000-11-07
TW409209B (en) 2000-10-21
CN1209609A (zh) 1999-03-03
KR19990023735A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
Liero et al. Gradient structures and geodesic convexity for reaction–diffusion systems
Brunton et al. Fast computation of finite-time Lyapunov exponent fields for unsteady flows
Xiao Unified formulation for compressible and incompressible flows by using multi-integrated moments I: one-dimensional inviscid compressible flow
Fan et al. Bounded verification with on-the-fly discrepancy computation
Xiao et al. From different Zhang functions to various ZNN models accelerated to finite-time convergence for time-varying linear matrix equation
Garth et al. Generation of accurate integral surfaces in time-dependent vector fields
JP2746204B2 (ja) 有限差分法における三角形および四面体メッシュ発生方法
JP3156764B2 (ja) 半導体デバイスの衝突電離現象のシミュレーション方法
Kepley et al. Quantum circuits for F _ 2^ n F 2 n-multiplication with subquadratic gate count
Narang et al. Generating pedestrian trajectories consistent with the fundamental diagram based on physiological and psychological factors
JP3660137B2 (ja) シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法
EP2058740A1 (en) High-speed calculation process method of combination equation based on finite element method and boundary element method
Ortolf et al. A recursive approach to multi-robot exploration of trees
Grimberg et al. Fast computation of the wall distance in unsteady Eulerian fluid‐structure computations
Mu et al. Modeling with collaborating PDE solvers—theory and practice
Schiopu et al. The maximum flows in planar dynamic networks
Acebrón et al. A new parallel solver suited for arbitrary semilinear parabolic partial differential equations based on generalized random trees
JP3221354B2 (ja) デバイスシミュレーション方法
US9607115B2 (en) Methods and systems for reporting realistic kinetic energy of a multi-part finite element analysis model
Munz et al. Maxwell and Magnetohydrodynamic Equations
JP3214108B2 (ja) 半導体デバイスのシミュレーション方法
Ryszka et al. Graph transformation systems for modeling three dimensional finite element method. Part I
JP5292936B2 (ja) 半導体素子特性シミュレーション装置、シミュレーション方法およびプログラム
CN115186568A (zh) 一种射线追踪法中计算最短屏蔽深度的方法
JP3204300B2 (ja) デバイスシミュレーション方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010110

LAPS Cancellation because of no payment of annual fees