CN1209609A - 模拟半导体器件中碰撞电离现象的方法 - Google Patents
模拟半导体器件中碰撞电离现象的方法 Download PDFInfo
- Publication number
- CN1209609A CN1209609A CN98117615A CN98117615A CN1209609A CN 1209609 A CN1209609 A CN 1209609A CN 98117615 A CN98117615 A CN 98117615A CN 98117615 A CN98117615 A CN 98117615A CN 1209609 A CN1209609 A CN 1209609A
- Authority
- CN
- China
- Prior art keywords
- charge carrier
- equation
- current density
- semiconductor device
- upstream side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
模拟半导体器件的碰撞电离现象的方法,通过在空间设定网格和求解由被称为控制体的过程离散化的泊松方程、电子流连续性方程和空穴流连续性方程获得与碰撞电离现象有关的电特性。对于在连接相邻网格点的网格边缘上定义的电流密度,把不同的值分别用作引起载流子漂移的上游侧和下游侧电流密度的估算值。此外,设定分别在上游侧和下游侧获得的电流密度之间差值,使该差值等于由与网格边缘对应的控制体中载流子的碰撞电离引起的增殖载流子的电流密度。
Description
本发明涉及用计算机模拟半导体器件电特性的方法,特别是模拟半导体器件中载流子的碰撞电离现象的方法。
在Ryo Dan编辑的“处理器件模拟技术”的第91-134页(下文称之为第一文献)中描述了一种模拟半导体器件中电特性的计算机模拟方法。在该实例的情况下,把要分析的区域分成网格分段或单元。另外,在每个网格点(或节点),将泊松方程、电子流连续性方程、和空穴流连续性方程离散化。此外,通过用牛顿法进行分组线性化把这些方程转换成联立线性方程。
特别是,第一文献的第114页描述的被称为控制体的方法或过程被广泛用于方程的离散化。
例如,由S.E.Laux和B.M.Grossman在IEEE学报的电子器件vol.ED-32,no.10的第2076-2082发表的题为“模拟半导体迁移中碰撞电离的一般控制体的公式”一文(下文称之为第二文献)中第2077页上的“数字公式”部分中说明了一种把与高电压电场下碰撞电离产生的带电载流子有关的项带入由该控制体法离散化的电流连续性方程中的方法。
利用第一文献的第119-122页中描述的Scharfetter-Gummel方案,由第一文献中描述的方程(3.68)和第二文献中第2077页上描述的方程(3)给出流过网格边缘(或是边,或是支路)的电流的电流密度。
利用碰撞电离分量在平稳状态是主要分量情况下的这些方程和电流连续性方程,以及泊松方程作为联立方程,然后用适当的边界条件求解联立方程可实现对半导体器件中稳定状态下出现的碰撞电离现象的模拟。
然而,上述模拟半导体器件中碰撞电离现象的现有技术的方法存在一个问题,即在计算表示在高电压电场中引起明显碰撞电离的状态的数据时出现不稳定性。
第一和第二文献中公开的现有技术方法采用的是列方程式,通过所列的方程式利用来自控制体的电流的电流密度首先估算产生的载流子量,通过所列的方程式把所产生载流子的估算量赋予或分配给起电流源作用的控制体,进行局部正反馈。因此,当与一个网格点的电子密度对应的电离系数因电场强度升高而增加时,即当电场升高导致电离系数增加时,模拟会遇到与离散化电流连续性方程中的载流子密度对应的系数变为零的情况。这种情况的出现表明载流子密度可以是任意值。因此,模拟变得不稳定。
作为避免不稳定性出现的措施,已提出了一种通过减小网格点之间的距离L,而把与载流子密度对应的系数在此变为零的点向高电压电场侧移动的现有技术方法。然而,一般来说,电离系数α随电场E的强度增加而成指数地增加。因此,在采用该方法的情况下,所需的网格单元数量随电场E的强度增加而成指数地增加。故此,计算持续时间成指数地增加。因此,这种现有技术的方法不实用。
因此,本发明的目的是提供一种模拟半导体器件的碰撞电离现象的方法,通过该方法可稳定地进行模拟。
为实现上述目的,根据本发明,提供一种模拟半导体器件的碰撞电离现象的第一方法,该方法通过在空间中设定网格和求解由被称为控制体的过程离散化的泊松方程、电子流连续性方程和空穴流连续性方程获得与半导体器件的碰撞电离现象有关的电特性。在该方法的情况下,使得与通过离散化电子流连续性方程和空穴流连续性方程获得的方程中的载流子密度对应的系数变为非零。
另外,根据本发明,提供一种实施模拟半导体器件的碰撞电离现象的上述第一方法的第二方法。在第二方法的情况下,对于在连接相邻网格点的网格边缘上定义的电流密度,把不同的值分别用作引起载流子漂移的上游侧电流密度的估算值,和下游侧电流密度的估算值。
此外,根据本发明,提供一种实施模拟半导体器件的碰撞电离现象的上述第二方法的第三方法。第三方法具有设定分别在上游侧和下游侧获得的电流密度之间差值的步骤,其方式是使该差值等于由与网格边缘对应的控制体中载流子的碰撞电离引起的增殖载流子的电流密度。
从下面参考附图对优选实施例所做的描述将使本发明的其它特性、目的和优点变得显而易见,在几幅图中,相同的参考符号表示相同或对应的部分,其中:
图1A和1B是说明在二维结构上应用模拟碰撞电离现象的现有技术方法的情况下各种物理量间位置关系的示意图;
图2是说明在一维结构上应用模拟碰撞电离现象的现有技术方法的情况下各种物理量间位置关系的示意图;
图3是说明在一维结构上应用根据本发明的模拟碰撞电离现象方法的情况下各种物理量间位置关系的示意图;
图4A和4B是说明在二维结构上应用根据本发明的模拟碰撞电离现象方法的情况下各种物理量。
首先,为了更好地理解本发明,参照图1A,1B和2说明前述现有技术中模拟半导体器件中的碰撞电离现象的方法。
在上述第一文献第91~134页中描述的模拟电特性的模拟方法中,欲被分析的区域被划分成由子区或元区构成的网络,在每一网络点上,泊松方程、电子流连续性方程和空穴流连续性方程被离散化。而且,利用牛顿法或类似方法,通过执行群线性化,使这些方程转化为模拟线性方程。
特别地,在该第一文献第114页上所谓的控制体处理被广泛地应用于这些方程的离散化。
例如,上述第二文献第2077页中的“数字公式”部分中说明了一种把与高电压电场下碰撞电离产生的带电载流子有关的项带入由该控制体方法离散化的电流连续性方程中的方法。
下面将简要描述该方法。
考虑根据网格点的物理量,通过对下面的方程(1)至(4)进行离散化而把下面的电子流连续性方程(1)和(2)以及下面的空穴流连续性方程(3)和(4)转换成代数方程的情况。 Jn=-qμnnφ+qDnn …(2) Jp=-qμppφ-qDpp …(4)
在方程(1)至(4)中,n、p和Ψ分别表示电子密度、空穴密度、和静电位。另外,Jn和Jp分别表示电子流密度和空穴流密度。此外,μn和μp分别表示电子和空穴的迁移率。Dn和Dp分别表示电子和空穴的扩散率。Gn和Gp分别表示电子和空穴的生成率。Rn和Rp分别表示电子和空穴的复合速率。在二维结构离散化的情况下,通过对方程(1)和(3)每一个的两侧或项应用高斯定理将方程(1)和(3)转换成下面的方程(5)和(6)。另外,把方程(5)和(6)应用于每个网格点周围提供的阴影区Ω,如图1A所示。
该阴影区Ω被称为控制体,并且是通过依次连接一组其网格边缘连接到公共网格点i的三角形外接圆圆心形成的简单连接的封闭区域。另外,"=Ω"表示区域Ω的周长。
下面描述对其运用高斯定理的实际过程。首先,选出如图1B所示具有公共网格点i的三角形ijk。另外,通过使方程(5)和(6)近似化获得与微形区oim对应的下列方程(7)和(8)。
在方程(7)和(8)中,wij表示分配给网格边缘ij的电流通路的截面。Sij表示分配给同一网格边缘ij的控制体的大小。
另外,Jn(i,j)和Jp(i,j)分别表示流过网格边缘ij的电流的电子流密度和空穴流密度。Gn(i,j)、 Rn(i,j)、Gp(i,j)和Rp(i,j)分别表示微形区oim中的电子生成率、电子复合速率、空穴生成率、和空穴复合速率。此外,n(i)和p(i)分别表示网格点i的电子密度和空穴密度。另一方面,由下面的方程(9)至(11)利用第一文献的第119-122页中描述的Scharfetter-Gummel方案给出流过网格边缘ij的电流的密度,方程(9)至(11)等效于第一文献中描述的方程(3.68)和第二文献中描述的方程(3)。
在方程(9)至(11)中,ψ(i)、ψ(j)、n(i)、n(j)、p(i)、和(j)分别表示在网格点i的静电位、在网格点j的静电位、在网格点i和j的电子密度、和在网格点i和j的空穴密度。另外,μn(i,j)和μp(i,j)表示在网格边缘ij上的电子和空穴的迁移率。Dn(i,j)和Dp(i,j)分别表示在网格边缘ij的电子扩散常数和空穴扩散常数。通过在各自具有网格点i的所有微形区范围内把方程(9)和(10)两侧的量相加得到下面的方程(12)和(13)
通过对所有网格点进行上文所述的运算,从电流连续性方程得到离散化方程。顺便指出,由于半导体器件处在稳定状态,并且另一方面,因其它原因造成的载流子生成和复合可以忽略,在主要由碰撞电离完成电子和空穴生成的情况下,离散化的方程是下面的方程(14)和(15)。
因此,在方程(12)和(13)的右手侧,除Gn(i,j)和Gp(i,j)之外的项可以忽略。另外,利用按下面的方程(16)列出的模型方程得到与由碰撞电离生成的电子和空穴对应的项的模型,方程(16)与上述第二文献的第2076页中描述的方程(1)相似。
在方程(16)中,αn(i,j)和αp(i,j)分别表示电子和空穴的电离系数。此外,在方程(16)中,带上划线的Jn(i,j)和Jp(i,j)分别表示通过把在三角形(即三角形单元)ijk中得到的平均电流密度投射到网格边缘ij上获得的电子流密度和空穴流密度。 正如从第二文献的第2078页上左栏中的描述所给出的,这些电子和空穴流密度的值通过实际电流密度在三角形单元ijk边缘上的线性组合表示为下面的方程(17)和(18)。
从方程(12)至(18)获得主要产生碰撞电离分量的稳定状态情况下的电流连续性方程,并表示为下面的方程(19)和(20)。
通过从方程(9)至(11)、(19)、和(20)与表示为下面方程(21)的泊松方程一起建立方程组,然后利用适当的边界条件求解方程组,能够模拟半导体器件在稳定状态中出现的碰撞电离现象。(ε·φ)=-q(p-n+ND-NA) …(21)
上述模拟半导体器件中出现的碰撞电离现象的现有技术方法遇到这样一个问题,即在计算表示在高电压电场中引起明显碰撞电离的状态的数据时出现不稳定性。
下面以一维结构为例说明出现不稳定性的原因,为简化说明,图2示出一维网格的三个相等间隔的网格点。在该图中,ψi、ni和pi分别表示在网格点i得到的静电位、电子密度、和空穴密度,Jn(i-1,i)和Jp(i-1,i)分别表示在网格点i和(i-1)之间流动的电流的电子流密度和空穴流密度。另外,αn(i-1,i)和αp(i-1,i)分别表示在网格点i和(i-1)之间电子的电离系数和空穴的电离系数。此外,L表示网格点之间的距离,并且是与该结构中的位置无关的常数。此外,图2所示的斜线形区域的长度S表示指定给对应网格点的控制体的大小,并且是与结构中的位置无关的常数。顺便指出,在下面的描述中,为简化说明,仅描述电子流连续性方程。通过把方程(19)应用于网格点i,得到下面的方程(22)。
在方程(22)中,假设从该结构外部给出空穴流分量,把空穴流分量保留在右手侧。另一方面,把电子流分量集中在方程(22)的左手侧。于是,得到下面的方程(23)。
此外,用方程(9)代替Jn(i,i+1)和Jp(i,i+1),从而得到下面的方程(24)。 另外,利用方程(11)将βe(i,j)表示为下面的方程(25)
然后,注意由表达式(26)表示的系数,对应于方程(24)中在网格点i的电子密度n(i)
当电场强度升高并且电离系数满足下面的方程(27)时,由表达式(26)表示的系数采用极小的值。此外,在最坏的情况下,表达式(26)表示的系数可变成零。
就是说,与n(i)对应的系数可变成零。这表明n(i)可采用任意值。此外,这会造成整个模拟的不稳定性。
在上面的描述中,为简化描述而以一维结构为例。然而,即使在分别对应于方程(19)和(20)的二维和三维的情况下,状况与一维结构的情况类似。就是说,当电离系数因电场强度升高的结果而增加时,模拟会遇到与离散化电流连续性方程中的载流子密度对应的系数变成零的情况。结果是,模拟变得不稳定。这种模拟的不稳定性是通过列方程式造成的,通过所列的方程式利用来自控制体的电流的电流密度首先估算生成的载流子量,然后通过所列的方程式把所生成载流子的估算量赋予起电流源作用的控制体,并进行局部正反馈。作为避免出现不稳定性的措施,已提出了一种通过减小网格点之间的距离L而把与载流子密度对应的系数在此变为零的点向高电压电场侧移动的现有技术方法。然而,一般来说,电离系数α随电场E的强度增加而成指数地增加,正如从方程(28)所理解的。 因此,在采用该方法的情况下,所需网格单元的数量随要分析的电场E的强度增加而成指数地增加。故此,计算持续时间成指数地增加。因此,这种现有技术的方法不实用。
下面描述根据本发明模拟半导体器件中出现的碰撞电离现象的方法。
在本发明方法的情况下,在引起载流子漂移的上游侧,采用因碰撞电离而增殖前呈现的电流的被称为"晶粒"的电流密度作为电流密度的估算值。相反,在下游侧,把受到增殖后的电流的"增殖"电流密度作为电流密度的估算值。因此,通过碰撞电离获得的载流子增多效应总是只对下游侧的网格点起作用。另外,不对在上游侧起电流源作用的网格点提供局部反馈。于是,与通过电流连续性方程的离散化获得的方程中的载流子密度对应(或相关)的系数不会变为零。因而可稳定地进行模拟。
此外,在本发明方法的情况下,通过估算从由碰撞电离引起的载流子的自增殖得到的载流子生成率,通过把引起载流子漂移的上游侧的电流密度估算值乘以与上游侧间隔对应的电离系数,把下游侧的电流密度估算值表示为上游侧的电流密度估算值的常数倍。因此,从根本上讲,利用相同技术可有效地计算上游侧和下游侧的电流密度估算值。
此外,在本发明方法的情况下,通过把引起除有意义载流子外的载流子漂移的上游侧的电流密度估算值乘以与上游侧间隔对应的电离系数,估算由除有意义载流子外的载流子的碰撞电离引起的载流子自增殖造成的有意义载流子的生成率。另外,把生成的载流子的总合数量分配给在除有意义载流子外的载流子的下游侧网格点的有意义载流子的电流连续性方程的右手侧。因此,由其碰撞电离获得的其它载流子的增殖效应总是只对其下游侧的网格点起作用。因此,这样能使该模拟与列出与除有意义载流子外的载流子对应的电流连续性方程时的处理一致。
同时,下面详细描述根据本发明模拟半导体器件中出现的碰撞电离现象的方法的实施例。第一实施例
图3是说明作为本发明第一实施例模拟半导体器件中出现的碰撞电离现象的方法的示意图。下面以一维结构为例描述第一实施例。顺便指出,在下面的描述中,为简化描述,只留意电子流连续性方程。参考图3,假设在每个网格点的电位满足下面的不等式(29)。φ(i-1)《φ(i)《φ(i+1) …(29)
然后,电子主要因漂移从网格点(i-1)运动到网格点i,并进一步由此运动到网格点(i+1)。电子流通过这种电子运动从网格点(i+1)流向网格点i,并进一步由此流向网格点(i-1)。顺便指出,在本发明方法的情况下,在控制体两侧的边界采用不同的电流密度,即使其两侧位于同一个网格边缘。例如,在电子在连接网格点(i-1)和i的网格边缘上运动的情况下,Jnu(i-1,i)作为电子从其离去的上游侧网格点(i-1)流出的电流的电流密度。另一方面,Jnd(i-1,i)作为流向电子运动目的地的下游侧网格点i的电流的电流密度。当电子因碰撞电离而增殖时,Jnd(i-1,i)比Jnu(i-1,i)大由该增殖在电流密度中引起的增量并满足下面的方程(30)。Jnd(i-1,i)|=|Jnu(i-1,i)|+LG*nn(i-1,i)…(30)
在该方程中,G*nn(i-1)表示由图3中斜线形间隔[i-1,i]中的电子本身的碰撞电离产生的电子的电子生成率。另外,L表示网格点之间的距离。因此,生成率乘以L表明该生成率是沿间隔[i-1,i]的网格点(i-1)和i之间的总和。如果把因电子本身的碰撞电离生成的电子看作是在受到增殖的上游侧被称为"粒"电流的增量,G*nn(i-1,i)可用下面的方程(31)表示。G* nn(i-1,i)=αn(i-1,i)|Jnu(i-1,i)| …(31)
于是,由下面的方程(32)给出Jnd(i-1,i)。即通过把上游侧的电流简单地乘以(1+Lα n(i-1,i))得到Jnd(i-1,i)。Jnd(i-1,i)=(1+Lαn(i-1,i))Jnu(i-1,i) …(32)
同样,按下面的方程(33)获得与相互连接网格点i和(i+1)的网格边缘对应的电流密度。Jnd(i,i+1)=(1+Lαn(i,i+1))Jnu(i,i+1) …(33)
于是,分别利用来自电子经其运动的边缘上的控制体边界的上游侧和下游侧两者的不同电流密度,因电子本身的碰撞电离产生的电子生成效应可表示为这些电流密度之间的差。因此,不需要将该效应引入电流连续性方程的右手侧。另一方面,应注意,有些电子的生成是由空穴的碰撞电离引起的。
这种情况下,必须把与因空穴的碰撞电离生成的电子对应的生成项合并引入到电流连续性方程的右手侧,与现有技术方法的情况相同。
本发明的目的主要在于把由碰撞电离产生的载流子分配给下游侧的网格点,从而消除对上游侧的直接反馈。因此,对于由空穴,例如在空穴运动的边缘上的上游侧网格点(i+1)呈现被称为"晶粒"电流密度Jpu(i,i+1)的空穴的碰撞电离引起的电子生成,根据本发明的目的把下面方程(34)中描述的电子生成项分配给网格点i。G* np(i,i+1)=αp(i,i+1)|Jpu(i,i+1)| …(34)
另外,借助因空穴的碰撞电离造成的电子生成项,通过组合用方程(9)代替上游侧电流密度表达式获得的表达式,得到与网格点i对应的离散化电子流连续性方程,如下面的方程(35)。 +(1+Lαn(i-1,i))μn(i-1,i)βe(i,i-1)}n(i)+μn(i,i+1)βe(i+1,i)n(i+1)+(1+Lαn(i-1,i))μn(i-1,i)βe(i,i-1)n(i-1)]…(35)
在方程(35)的情况下,与网格点i的电子密度n(i)对应的系数总为正。因此,即使在出现强碰撞电离时,本发明的方法在模拟中不会引起采用现有技术方法的情况下引起的不稳定性。另外,虽然应在控制体的上游和下游侧分别使用不同的电流密度表达式,通过把上游侧电流密度的值简单地乘以(1+Lαn)可获得下游侧的电流密度。即,从根本上说,从同一个表达式可容易地计算出在上游和下游侧分别使用的两个电流密度。
在本发明方法的情况下,必须判断网格边缘两端的网格点中的哪一个网格点处在载流子流动的上游侧。然而,通过相互比较两个网格点的电位值很容易进行这种判断。即,如果Ψ(i)《Ψ(j),在载流子是电子的情况下,网格点i在上游侧。另外,在载流子是空穴的情况下,网格点j在上游侧。第二实施例
图4A和4B是说明作为本发明第二实施例模拟半导体器件中出现的碰撞电离现象的方法的示意图。下面以二维结构为例描述第二实施例。
图4A说明网格点i,包括网格点i和与其相邻网格点的控制体的边界,和相邻的网格点j间的位置关系。另外,图4B示出图4A所示并从其选取的斜线形区域。在图4B中,S*ij表示斜线形区域的面积。此外,w*ij表示网格点i和j之间的控制体边界的长度。得到网格点i和j之间区域中的上游侧电子流密度和下游侧电子流密度之间的关系,如下面的方程(36),与方程(30)的情况相同。w* ij|Jnd(i,j)|=w* ij|Jnu(i,j)|+S* ijG* nm(i,j) …(36)
此外,通过表示因碰撞电离由电子的自增殖产生的电子的电子生成率获得下面的方程(37),与方程(31)的情况相同。G* nn(i,j)=αn(i,j)|Jnu(i,j)| …(37)
于是,由下面的方程(38)给出下游侧的电子流密度Jnd(i,j)。
正如从方程(38)看到的,通过把上游侧的电子密度与(1+S* ij/w* ijαn(i,j))相乘得到下游侧的电子密度,与方程(33)的情况相同。此外,对于因空穴的碰撞电离产生的电子生成率,把下面使用Jpu(i,j)的方程(39)与S*ij相乘得到的生成率分配给网格点i。G* np(i,j)=αp(i,j)|Jpu(i,j)| …(39)
与本发明第一实施例的情况相同,通过进行该运算,在离散化电流连续性方程中可把与网格点i的载流子密度对应的项的系数保持为正值。因此,在出现显著碰撞电离的区域中,本发明的方法可避免出现不稳定性,而这正是现有技术方法中的出现的问题。
顺便指出,根据本发明模拟半导体器件中出现的碰撞电离现象的上述方法可由一台其中配备有执行该方法的程序的计算机进行。另外,即使该程序记录在记录介质上,同样可执行根据本发明模拟半导体器件中出现的碰撞电离现象的方法。
虽然上面已描述了本发明的优选实施例,应该理解,本发明不限于此,在不脱离本发明精神的情况下的其它改进对本领域技术人员是显而易见。
因此,本发明的范围仅由所附权利要求确定。
Claims (7)
1.一种模拟半导体器件的碰撞电离现象的方法,用于通过在空间中设定网格和求解由被称为控制体的过程离散化的泊松方程、电子流连续性方程和空穴流连续性方程获得与半导体器件的碰撞电离现象有关的电特性;
其中使得与通过离散化电子流连续性方程和空穴流连续性方程获得的方程中的载流子密度对应的系数变为非零。
2.根据权利要求1所述的模拟半导体器件的碰撞电离现象的方法,其中对于在连接相邻网格点的网格边缘上定义的电流密度,把不同的值分别用作引起载流子漂移的上游侧电流密度的估算值,和下游侧电流密度的估算值。
3.根据权利要求2所述的模拟半导体器件的碰撞电离现象的方法,包括设定分别在上游侧和下游侧获得的电流密度之间差值的步骤,其方式是使该差值等于由与网格边缘对应的控制体中载流子的碰撞电离引起的增殖载流子的电流密度。
4.根据权利要求3所述的模拟半导体器件的碰撞电离现象的方法,进一步包括通过估算从由碰撞电离引起的载流子的自增殖得到的载流子的生成率,通过把引起载流子漂移的上游侧的电流密度估算值乘以与上游侧间隔对应的电离系数,把下游侧的电流密度估算值表示为上游侧的电流密度估算值的整数倍的步骤。
5.根据权利要求3所述的模拟半导体的模拟半导体器件的碰撞电离现象的方法,进一步包括以下步骤:
通过把引起除有意义载流子外的载流子漂移的上游侧的电流密度估算值乘以与上游侧间隔对应的电离系数,估算由除有意义载流子外的载流子的碰撞电离引起的载流子自增殖造成的有意义载流子的生成率;
把生成的载流子的总合数量分配给在除有意义载流子外的载流子的下游侧网格点的有意义载流子的电流连续性方程的右手侧。
6.根据权利要求1所述的模拟半导体器件的碰撞电离现象的方法,所述空间是一维、二维或三维空间。
7.用于记录执行权利要求1所述的模拟半导体器件的碰撞电离现象的方法的程序的一种记录介质。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP225147/97 | 1997-08-21 | ||
JP22514797A JP3156764B2 (ja) | 1997-08-21 | 1997-08-21 | 半導体デバイスの衝突電離現象のシミュレーション方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1209609A true CN1209609A (zh) | 1999-03-03 |
Family
ID=16824690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98117615A Pending CN1209609A (zh) | 1997-08-21 | 1998-08-20 | 模拟半导体器件中碰撞电离现象的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6144929A (zh) |
JP (1) | JP3156764B2 (zh) |
KR (1) | KR100310491B1 (zh) |
CN (1) | CN1209609A (zh) |
TW (1) | TW409209B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113203929A (zh) * | 2021-04-23 | 2021-08-03 | 香港科技大学深圳研究院 | 氮化镓功率器件反偏压可靠性测试方法及碰撞电离方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3319505B2 (ja) * | 1998-05-21 | 2002-09-03 | 日本電気株式会社 | プロセスシミュレーション方法及びその記録媒体 |
JP3907909B2 (ja) * | 2000-03-24 | 2007-04-18 | 株式会社東芝 | 電気特性評価装置、電気特性評価方法、電気特性評価プログラムを格納したコンピュータ読取り可能な記録媒体および半導体素子製造方法 |
JP4991062B2 (ja) * | 2001-05-29 | 2012-08-01 | ラピスセミコンダクタ株式会社 | 半導体プロセスデバイスモデリング方法 |
US6735556B2 (en) | 2001-06-15 | 2004-05-11 | International Business Machines Corporation | Real-time model evaluation |
JP4281047B2 (ja) * | 2002-03-29 | 2009-06-17 | セイコーエプソン株式会社 | 半導体デバイスシミュレーション方法、半導体素子製造方法 |
US20100241413A1 (en) * | 2009-03-18 | 2010-09-23 | Texas Instruments Incorporated | Method and system for modeling an ldmos transistor |
JP6118079B2 (ja) * | 2012-11-22 | 2017-04-19 | アドバンスソフト株式会社 | 半導体デバイスシミュレーション計算処理方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5677846A (en) * | 1993-12-13 | 1997-10-14 | Nec Corporation | Device simulator and mesh generating method thereof |
JP2838968B2 (ja) * | 1994-01-31 | 1998-12-16 | 日本電気株式会社 | 半導体デバイスシミュレータのメッシュ生成方法 |
US5798764A (en) * | 1994-05-27 | 1998-08-25 | Nec Corporation | Method for determining the intersections of Delaunay partitioned tetrahedra with the boundary of a body to be analyzed |
JP2746204B2 (ja) * | 1995-05-29 | 1998-05-06 | 日本電気株式会社 | 有限差分法における三角形および四面体メッシュ発生方法 |
JP2734418B2 (ja) * | 1995-08-16 | 1998-03-30 | 日本電気株式会社 | デバイス・シミュレーション方法 |
JP2858559B2 (ja) * | 1996-04-25 | 1999-02-17 | 日本電気株式会社 | デバイスシミュレーション方法 |
-
1997
- 1997-08-21 JP JP22514797A patent/JP3156764B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-20 TW TW087113871A patent/TW409209B/zh not_active IP Right Cessation
- 1998-08-20 CN CN98117615A patent/CN1209609A/zh active Pending
- 1998-08-20 US US09/137,139 patent/US6144929A/en not_active Expired - Fee Related
- 1998-08-20 KR KR1019980033780A patent/KR100310491B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113203929A (zh) * | 2021-04-23 | 2021-08-03 | 香港科技大学深圳研究院 | 氮化镓功率器件反偏压可靠性测试方法及碰撞电离方法 |
CN113203929B (zh) * | 2021-04-23 | 2022-11-11 | 香港科技大学深圳研究院 | 氮化镓功率器件反偏压可靠性测试方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3156764B2 (ja) | 2001-04-16 |
US6144929A (en) | 2000-11-07 |
KR19990023735A (ko) | 1999-03-25 |
KR100310491B1 (ko) | 2002-01-15 |
JPH1168083A (ja) | 1999-03-09 |
TW409209B (en) | 2000-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5774696A (en) | Triangle and tetrahedron mesh generation method | |
CN1209609A (zh) | 模拟半导体器件中碰撞电离现象的方法 | |
Farazkish | A new quantum-dot cellular automata fault-tolerant five-input majority gate | |
Ibrahim et al. | On the reliability of majority gates full adders | |
Da Veiga | Perturbation theorems for linear hyperbolic mixed problems and applications to the compressible Euler equations | |
Kim et al. | Low-power ternary multiplication using approximate computing | |
Hetmaniuk et al. | A nested dissection approach to modeling transport in nanodevices: Algorithms and applications | |
Gireesh et al. | CNTFET-based digital arithmetic circuit designs in ternary logic with improved performance | |
CN109241620B (zh) | 基于有限元区域分解的改进ssorpcg并行求解边坡应力场的方法 | |
Badia et al. | Balancing domain decomposition by constraints and perturbation | |
JP3221354B2 (ja) | デバイスシミュレーション方法 | |
Soto | An index analysis from coupled circuit and device simulation | |
Mishev et al. | Numerical experiments with AMG solver in reservoir simulation | |
Nakama et al. | Object oriented development of FMM3D: foundation software for parallel 3D free mesh method | |
Matsumoto et al. | Datapath generator based on gate-level symbolic layout | |
JP5292936B2 (ja) | 半導体素子特性シミュレーション装置、シミュレーション方法およびプログラム | |
Thanos et al. | Fast parallel-prefix Ling-carry adders in QCA nanotechnology | |
Hecht et al. | Semiconductor device modelling for heterojunctions structures with mixed finite elements | |
Fernando et al. | Simulation of hot electron transport in semiconductor devices | |
Attia et al. | New oscillation criteria for first-order difference equations with several not necessarily monotonic delays | |
Smith et al. | Construction of analog library cells for analog/digital ASICs using novel design and modular assembly techniques | |
Fury | Numerical estimates for the regularization of nonautonomous ill-posed problems | |
Sharifi et al. | Low-Power CMOS/Nanomaterial Three-Dimensional Field Programmable Gate Array Architecture | |
García-Loureiro et al. | 3D parallel simulation of InP/InGaAs HBT | |
Han | Electron transport and quantum effects in semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030418 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20030418 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |