JP5292936B2

JP5292936B2 - 半導体素子特性シミュレーション装置、シミュレーション方法およびプログラム

Info

Publication number: JP5292936B2
Application number: JP2008157464A
Authority: JP
Inventors: 裕竹田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2008-06-17
Filing date: 2008-06-17
Publication date: 2013-09-18
Anticipated expiration: 2028-06-17
Also published as: JP2009302419A

Description

本発明は、半導体素子特性をシミュレーションするデバイスシミュレーション技術に関し、特に、ショットキー・ソース／ドレインＭＯＳＦＥＴ等の特性の評価に好適なデバイスシミュレーション装置と方法並びにプログラムに関する。

近年、半導体素子の微細化に伴い、電界効果型トランジスタ（ＭＯＳＦＥＴ）のソース／ドレイン領域における抵抗が、ＭＯＳＦＥＴの電気的特性に大きな影響を及ぼすようになってきている。このようなソース／ドレイン領域における抵抗を低減するため、従来は半導体により構成していたソース／ドレイン領域を、より低抵抗な金属によって構成し、半導体チャネル領域とショットキー接合させた、ショットキー・ソース／ドレインＭＯＳＦＥＴが期待されている。

ソース／ドレイン領域とチャネル領域とは、理想的にはオーミックな接合により結び付けられることが望ましいが、実際には、ソース／ドレイン領域とチャネル領域との間にはショットキー障壁が残る場合が多い。

ショットキー・ソース／ＭＯＳＦＥＴ中を流れるキャリアは、このようなショットキー障壁を越えてソース領域からチャネル領域に流れ込む。

その際、キャリアが実効的に感じるショットキー障壁は、ソース／ドレイン-チャネル境界での鏡像電荷の効果や、量子力学的なトンネル効果などによって変化するため、キャリアの状態やバイアス条件によって変化し得る。

そのため、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性を正しく予測するためには、ショットキー障壁付近のキャリアの状態やバイアス条件によって、ショットキー障壁に変調を加える必要がある。

ソース／ドレイン-チャネル境界での鏡像電荷の効果については広く知られており、ソース／ドレイン電極中に仮想的な鏡像電荷を置き、鏡像電荷による電界によってショットキー障壁を変調する方法がある。

しかし、キャリアがショットキー障壁を量子力学的にトンネルする効果については、簡単にモデル化することが難しい。

キャリアの輸送を量子力学的に取り扱えば、ショットキー障壁をトンネルする効果は自然な形で正確に取り入れることが可能である。

しかし、一般的に、量子輸送方程式を高速に解くことはできない。そのため、キャリアがショットキー障壁をトンネルする効果を、古典的・半古典的な輸送方程式に取り入れることが望まれる。

従来、キャリアがショットキー障壁をトンネルする効果を、古典的・半古典的な輸送方程式に取り入れる手法として、非特許文献１に記載の手法が知られている。非特許文献１には、キャリアを粒子として考えるモンテカルロ・デバイスシミュレーションにおいて、ショットキー障壁の透過確率を計算しておき、ソース／ドレイン領域中を運動する粒子がソース／ドレイン‐チャネル境界に達した場合に、その粒子がチャネル領域に出るか、またはショットキー障壁で反射されるかを、計算しておいた透過確率に基づいて決定する手法が開示されている。

また、非特許文献２には、ショットキー障壁のトンネル電流を、熱電子放出の式にトンネル確率を取り入れて計算し、生成・再結合項としてボルツマン輸送方程式に取り入れることにより、ショットキー障壁を量子力学的にトンネルする成分をシミュレーションに取り入れる手法が開示されている。

Brian Winstead and Umberto Ravaioli, "Simulation of Schottky Barrier MOSFET’s with a Coupled Quantum Injection/Monte Carlo Technique", IEEE TRANSACTIONS ON ELECTRON DEVICES 47, 1241 (2000). MeiKei Ieong, Paul M. Solomon, S. E. Laux, Hon-Sum Philip Wong, and Dureseti Chidambarrao, "Comparison of Raised and Schottky Source/Drain MOSFETs Using a Nobel Tunneling Contact Model", IEDM Technical Digest, 733 (1998).

以下に本発明による関連技術の分析を与える。

上記従来の手法は下記のような問題を有している。

第１の問題点は、長い計算時間が必要である点にある。キャリアがショットキー障壁をトンネルする効果は量子輸送方程式を解けば正確に取り入れられるが、量子輸送方程式を高速に解くことが難しい。

第２の問題点は、特定のデバイスシミュレーション方法に対してしか適用できない点にある。非特許文献１に記載の手法では、ショットキー障壁ポテンシャルは変化させず、ソース／ドレイン電極領域中を運動するキャリアが、チャネルとの境界領域に達した時に、ショットキー障壁の透過率に応じて、チャネルへ流出、またはソース／ドレイン領域に反射するようになっている。この方法は、キャリアを粒子として実際に動かすモンテカルロ・シミュレーションでは有効であるが、キャリアを粒子として扱わない他の方法、例えば流体型のデバイスシミュレータなどには適用できない。

また、非特許文献２に記載の手法は、ショットキー障壁でのトンネル電流を、熱電子放出の式にトンネル確率を取り入れて計算し、生成・再結合項として輸送方程式に直接取り入れるものであるため、例えばモンテカルロ・シミュレーションなどには適用が難しい。
更に、非特許文献２に記載の手法は、バルク状態の電子に対して、有効質量近似に基づいて定式化されているため、フルバンド構造を考えた場合や、閉じ込めの量子力学的効果により低次元化した電子に対しては適用することができない。

本発明の目的は、ショットキー・ソース／ドレインＭＯＳＦＥＴ中のキャリアが、ショットキー障壁を量子力学的にトンネルする効果を、古典的・半古典的な輸送方程式に基づく一般的なデバイスシミュレータに取り入れることが可能な、補正ショットキー障壁ポテンシャル算出装置、方法およびプログラムを提供することにある。

また、本発明の他の目的は、算出した補正ショットキー障壁ポテンシャルを用いて、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性を高速かつ正確に解析可能なデバイスシミュレーション装置、方法およびプログラムを提供することにある。

本願で開示される発明は、前記した課題を解決するため概略以下の構成とされる。

本発明の１つの側面に係る補正ショットキー障壁ポテンシャル算出装置は、
ショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルを入力するショットキー障壁ポテンシャル入力部と、
前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における量子力学的なトンネル効果によるトンネル状態密度を算出するトンネル状態密度算出部と、
前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算する古典的状態密度計算部と、
前記古典的状態密度と前記トンネル状態密度から全状態密度を計算する全状態密度計算部と、
ショットキー障壁領域におけるキャリア分布を入力するキャリア分布入力部と、
前記全状態密度と前記キャリア分布からショットキー障壁領域における全キャリア密度を、また、前記古典的状態密度と前記キャリア分布からショットキー障壁領域における古典的キャリア密度を、それぞれ計算するキャリア密度計算部と、
前記全キャリア密度と前記古典的キャリア密度とを比較するキャリア密度比較部と、前記古典的キャリア密度が前記全キャリア密度と等しくなるまでショットキー障壁ポテンシャルを変更するショットキー障壁ポテンシャル変更部と、
前記ショットキー障壁ポテンシャル変更部から得られたショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとして出力する補正ショットキー障壁ポテンシャル出力部と、を備える。

本発明の補正ショットキー障壁ポテンシャル算出装置は、上記のトンネル状態密度計算部が、ショットキー障壁の量子力学的な透過確率分布を計算するショットキー障壁透過確率計算部と、古典的状態密度の基準状態密度を設定する基準状態密度設定部と、前記ショットキー障壁の量子力学的な透過確率分布に前記基準状態密度を乗じた分布をトンネル状態密度として出力するトンネル状態密度出力部と、を備えている。

本発明の他の側面に係るデバイスシミュレーション装置は、上記本発明に係る補正ショットキー障壁ポテンシャル算出装置により算出された補正ショットキー障壁ポテンシャルを入力する補正ショットキー障壁ポテンシャル入力部と、前記入力された補正ショットキー障壁ポテンシャルのもとで、キャリアの古典的又は半古典的な輸送方程式を数値的に解き、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性をシミュレーションする古典的輸送シミュレーション部と、を備える。

本発明の他の側面に係る補正ショットキー障壁ポテンシャル算出方法は、
ａ）ショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルを入力するショットキー障壁ポテンシャル入力工程と、
ｂ）前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における量子力学的なトンネル効果によるトンネル状態密度を計算するトンネル状態密度算出工程と、
ｃ）前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算し、前記トンネル状態密度と前記古典的状態密度から全状態密度を計算する全状態密度計算工程と、
ｄ）ショットキー障壁領域におけるキャリア分布を入力し前記キャリア分布と前記全状態密度からショットキー障壁領域における全キャリア密度を計算する全キャリア密度計算工程と、
ｅ）現在のショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度と前記キャリア分布から古典的キャリア密度を計算する古典的キャリア密度計算工程と、
ｆ）前記全キャリア密度と前記古典的キャリア密度とを比較するキャリア密度比較工程と、
ｇ）前記古典的キャリア密度が前記全キャリア密度と等しくない場合にショットキー障壁ポテンシャルを変更するショットキー障壁ポテンシャル変更工程と、
ｈ）前記ショットキー障壁ポテンシャル変更工程で変更されたショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算する古典的状態密度計算工程と、
ｉ）前記古典的キャリア密度が前記全キャリア密度と等しい場合のショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとして出力する補正ショットキー障壁ポテンシャル出力工程と、を含む。

本発明の補正ショットキー障壁ポテンシャル算出方法において、
上記のトンネル状態密度算出工程は、
ｂ１）ショットキー障壁の量子力学的な透過確率分布を計算するショットキー障壁透過確率計算工程と、古典的状態密度の基準状態密度を計算する基準状態密度計算工程と、
ｂ２）前記透過確率分布に前記基準状態密度を乗じてトンネル状態密度を計算するトンネル状態密度計算工程と、
ｂ３）前記トンネル状態密度を出力するトンネル状態密度出力工程と、を含む。

本発明の他の側面に係るデバイスシミュレーション方法は、
ｊ）上記の本発明に係る補正ショットキー障壁ポテンシャル算出方法により算出された補正ショットキー障壁ポテンシャルを入力する補正ショットキー障壁ポテンシャル入力工程と、
ｋ）前記入力された補正ショットキー障壁ポテンシャルのもとで、キャリアの古典的又は半古典的な輸送方程式を数値的に解き、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性をシミュレーションする古典的輸送シミュレーション工程と、を含む。

本発明の他の側面に係る補正ショットキー障壁ポテンシャル算出プログラムは、
ａ）ショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルを入力する処理と、
ｂ）前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における量子力学的なトンネル効果によるトンネル状態密度を算出するトンネル状態密度算出処理と、
ｃ）前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算し、前記トンネル状態密度と前記古典的状態密度から全状態密度を計算する処理と、
ｄ）ショットキー障壁領域におけるキャリア分布を入力し前記キャリア分布と前記全状態密度からショットキー障壁領域における全キャリア密度を計算する処理と、
ｅ）現在のショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度と前記キャリア分布から古典的キャリア密度を計算する古典的キャリア密度計算処理と、
ｆ）前記全キャリア密度と前記古典的キャリア密度とを比較するキャリア密度比較処理と、
ｇ）前記古典的キャリア密度が前記全キャリア密度と等しくない場合にショットキー障壁ポテンシャルを変更するショットキー障壁ポテンシャル変更処理と、
ｈ）前記ショットキー障壁ポテンシャル変更処理で変更されたショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算する古典的密度計算処理と、
ｉ）前記古典的キャリア密度が前記全キャリア密度と等しい場合のショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとして出力する補正ショットキー障壁ポテンシャル出力処理と、
をコンピュータに実行させる。

本発明の補正ショットキー障壁ポテンシャル算出プログラムにおいては、上記のトンネル状態密度算出処理が、
ｂ１）ショットキー障壁の量子力学的な透過確率分布を計算するショットキー障壁透過確率計算処理と、
ｂ２）古典的状態密度の基準状態密度を計算する基準状態密度計算処理と、前記透過確率分布に前記基準状態密度を乗じてトンネル状態密度を計算するトンネル状態密度計算処理と、
ｂ３）前記トンネル状態密度を出力するトンネル状態密度出力処理と、をコンピュータに実行させる。

本発明の他の側面に係るデバイスシミュレーションプログラムは、上記の補正ショットキー障壁ポテンシャル算出プログラムをコンピュータに実行させて得られた補正ショットキー障壁ポテンシャルを入力する補正ショットキー障壁ポテンシャル入力処理と、
前記入力された補正ショットキー障壁ポテンシャルのもとで、キャリアの古典的又は半古典的な輸送方程式を数値的に解き、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性をシミュレーションする古典的輸送シミュレーション処理と、
をコンピュータに実行させる。

本発明によれば、ショットキー・ソース／ドレインＭＯＳＦＥＴ中のキャリアが、ショットキー障壁を量子力学的にトンネルする効果を、特定のデバイスシミュレーション方法に限定されず、古典的・半古典的な輸送方程式に基づく一般的なデバイスシミュレータに取り入れることが可能である。

その理由は、本発明においては、キャリアがショットキー障壁を量子力学的にトンネルする効果を、ショットキー障壁ポテンシャルを補正する形で取り入れているためである。

また、本発明によれば、ショットキー・ソース／ドレインＭＯＳＦＥＴ中のキャリアが、ショットキー障壁を量子力学的にトンネルする効果を取り入れて、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性を高速に解析することができる。

その理由は、本発明においては、量子輸送方程式を直接解かず、補正ショットキー障壁ポテンシャルを用いることにより、高速に解くことが可能な古典的・半古典的な輸送方程式に、キャリアがショットキー障壁を量子力学的にトンネルする効果を取り入ることを可能としたためである。

本発明の実施形態に係る補正ショットキー障壁ポテンシャル算出装置について、図面を参照して説明する。

図１は、本発明の一実施例のシミュレーション装置の構成を示す図である。図１を参照すると、本発明の一実施例の補正ショットキー障壁ポテンシャル算出装置は、ショットキー障壁ポテンシャル入力部１、トンネル状態密度算出部２、古典的状態密度計算部３、全状態密度計算部４、キャリア分布入力部５、キャリア密度計算部６、キャリア密度比較部７、ショットキー障壁ポテンシャル変更部８、補正ショットキー障壁ポテンシャル出力部９と、を備えている。各部の機能は概略以下の通りである。

ショットキー障壁ポテンシャル入力部１は、ショットキー・ソース／ドレインMOSFETのショットキー障壁ポテンシャルを入力する。

トンネル状態密度算出部２は、ショットキー障壁ポテンシャル入力部１で入力したショットキー障壁ポテンシャルの障壁部分の、量子力学的なトンネル効果による状態密度を計算する。

古典的状態密度計算部３は、ショットキー障壁ポテンシャル入力部１で入力したショットキー障壁ポテンシャル下における障壁部分の古典的状態密度を計算する。

全状態密度計算部４は、古典的状態密度計算部３で計算した古典的状態密度およびトンネル状態密度算出部２で計算したトンネル状態密度から全状態密度を計算する。

キャリア分布入力部５は、ショットキー障壁部分におけるキャリア分布関数を入力する。

キャリア密度計算部６は、キャリア分布入力部５で入力したキャリア分布関数と、古典的状態密度計算部３で計算した古典的状態密度とから、古典的キャリア密度を、また、キャリア分布関数と全状態密度計算部４で計算した全状態密度とから、全キャリア密度を、それぞれ計算する。

キャリア密度比較部７は、キャリア密度計算部６で計算した古典的キャリア密度と全キャリア密度とを比較する。

ショットキー障壁ポテンシャル変更部８は、ショットキー障壁ポテンシャルを変更する。

補正ショットキー障壁ポテンシャル出力部９は、ショットキー障壁ポテンシャル変更部８で変更したショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとして出力する。

本実施の形態の補正ショットキー障壁ポテンシャル算出装置は、入力装置、出力装置、記憶装置、演算装置を備えた任意のデータ処理装置によって実現される。例えばハードウェア構成としては、各種処理を行うためのＣＰＵと、キーボード、マウス等の入力装置と、メモリ装置やディスク装置等の外部記憶装置と、ディスプレイ、プリンタ等の出力装置等とを備えたコンピュータシステムを用いてもよい。ＣＰＵは、後述する各ステップにおける処理等を行う演算部と、前記処理の命令を記憶する主記憶部と、を備え、処理過程で使用するデータ等を前記外部記憶装置等に保存しつつ後述の各ステップの処理を進めていく。

本発明に係る補正ショットキー障壁ポテンシャルを算出するためのプログラムは、図１の各部の機能・処理を実行し、例えば記録媒体等から当該プログラムをコンピュータシステムに読み込ませるか、ネットワークからダウンロードし、実行することにより、半導体素子特性シミュレーションを実現することができる。記録媒体には、メモリ装置、磁気ディスク装置、光ディスク装置等、プログラムを記録することができるような装置を含む。

図２は、本発明の一実施例の動作手順を示す流れ図である。まず、ステップＳ１において、ショットキー障壁ポテンシャル入力部１において、シミュレーション対象となるショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁部分のポテンシャルＶ_Ｓｃｈを入力する。

次に、ステップＳ２において、ステップＳ１で入力したショットキー障壁ポテンシャルＶ_Ｓｃｈのショットキー障壁部分における、輸送方向の量子力学的なトンネル効果によって生じるトンネル状態密度Ｄ_ｔｕｎ（Ｅ）を計算する。

ここで、Ｅはキャリアのエネルギーを示し、Ｄ_ｔｕｎ（Ｅ）はエネルギーに対して分布を持つ。Ｄ_ｔｕｎ（Ｅ）は量子力学的に直接計算しても良いし、簡易的にトンネル確率と古典的状態密度から近似的に計算しても良い。また、ここで、ショットキー障壁部分とは、シミュレーション対象のショットキー・ソース／ドレインＭＯＳＦＥＴのソース／基板境界領域および基板／ドレイン境界領域に生じるショットキー障壁を指す。

次に、ステップＳ３では、Ｖ_Ｓｃｈのショットキー障壁部分における古典的な状態密度Ｄ_Ｓｃｈ（Ｅ）を計算し、Ｄ_Ｓｃｈ（Ｅ）とステップＳ２で計算したトンネル状態密度Ｄ_ｔｕｎ（Ｅ）から、式（１）により、全状態密度Ｄ_ｔｏｔ（Ｅ）を計算する。

Ｄ_ｔｏｔ（Ｅ）＝Ｄ_Ｓｃｈ（Ｅ）＋Ｄ_ｔｕｎ（Ｅ）・・・（１）

ここで、古典的な状態密度Ｄ_Ｓｃｈ（Ｅ）は、有効質量近似で簡易的に計算しても良いし、フルバンド構造から厳密に計算しても良い。

また、トンネル状態密度Ｄ_ｔｕｎ（Ｅ）を量子力学的に直接計算した場合には、Ｄ_ｔｕｎ（Ｅ）に、古典的状態密度Ｄ_Ｓｃｈ（Ｅ）が既に含まれているため、
Ｄ_ｔｏｔ（Ｅ）＝Ｄ_ｔｕｎ（Ｅ）・・・（２）
とすることができる。

次に、ステップＳ４では、ショットキー障壁部分におけるキャリアの分布関数ｆ_ｓｄ（Ｅ）を入力し、ステップＳ３で計算した全状態密度Ｄ_ｔｏｔ（Ｅ）を用いて、全キャリア密度Ｎ_ｔｏｔを次式（３）により計算する。全キャリア密度Ｎ_ｔｏｔは、キャリアの分布関数ｆ_ｓｄ（Ｅ）と、全状態密度Ｄ_ｔｏｔ（Ｅ）の積を、エネルギーＥで積分して得られる。

Ｎ_ｔｏｔ＝∫ｆ_ｓｄ（Ｅ）Ｄ_ｔｏｔ（Ｅ）ｄＥ・・・（３）

ステップＳ５では、キャリアの分布関数ｆ_ｓｄ（Ｅ）と、古典的な状態密度Ｄ_Ｓｃｈ（Ｅ）とを用いて、古典的キャリア密度Ｎ_Ｓｃｈを次式（４）により計算する。古典的キャリア密度Ｎ_Ｓｃｈは、キャリア分布関数ｆ_ｓｄ（Ｅ）と古典的な状態密度Ｄ_Ｓｃｈ（Ｅ）の積をＥで積分して得られる。

Ｎ_Ｓｃｈ＝∫ｆ_ｓｄ（Ｅ）Ｄ_Ｓｃｈ（Ｅ）ｄＥ・・・（４）

次に、ステップＳ６では、ステップＳ４で得られた全キャリア密度Ｎ_ｔｏｔと、ステップＳ５で得られた古典的キャリア密度Ｎ_Ｓｃｈとを比較する。

ステップＳ６で古典的キャリア密度Ｎ_Ｓｃｈが全キャリア密度Ｎ_ｔｏｔと等しくない場合（Ｎ_Ｓｃｈ≠Ｎ_ｔｏｔの場合）には、ステップＳ７に進み、ショットキー障壁ポテンシャルＶ_Ｓｃｈを変更する。最も簡単には、Ｖ_Ｓｃｈのショットキー障壁部分のポテンシャル値が最大となるメッシュ点でのポテンシャル値を変更すれば良い。

通常は、トンネル状態密度Ｄ_ｔｕｎ（Ｅ）の分、Ｎ_Ｓｃｈ＜Ｎ_ｔｏｔとなるため、ショットキー障壁部分のポテンシャル値は下げる。

ステップＳ７でＶ_Ｓｃｈを変更した後、ステップＳ８に進み、変更したＶ_Ｓｃｈでの古典的状態密度Ｄ_Ｓｃｈ（Ｅ）を計算し直す。

ここで、Ｄ_ｔｕｎ（Ｅ）およびＤ_ｔｏｔ（Ｅ）は再計算せず、ステップＳ２、ステップＳ３で計算した値のまま保持しておく。

ステップＳ８で古典的状態密度Ｄ_Ｓｃｈ（Ｅ）を再計算した後、ステップＳ５に戻り、再計算したＤ_Ｓｃｈ（Ｅ）を用いて古典的キャリア密度Ｎ_Ｓｃｈを再計算する。

その後、ステップＳ６で、Ｎ_Ｓｃｈ＝Ｎ_ｔｏｔとなるまで、上記のステップＳ５〜ステップＳ８までの手順を繰り返す。

ここで、ステップＳ５の直後、ステップＳ７およびステップＳ８の手順を経ずに、直接、ステップＳ６でＮ_Ｓｃｈ＝Ｎ_ｔｏｔであった場合には、ステップＳ７およびステップＳ８の手順は省略できる。

Ｎ_Ｓｃｈ＝Ｎ_ｔｏｔと判定する数値的誤差は、十分小さい値であれば任意に設定しても良く、計算機誤差（計算機ε）に設定しても構わない。

ステップＳ６でＮ_Ｓｃｈ＝Ｎ_ｔｏｔとなった場合には、ステップＳ９へと進み、その時点でのＶ_Ｓｃｈを補正ショットキー障壁ポテンシャルとして出力し、終了する。

以下、ショットキー・ソース／ドレインＧｅ‐ｐＭＯＳＦＥＴを例として、実際の計算結果を参照しながら、各手順について説明する。

図３（Ａ）、図３（Ｂ）に、ショットキー・ソース／ドレインＭＯＳＦＥＴおよびそのショットキー障壁ポテンシャルＶ_Ｓｃｈの模式図をそれぞれ示す。図３（Ａ）、図３（Ｂ）において、ｘはソース・ドレイン方向の座標を示している。

図２のステップＳ１では、このようなショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルＶ_Ｓｃｈを入力する。本実施例で入力した、Ｖ_Ｓｃｈを図４の破線（ドット）で示す。

図４のｘ＝０が、ソース／チャネル境界でのショットキー障壁部分を示している。本実施例では、ｘ方向を輸送方向とし、Ｖ_Ｓｃｈは、ゲート界面と垂直な方向の閉じ込め量子効果を考慮して得られる、最低サブバンドエネルギーのｘ方向分布を入力している。ここで、Ｖ_Ｓｃｈとして、ショットキー・ソース／ドレインＭＯＳＦＥＴの任意の空間次元を持つ電気的ポテンシャル分布の、キャリア輸送方向の分布を用いることができる。

次に、図２のステップＳ２では、入力したＶ_Ｓｃｈのソース／チャネル境界（ｘ＝０）でのトンネル状態密度Ｄ_ｔｕｎ（Ｅ）を計算する。図５は、状態密度の計算結果を示し、ハッチングを施した部分が、計算したＤ_ｔｕｎ（Ｅ）を示している。図５の横軸は、エネルギー（ｅＶ）であり、破線との交点のエネルギーがショットキー障壁ポテンシャルＶ_Ｓｃｈの値を示している。

本実施例では、トンネル状態密度Ｄ_ｔｕｎ（Ｅ）は、図５のＶ_Ｓｃｈ以下のエネルギー領域に現れる状態密度にあたり、Ｖ_Ｓｃｈ以上のエネルギー領域ではＤ_ｔｕｎ（Ｅ）＝０となっている。ただし、Ｄ_ｔｕｎ（Ｅ）を量子力学的に直接計算した場合には、Ｖ_Ｓｃｈ以上のエネルギー領域でもＤ_ｔｕｎ（Ｅ）≠０となり得る。

本実施例での、Ｄ_ｔｕｎ（Ｅ）の詳細な計算手順について説明する。

図１１に、本実施例におけるトンネル状態密度算出部２の更に詳細な構成を示す。本実施例のトンネル状態密度算出部２は、
ショットキー障壁の透過確率を計算するショットキー障壁透過確率計算部１１と、
トンネル状態密度の基準となる基準状態密度を計算する基準状態密度計算部１２と、
前述のショットキー障壁の透過確率と基準状態密度からトンネル状態密度を計算するトンネル状態密度計算部１３と、
計算したトンネル状態密度を出力するトンネル状態密度出力部１４と、
を備えている。

図１２を用いて、トンネル状態密度を算出する手順について説明する。

まず、ステップＳ１１において、既に入力されている、ショットキー障壁ポテンシャルＶ_Ｓｃｈの透過確率Ｔ_ｔｕｎ（Ｅ）を計算する。その計算結果の一例を、図１３に実線で示す。

ここで、Ｔ_ｔｕｎ（Ｅ）は、ｘ＝０でのＶ_Ｓｃｈの値より高いエネルギーに対しては、Ｔ_ｔｕｎ（Ｅ）＝１となるが、トンネル状態密度に対しては不要であるため、ｘ＝０でのＶ_Ｓｃｈの値より高いエネルギーに対して、Ｔ_ｔｕｎ（Ｅ）＝０とする。

ここで、本実施例では、Ｖ_Ｓｃｈのｘ方向分布に対して、ＷＫＢ近似（Wentzel-Kramers-Brillouin Approximation）を用いてＴ_ｔｕｎ（Ｅ）を計算したが、ショットキー障壁の量子力学的なトンネル確率を計算する方法であれば、他のどのような計算方法を用いても構わない。

次に、ステップＳ１２において、トンネル状態密度の基準となる基準状態密度Ｄ_ｓｔｄを計算する。

本実施例においては、基準状態密度Ｄ_ｓｔｄとして、ｘ＝０における古典的状態密度の、エネルギーがＶ_Ｓｃｈのｘ＝０での値に一致する点での状態密度値とし、その値は図１３に示すように、Ｄ_ｓｔｄ＝０．２×１０＾１９ｍ＾−２ｅＶ＾−１である。

ここで、キャリアとしてバルク状態の自由電子を扱う場合には、ｋｂをボルツマン定数、Ｔを系の温度（絶対温度）として、
Ｄ_ｓｔｄ＝Ｄ_Ｓｃｈ（Ｖ_Ｓｃｈ＋ｋｂＴ）・・・（５）
とすることも可能である。

次に、ステップＳ１３において、前述の基準状態密度Ｄ_ｓｔｄに、ショットキー障壁ポテンシャルＶ_Ｓｃｈの透過確率Ｔ_ｔｕｎ（Ｅ）を乗じてトンネル状態密度Ｄ_ｔｕｎ（Ｅ）を
Ｄ_ｔｕｎ（Ｅ）＝Ｄ_ｓｔｄ×Ｔ_ｔｕｎ（Ｅ）・・・（６）
として計算する。

最後に、ステップＳ１４において、計算したトンネル状態密度Ｄ_ｔｕｎ（Ｅ）を出力する（図１４参照）。

以上の方法により、量子力学的に直接計算するのに比べて、高速に、トンネル状態密度を計算することが可能である。ただし、トンネル状態密度は量子力学的に直接計算しても構わない。

続いて、図２のステップＳ３では、ショットキー障壁ポテンシャルＶ_Ｓｃｈのｘ＝０における古典的状態密度Ｄ_Ｓｃｈ（Ｅ）を計算する。図６の実線が、計算した古典的状態密度Ｄ_Ｓｃｈ（Ｅ）を示している。古典的状態密度Ｄ_Ｓｃｈ（Ｅ）は、ショットキー障壁ポテンシャルＶ_Ｓｃｈ以下のエネルギー領域ではＤ_Ｓｃｈ（Ｅ）＝０となっている。

更に、図２のステップＳ３では、前述の古典的状態密度Ｄ_Ｓｃｈ（Ｅ）にトンネル状態密度Ｄ_ｔｕｎ（Ｅ）を加えて、全状態密度Ｄ_ｔｏｔ（Ｅ）＝Ｄ_Ｓｃｈ（Ｅ）＋Ｄ_ｔｕｎ（Ｅ）を計算する。その結果（全状態密度Ｄ_ｔｏｔ（Ｅ））が、図５の実線である。

ここで、図５、図６の状態密度は、ショットキー・ソース／ドレインＧｅ‐ｐＭＯＳＦＥＴの正孔の状態密度であり、価電子帯のフルバンド構造およびゲート閉じ込め量子化を考慮しているが、有効質量近似による二次元正孔ガスの状態密度を用いても良い。

また、本実施例では、ショットキー・ソース／ドレインＧｅ‐ｐＭＯＳＦＥＴを例としているが、ＭＯＳＦＥＴの材質はＧｅに限らない一般的な半導体材料に対して適用しても良いし、ｎＭＯＳＦＥＴに対しても適用しても良い。

図２のステップＳ４では、ソース／チャネルおよびチャネル／ドレイン境界でのキャリア分布関数ｆ_ｓｄ（Ｅ）を入力する。図７に、入力したソース／チャネル境界でのｆ_ｓｄ（Ｅ）を示す。

ステップＳ４では、このｆ_ｓｄ（Ｅ）と、図５の全状態密度Ｄ_ｔｏｔ（Ｅ）を用いて、全キャリア密度Ｎ_ｔｏｔを計算する。

Ｎ_ｔｏｔ＝∫ｆ_ｓｄ（Ｅ）Ｄ_ｔｏｔ（Ｅ）ｄＥ

本実施例ではＮ_ｔｏｔは約２×１０＾１６ｍ＾−２である。ここで、温度は３００Ｋで計算したが、別の温度でも計算可能である。

本実施例では、フルバンド構造から精密に状態密度を計算しているため、数値的に、
Ｎ_ｔｏｔ＝∫ｆ_ｓｄ（Ｅ）Ｄ_ｔｏｔ（Ｅ）ｄＥ
の積分を行っているが、有効質量近似などを用いて状態密度が解析的に表される場合には、解析的に積分をすることにより、高速にＮ_ｔｏｔを計算することができる。

図２のステップＳ５では、ソース／チャネルおよびチャネル／ドレイン境界でのキャリア分布関数ｆ_ｓｄ（Ｅ）と図６の古典的状態密度Ｄ_Ｓｃｈ（Ｅ）を用いて、全キャリア密度Ｎ_ｔｏｔと同様に、古典的キャリア密度Ｎ_Ｓｃｈを計算する。

Ｎ_Ｓｃｈ＝∫ｆ_ｓｄ（Ｅ）Ｄ_Ｓｃｈ（Ｅ）ｄＥ

本実施例では、古典的キャリア密度Ｎ_Ｓｃｈは約０．９×１０＾１６ｍ＾−２であり、
Ｎ_Ｓｃｈ＜Ｎ_ｔｏｔ
となっている。

図２のステップＳ６では、Ｎ_Ｓｃｈ＝Ｎ_ｔｏｔであるか否かを判定する。この段階では、
Ｎ_Ｓｃｈ＜Ｎ_ｔｏｔ
であるため、
Ｎ_Ｓｃｈ≠Ｎ_ｔｏｔと判定され、ステップＳ７へと進む。

ステップＳ７では、ショットキー障壁ポテンシャルＶ_Ｓｃｈを変更する。変更後のＶ_Ｓｃｈが、図４の実線で示されるＶ_ｎｅｗである。

図４において、ΔＶはＶ_Ｓｃｈの変化量であり、
ΔＶ＝Ｖ_ｎｅｗ−Ｖ_Ｓｃｈ
である。

本実施例では、図４のように、ショットキー障壁ポテンシャルＶ_Ｓｃｈのｘ方向の第１メッシュ点の値のみを変化させているが、第１メッシュ点以外の値を変化させても良い。

図２のステップＳ７では、このＶ_ｎｅｗを新たなショットキー障壁ポテンシャルＶ_ＳｃｈとしステップＳ８で用いる。

図２のステップＳ８では、ステップＳ３中で計算したのと同様に、ショットキー障壁ポテンシャルＶ_Ｓｃｈのｘ＝０における古典的状態密度Ｄ_Ｓｃｈ（Ｅ）を計算し直す。

図８の実線が、Ｄ_ｎｅｗ（Ｅ）＝Ｄ_Ｓｃｈ（Ｅ＋ΔＶ）、つまり、計算し直したＤ_Ｓｃｈ（Ｅ）であり、図８の破線が計算前の古典状態密度Ｄ_Ｓｃｈ（Ｅ）である。このように、Ｖ_Ｓｃｈが変化した分だけ、Ｄ_Ｓｃｈ（Ｅ）は、エネルギーがシフトする。

その後、図２のステップＳ５に戻り、再計算したＤ_Ｓｃｈ（Ｅ）を用いて、古典的キャリア密度Ｎ_Ｓｃｈを計算し、ステップＳ６で、Ｎ_Ｓｃｈ＝Ｎ_ｔｏｔとなるまで、ステップＳ５〜ステップＳ８の手順を繰り返す。

この際、ステップＳ７での新たなショットキー障壁ポテンシャルＶ_Ｓｃｈの変化量ΔＶは、
Ｎ_Ｓｃｈ＝∫ｆ_ｓｄ（Ｅ）Ｄ_Ｓｃｈ（Ｅ）ｄＥ
がＶ_Ｓｃｈに対して単調な関数となるため、二分法等を用いて決定すれば、効率よく、
Ｎ_Ｓｃｈ＝Ｎ_ｔｏｔ
となるＶ_Ｓｃｈを決定することができる。

最後に、図２のステップＳ９で、ステップＳ６でＮ_Ｓｃｈ＝Ｎ_ｔｏｔとなった時点でのＶ_Ｓｃｈを補正ショットキー障壁ポテンシャルとして出力する。

本実施例では、ΔＶ＝２２ｍｅＶであり、図４の実線で示されるＶ_ｎｅｗが、補正ショットキー障壁ポテンシャルとなる。

図９は、本発実施例で得られた補正ショットキー障壁ポテンシャルを用いて計算した、ショットキー・ソース／ドレインＧｅ‐ｐＭＯＳＦＥＴの電流電圧特性を示す図である。横軸はゲート電圧(V)、縦軸はソース電流（uA/um）である。図９において、実線が計算値、破線が実験値である。キャリア輸送シミュレーションについては、フルバンド・モンテカルロシミュレーションを採用した。

このように、本発明のキャリアがショットキー障壁を量子力学的にトンネルする効果を、ショットキー障壁ポテンシャルに取り入れることにより、広く用いられているモンテカルロ・シミュレーションを用いて、正しくショットキー・ソース／ドレインＧｅ‐ｐＭＯＳＦＥＴの電流電圧特性を計算することができる。

なお、図９において、ゲート電圧が低い領域での実験値との差は、Ｇｅデバイスで顕著に現れるリーク電流の影響であり、本発明の補正ショットキー障壁ポテンシャルに問題がある訳ではない。

図１０は、補正ショットキー障壁ポテンシャルを用いずに計算した、ショットキー・ソース／ドレインＧｅ‐ｐＭＯＳＦＥＴの電流電圧特性である。このように、キャリアがショットキー障壁を量子力学的にトンネルする効果を取り入れない場合には、実験値とはかけ離れた計算結果が得られてしまう。

本実施例では、モンテカルロ・シミュレーションを用いているが、本発明の補正ショットキー障壁ポテンシャルは、その他の古典的・半古典的な輸送シミュレーションにも用いることができる。

また、本実施例では、フルバンド構造を考慮しているが、フルバンド構造を考慮して量子輸送方程式を解くことは計算時間が掛かりすぎるため、実用的ではない。

本発明の補正ショットキー障壁ポテンシャルを用いて、古典的・半古典的な輸送方程式を解くことにより、実用的な計算時間で、フルバンド構造を考慮したシミュレーションが可能となる。フルバンド構造は、特に複雑な価電子帯構造を持つｐＭＯＳＦＥＴの詳細な計算には必要となる。

以上のように、本実施例によれば、ショットキー・ソース／ドレインＭＯＳＦＥＴ中のキャリアがショットキー障壁を量子力学的にトンネルする効果を、古典的・半古典的な輸送方程式に基づく一般的なデバイスシミュレータに取り入れて、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性を高速かつ正確に解析することができる。

なお、上記の非特許文献の各開示を、本書に引用をもって繰り込むものとする。以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の一実施例の補正ショットキー障壁ポテンシャル算出装置の構成を示す図である。本発明の一実施例の動作手順を示す流れ図である。ショットキー・ソース／ドレインＭＯＳＦＥＴを模式的に示す図である。ソース／チャネル境界におけるショットキー障壁ポテンシャルの例を示す図である。トンネル状態密度と全状態密度の例を示す図である。古典的状態密度の例を示す図である。ソース／チャネル境界でのキャリア分布の例を示す図である。ショットキー障壁ポテンシャルを変更した場合の古典的状態密度の例を示す図である。本実施例による計算結果の例を示す図である。比較例による計算結果の例を示す図である。本発明の一実施例におけるトンネル状態密度算出部の構成を示す図である。本発明の一実施例におけるトンネル状態密度算出部の動作手順を示す流れ図である。ショットキー障壁ポテンシャルの量子力学的な透過確率の例を示す図である。トンネル状態密度の例を示す図である。

符号の説明

１ショットキー障壁ポテンシャル入力部
２トンネル状態密度算出部
３古典的状態密度計算部
４全状態密度計算部
５キャリア分布入力部
６キャリア密度計算部
７キャリア密度比較部
８ショットキー障壁ポテンシャル変更部
９補正ショットキー障壁ポテンシャル出力部
１１ショットキー障壁透過確率計算部
１２基準状態密度計算部
１３トンネル状態密度計算部
１４トンネル状態密度出力部

Claims

ショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルを入力するショットキー障壁ポテンシャル入力部と、
前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における量子力学的なトンネル効果によるトンネル状態密度を算出するトンネル状態密度算出部と、
前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算する古典的状態密度計算部と、
前記古典的状態密度と前記トンネル状態密度とから、全状態密度を計算する全状態密度計算部と、
ショットキー障壁領域におけるキャリア分布を入力するキャリア分布入力部と、
前記全状態密度と前記キャリア分布とから、ショットキー障壁領域における全キャリア密度を、前記古典的状態密度と前記キャリア分布からショットキー障壁領域における古典的キャリア密度をそれぞれ計算するキャリア密度計算部と、
前記全キャリア密度と前記古典的キャリア密度とを比較するキャリア密度比較部と、
前記古典的キャリア密度が前記全キャリア密度と等しくなるまでショットキー障壁ポテンシャルを変更するショットキー障壁ポテンシャル変更部と、
前記ショットキー障壁ポテンシャル変更部で得られたショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとして出力する補正ショットキー障壁ポテンシャル出力部と、
を備える、ことを特徴とする補正ショットキー障壁ポテンシャル算出装置。
前記トンネル状態密度算出部が、
ショットキー障壁の量子力学的な透過確率分布を計算するショットキー障壁透過確率計算部と、
古典的状態密度の基準状態密度を計算する基準状態密度計算部と、
前記透過確率分布に前記基準状態密度を乗じてトンネル状態密度を計算するトンネル状態密度計算部と、
前記トンネル状態密度を出力するトンネル状態密度出力部と、
を備えている、ことを特徴とする請求項１に記載の補正ショットキー障壁ポテンシャル算出装置。
請求項１または請求項２に記載の補正ショットキー障壁ポテンシャル算出装置で算出された補正ショットキー障壁ポテンシャルを入力する補正ショットキー障壁ポテンシャル入力部と、
前記入力された補正ショットキー障壁ポテンシャルのもとで、キャリアの古典的又は半古典的な輸送方程式を数値的に解き、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性をシミュレーションする古典的輸送シミュレーション部と、
を備える、ことを特徴とするデバイスシミュレーション装置。
ａ）ショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルを入力するショットキー障壁ポテンシャル入力工程と、
ｂ）前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における量子力学的なトンネル効果によるトンネル状態密度を計算するトンネル状態密度算出工程と、
ｃ）前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算し、前記トンネル状態密度と前記古典的状態密度とから、全状態密度を計算する全状態密度計算工程と、
ｄ）ショットキー障壁領域におけるキャリア分布を入力し、前記キャリア分布と前記全状態密度とから、ショットキー障壁領域における全キャリア密度を計算する全キャリア密度計算工程と、
ｅ）現在のショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度と、前記キャリア分布とから古典的キャリア密度を計算する古典的キャリア密度計算工程と、
ｆ）前記全キャリア密度と前記古典的キャリア密度とを比較するキャリア密度比較工程と、
ｇ）前記古典的キャリア密度が前記全キャリア密度と等しくない場合にショットキー障壁ポテンシャルを変更するショットキー障壁ポテンシャル変更工程と、
ｈ）前記ショットキー障壁ポテンシャル変更工程で変更されたショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算する古典的状態密度計算工程と、
ｉ）前記古典的キャリア密度が前記全キャリア密度と等しい場合のショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとして出力する補正ショットキー障壁ポテンシャル出力工程と、
を含む、ことを特徴とする補正ショットキー障壁ポテンシャル算出方法。
前記トンネル状態密度算出工程が、
ｂ１）ショットキー障壁の量子力学的な透過確率分布を計算するショットキー障壁透過確率計算工程と、
ｂ２）古典的状態密度の基準状態密度を計算する基準状態密度計算工程と、
ｂ３）前記透過確率分布に前記基準状態密度を乗じてトンネル状態密度を計算するトンネル状態密度計算工程と、
ｂ４）前記トンネル状態密度を出力するトンネル状態密度出力工程と、
を含むことを特徴とする請求項４に記載の補正ショットキー障壁ポテンシャル算出方法。
ｈ）の前記古典的状態密度計算工程で古典的状態密度を再計算した後、ｅ）の前記古典的キャリア密度計算工程に戻り、再計算した古典的状態密度と前記キャリア分布とから古典的キャリア密度を再計算し、
ｆ）の前記キャリア密度比較工程で、前記全キャリア密度と前記古典的キャリア密度とを比較し、不一致の場合、前記全キャリア密度と前記古典的キャリア密度とが一致するまで、ｇ）の前記ショットキー障壁ポテンシャル変更工程、ｈ）の前記古典的状態密度計算工程、ｅ）の古典的キャリア密度計算工程、ｆ）の前記キャリア密度比較工程を繰り返し、
ｆ）の前記キャリア密度比較工程で、前記全キャリア密度と前記古典的キャリア密度とが一致した場合、ｉ）の前記補正ショットキー障壁ポテンシャル出力工程を実行する、ことを特徴とする請求項４又は５に記載の補正ショットキー障壁ポテンシャル算出方法。
請求項４乃至６のいずれか１項に記載の補正ショットキー障壁ポテンシャル算出方法により算出された補正ショットキー障壁ポテンシャルを入力する補正ショットキー障壁ポテンシャル入力工程と、
前記入力された補正ショットキー障壁ポテンシャルのもとで、キャリアの古典的又は半古典的な輸送方程式を数値的に解き、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性をシミュレーションする古典的輸送シミュレーション工程と、
を含むことを特徴とするデバイスシミュレーション方法。
ａ）ショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルを入力する処理と、
ｂ）前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における量子力学的なトンネル効果によるトンネル状態密度を算出するトンネル状態密度算出処理と、
ｃ）前記ショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算し、前記トンネル状態密度と前記古典的状態密度とから、全状態密度を計算する処理と、
ｄ）ショットキー障壁領域におけるキャリア分布を入力し前記キャリア分布と前記全状態密度からショットキー障壁領域における全キャリア密度を計算する処理と、
ｅ）現在のショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度と前記キャリア分布から古典的キャリア密度を計算する古典的キャリア密度計算処理と、
ｆ）前記全キャリア密度と前記古典的キャリア密度とを比較するキャリア密度比較処理と、
ｇ）前記古典的キャリア密度が前記全キャリア密度と等しくない場合にショットキー障壁ポテンシャルを変更するショットキー障壁ポテンシャル変更処理と、
ｈ）前記ショットキー障壁ポテンシャル変更処理で変更されたショットキー障壁ポテンシャル下でのショットキー障壁領域における古典的状態密度を計算する古典的状態密度計算処理と、
ｉ）前記古典的キャリア密度が前記全キャリア密度と等しい場合のショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとして出力する補正ショットキー障壁ポテンシャル出力処理と、
をコンピュータに実行させる、補正ショットキー障壁ポテンシャル算出プログラム。
前記トンネル状態密度算出処理として、
ｂ１）ショットキー障壁の量子力学的な透過確率分布を計算するショットキー障壁透過確率計算処理と、
ｂ２）古典的状態密度の基準状態密度を計算する基準状態密度計算処理と、
ｂ３）前記透過確率分布に前記基準状態密度を乗じてトンネル状態密度を計算するトンネル状態密度計算処理と、
ｂ４）前記トンネル状態密度を出力するトンネル状態密度出力処理と、
を前記コンピュータに実行させる請求項８記載の補正ショットキー障壁ポテンシャル算出プログラム。
ｈ）の前記古典的状態密度計算処理で古典的状態密度を再計算した後、ｅ）の前記古典的キャリア密度計算処理に戻り、再計算した古典的状態密度と前記キャリア分布とから古典的キャリア密度を再計算し、
ｆ）の前記キャリア密度比較処理で、前記全キャリア密度と前記古典的キャリア密度とを比較し、不一致の場合、前記全キャリア密度と前記古典的キャリア密度とが一致するまで、ｇ）の前記ショットキー障壁ポテンシャル変更処理、ｈ）の前記古典的状態密度計算処理、ｅ）の古典的キャリア密度計算処理、ｆ）の前記キャリア密度比較処理を繰り返し、
ｆ）の前記キャリア密度比較処理で、前記全キャリア密度と前記古典的キャリア密度とが一致した場合、ｉ）の前記補正ショットキー障壁ポテンシャル出力処理を実行する、
上記各処理を、前記コンピュータに実行させる請求項８又は９記載の補正ショットキー障壁ポテンシャル算出プログラム。
請求項８乃至１０のいずれか１項に記載の補正ショットキー障壁ポテンシャル算出プログラムを前記コンピュータに実行させて得られた補正ショットキー障壁ポテンシャルを入力する補正ショットキー障壁ポテンシャル入力処理と、
前記入力された補正ショットキー障壁ポテンシャルのもとで、キャリアの古典的又は半古典的な輸送方程式を数値的に解き、ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性をシミュレーションする古典的輸送シミュレーション処理と、
をコンピュータに実行させるデバイスシミュレーションプログラム。
請求項８乃至１０のいずれか１項に記載の補正ショットキー障壁ポテンシャル算出プログラムを記録した、コンピュータで読み出し可能な記録媒体。
請求項１１記載のデバイスシミュレーションプログラムを記録した、コンピュータで読み出し可能な記録媒体。
入力されたショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルから、ショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁領域における量子力学的なトンネル効果によるトンネル状態密度を求め、
前記ショットキー障壁領域における古典的状態密度を求め、前記古典的状態密度と前記トンネル状態密度とに基づき全状態密度を求め、
前記ショットキー障壁領域におけるキャリアの分布関数と前記全状態密度との積の積分演算により求めた全キャリア密度と、前記ショットキー障壁領域における前記キャリアの分布関数と前記古典的状態密度との積の積分演算により求めた古典的キャリア密度とを比較し、
前記比較の結果、前記古典的キャリア密度と前記全キャリア密度が等しくない場合、前記ショットキー障壁ポテンシャルを変更した上で前記古典的状態密度を再計算し、再計算した前記古典的状態密度に基づき古典的キャリア密度を再計算し、再計算した前記古典的キャリア密度と前記全キャリア密度を比較する処理を、前記古典的キャリア密度が前記全キャリア密度と等しくなるまで繰り返し、
前記古典的キャリア密度が前記全キャリア密度と等しい場合のショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとし、
前記補正ショットキー障壁ポテンシャルを用いて、古典的又は半古典的な輸送方程式を解き、前記ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性をシミュレーションする、
上記一連の処理をコンピュータに実行させるプログラム。
入力装置と演算装置とを備え、
前記演算装置は、
前記入力装置から入力されたショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁ポテンシャルから、ショットキー・ソース／ドレインＭＯＳＦＥＴのショットキー障壁領域における量子力学的なトンネル効果によるトンネル状態密度を求め、
前記ショットキー障壁領域における古典的状態密度を求め、前記古典的状態密度と前記トンネル状態密度とに基づき全状態密度を求め、
前記ショットキー障壁領域におけるキャリアの分布関数と前記全状態密度との積の積分演算により求めた全キャリア密度と、前記ショットキー障壁領域における前記キャリアの分布関数と前記古典的状態密度との積の積分演算により求めた古典的キャリア密度とを比較し、
前記比較の結果、前記古典的キャリア密度と前記全キャリア密度が等しくない場合、前記ショットキー障壁ポテンシャルを変更した上で前記古典的状態密度を再計算し、再計算した前記古典的状態密度に基づき古典的キャリア密度を再計算し、再計算した前記古典的キャリア密度と前記全キャリア密度を比較する処理を、前記古典的キャリア密度が前記全キャリア密度と等しくなるまで繰り返し、
前記古典的キャリア密度が前記全キャリア密度と等しい場合のショットキー障壁ポテンシャルを補正ショットキー障壁ポテンシャルとし、
前記補正ショットキー障壁ポテンシャルを用いて、古典的又は半古典的な輸送方程式を解き、前記ショットキー・ソース／ドレインＭＯＳＦＥＴの電気的特性をシミュレーションする、シミュレーションシステム。