JP3877611B2 - シミュレーション装置およびシミュレーション方法 - Google Patents
シミュレーション装置およびシミュレーション方法 Download PDFInfo
- Publication number
- JP3877611B2 JP3877611B2 JP2002054673A JP2002054673A JP3877611B2 JP 3877611 B2 JP3877611 B2 JP 3877611B2 JP 2002054673 A JP2002054673 A JP 2002054673A JP 2002054673 A JP2002054673 A JP 2002054673A JP 3877611 B2 JP3877611 B2 JP 3877611B2
- Authority
- JP
- Japan
- Prior art keywords
- transition region
- simulation
- contact
- silicide
- contact resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、接触抵抗を考慮に入れてシミュレーション対象物の物理的特性を評価するシミュレーション装置およびシミュレーション方法に関する。
【０００２】
【従来の技術】
LSIの効率的な設計には、デバイス・シミュレーションが欠かせない。デバイス・シミュレーションには、半導体デバイス中の様々な現象を評価システムの一部として組み込んでおく必要がある。その現象の一つに、コンタクト抵抗がある。
【０００３】
図１は絶縁ゲート型トランジスタ（以下、MOSFETと称す）の典型的な断面図を示している。半導体デバイス中には、殆どの場合、金属と半導体の接触部がある。図１の場合、ソースシリサイドとソース拡散層の界面と、ドレインシリサイドとドレイン拡散層の界面がそれぞれ接触部である。これらの接触部では、接触抵抗が発生する。この接触抵抗（コンタクト抵抗）は、電流低下や発熱の原因となる。
【０００４】
従来の技術において、コンタクト抵抗を考慮に入れる最も単純な手法は、図１９に示すように、端子電極に外付け抵抗を付加することである。この手法では、デバイス内部におけるコンタクト抵抗による電位降下や発熱の影響を考慮することが出来ない。
【０００５】
そこで、コンタクト抵抗の影響をデバイスの内部に取り入れてシミュレーションを実行する手法として、図２０に示すような手法がある。すなわち、ユーザが指定または自動的に計算したコンタクト抵抗値ρcを抵抗率ρsに変換する。すなわち、金属と半導体の間にグリッド間隔Δｘを設け、コンタクト抵抗値ρcをグリッド間隔Δｘで割ることによって、抵抗率ρsをグリッド間隔に設定する。
【０００６】
この手法によれば、グリッド間隔Δｘが変化しても、図２１に示すように電流値には殆ど影響しない。これは、図２２に示すように、グリッド間隔Δｘが変化しても、コンタクト部において、電位差が殆ど変化しないように抵抗率ρsがグリッド間隔Δｘに応じて設定されているためである。
【０００７】
このように、従来の技術においても、グリッド間隔に影響されることなく、コンタクト抵抗値を電流値に反映させたシミュレーションが可能である。
【０００８】
【発明が解決しようとする課題】
しかしながら、図２０の手法では、コンタクト抵抗による発熱にグリッド間隔依存性が現れてしまう。
【０００９】
図２３はMOSFETの基板表面部における格子温度分布を示している。シリサイドと拡散層の接触部における格子温度がグリッド間隔によって変化している。これは、コンタクト抵抗を反映させたグリッド間隔において、電界値が異なるためである。
【００１０】
具体的に説明すると、図２３において、コンタクト抵抗を反映させたグリッド間隔をΔｘ、電位差をΔψとすると、上述したようにΔψはΔｘによって大きな変化はしない。ところが、シリサイドと拡散層の接触部における消費電力は、電流密度Ｊと電界Ｅで計算され、電界Ｅは（-Δψ／Δｘ）で与えられるため、Δψが一定でも、Δｘが異なれば、消費電力が異なってしまう。その結果、図２３に示されるような、格子温度分布の違いが現れる。
【００１１】
このように、従来は、コンタクト抵抗を考慮に入れてシミュレーションを行っても、グリッド間隔に応じて格子温度に関するシミュレーション結果が異なってしまい、コンタクト抵抗部の発熱による破壊などの耐性の予測結果が異なってしまう。
【００１２】
本発明は、このような点に鑑みてなされたものであり、その目的は、グリッド間隔の大小に左右されずに格子温度に関するシミュレーションを精度よく行うことが可能なシミュレーション装置およびシミュレーション方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の一態様によれば、互いに接触する金属またはシリサイドと半導体とを含むシミュレーション対象物に対してシミュレーションを行って、前記シミュレーション対象物の物理的特性を評価するシミュレーション装置において、前記金属またはシリサイドと半導体との接触部に、ρs＝ρc／Δｘ（ρsは仮想的な遷移領域の抵抗率、ρcは前記金属またはシリサイドと半導体との接触抵抗、Δｘは前記遷移領域の幅）を満たす前記遷移領域を設定する遷移領域設定部と、前記接触部の接触抵抗による消費電力Ｐを計算する電力計算部と、を備え、前記電力計算部は、前記接触部の接触抵抗ρcと、前記遷移領域の両端面にそれぞれ設定されるグリッド間の電位差ΔΨと、前記グリッドの空間範囲が接する面積Ｓと、前記グリッドの空間範囲の体積Ｖとに基づいて、Ｐ＝ＳΔΨ／Ｖρcで表される前記消費電力Ｐを計算することを特徴とするシミュレーション装置が提供される。
【００１４】
また、本発明の一態様によれば、互いに接触する金属またはシリサイドと半導体とを含むシミュレーション対象物に対してシミュレーションを行って、前記シミュレーション対象物の物理的特性を評価するシミュレーション方法において、前記金属またはシリサイドと半導体との接触部に、ρs＝ρc／Δｘ（ρsは仮想的な遷移領域の抵抗率、ρcは前記金属またはシリサイドと半導体との接触抵抗、Δｘは前記遷移領域の幅）を満たす前記遷移領域をコンピュータの計算部にて設定するステップと、前記接触部の接触抵抗による消費電力Ｐを前記計算部にて計算するステップと、を備え、前記計算部は、前記接触部の接触抵抗ρcと、前記遷移領域の両端面にそれぞれ設定されるグリッド間の電位差ΔΨと、前記グリッドの空間範囲が接する面積Ｓと、前記グリッドの空間範囲の体積Ｖとに基づいて、Ｐ＝ＳΔΨ／Ｖρcで表される前記消費電力Ｐを計算することを特徴とするシミュレーション方法が提供される。
【００１５】
【発明の実施の形態】
以下、本発明に係るシミュレーション装置およびシミュレーション方法について、図面を参照しながら具体的に説明する。
【００１６】
以下では、シミュレーション対象物の一例として、図１に示すように、ソース拡散層１の上面に形成されるソースシリサイド２と、ドレイン拡散層３の上面に形成されるドレインシリサイド４とを備えたMOSFETのシミュレーションを行う場合について主に説明するが、本発明が対象とするシミュレーション対象物はMOSFETに限定されず、互いに接触する二つの物質を含む各種のシミュレーション対象物が対象になる。ただし、ｐｎ接合部については本発明の適用外である。
【００１７】
本実施形態では、図１のMOSFETの半導体と金属の接触部、より具体的には、ソース拡散層１とソースシリサイド２の接触部と、ドレイン拡散層３とドレインシリサイド４の接触部とにそれぞれ、図２に示すように、シミュレーション用の仮想的な遷移領域５を設定する。遷移領域５の両端面にはグリッド６が設けられ、グリッド間の幅、すなわち遷移領域５の幅をΔｘとする。
【００１８】
まず、本実施形態の原理を簡単に説明する。図３は、長さ０．１μｍの半導体の両端にシリサイドを配置し、左端シリサイド４ａを０Ｖに設定し、右端シリサイド４ｂに１Ｖを印加した例を示している。図４は図３のポテンシャル図である。なお、半導体のドナー不純物濃度は例えば１０20cm-3とする。
【００１９】
図３及び図４の半導体中に黒丸で概念的に図示したように、電子は左端のシリサイドから量子力学的トンネルにより半導体中に注入される。このとき、半導体が得るエネルギーは、図４に示したΔΨである。このエネルギーは、フォノン散乱によって格子系に遷移し、格子温度が上昇して接触部付近が発熱した状態になる。
【００２０】
図５は本実施形態の原理を説明するためのフローチャートである。本実施形態では、半導体と金属（シリサイド）との間に仮想的な遷移領域５を設定し、熱伝導率κを特性長ＬDで割って、コンタクト熱伝導率κcを規定する（ステップＳ１）。
【００２１】
ここで、特性長ＬDとは、接触部付近に生じる空乏層幅、または空乏層幅に比例した値である。また、コンタクト熱伝導率κcとは、異なる物質間（本実施形態では、半導体と金属間）の接触部の熱伝導率である。
【００２２】
次に、遷移領域５の接触抵抗による電位差ΔΨをエネルギー緩和時間τwで割り、コンタクト電力Ｐcを規定する（ステップＳ２）。ここで、エネルギー緩和時間τwとは、キャリアのエネルギーが散乱により失われる平均時間である。また、コンタクト電力Ｐcとは、異なる物質間（本実施形態では、半導体と金属間）の接触抵抗による消費電力である。
【００２３】
次に、遷移領域５の幅すなわちグリッド間隔Δｘをコンタクト熱伝導率κcに乗じて遷移領域５の熱伝導率κ'を計算するとともに、コンタクト電力Ｐcをグリッド間隔Δｘで割って、遷移領域５の接触抵抗による消費電力Ｐ'を計算する（ステップＳ３）。
【００２４】
次に、計算した熱伝導率κ'と消費電力Ｐ'を用いて、（１）式及び（２）式に示す熱伝導方程式を解く（ステップＳ４）。
【数１】
ここで、ＣLは熱容量、ＴLは格子温度、ｔは時間である。
【００２５】
以下、本発明に係るシミュレーション装置の一実施形態について詳細に説明する。
【００２６】
図６は本発明に係るシミュレーション装置の一実施形態の概略構成を示すブロック図である。図６のシミュレーション装置は、入力部１１と、準備部１２と、計算部１３と、出力部１４とを備えている。
【００２７】
入力部１１は、ユーザから指示されたデバイス構造、不純物分布及び電圧印加条件などの情報を取り込む。
【００２８】
準備部１２は、シミュレーション対象物（例えば、MOSFET）上にグリッドを設定する処理と、各グリッドに誘電率、仕事関数及び固定電荷密度などのバイアス条件により変化しない物理量を割り当てる処理とを行う。
【００２９】
計算部１３は、後に詳述するように、熱伝導方程式を含む支配方程式を解いてシミュレーション対象物の物理的特性を評価する。出力部１４は、計算部１３による計算結果を画像や数字等の形式で出力する。
【００３０】
図７は計算部１３の処理手順の一例を示す概略的なフローチャートである。まず、各種の物理量の初期値を設定する（ステップＳ１１）。より具体的には、電子や正孔のキャリア濃度に関しては、電荷中性条件と質量保存則に基づいて決定する。電位に関しては、キャリア濃度とボルツマン統計から擬フェルミレベルとして電位を与えたり、仕事関数に基づいて電位を与える。格子温度、電子温度及び正孔温度などは、周囲温度を初期値とする。
【００３１】
次に、シミュレーション対象であるMOSFETの各端子に印加すべきバイアス電圧を設定する（ステップＳ１２）。バイアス電圧の与え方に関するスケジュールは、入力部１１にてユーザが入力したバイアス条件に基づいて予め設定される。
【００３２】
次に、熱伝導方程式を含む支配方程式を解き、各種の物理量の分布を計算する（ステップＳ１３）。このステップＳ１３の処理については後で詳述する。
【００３３】
次に、すべてのバイアス条件についてステップＳ１３の計算処理が終了したか否かを判定する（ステップＳ１４）。まだ終了していないバイアス条件があれば、新たなバイアス条件を設定してステップＳ１２以降の処理を繰り返す。すべてのバイアス条件についてステップＳ１３の計算処理が終了すると、計算部１３は計算結果を出力部１４に送る。
【００３４】
図８は図７のステップＳ１３の処理手順を詳しく説明する詳細フローチャートである。まず、シミュレーション対象であるMOSFETをグリッドで分割した状態で、各グリッド間のブランチごとに移動度を計算する（ステップＳ２１）。次に、各グリッド間のブランチごとに熱伝導率を計算する（ステップＳ２２）。次に、グリッドごとに電力を計算する（ステップＳ２３）。次に、グリッドごとに衝突イオン化率を計算する（ステップＳ２４）。
【００３５】
以上のステップＳ２１〜Ｓ２４は、従来のデバイスシミュレーションでも行われる処理であり、これらの処理結果は、上述した熱伝導方程式を解く際に用いられる。
【００３６】
次に、キャリアのエネルギーが散乱により失われる平均時間を表すエネルギー緩和時間を計算する（ステップＳ２５）。図９はステップＳ２５の処理の詳細フローチャートである。まず、グリッド上の所定の物理量を参照する（ステップＳ４１）。ここで、所定の物理量とは、例えば、不純物濃度、キャリア濃度、キャリアエネルギー及び電界などである。
【００３７】
次に、参照した物理量の関数として、エネルギー緩和時間を計算する（ステップＳ４２）。次に、グリッド上でエネルギー緩和時間を保存する（ステップＳ４３）。以上のステップＳ４１〜Ｓ４３の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００３８】
図８のステップＳ２５の処理が終了すると、次に、遷移領域５内のグリッド間のブランチごとに、キャリアがエネルギーを失うまでの距離を表す特性長を計算する（ステップＳ２６）。ここで、特性長とは、より具体的には、例えば、電極と半導体との間に形成されるショットキーバリアによる空乏層幅である。
【００３９】
図１０はステップＳ２６の処理の詳細フローチャートである。まず、MOSFETに設定されたグリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ５１）。遷移領域５を挟まなければ処理を終了し、挟んでいれば、このブランチ上の特性長を計算する（ステップＳ５２）。次に、計算した特性長をブランチに対応づけて保存する（ステップＳ５３）。以上のステップＳ５１〜Ｓ５３の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００４０】
図８のステップＳ２６の処理が終了すると、次に、遷移領域５内のグリッド間のブランチごとに抵抗率を計算する（ステップＳ２７）。図１１は図８のステップＳ２７の処理の詳細フローチャートである。まず、グリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ６１）。遷移領域５を挟まなければ処理を終了し、挟んでいれば、遷移領域５の幅Δｘと接触抵抗ρcを参照する（ステップＳ６２）。次に、（３）式に基づいて遷移領域５の抵抗率ρsを計算する（ステップＳ６３）。
ρs＝ρc／Δｘ …（３）
次に、（４）式に基づいて移動度μを計算する（ステップＳ６４）。
μ＝（１／ｑ）Ｎρs …（４）
ここで、ｑは単位素電荷、Ｎは不純物濃度またはキャリア濃度である。
【００４１】
次に、計算した移動度μをブランチに対応づけて保存する（ステップＳ６５）。
【００４２】
以上のステップＳ６１〜Ｓ６５の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００４３】
図８のステップＳ２７の処理が終了すると、次に、遷移領域５の熱伝導率を計算する（ステップＳ２８）。図１２は図８のステップＳ２８の処理の詳細フローチャートである。まず、グリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ７１）。挟まなければ処理を終了し、挟んでいれば、遷移領域５の幅Δｘ、エネルギー緩和時間および特性長ＬDを参照する（ステップＳ７２）。次に、（５）式に基づいて遷移領域５のコンタクト熱伝導率κcを計算する（ステップＳ７３）。
κc＝κL／ＬD …（５）
【００４４】
次に、（６）式に基づいて遷移領域５の熱伝導率κ'を計算する（ステップＳ７４）。
κ'＝κcΔｘ …（６）
【００４５】
次に、計算した熱伝導率κ'をブランチに対応づけて保存する（ステップＳ７５）。
【００４６】
以上のステップＳ７１〜Ｓ７５の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００４７】
図８のステップＳ２８の処理が終了すると、次に、遷移領域５の電力を計算する（ステップＳ２９）。図１３は図８のステップＳ２９の処理の詳細フローチャートである。まず、グリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ８１）。挟まなければ処理を終了し、挟んでいれば、遷移領域５の幅Δｘ、エネルギー緩和時間および特性長ＬDを参照する（ステップＳ８２）。次に、遷移領域５の電位差ΔΨを計算する（ステップＳ８３）。次に、（７）式に基づいて遷移領域５のコンタクト電力Ｐcを計算する（ステップＳ８４）。
Ｐc＝ｑΔΨ／ＬD×τw …（７）
【００４８】
ここで、コンタクト電力とは、異なる物質間（本実施形態の場合、ソース拡散層１とソースシリサイド２の接触部、あるいはドレイン拡散層３とドレインシリサイド４の接触部）の接触抵抗による消費電力である。
【００４９】
次に、（８）式に基づいて遷移領域５の電力Ｐを計算する（ステップＳ８５）。
Ｐ＝Ｐc／Δｘ …（８）
次に、電力Ｐをグリッドに対応づけて保存する（ステップＳ８６）。
【００５０】
以上のステップＳ８１〜Ｓ８６の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００５１】
図８のステップＳ２９の処理が終了すると、図１２のステップＳ７４で計算した遷移領域５の熱伝導率κ'と図１３のステップＳ８５で計算した遷移領域５の電力Ｐとを用いて、上述した（１）式及び(２)式に示す熱伝導方程式を離散化し、代数方程式に変換する（ステップＳ３０）。
【００５２】
より具体的には、以下の（９）〜（１２）式を離散化及び線形化して代数行列とし、そのヤコビアンを求める。
【数２】
【００５３】
ヤコビアンは、例えばポアソン方程式に関してヤコビアンを用いて行列式を記述すると、（１３）式のように記述される。
【数３】
【００５４】
上述した図７のステップＳ１２におけるバイアス設定は、上記の行列式に反映される。例えば、バイアスが設定される電極の電位がΨ3であるとする。その部分の電位は修正されないので、行列式は（１４）式のように記述される。
【数４】
【００５５】
次に、上記の行列式の逆行列を計算し、物理量の変化量を求める（ステップＳ３１）。解法としては、不完全ＬＵ分解などを用いて逆行列を求める間接解法を用いても良いし、ガウス消去などの直接解法を用いても良い。次に、この変化量を用いて、各種の物理量を更新する（ステップＳ３２）。
【００５６】
次に、解の変化が十分小さくなったか否かを判定する（ステップＳ３３）。解の変化がまだ小さくなければステップＳ２１に戻り、解の変化が小さければ図のステップＳ１４の処理に移行する。
【００５７】
図１４は本実施形態により計算された抵抗体における格子温度分布図である。この図では、本実施形態による計算結果を電子差型と表示し、従来の手法による結果を内積型と表示している。図１４からわかるように、本実施形態によれば、従来の手法に比べて、格子温度のグリッド間隔依存性が大幅に低減されている。
【００５８】
図１５はnMOSFETの内部における最大温度の時間変化を示す図である。この図でも、本実施形態による計算結果を電子差型と表示し、従来の手法による結果を内積型と表示している。図１５からわかるように、本実施形態によれば、遷移領域５の幅、すなわちグリッド間隔に依存しない温度変化を得ることができる。
【００５９】
このように、第１の実施形態では、半導体と金属との接触部に仮想的な遷移領域５を設定し、遷移領域５内の熱伝導率と遷移領域５内の接触抵抗による消費電力とを計算し、これら計算結果を用いて熱伝導方程式を解くため、遷移領域５の両端面に設定されるグリッド間隔が変化しても格子温度が変化しなくなる。したがって、半導体デバイスの熱に対する耐性を高精度に予測することができる。
【００６０】
（第２の実施形態）
第２の実施形態は、図８のステップＳ２９の電力計算処理の処理手順が第１の実施形態と異なるものである。それ以外の処理は第１の実施形態と同様のため、以下では相違点を中心に説明する。
【００６１】
第２の実施形態では、図１６に概念図を示すように、金属（シリサイド）と半導体との接触抵抗ρcと、金属と半導体との間に仮想的に設定される遷移領域５の接触抵抗ρcによる電位差ΔΨを用いて、（１５）式により電力Ｐを計算する。
Ｐ＝ＳΔΨ／Ｖρc …（１５）
【００６２】
ここで、Ｓは遷移領域５を形成するグリッドの空間範囲が接する面積、Ｖは遷移領域５を形成するグリッドの空間範囲の体積である。接触抵抗ρcは、実測値、ショットキー接合のシミュレーション結果、または解析モデルの計算結果を利用する。ここで、ショットキー接合のシミュレーション結果とは、異なる二つの物質間の障壁を量子力学的にトンネルするキャリアの挙動を計算し、その結果得られた電流電圧特性から接触抵抗を計算するものである。また、解析モデルの計算結果とは、ショットキー接合のシミュレーションを簡単化し、解析的に接触抵抗を求めるものである。
【００６３】
図１７は第２の実施形態における図８のステップＳ２９の処理手順を示す詳細フローチャートである。まず、グリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ９１）。挟まなければ処理を終了し、挟んでいれば、接触抵抗を参照する（ステップＳ９２）。次に、遷移領域５の電位差ΔΨを計算する（ステップＳ９３）。次に、（１５）式に基づいて遷移領域５の接触抵抗による消費電力Ｐを計算する（ステップＳ９４）。
【００６４】
次に、電力Ｐをグリッドに対応づけて保存する（ステップＳ９５）。
【００６５】
以上のステップＳ９１〜Ｓ９５の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００６６】
このように、第２の実施形態では、上述した（１５）式に基づいて消費電力を計算するため、第１の実施形態よりも簡易に消費電力を計算できる。
【００６７】
図１８は上述した第１及び第２の実施形態により計算された消費電力とモンテカルロ法により計算された電子エネルギーの散乱率との比較結果を示す図である。モンテカルロ法は、個々の電子や正孔の速度、エネルギー等の物理量とその変化を高精度に計算することができる。図１８からわかるように、第１及び第２の実施形態によれば、モンテカルロ法の結果を概ね再現できることがわかる。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明によれば、互いに接触する二つの物質の接触部に仮想的な遷移領域を設定し、遷移領域内の熱伝導率と遷移領域内の接触抵抗による消費電力とを計算し、これら計算結果を用いて熱伝導方程式を解くため、遷移領域の両端面に設定されるグリッド間隔が変化しても格子温度が変化しなくなる。したがって、半導体デバイスの熱に対する耐性を高精度に予測することができる。
【図面の簡単な説明】
【図１】シミュレーション対象物の一例を示すMOSFETの断面図。
【図２】シミュレーション用の仮想的な遷移領域を説明する図。
【図３】半導体の両端にシリサイドを配置したシミュレーション対象物の一例を示す図。
【図４】図３のポテンシャル図。
【図５】本実施形態の原理を説明するためのフローチャート。
【図６】本発明に係るシミュレーション装置の一実施形態の概略構成を示すブロック図。
【図７】計算部の処理手順の一例を示す概略的なフローチャート。
【図８】図７のステップＳ１３の処理手順を詳しく説明する詳細フローチャート。
【図９】ステップＳ２５の処理の詳細フローチャート。
【図１０】ステップＳ２６の処理の詳細フローチャート。
【図１１】ステップＳ２７の処理の詳細フローチャート。
【図１２】ステップＳ２８の処理の詳細フローチャート。
【図１３】ステップＳ２９の処理の詳細フローチャート。
【図１４】本実施形態により計算された抵抗体における格子温度分布図。
【図１５】 nMOSFETの内部における最大温度の時間変化を示す図。
【図１６】第２の実施形態の概念図。
【図１７】第２の実施形態における図８のステップＳ２９の処理手順を示す詳細フローチャート。
【図１８】第１及び第２の実施形態により計算された消費電力とモンテカルロ法により計算された電子エネルギーの散乱率との比較結果を示す図。
【図１９】コンタクト抵抗を考慮に入れる最も単純な従来の手法を説明する図。
【図２０】他の従来の手法を説明する図。
【図２１】図２０の手法によるシミュレーションによる電流特性を示す図。
【図２２】図２０の手法によるシミュレーションによる電圧特性を示す図。
【図２３】 MOSFETの基板表面部における格子温度分布を示す図。
【符号の説明】
１ ソース拡散層
２ ソースシリサイド
３ ドレイン拡散層
４ ドレインシリサイド
５ 遷移領域
１１ 入力部
１２ 準備部
１３ 計算部
１４ 出力部
【発明の属する技術分野】
本発明は、接触抵抗を考慮に入れてシミュレーション対象物の物理的特性を評価するシミュレーション装置およびシミュレーション方法に関する。
【０００２】
【従来の技術】
LSIの効率的な設計には、デバイス・シミュレーションが欠かせない。デバイス・シミュレーションには、半導体デバイス中の様々な現象を評価システムの一部として組み込んでおく必要がある。その現象の一つに、コンタクト抵抗がある。
【０００３】
図１は絶縁ゲート型トランジスタ（以下、MOSFETと称す）の典型的な断面図を示している。半導体デバイス中には、殆どの場合、金属と半導体の接触部がある。図１の場合、ソースシリサイドとソース拡散層の界面と、ドレインシリサイドとドレイン拡散層の界面がそれぞれ接触部である。これらの接触部では、接触抵抗が発生する。この接触抵抗（コンタクト抵抗）は、電流低下や発熱の原因となる。
【０００４】
従来の技術において、コンタクト抵抗を考慮に入れる最も単純な手法は、図１９に示すように、端子電極に外付け抵抗を付加することである。この手法では、デバイス内部におけるコンタクト抵抗による電位降下や発熱の影響を考慮することが出来ない。
【０００５】
そこで、コンタクト抵抗の影響をデバイスの内部に取り入れてシミュレーションを実行する手法として、図２０に示すような手法がある。すなわち、ユーザが指定または自動的に計算したコンタクト抵抗値ρcを抵抗率ρsに変換する。すなわち、金属と半導体の間にグリッド間隔Δｘを設け、コンタクト抵抗値ρcをグリッド間隔Δｘで割ることによって、抵抗率ρsをグリッド間隔に設定する。
【０００６】
この手法によれば、グリッド間隔Δｘが変化しても、図２１に示すように電流値には殆ど影響しない。これは、図２２に示すように、グリッド間隔Δｘが変化しても、コンタクト部において、電位差が殆ど変化しないように抵抗率ρsがグリッド間隔Δｘに応じて設定されているためである。
【０００７】
このように、従来の技術においても、グリッド間隔に影響されることなく、コンタクト抵抗値を電流値に反映させたシミュレーションが可能である。
【０００８】
【発明が解決しようとする課題】
しかしながら、図２０の手法では、コンタクト抵抗による発熱にグリッド間隔依存性が現れてしまう。
【０００９】
図２３はMOSFETの基板表面部における格子温度分布を示している。シリサイドと拡散層の接触部における格子温度がグリッド間隔によって変化している。これは、コンタクト抵抗を反映させたグリッド間隔において、電界値が異なるためである。
【００１０】
具体的に説明すると、図２３において、コンタクト抵抗を反映させたグリッド間隔をΔｘ、電位差をΔψとすると、上述したようにΔψはΔｘによって大きな変化はしない。ところが、シリサイドと拡散層の接触部における消費電力は、電流密度Ｊと電界Ｅで計算され、電界Ｅは（-Δψ／Δｘ）で与えられるため、Δψが一定でも、Δｘが異なれば、消費電力が異なってしまう。その結果、図２３に示されるような、格子温度分布の違いが現れる。
【００１１】
このように、従来は、コンタクト抵抗を考慮に入れてシミュレーションを行っても、グリッド間隔に応じて格子温度に関するシミュレーション結果が異なってしまい、コンタクト抵抗部の発熱による破壊などの耐性の予測結果が異なってしまう。
【００１２】
本発明は、このような点に鑑みてなされたものであり、その目的は、グリッド間隔の大小に左右されずに格子温度に関するシミュレーションを精度よく行うことが可能なシミュレーション装置およびシミュレーション方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の一態様によれば、互いに接触する金属またはシリサイドと半導体とを含むシミュレーション対象物に対してシミュレーションを行って、前記シミュレーション対象物の物理的特性を評価するシミュレーション装置において、前記金属またはシリサイドと半導体との接触部に、ρs＝ρc／Δｘ（ρsは仮想的な遷移領域の抵抗率、ρcは前記金属またはシリサイドと半導体との接触抵抗、Δｘは前記遷移領域の幅）を満たす前記遷移領域を設定する遷移領域設定部と、前記接触部の接触抵抗による消費電力Ｐを計算する電力計算部と、を備え、前記電力計算部は、前記接触部の接触抵抗ρcと、前記遷移領域の両端面にそれぞれ設定されるグリッド間の電位差ΔΨと、前記グリッドの空間範囲が接する面積Ｓと、前記グリッドの空間範囲の体積Ｖとに基づいて、Ｐ＝ＳΔΨ／Ｖρcで表される前記消費電力Ｐを計算することを特徴とするシミュレーション装置が提供される。
【００１４】
また、本発明の一態様によれば、互いに接触する金属またはシリサイドと半導体とを含むシミュレーション対象物に対してシミュレーションを行って、前記シミュレーション対象物の物理的特性を評価するシミュレーション方法において、前記金属またはシリサイドと半導体との接触部に、ρs＝ρc／Δｘ（ρsは仮想的な遷移領域の抵抗率、ρcは前記金属またはシリサイドと半導体との接触抵抗、Δｘは前記遷移領域の幅）を満たす前記遷移領域をコンピュータの計算部にて設定するステップと、前記接触部の接触抵抗による消費電力Ｐを前記計算部にて計算するステップと、を備え、前記計算部は、前記接触部の接触抵抗ρcと、前記遷移領域の両端面にそれぞれ設定されるグリッド間の電位差ΔΨと、前記グリッドの空間範囲が接する面積Ｓと、前記グリッドの空間範囲の体積Ｖとに基づいて、Ｐ＝ＳΔΨ／Ｖρcで表される前記消費電力Ｐを計算することを特徴とするシミュレーション方法が提供される。
【００１５】
【発明の実施の形態】
以下、本発明に係るシミュレーション装置およびシミュレーション方法について、図面を参照しながら具体的に説明する。
【００１６】
以下では、シミュレーション対象物の一例として、図１に示すように、ソース拡散層１の上面に形成されるソースシリサイド２と、ドレイン拡散層３の上面に形成されるドレインシリサイド４とを備えたMOSFETのシミュレーションを行う場合について主に説明するが、本発明が対象とするシミュレーション対象物はMOSFETに限定されず、互いに接触する二つの物質を含む各種のシミュレーション対象物が対象になる。ただし、ｐｎ接合部については本発明の適用外である。
【００１７】
本実施形態では、図１のMOSFETの半導体と金属の接触部、より具体的には、ソース拡散層１とソースシリサイド２の接触部と、ドレイン拡散層３とドレインシリサイド４の接触部とにそれぞれ、図２に示すように、シミュレーション用の仮想的な遷移領域５を設定する。遷移領域５の両端面にはグリッド６が設けられ、グリッド間の幅、すなわち遷移領域５の幅をΔｘとする。
【００１８】
まず、本実施形態の原理を簡単に説明する。図３は、長さ０．１μｍの半導体の両端にシリサイドを配置し、左端シリサイド４ａを０Ｖに設定し、右端シリサイド４ｂに１Ｖを印加した例を示している。図４は図３のポテンシャル図である。なお、半導体のドナー不純物濃度は例えば１０20cm-3とする。
【００１９】
図３及び図４の半導体中に黒丸で概念的に図示したように、電子は左端のシリサイドから量子力学的トンネルにより半導体中に注入される。このとき、半導体が得るエネルギーは、図４に示したΔΨである。このエネルギーは、フォノン散乱によって格子系に遷移し、格子温度が上昇して接触部付近が発熱した状態になる。
【００２０】
図５は本実施形態の原理を説明するためのフローチャートである。本実施形態では、半導体と金属（シリサイド）との間に仮想的な遷移領域５を設定し、熱伝導率κを特性長ＬDで割って、コンタクト熱伝導率κcを規定する（ステップＳ１）。
【００２１】
ここで、特性長ＬDとは、接触部付近に生じる空乏層幅、または空乏層幅に比例した値である。また、コンタクト熱伝導率κcとは、異なる物質間（本実施形態では、半導体と金属間）の接触部の熱伝導率である。
【００２２】
次に、遷移領域５の接触抵抗による電位差ΔΨをエネルギー緩和時間τwで割り、コンタクト電力Ｐcを規定する（ステップＳ２）。ここで、エネルギー緩和時間τwとは、キャリアのエネルギーが散乱により失われる平均時間である。また、コンタクト電力Ｐcとは、異なる物質間（本実施形態では、半導体と金属間）の接触抵抗による消費電力である。
【００２３】
次に、遷移領域５の幅すなわちグリッド間隔Δｘをコンタクト熱伝導率κcに乗じて遷移領域５の熱伝導率κ'を計算するとともに、コンタクト電力Ｐcをグリッド間隔Δｘで割って、遷移領域５の接触抵抗による消費電力Ｐ'を計算する（ステップＳ３）。
【００２４】
次に、計算した熱伝導率κ'と消費電力Ｐ'を用いて、（１）式及び（２）式に示す熱伝導方程式を解く（ステップＳ４）。
【数１】
【００２５】
以下、本発明に係るシミュレーション装置の一実施形態について詳細に説明する。
【００２６】
図６は本発明に係るシミュレーション装置の一実施形態の概略構成を示すブロック図である。図６のシミュレーション装置は、入力部１１と、準備部１２と、計算部１３と、出力部１４とを備えている。
【００２７】
入力部１１は、ユーザから指示されたデバイス構造、不純物分布及び電圧印加条件などの情報を取り込む。
【００２８】
準備部１２は、シミュレーション対象物（例えば、MOSFET）上にグリッドを設定する処理と、各グリッドに誘電率、仕事関数及び固定電荷密度などのバイアス条件により変化しない物理量を割り当てる処理とを行う。
【００２９】
計算部１３は、後に詳述するように、熱伝導方程式を含む支配方程式を解いてシミュレーション対象物の物理的特性を評価する。出力部１４は、計算部１３による計算結果を画像や数字等の形式で出力する。
【００３０】
図７は計算部１３の処理手順の一例を示す概略的なフローチャートである。まず、各種の物理量の初期値を設定する（ステップＳ１１）。より具体的には、電子や正孔のキャリア濃度に関しては、電荷中性条件と質量保存則に基づいて決定する。電位に関しては、キャリア濃度とボルツマン統計から擬フェルミレベルとして電位を与えたり、仕事関数に基づいて電位を与える。格子温度、電子温度及び正孔温度などは、周囲温度を初期値とする。
【００３１】
次に、シミュレーション対象であるMOSFETの各端子に印加すべきバイアス電圧を設定する（ステップＳ１２）。バイアス電圧の与え方に関するスケジュールは、入力部１１にてユーザが入力したバイアス条件に基づいて予め設定される。
【００３２】
次に、熱伝導方程式を含む支配方程式を解き、各種の物理量の分布を計算する（ステップＳ１３）。このステップＳ１３の処理については後で詳述する。
【００３３】
次に、すべてのバイアス条件についてステップＳ１３の計算処理が終了したか否かを判定する（ステップＳ１４）。まだ終了していないバイアス条件があれば、新たなバイアス条件を設定してステップＳ１２以降の処理を繰り返す。すべてのバイアス条件についてステップＳ１３の計算処理が終了すると、計算部１３は計算結果を出力部１４に送る。
【００３４】
図８は図７のステップＳ１３の処理手順を詳しく説明する詳細フローチャートである。まず、シミュレーション対象であるMOSFETをグリッドで分割した状態で、各グリッド間のブランチごとに移動度を計算する（ステップＳ２１）。次に、各グリッド間のブランチごとに熱伝導率を計算する（ステップＳ２２）。次に、グリッドごとに電力を計算する（ステップＳ２３）。次に、グリッドごとに衝突イオン化率を計算する（ステップＳ２４）。
【００３５】
以上のステップＳ２１〜Ｓ２４は、従来のデバイスシミュレーションでも行われる処理であり、これらの処理結果は、上述した熱伝導方程式を解く際に用いられる。
【００３６】
次に、キャリアのエネルギーが散乱により失われる平均時間を表すエネルギー緩和時間を計算する（ステップＳ２５）。図９はステップＳ２５の処理の詳細フローチャートである。まず、グリッド上の所定の物理量を参照する（ステップＳ４１）。ここで、所定の物理量とは、例えば、不純物濃度、キャリア濃度、キャリアエネルギー及び電界などである。
【００３７】
次に、参照した物理量の関数として、エネルギー緩和時間を計算する（ステップＳ４２）。次に、グリッド上でエネルギー緩和時間を保存する（ステップＳ４３）。以上のステップＳ４１〜Ｓ４３の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００３８】
図８のステップＳ２５の処理が終了すると、次に、遷移領域５内のグリッド間のブランチごとに、キャリアがエネルギーを失うまでの距離を表す特性長を計算する（ステップＳ２６）。ここで、特性長とは、より具体的には、例えば、電極と半導体との間に形成されるショットキーバリアによる空乏層幅である。
【００３９】
図１０はステップＳ２６の処理の詳細フローチャートである。まず、MOSFETに設定されたグリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ５１）。遷移領域５を挟まなければ処理を終了し、挟んでいれば、このブランチ上の特性長を計算する（ステップＳ５２）。次に、計算した特性長をブランチに対応づけて保存する（ステップＳ５３）。以上のステップＳ５１〜Ｓ５３の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００４０】
図８のステップＳ２６の処理が終了すると、次に、遷移領域５内のグリッド間のブランチごとに抵抗率を計算する（ステップＳ２７）。図１１は図８のステップＳ２７の処理の詳細フローチャートである。まず、グリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ６１）。遷移領域５を挟まなければ処理を終了し、挟んでいれば、遷移領域５の幅Δｘと接触抵抗ρcを参照する（ステップＳ６２）。次に、（３）式に基づいて遷移領域５の抵抗率ρsを計算する（ステップＳ６３）。
ρs＝ρc／Δｘ …（３）
次に、（４）式に基づいて移動度μを計算する（ステップＳ６４）。
μ＝（１／ｑ）Ｎρs …（４）
ここで、ｑは単位素電荷、Ｎは不純物濃度またはキャリア濃度である。
【００４１】
次に、計算した移動度μをブランチに対応づけて保存する（ステップＳ６５）。
【００４２】
以上のステップＳ６１〜Ｓ６５の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００４３】
図８のステップＳ２７の処理が終了すると、次に、遷移領域５の熱伝導率を計算する（ステップＳ２８）。図１２は図８のステップＳ２８の処理の詳細フローチャートである。まず、グリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ７１）。挟まなければ処理を終了し、挟んでいれば、遷移領域５の幅Δｘ、エネルギー緩和時間および特性長ＬDを参照する（ステップＳ７２）。次に、（５）式に基づいて遷移領域５のコンタクト熱伝導率κcを計算する（ステップＳ７３）。
κc＝κL／ＬD …（５）
【００４４】
次に、（６）式に基づいて遷移領域５の熱伝導率κ'を計算する（ステップＳ７４）。
κ'＝κcΔｘ …（６）
【００４５】
次に、計算した熱伝導率κ'をブランチに対応づけて保存する（ステップＳ７５）。
【００４６】
以上のステップＳ７１〜Ｓ７５の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００４７】
図８のステップＳ２８の処理が終了すると、次に、遷移領域５の電力を計算する（ステップＳ２９）。図１３は図８のステップＳ２９の処理の詳細フローチャートである。まず、グリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ８１）。挟まなければ処理を終了し、挟んでいれば、遷移領域５の幅Δｘ、エネルギー緩和時間および特性長ＬDを参照する（ステップＳ８２）。次に、遷移領域５の電位差ΔΨを計算する（ステップＳ８３）。次に、（７）式に基づいて遷移領域５のコンタクト電力Ｐcを計算する（ステップＳ８４）。
Ｐc＝ｑΔΨ／ＬD×τw …（７）
【００４８】
ここで、コンタクト電力とは、異なる物質間（本実施形態の場合、ソース拡散層１とソースシリサイド２の接触部、あるいはドレイン拡散層３とドレインシリサイド４の接触部）の接触抵抗による消費電力である。
【００４９】
次に、（８）式に基づいて遷移領域５の電力Ｐを計算する（ステップＳ８５）。
Ｐ＝Ｐc／Δｘ …（８）
次に、電力Ｐをグリッドに対応づけて保存する（ステップＳ８６）。
【００５０】
以上のステップＳ８１〜Ｓ８６の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００５１】
図８のステップＳ２９の処理が終了すると、図１２のステップＳ７４で計算した遷移領域５の熱伝導率κ'と図１３のステップＳ８５で計算した遷移領域５の電力Ｐとを用いて、上述した（１）式及び(２)式に示す熱伝導方程式を離散化し、代数方程式に変換する（ステップＳ３０）。
【００５２】
より具体的には、以下の（９）〜（１２）式を離散化及び線形化して代数行列とし、そのヤコビアンを求める。
【数２】
ヤコビアンは、例えばポアソン方程式に関してヤコビアンを用いて行列式を記述すると、（１３）式のように記述される。
【数３】
上述した図７のステップＳ１２におけるバイアス設定は、上記の行列式に反映される。例えば、バイアスが設定される電極の電位がΨ3であるとする。その部分の電位は修正されないので、行列式は（１４）式のように記述される。
【数４】
次に、上記の行列式の逆行列を計算し、物理量の変化量を求める（ステップＳ３１）。解法としては、不完全ＬＵ分解などを用いて逆行列を求める間接解法を用いても良いし、ガウス消去などの直接解法を用いても良い。次に、この変化量を用いて、各種の物理量を更新する（ステップＳ３２）。
【００５６】
次に、解の変化が十分小さくなったか否かを判定する（ステップＳ３３）。解の変化がまだ小さくなければステップＳ２１に戻り、解の変化が小さければ図のステップＳ１４の処理に移行する。
【００５７】
図１４は本実施形態により計算された抵抗体における格子温度分布図である。この図では、本実施形態による計算結果を電子差型と表示し、従来の手法による結果を内積型と表示している。図１４からわかるように、本実施形態によれば、従来の手法に比べて、格子温度のグリッド間隔依存性が大幅に低減されている。
【００５８】
図１５はnMOSFETの内部における最大温度の時間変化を示す図である。この図でも、本実施形態による計算結果を電子差型と表示し、従来の手法による結果を内積型と表示している。図１５からわかるように、本実施形態によれば、遷移領域５の幅、すなわちグリッド間隔に依存しない温度変化を得ることができる。
【００５９】
このように、第１の実施形態では、半導体と金属との接触部に仮想的な遷移領域５を設定し、遷移領域５内の熱伝導率と遷移領域５内の接触抵抗による消費電力とを計算し、これら計算結果を用いて熱伝導方程式を解くため、遷移領域５の両端面に設定されるグリッド間隔が変化しても格子温度が変化しなくなる。したがって、半導体デバイスの熱に対する耐性を高精度に予測することができる。
【００６０】
（第２の実施形態）
第２の実施形態は、図８のステップＳ２９の電力計算処理の処理手順が第１の実施形態と異なるものである。それ以外の処理は第１の実施形態と同様のため、以下では相違点を中心に説明する。
【００６１】
第２の実施形態では、図１６に概念図を示すように、金属（シリサイド）と半導体との接触抵抗ρcと、金属と半導体との間に仮想的に設定される遷移領域５の接触抵抗ρcによる電位差ΔΨを用いて、（１５）式により電力Ｐを計算する。
Ｐ＝ＳΔΨ／Ｖρc …（１５）
【００６２】
ここで、Ｓは遷移領域５を形成するグリッドの空間範囲が接する面積、Ｖは遷移領域５を形成するグリッドの空間範囲の体積である。接触抵抗ρcは、実測値、ショットキー接合のシミュレーション結果、または解析モデルの計算結果を利用する。ここで、ショットキー接合のシミュレーション結果とは、異なる二つの物質間の障壁を量子力学的にトンネルするキャリアの挙動を計算し、その結果得られた電流電圧特性から接触抵抗を計算するものである。また、解析モデルの計算結果とは、ショットキー接合のシミュレーションを簡単化し、解析的に接触抵抗を求めるものである。
【００６３】
図１７は第２の実施形態における図８のステップＳ２９の処理手順を示す詳細フローチャートである。まず、グリッド間のブランチが遷移領域５を挟むか否かを判定する（ステップＳ９１）。挟まなければ処理を終了し、挟んでいれば、接触抵抗を参照する（ステップＳ９２）。次に、遷移領域５の電位差ΔΨを計算する（ステップＳ９３）。次に、（１５）式に基づいて遷移領域５の接触抵抗による消費電力Ｐを計算する（ステップＳ９４）。
【００６４】
次に、電力Ｐをグリッドに対応づけて保存する（ステップＳ９５）。
【００６５】
以上のステップＳ９１〜Ｓ９５の処理は、シミュレーション対象であるMOSFET上に設定されたすべてのグリッドに対して行われる。
【００６６】
このように、第２の実施形態では、上述した（１５）式に基づいて消費電力を計算するため、第１の実施形態よりも簡易に消費電力を計算できる。
【００６７】
図１８は上述した第１及び第２の実施形態により計算された消費電力とモンテカルロ法により計算された電子エネルギーの散乱率との比較結果を示す図である。モンテカルロ法は、個々の電子や正孔の速度、エネルギー等の物理量とその変化を高精度に計算することができる。図１８からわかるように、第１及び第２の実施形態によれば、モンテカルロ法の結果を概ね再現できることがわかる。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明によれば、互いに接触する二つの物質の接触部に仮想的な遷移領域を設定し、遷移領域内の熱伝導率と遷移領域内の接触抵抗による消費電力とを計算し、これら計算結果を用いて熱伝導方程式を解くため、遷移領域の両端面に設定されるグリッド間隔が変化しても格子温度が変化しなくなる。したがって、半導体デバイスの熱に対する耐性を高精度に予測することができる。
【図面の簡単な説明】
【図１】シミュレーション対象物の一例を示すMOSFETの断面図。
【図２】シミュレーション用の仮想的な遷移領域を説明する図。
【図３】半導体の両端にシリサイドを配置したシミュレーション対象物の一例を示す図。
【図４】図３のポテンシャル図。
【図５】本実施形態の原理を説明するためのフローチャート。
【図６】本発明に係るシミュレーション装置の一実施形態の概略構成を示すブロック図。
【図７】計算部の処理手順の一例を示す概略的なフローチャート。
【図８】図７のステップＳ１３の処理手順を詳しく説明する詳細フローチャート。
【図９】ステップＳ２５の処理の詳細フローチャート。
【図１０】ステップＳ２６の処理の詳細フローチャート。
【図１１】ステップＳ２７の処理の詳細フローチャート。
【図１２】ステップＳ２８の処理の詳細フローチャート。
【図１３】ステップＳ２９の処理の詳細フローチャート。
【図１４】本実施形態により計算された抵抗体における格子温度分布図。
【図１５】 nMOSFETの内部における最大温度の時間変化を示す図。
【図１６】第２の実施形態の概念図。
【図１７】第２の実施形態における図８のステップＳ２９の処理手順を示す詳細フローチャート。
【図１８】第１及び第２の実施形態により計算された消費電力とモンテカルロ法により計算された電子エネルギーの散乱率との比較結果を示す図。
【図１９】コンタクト抵抗を考慮に入れる最も単純な従来の手法を説明する図。
【図２０】他の従来の手法を説明する図。
【図２１】図２０の手法によるシミュレーションによる電流特性を示す図。
【図２２】図２０の手法によるシミュレーションによる電圧特性を示す図。
【図２３】 MOSFETの基板表面部における格子温度分布を示す図。
【符号の説明】
１ ソース拡散層
２ ソースシリサイド
３ ドレイン拡散層
４ ドレインシリサイド
５ 遷移領域
１１ 入力部
１２ 準備部
１３ 計算部
１４ 出力部
Claims (2)
- 互いに接触する金属またはシリサイドと半導体とを含むシミュレーション対象物に対してシミュレーションを行って、前記シミュレーション対象物の物理的特性を評価するシミュレーション装置において、
前記金属またはシリサイドと半導体との接触部に、ρs＝ρc／Δｘ（ρsは仮想的な遷移領域の抵抗率、ρcは前記金属またはシリサイドと半導体との接触抵抗、Δｘは前記遷移領域の幅）を満たす前記遷移領域を設定する遷移領域設定部と、
前記接触部の接触抵抗による消費電力Ｐを計算する電力計算部と、を備え、
前記電力計算部は、前記接触部の接触抵抗ρcと、前記遷移領域の両端面にそれぞれ設定されるグリッド間の電位差ΔΨと、前記グリッドの空間範囲が接する面積Ｓと、前記グリッドの空間範囲の体積Ｖとに基づいて、Ｐ＝ＳΔΨ／Ｖρcで表される前記消費電力Ｐを計算することを特徴とするシミュレーション装置。 - 互いに接触する金属またはシリサイドと半導体とを含むシミュレーション対象物に対してシミュレーションを行って、前記シミュレーション対象物の物理的特性を評価するシミュレーション方法において、
前記金属またはシリサイドと半導体との接触部に、ρs＝ρc／Δｘ（ρsは仮想的な遷移領域の抵抗率、ρcは前記金属またはシリサイドと半導体との接触抵抗、Δｘは前記遷移領域の幅）を満たす前記遷移領域をコンピュータの計算部にて設定するステップと、
前記接触部の接触抵抗による消費電力Ｐを前記計算部にて計算するステップと、を備え、
前記計算部は、前記接触部の接触抵抗ρcと、前記遷移領域の両端面にそれぞれ設定されるグリッド間の電位差ΔΨと、前記グリッドの空間範囲が接する面積Ｓと、前記グリッドの空間範囲の体積Ｖとに基づいて、Ｐ＝ＳΔΨ／Ｖρcで表される前記消費電力Ｐを計算することを特徴とするシミュレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054673A JP3877611B2 (ja) | 2002-02-28 | 2002-02-28 | シミュレーション装置およびシミュレーション方法 |
| US10/375,354 US7124378B2 (en) | 2002-02-28 | 2003-02-28 | Material estimation apparatus, material estimation program and method of estimating materials |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054673A JP3877611B2 (ja) | 2002-02-28 | 2002-02-28 | シミュレーション装置およびシミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003256492A JP2003256492A (ja) | 2003-09-12 |
| JP3877611B2 true JP3877611B2 (ja) | 2007-02-07 |
Family
ID=27750978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054673A Expired - Fee Related JP3877611B2 (ja) | 2002-02-28 | 2002-02-28 | シミュレーション装置およびシミュレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7124378B2 (ja) |
| JP (1) | JP3877611B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7178125B1 (en) * | 2004-07-07 | 2007-02-13 | Optimal Corporation | Method for modeling triangle meshed interconnect structures using an electrically equivalent three rectangle combination for each triangle in the triangle mesh |
| JP4997710B2 (ja) | 2005-03-25 | 2012-08-08 | 富士通セミコンダクター株式会社 | Ｌｓｉのセルのライブラリデータ生成方法 |
| JP5292936B2 (ja) * | 2008-06-17 | 2013-09-18 | 日本電気株式会社 | 半導体素子特性シミュレーション装置、シミュレーション方法およびプログラム |
| US8483997B2 (en) * | 2008-06-26 | 2013-07-09 | Qualcomm Incorporated | Predictive modeling of contact and via modules for advanced on-chip interconnect technology |
| US8429577B2 (en) * | 2008-06-26 | 2013-04-23 | Qualcomm Incorporated | Predictive modeling of interconnect modules for advanced on-chip interconnect technology |
| US8701066B1 (en) * | 2012-06-28 | 2014-04-15 | Cadence Design Systens, Inc. | Extracting capacitance and resistance from FinFET devices |
-
2002
- 2002-02-28 JP JP2002054673A patent/JP3877611B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-28 US US10/375,354 patent/US7124378B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7124378B2 (en) | 2006-10-17 |
| JP2003256492A (ja) | 2003-09-12 |
| US20030163793A1 (en) | 2003-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ko et al. | A unified model for hot-electron currents in MOSFET's | |
| US20190130059A1 (en) | Simulation system estimating self-heating characteristic of circuit and design method thereof | |
| JP2004200461A (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
| JP2012060016A (ja) | 半導体装置の評価方法、評価装置、及びシミュレーション方法 | |
| Sadi et al. | Simulation of electron transport in InGaAs/AlGaAs HEMTs using an electrothermal Monte Carlo method | |
| JP3877611B2 (ja) | シミュレーション装置およびシミュレーション方法 | |
| US20120143569A1 (en) | Automated Extraction of Size-Dependent Layout Parameters for Transistor Models | |
| Wu et al. | Elimination of the parasitic metal resistance in transmission line model for extraction of ultralow specific contact resistivity | |
| Lee | A capacitance-based method for experimental determination of metallurgical channel length of submicron LDD MOSFETs | |
| Bennett | Heavy doping effects on bandgaps, effective intrinsic carrier concentrations and carrier mobilities and lifetimes | |
| Mittal et al. | Analytical Model to Estimate FinFET’s ${\text I} _ {\text {ON}} $, ${\text I} _ {\text {OFF}} $, SS, and ${\rm V} _ {T} $ Distribution Due to FER | |
| Miao et al. | Compact failure modeling for devices subject to electrostatic discharge stresses–A review pertinent to CMOS reliability simulation | |
| KR20160035196A (ko) | 유기 발광 소자의 시뮬레이션 방법과 장치, 및 그 방법을 수행하기 위한 프로그램이 기록된 기록매체 | |
| JP3926150B2 (ja) | デバイス・シミュレーション方法およびデバイス・シミュレーション装置 | |
| Jeon et al. | Circuit modeling of the electro-thermal behavior of nanoscale bulk-FinFETs | |
| Cilento et al. | Simulation of ESD protection devices in an advanced CMOS technology using a TCAD workbench based on an ESD calibration methodology | |
| Aghaei et al. | Extracting impurity locations using scanning capacitance microscopy measurements | |
| JP3930223B2 (ja) | 半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体 | |
| Donoval et al. | DEVSIM, A new simulator for better understanding of internal semiconductor structure behavior | |
| Orshansky et al. | Efficient generation of pre-silicon MOS model parameters for early circuit design | |
| CN101471273B (zh) | 预测mos晶体管中的漏极电流的方法 | |
| JP2010287614A (ja) | 半導体装置の解析方法、設計方法、設計支援プログラム、及び設計支援装置 | |
| Raleva et al. | 149. SELF-HEATING EFFECTS IN SILICON NANOSCALE MOSFET | |
| Kaytaz | A new simulation model of coupled electro-thermal performance for MOSFET devices | |
| JP3247367B2 (ja) | 半導体素子の特性評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |