JP3930223B2 - 半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体 - Google Patents
半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP3930223B2 JP3930223B2 JP2000094432A JP2000094432A JP3930223B2 JP 3930223 B2 JP3930223 B2 JP 3930223B2 JP 2000094432 A JP2000094432 A JP 2000094432A JP 2000094432 A JP2000094432 A JP 2000094432A JP 3930223 B2 JP3930223 B2 JP 3930223B2
- Authority
- JP
- Japan
- Prior art keywords
- qps
- shift
- quasiparticle
- holes
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の属する技術分野】
本発明は半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体に関する。
【0002】
【従来の技術】
一般に、LSI産業の発展を支える半導体デバイスの微細化に伴い、半導体デバイスの動作および性能の確認のために半導体デバイスのシミュレーションが行われている。
【0003】
従来のシミュレーション方法においては、ドナー濃度にドナーのイオン化率を乗じたものが電子濃度であり、アクセプター濃度にアクセプターのイオン化率を乗じたものが正孔濃度であるとして計算していた。
【0004】
【発明が解決しようとする課題】
半導体デバイスの微細化に伴って、半導体基板に形成されるpn接合間の距離が急激に狭くなってきている。このため、短チャネル効果やラッチアップ現象が半導体デバイスの動作に与える影響が顕著になり、pn接合が半導体デバイスのシミュレーションに重大な影響を与える。
【0005】
これを図5に示したnMOSFETの断面図と、図6に示したバンド図を用いて、詳しく説明する。まず、図5に斜線で示した部分10では、基板2に注入されたアクセプターと拡散層4a,4bに分布しているドナーの割合が比較的1に近い。界面近傍では不純物濃度を低く抑えるので、少し離れたこの部分10において量子多体効果の影響が大きくなりシミュレーション結果に影響を及ぼす。この領域10内で、拡散層4a側では、ドナーが優勢な不純物であり、アクセプターが劣勢な不純物である。反対に、この領域10内で、基板2側では、アクセプターが優勢な不純物で、ドナーが劣勢な不純物である。ここで重要なことは、pn接合付近では、劣勢不純物の影響が無視出来ないということである。以下、図6を用いて、劣勢不純物の影響を具体的に説明する。図6では、ドナーを優勢とし、アクセプターを劣勢としたn型の場合を示してある。この図から直ちに分かるように、ドナーとアクセプターが直ぐ近くにある場合、ドナーの電子をアクセプターが受け入れて、安定化する。このとき、ドナーもアクセプターも両方ともイオン化している。即ち、従来のシミュレーション技術では、ドナー濃度にドナーのイオン化率を乗じたものが電子濃度であると近似されていたが、アクセプターの影響を考慮に入れると、この近似が成り立たないのである。ドナーのイオン化率rdは、ドナーが電子を放出する過程のイオン化率rd1とアクセプターに渡す過程のイオン化率rd2の和で表される。
【0006】
このとき、電子濃度は、rd1にドナー濃度を乗じたものになる。こうして、電子濃度の計算結果は、劣勢不純物を無視した従来の計算結果に比べ、低くなることが判る。一方、正孔濃度は、価電子が伝導帯に立ち上がる過程に加え、アクセプターに受容される過程も加わる為、増大する。結果として、キャリア濃度に与える影響は小さくない。また、微細化に伴って基板の不純物濃度(劣勢不純物の濃度)が高くなるにつれ、このような劣勢不純物の影響は大きくなる。上述した議論は、アクセプターが優勢でドナーが劣勢な場合にも同様に成り立つ。
【0007】
そして、図7(a)に示すように、MOSFETが微細化してゲート長が短くなったり、図7(b)に示すようにバイポーラ素子のベース幅が狭くなると、pn接合付近の領域10では劣勢不純物の影響が大きくなる。劣勢不純物の影響を完全に無視した従来のデバイスシミュレーション技術においては、劣勢な不純物の影響は無視されており、ドナーとアクセプターの割合が比較的1に近いpn接合付近の現実の物理現象を正確に取り込んでいない。このため従来のシミュレーションは不正確であった。
【0008】
本発明は上記事情を考慮してなされたものであって、可及的に正確なシミュレーションを行うことのできる半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明による半導体デバイスのシミュレーション方法は、電位が無く、かつ電荷の中性条件が成立すると仮定し、量子多体効果を無視した場合のフェルミエネルギーを求めるステップと、前記フェルミエネルギーを用いて、量子多体効果を考慮したドナーおよびアクセプターのイオン化率を求めるステップと、を備えたことを特徴とする。
【0010】
なお、前記イオン化率を求めるステップは、量子多体効果によるフェルミ面のシフトを計算するステップと、このシフトを用いてイオン化率を計算するステップと、を備えたことを特徴とする。
【0011】
なお、量子多体効果を考慮した、電荷の中性条件が成立している場合のキャリアの準粒子エネルギーシフトを求めるステップと、ポアッソン方程式と電荷の連続式を同時に満たす、ポテンシャル、電子濃度、および正孔濃度を求めるステップと、ポテンシャルが存在することによる準粒子エネルギーシフトへの付加項と、電荷の連続式から来るキャリア数の平衡状態からのずれによる付加項とを電子および正孔の場合について求めるステップと、キャリアの準粒子エネルギーシフトおよびイオン化率を求めるステップと、を備えたことを特徴とする。
【0012】
また本発明によるシミュレーションプログラムを記録した記録媒体は、電位が無く、かつ電荷の中性条件が成立すると仮定し、量子多体効果を無視した場合のフェルミエネルギーを求める手順と、前記フェルミエネルギーを用いて、量子多体効果を考慮したドナーおよびアクセプターのイオン化率を求める手順と、を備えたことを特徴とする。
【0013】
【発明の実施の形態】
本発明による半導体デバイスのシミュレーション方法の一実施の形態を図1および図2を参照して説明する。この実施の形態のシミュレーション方法の処理手順を図1に示す。
【0014】
まず、半導体デバイスに電位がなく、次の(1)式に示す電荷の中性条件
ND +−NA −+p0−n0=0 … (1)
が成り立つ場合を考える。ここで、ND +はドナーのイオン数、NA −はアクセプターのイオン数、p0は正孔濃度、n0は電子濃度を示す。上記電荷の中性条件は、劣勢不純物の影響を加味してバンド構造を決定するのに最も適した条件である。
【0015】
まず図1のステップF1に示すように、半導体デバイスのシミュレーションすべき領域のドナー濃度ND、アクセプター濃度NA、ドナーのイオン化エネルギεD、アクセプターのイオン化エネルギーεA、温度T、および真性エネルギーギャップEGintを入力する。なお、定数となる有効伝導帯状態密度NC、有効価電子帯状態密度NV、およびボルツマン定数kBはシミュレーションを行う前に予め与えておく。
【0016】
次に上述の条件の下で、量子多体効果を無視した場合のフェルミエネルギー(=EF00−EC00)を求める(図1のステップ2参照)。ここでEF00は量子多体効果を無視したフェルミ準位、EC00は量子多体効果を無視した伝導帯端である。
【0017】
上記フェルミエネルギーは以下のようにして求められる。
【0018】
まずフェルミ・ディラック統計に従い、電子濃度n00および正孔濃度p00は、次の(2)式によって表される。
【0019】
【数1】
ここでNCは有効伝導帯状態密度、NVは有効価電子帯状態密度、F1/2はフェルミディラック積分、EV00は量子多体効果を無視した価電子帯端である。
【0020】
フェルミ・ディラック積分F1/2(a)は次の式で表される。
【0021】
【数2】
また価電子帯端EV00は、量子多体効果を無視したエネルギーギャップEGintを用いて次の(3)式で表される。
【0022】
EV00=EC00−EGint … (3)
また、ドナーのイオン数ND +およびアクセプターのイオン数NA −は、次の(4)式で表わされる。
【0023】
ND +=rd00×ND、NA −=ra00×NA … (4)
ここで、NDはドナー濃度、NAはアクセプター濃度、rd00,ra00は量子多体効果を無視したドナー、アクセプターのイオン化率を各々示す。これらのイオン化率rd00,ra00は次の(5)式によって表される。
【0024】
【数3】
ここでEDはドナー準位、EAはアクセプータ準位であり、ドナーのイオン化エネルギーεd、アクセプターのイオン化エネルギーεAを用いて次の(6)式で表される。ただし、
ED=EC00−εD、EA=EV00+εA … (6)
ここで(2)式〜(6)式を(1)式に代入すれば、フェルミエネルギー(=EF00−EC00)を変数とする方程式が得られる。この方程式を、反復法または2分法等の解法を用いて逐次近似的に解き、フェルミエネルギー(=EF00−EC00)を数値的に求める。
【0025】
次に再び図1に戻り、この求めたエネルギー(=EF00−EC00)を用いて、量子多体効果によるフェルミ面のシフトef0を計算し、量子多体効果を考慮したドナーおよびアクセプターのイオン化率rd0(ef0),ra0(ef0) を計算する(図1のステップF3参照)。
【0026】
まずフェルミ面のシフトef0は以下のようにして求められる。量子多体効果の影響を次の(7)式を用いて導入する。
【0027】
EF−EC=EF00−EC00−QPSeo(ef0)
EV−EF=EV00−EF00−QPSho(ef0) … (7)
ここで、QPSeoは電子の準粒子エルネギーシフト、QPShoは正孔の準粒子エネルギーシフトであり、量子多体効果によるフェルミ面のシフトef0を変数に持つ形で表現することができる。また
EFは量子多体効果を考慮したフェルミ準位、
ECは量子多体効果を考慮した伝導帯端、
EVは量子多体効果を考慮した価電子帯端である。
【0028】
この準粒子エネルギーシフトQPSeo,QPShoを用いると、量子補正された電子の濃度(準粒子密度)n0および正孔の濃度(準粒子密度)p0は次の(8)式で表わされる。
【0029】
【数4】
この(8)式から、準粒子密度n0,p0も、フェルミ面のシフトef0の関数であることが分かる。同様に、イオン化率rd0,ra0も次の(9)式に示すように量子補正を受け、フェルミ面のシフトef0の関数となる。
【0030】
【数5】
フェルミエネルギー(=EF00−EC00)が既知なので、(7)式〜(9)式を(1)式に代入すると、フェルミ面のシフトef0を一変数とする方程式が得られる。この方程式を、反復法または二分法等を用いて遂次近似的に解き、フェルミ面のシフトef0を数値的に求める。これにより、ドナーおよびアクセプターの量子補正されたイオン化率rd0(ef0)およびra0(ef0)を得ることができる。
【0031】
このようにして図1のステップF3が終了する。また、このとき、フェルミ面のシフトef0が求められたので、量子多体効果を考慮した、電荷の中性条件が成立している場合のキャリアの準粒子エネルギーシフトQPS0、すなわち電子および正孔の準粒子エネルギーシフトQPSeo(ef0)およびQPSho(ef0)をセルフコンシステントに求めることができる(図1のステップF5参照)。これらの和がバンドギャップナローウィングである。
【0032】
電荷の中性条件が成立しない場合のシミュレーションを行わないならば、図1のステップF3の後、またはステップ4の後でシミュレーションを終了しても良い。
【0033】
次に量子多体効果の影響を見るために、上述の計算アルゴリズムを用いて得た、量子多体効果を主因とするバンドギャップナローウィング(以下、BGNとも言う)の計算結果を図2のグラフに示す。この図2において横軸は拡散層のドナー濃度を示し、縦軸はBGNを示している。この図2のグラフから分かるように、BGNはドナーとアクセプターがほぼ等しい濃度で存在するとき消滅する。これは、半導体デバイスのシミュレーションにBGNを考慮に入れる上で、重要な変調を与えることになる。取分け、BGNの影響の大きいバイポーラタイプのデバイスでは重要である。
【0034】
次に電荷の中性条件が成立しない場合のシミュレーション方法について説明する。
【0035】
一般にキャリアの準粒子エネルギーシフトは、電子の濃度n、正孔の濃度p、ドナーのイオン数ND +、アクセプタのイオン数NA −の関数として表わされる。なお、電子の場合をΔe(n,p,ND +,NA −)と表わされ、正孔の場合をΔh(n,p,ND +,NA −)とする。電荷の中性条件が成り立つ場合の準粒子エネルギーシフトの上述計算においては、nとしてn0(ef0)を、pとしてp0(ef0)を、ND +としてrd0(ef0)×NDを、NA −としてra0(ef0)×NAを用いていたため、準粒子エネルギーシフトQPS0(ef0)はフェルミ面のシフトef0の関数となっている。
【0036】
実際のデバイスでは、電荷の中性条件が成り立つことは少ない。電荷の輸送があれば、電荷の連続式を満たすように半導体中の各点でnとpは平衡状態(n0,p0)からずれた値を持つ。また、ポテンシャルΨの存在によっても平衡状態からずれる。実際的なアルゴリズムを得るには、これらを準粒子エネルギーシフトに含めるよう、上述の理論を拡張しなければならない。簡単のため、空間一次元を仮定すると、電荷の連続式(輸送方程式)は次の(10)式のように書ける。
【0037】
【数6】
実際のデバイスシミュレーションでは、メッシュに切られた半導体デバイスの半導体領域の各格子点上において、上述の電荷の連続式と、次の(11)式に示すポアッソン方程式、
【数7】
を同時に満たすように数値的に計算された電子の濃度n、正孔の濃度p、ポテンシャルΨが求められる(図1のステップF5参照)。
【0038】
ここでEは電界であり、ポテンシャルΨの傾きに比例している。またεは半導体デバイスの誘電率、μnおよびμpは電子および正孔の各々の移動度、DnおよびDpは電子および正孔の各々の拡散係数、GnおよびGpは各々電子および正孔の生成率、UnおよびUpは電子および正孔の各々の再結合率である。
【0039】
次にこのようにして得られたn,p,Ψを用いて、図1のステップF6に示すようにポテンシャルΨが存在することによる準粒子エネルギーシフトの付加項QPS1(Ψ)、すなわち電子の準粒子エネルギーシフトの付加項QPS1e(Ψ)および正孔の準粒子エネルギーシフトの付加項QPS1h(Ψ)を次の式
【数8】
を用いて求めるとともに、電荷の連続式から来るキャリア数のずれによる付加項QPS2(Ψ)を次の式
【数9】
を用いて求める。ここでqは素電荷である。
【0040】
次に図1に示すステップF7に進み、キャリアの準粒子エネルギーシフトQPS=QPS0+QPS1+QPS2およびキャリアのイオン化率rd,raを求める。すなわち、電子の準粒子エネルギーシフトQPSeおよび正孔の準粒子エネルギーシフトQPShは、各々
QPSe=QPS e0 +QPS1e+QPS2e
QPSh=QPS h0 +QPS1h+QPS2h
として求められる。またドナーのイオン化率rd(Ψ)およびアクセプターのイオン化率ra(Ψ)は、次の式を用いて求められる。
【0041】
【数10】
次に図1に示すステップF8に進み、キャリアの準粒子エネルギーシフトQPSの値およびドナーとアクセプターのイオン化率rd,raの値が収束したか否かが判定され、収束しない場合にはステップF5に戻り、上述のことが繰り返される。また収束した場合はシミュレーションを終了する。なお、収束したか否かの判定は、計算によって求めた現在の値と1つ前の計算で求めた値との差を上記現在の値で割ったときの値の絶対値が所定値以下になったときに収束したと判定する。なお、rd0=ra0=1としても良い。
【0042】
また、上述の電荷の中性条件が成立しない場合のシミュレーションにおいては、初期条件を、rd0=ra0=100、QPS=0としてシミュレーションを行う。
【0043】
以上説明したように、本実施の形態においては、劣勢不純物の影響を考慮してイオン化率を計算しているので、可及的に正確なシミュレーションを行うことができる。
【0044】
次に、本発明による半導体デバイスのシミュレーションプログラムを記録した記録媒体の一実施の形態について図3および図4を参照して説明する。図3、図4は、本実施の形態の半導体デバイスのシミュレーションプログラムを記録した記録媒体が用いられるコンピュータシステム30の一例を示す斜視図およびブロック図である。図3において、コンピュータシステム30は、CPUを含むコンピュータ本体31と、例えばCRT等の表示装置32と、キーボードやマウス等の入力装置33と、印刷を実行するプリンタ34と、備えている。
【0045】
コンピュータ本体31は、図4に示すように、RAMより構成される内部メモリ35と、内蔵または外付け可能なメモリユニット36と、を備えており、メモリユニット36としてはフレキシブルまたはフロッピディスク(FD)ドライブ37、CD−ROMドライブ38、ハードディスクドライブ(HD)ユニット39が搭載されている。図3に示すように、これらのメモリユニット36に用いられる記録媒体40としては、FDドライブ37のスロットに挿入されて使用されるフレキシブルディスクまたはフロッピディスク(FD)41と、CD−ROMドライブ38に用いられるCD−ROM42等が用いられる。
【0046】
図3および図5に示すように、一般的なコンピュータシステムに用いられる記録媒体40としては、FD41やCD−ROM42が考えられるが、本実施の形態は特に半導体デバイスのシミュレーションプログラムに関するものであるので、例えばシミュレータに内蔵させる不揮発性メモリとしてのROMチップに本発明の半導体デバイスのシミュレーションプログラムを記録させるようにしても良い。
【0047】
本実施の形態の記録媒体40には、図1に示すステップF2〜F8のアルゴリズムが記録されている。なお、電荷の中性条件が成立する場合のみしかシミュレーションを行わないならば、記録媒体40には、少なくとも図1に示すステップF2及びF3のアルゴリズムが記録されていれば良い。
【0048】
【発明の効果】
以上述べたように本発明によれば、可及的に正確なシミュレーションを行うことができる。
【図面の簡単な説明】
【図1】本発明による半導体デバイスのシミュレーション方法の一実施の形態の処理手順を示すフローチャート。
【図2】電荷の中立条件が成立しているときの本発明によって求めた、量子多体効果を主因とするバンドギャップナローウィングの計算結果を示すグラフ。
【図3】本発明による半導体デバイスのシミュレーションプログラムを記録した記録媒体が用いられるコンピュータシステムの一例を示す斜視図。
【図4】本発明による半導体デバイスのシミュレーションプログラムを記録した記録媒体が用いられるコンピュータシステムの一例を示すブロック図。
【図5】nMOSFETの断面図
【図6】n型半導体における劣勢不純物の影響を説明するバンド図。
【図7】劣勢不純物の影響を説明する模式図。
【符号の説明】
2 半導体基板
4a,4b 拡散層
6 ゲート(ゲート電極)
10 pn接合付近の領域
Claims (4)
- ドナーの濃度ND、アクセプターの濃度NA、ドナーのイオン化エネルギーεD、アクセプターのイオン化エネルギーεA、絶対温度T、真性半導体のエネルギーギャップEGintを入力するステップと、
EF00を電子及び正孔の準粒子エネルギーシフトを無視したフェルミ準位、EC00を電子及び正孔の準粒子エネルギーシフトを無視した伝導帯端、NCを有効伝導帯状態密度、NVを有効価電子帯状態密度、F1/2をフェルミ・ディラック積分、EV00(=EC00−EGint)を電子及び正孔の準粒子エネルギーシフトを無視した価電子帯端、ED(=EC00−εD)をドナー準位、EA(=EV00−εA)をアクセプター準位、rd00を電子及び正孔の準粒子エネルギーシフトを無視したドナーのイオン化率、ra00を電子及び正孔の準粒子エネルギーシフトを無視したアクセプターのイオン化率、ND +(=rd00×ND)を電子及び正孔の準粒子エネルギーシフトを無視したドナーのイオン濃度、NA −(=ra00×NA)を電子及び正孔の準粒子エネルギーシフトを無視したアクセプターのイオン濃度としたとき、次の(1)〜(5)式
ND +=rd00×ND、NA −=ra00×NA (3)
ED=EC00−εD、EA=EV00−εA (4)
ND +−NA −+p00−n00=0
に代入したときのフェルミエネルギー(=EF00−EC00)を変数とする方程式を、逐次近似的に解き、前記フェルミエネルギー(=EF00−EC00)を計算するステップと、
EFを電子及び正孔の準粒子エネルギーシフトを考慮したフェルミ準位、ECを電子及び正孔の準粒子エネルギーシフトを考慮した伝導帯端、Evを電子及び正孔の準粒子エネルギーシフトを考慮した荷電子帯端とし、QPSe0を電子の準粒子エネルギーシフト、QPSh0を正孔の準粒子エネルギーシフト、ef0を電子及び正孔の準粒子エネルギーシフトを考慮したフェルミ面のシフト、n0を電子及び正孔の準粒子エネルギーシフトを考慮した電子の濃度、p0を電子及び正孔の準粒子エネルギーシフトを考慮した正孔の濃度、rd0(ef0)を電子及び正孔の準粒子エネルギーシフトを考慮したドナーのイオン化率、ra0(ef0)を電子及び正孔の準粒子エネルギーシフトを考慮したアクセプターのイオン化率としたとき、前記計算されたフェルミエネルギー(=EF00−EC00)と、次の(6)〜(8)式
EF−EC=EF00−EC00−QPSeo(ef0)
EV−EF=EV00−EF00−QPSho(ef0) (6)
ND +−NA −+p0−n0=0
に代入したときのフェルミ面のシフトef0を一変数とする方程式を、逐次近似的に解き、前記フェルミ面のシフトef0を計算するステップと、
前記計算された前記フェルミ面のシフトef0に基づいて、電子及び正孔の準粒子エネルギーシフトを考慮したドナーおよびアクセプターのイオン化率を求めるステップと、
を備えたことを特徴とする半導体デバイスのシミュレーション方法。 - 前記計算された前記フェルミ面のシフトef0に基づいて、電子の準粒子エネルギーシフトQPSe0および正孔の準粒子エネルギーシフトQPSh0を算出するステップと、
電荷の連続式およびポアッソン方程式を同時に満たす電子の濃度n、正孔の濃度p、およびポテンシャルΨを算出するステップと、
qを素電荷としたとき、前記算出した電子の濃度n、正孔の濃度p、およびポテンシャルΨを次の式
QPSe=QPSe0+QPS1e+QPS2e
QPSh=QPSh0+QPS1h+QPS2h
を用いて算出するステップと、
前記算出されたQPSeおよびQPShに基づいて、次の式
を備えたことを特徴とする請求項1記載の半導体デバイスのシミュレーション方法。 - ドナーの濃度ND、アクセプターの濃度NA、ドナーのイオン化エネルギーεD、アクセプターのイオン化エネルギーεA、絶対温度T、真性半導体のエネルギーギャップEGintを入力する手順と、
EF00を電子及び正孔の準粒子エネルギーシフトを無視したフェルミ準位、EC00を電子及び正孔の準粒子エネルギーシフトを無視した伝導帯端、NCを有効伝導帯状態密度、NVを有効価電子帯状態密度、F1/2をフェルミ・ディラック積分、EV00(=EC00−EGint)を電子及び正孔の準粒子エネルギーシフトを無視した価電子帯端、ED(=EC00−εD)をドナー準位、EA(=EV00−εA)をアクセプター準位、rd00を電子及び正孔の準粒子エネルギーシフトを無視したドナーのイオン化率、ra00を電子及び正孔の準粒子エネルギーシフトを無視したアクセプターのイオン化率、ND +(=rd00×ND)を電子及び正孔の準粒子エネルギーシフトを無視したドナーのイオン濃度、NA −(=ra00×NA)を電子及び正孔の準粒子エネルギーシフトを無視したアクセプターのイオン濃度としたとき、次の(1)〜(5)式
ND +=rd00×ND、NA −=ra00×NA (3)
ED=EC00−εD、EA=EV00−εA (4)
ND +−NA −+p00−n00=0
に代入したときのフェルミエネルギー(=EF00−EC00)を変数とする方程式を、逐次近似的に解き、前記フェルミエネルギー(=EF00−EC00)を計算する手順と、
EFを電子及び正孔の準粒子エネルギーシフトを考慮したフェルミ準位、ECを電子及び正孔の準粒子エネルギーシフトを考慮した伝導帯端、Evを電子及び正孔の準粒子エネルギーシフトを考慮した荷電子帯端とし、QPSe0を電子の準粒子エネルギーシフト、QPSh0を正孔の準粒子エネルギーシフト、ef0を電子及び正孔の準粒子エネルギーシフトを考慮したフェルミ面のシフト、n0を電子及び正孔の準粒子エネルギーシフトを考慮した電子の濃度、p0を電子及び正孔の準粒子エネルギーシフトを考慮した正孔の濃度、rd0(ef0)を電子及び正孔の準粒子エネルギーシフトを考慮したドナーのイオン化率、ra0(ef0)を電子及び正孔の準粒子エネルギーシフトを考慮したアクセプターのイオン化率としたとき、前記計算されたフェルミエネルギー(=EF00−EC00)と、次の(6)〜(8)式
EF−EC=EF00−EC00−QPSeo(ef0)
EV−EF=EV00−EF00−QPSho(ef0) (6)
ND +−NA −+p0−n0=0
に代入したときのフェルミ面のシフトef0を一変数とする方程式を、逐次近似的に解き、前記フェルミ面のシフトef0を計算する手順と、
前記計算された前記フェルミ面のシフトef0に基づいて、電子及び正孔の準粒子エネルギーシフトを考慮したドナーおよびアクセプターのイオン化率を求める手順と、
を備えたことを特徴とするコンピュータによって半導体デバイスのシミュレーションを行うためのシミュレーションプログラムを記録した記録媒体。 - 前記計算された前記フェルミ面のシフトef0に基づいて、電子の準粒子エネルギーシフトQPSe0および正孔の準粒子エネルギーシフトQPSh0を算出する手順と、
電荷の連続式およびポアッソン方程式を同時に満たす電子の濃度n、正孔の濃度p、およびポテンシャルΨを算出するステップと、
qを素電荷としたとき、前記算出した電子の濃度n、正孔の濃度p、およびポテンシャルΨを次の式
QPSe=QPSe0+QPS1e+QPS2e
QPSh=QPSh0+QPS1h+QPS2h
を用いて算出する手順と、
前記算出されたQPSeおよびQPShに基づいて、次の式
を備えたことを特徴とする請求項3記載のコンピュータによって半導体デバイスのシミュレーションを行うためのシミュレーションプログラムを記録した記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094432A JP3930223B2 (ja) | 2000-03-30 | 2000-03-30 | 半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094432A JP3930223B2 (ja) | 2000-03-30 | 2000-03-30 | 半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284570A JP2001284570A (ja) | 2001-10-12 |
JP3930223B2 true JP3930223B2 (ja) | 2007-06-13 |
Family
ID=18609485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000094432A Expired - Fee Related JP3930223B2 (ja) | 2000-03-30 | 2000-03-30 | 半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3930223B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117973092A (zh) * | 2024-03-29 | 2024-05-03 | 苏州珂晶达电子有限公司 | 一种半导体器件的数值仿真方法、装置、设备及存储介质 |
-
2000
- 2000-03-30 JP JP2000094432A patent/JP3930223B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001284570A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9031684B2 (en) | Multi-factor advanced process control method and system for integrated circuit fabrication | |
JP3660137B2 (ja) | シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法 | |
JP5269070B2 (ja) | Mosfetアレイにおけるレイアウト依存の閾値電圧変動の迅速な推定方法 | |
JP3930223B2 (ja) | 半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体 | |
JP3877611B2 (ja) | シミュレーション装置およびシミュレーション方法 | |
Zekry et al. | A comprehensive semi-analytical model of the polysilicon emitter contact in bipolar transistors | |
JP2000091573A (ja) | Mosfetのシミュレーション方法及び装置 | |
US6954723B2 (en) | Device simulation method, device simulation system and device simulation program | |
JP3926150B2 (ja) | デバイス・シミュレーション方法およびデバイス・シミュレーション装置 | |
CN113343501A (zh) | 一种基于自热效应的FinFET器件建模仿真优化方法和系统 | |
US8296700B2 (en) | Analyzing method of semiconductor device, designing method thereof, and design supporting apparatus | |
US8165852B2 (en) | Simulation apparatus for a semiconductor device | |
Müller et al. | Physical modeling of InP/InGaAs DHBTs with augmented drift-diffusion and Boltzmann transport equation solvers—Part II: Application and results | |
Eremin et al. | Operation of voltage termination structure in silicon n+-p-p+ detectors with Al2O3 field isolator grown by atomic layer deposition method | |
JP2962346B2 (ja) | 電界効果型トランジスタの解析方法 | |
JPH0982938A (ja) | 半導体デバイスのシミュレーション方法 | |
JP3247367B2 (ja) | 半導体素子の特性評価方法 | |
Shukkoor et al. | Space-charge and current non-uniformities, and contact resistivity of end-bonded metal contacts to thin heavily doped semiconductor nanowires | |
JP2003046076A (ja) | シミュレーションシステムおよびシミュレーション方法 | |
JP3649828B2 (ja) | ヘテロ接合バイポーラトランジスタの等価回路モデルの作成方法および回路のシミュレータ | |
JP3720247B2 (ja) | デバイス・シミュレーション装置 | |
US20240184964A1 (en) | Parameter calibration for simulation of a transistor design | |
JPH0864821A (ja) | 半導体デバイスのシミュレーション方法 | |
US20230274061A1 (en) | Method and system for modeling, simulating and optimizing finfet device based on self-heating effect | |
Donoval et al. | DEVSIM, A new simulator for better understanding of internal semiconductor structure behavior |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |