CN113343501A - 一种基于自热效应的FinFET器件建模仿真优化方法和系统 - Google Patents

一种基于自热效应的FinFET器件建模仿真优化方法和系统 Download PDF

Info

Publication number
CN113343501A
CN113343501A CN202110777486.XA CN202110777486A CN113343501A CN 113343501 A CN113343501 A CN 113343501A CN 202110777486 A CN202110777486 A CN 202110777486A CN 113343501 A CN113343501 A CN 113343501A
Authority
CN
China
Prior art keywords
finfet device
simulation
self
model
device model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110777486.XA
Other languages
English (en)
Inventor
李斌
卢丹
吴朝晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202110777486.XA priority Critical patent/CN113343501A/zh
Publication of CN113343501A publication Critical patent/CN113343501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/14—Force analysis or force optimisation, e.g. static or dynamic forces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于自热效应的FinFET器件建模仿真优化方法和系统，该方法包括：基于通用数据，运用仿真软件建立FinFET器件模型并进行电仿真，获取电特性参数；通过对FinFET器件模型进行热仿真，获得热参数；根据所述热参数修改仿真的环境温度，在FinFET器件受自热影响的环境下修正FinFET器件模型的电特性参数；最后建立基于自热效应的FinFET器件模型。本发明提供的一种基于自热效应的FinFET器件建模仿真优化方法和系统，与不考虑自热效应的传统建模相比较，能够降低器件仿真的误差、提高建模的精准性、提高可靠性分析的准确性。

Description

一种基于自热效应的FinFET器件建模仿真优化方法和系统
技术领域
本发明涉及一种先进半导体器件建模仿真技术，尤其涉及一种FinFET器件建模仿真优化方法和系统。
背景技术
随着半导体器件技术的发展，半导体器件特征尺寸进入深纳米节点，传统平面结构的MOSFET器件的短沟道效应严重地限制了摩尔定律的发展。2001年加州大学伯克利分校的胡正明教授提出了一种立体结构的双栅极晶体管，即FinFET(鳍式场效应晶体管)器件，其沟道、源端与漏端从衬底中突出来，沟道区域被栅极包裹，形成三面与栅极接触并受到控制，突出部分的Fin呈鳍状，因此被称为鳍式场效应晶体管。
半导体器件建模的研究已经非常成熟，目前发展出了三种建模方法，分别是物理模型建模方法、查表法模型建模方法和等效电路模型方法，其中物理模型建模方法通常使用器件仿真软件建模。当前FinFET的特征尺寸已经达到深纳米节点，使用22nm以下FinFET器件做可靠性分析成本过高，周期过长，所以使用软件平台模拟分析FinFET器件可靠性问题是十分必要的。
FinFET器件的小尺寸沟道导致了明显的声子-边界散射，同时FinFET器件导热系数低、散热能效差、电流密度高等因素导致FinFET器件沟道温度升高，使得阈值电压与饱和电流发生飘移。传统FinFET器件建模忽略了这种自热效应使得在修正I-V电特性曲线时出现偏差，因此迫切需要一种基于自热效应的FinFET器件建模仿真优化方法和系统。
发明内容
本发明的目的在于提供一种基于自热效应的FinFET器件建模仿真优化方法和系统，以解决上述现有技术存在的问题。
第一方面，本发明提供了一种基于自热效应的FinFET器件建模仿真优化方法，该方法包括：
基于通用数据，运用仿真软件构建FinFET器件模型；
对所述FinFET器件模型进行电仿真，得到电特性参数；
对FinFET器件模型进行热仿真，获得热参数；
根据热参数修改仿真的环境温度，在FinFET器件受自热影响的环境下修正FinFET器件模型的电特性参数；
循环上述步骤优化FinFET器件模型的电特性参数直至拟合电学指标曲线。
进一步地，根据所述通用数据，通过仿真软件建立FinFET器件模型，其中通用数据为：FinFET器件的沟道长度、鳍高度、鳍宽度、鳍间距、栅极间距。
进一步地，对所述FinFET器件模型进行电仿真，得到初步校准的I-V电特性曲线。
进一步地，对FinFET器件模型进行热仿真，获取FinFET器件模型的沟道平均温度。
进一步地，修改FinFET器件模型的环境温度并进行电仿真，在此基础上修改掺杂浓度与浓度扩散系数，修改网格精密度与计算步长，微调尺寸参数，对FinFET器件模型优化调整。
进一步地，建立基于自热效应的FinFET器件模型。
第二方面，本发明提供一种基于自热效应的FinFET器件建模仿真优化系统，包括：
模型建立模块，用于根据FinFET器件的通用参数，建立FinFET器件模型，并且能够根据电特性参数或者热参数对FinFET器件模型进行优化；
电仿真模块，用于对所述FinFET器件模型进行电仿真，获取电特性参数；
热仿真模块，用于对所述FinFET器件模型进行热力学模拟，并获取FinFET器件模型的热参数。
进一步地，通过所述电仿真模块对FinFET器件模型的电子电流密度
Figure BDA0003156213150000021
与空穴电流密度
Figure BDA0003156213150000022
进行仿真模拟，得到FinFET器件模型的I-V电特性曲线。
本发明提供的一种基于自热效应的FinFET器件建模仿真优化方法和系统，基于通用数据，使用仿真软件建立所述FinFET器件模型，对FinFET器件模型进行电仿真，得到电特性参数，进一步对FinFET器件模型进行热仿真，获得热参数，并根据热参数修改仿真的环境温度，在FinFET器件受自热影响的环境下修正FinFET器件模型的电特性参数，最后建立基于自热效应的FinFET器件模型。本发明基于自热效应对FinFET器件进行建模仿真优化，与不考虑自热效应的传统建模相比，降低了FinFET器件仿真的误差，提高了建模的精准性，提高了可靠性分析的准确性。
附图说明
图1为本发明提供的一种基于自热效应的FinFET器件建模仿真优化方法的流程图；
图2为本发明提供的一种基于自热效应的FinFET器件模型的仿真I-V电特性曲线与实验数据曲线对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。基于本发明的实施例，本领域人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
如图1所示，本发明提供了一种基于自热效应的FinFET器件建模仿真优化方法和系统，该方法包括以下步骤：
步骤1：基于通用数据，运用仿真软件建立FinFET器件模型；
步骤2：对所述FinFET器件模型进行电仿真，得到电特性参数；
步骤3：对FinFET器件模型进行热仿真，获得热参数；
步骤4：根据热参数修改仿真的环境温度，在FinFET器件受自热影响的环境下修正FinFET器件模型的电特性参数；
步骤5：建立基于自热效应的FinFET器件模型。
在步骤1中，所述通用数据为7nm FinFET器件的关键尺寸参数，具体如下：沟道长度为16nm、鳍高度为32nm、鳍宽度为6nm、鳍间距为30nm、栅极间距56nm。
所述仿真软件为Sentaurus TCAD，本案例利用Sentaurus TCAD仿真软件对FinFET器件工艺及物理特性进行建模仿真。
在步骤2中，根据所述FinFET器件模型，使用Drift-Diffusion对FinFET器件模型的电子电流密度
Figure BDA0003156213150000031
与空穴电流密度
Figure BDA0003156213150000032
进行仿真模拟，将仿真得到的I-V电特性曲线与现有技术进行校准，初步优化FinFET器件模型。所述电仿真中电子电流密度
Figure BDA0003156213150000033
与空穴电流密度
Figure BDA0003156213150000034
计算方式为：
Figure BDA0003156213150000035
Figure BDA0003156213150000036
式中μn为电子的迁移率，μp为空穴的迁移率，Φn为电子的准费米势，Φp为空穴的准费米势。
在步骤3中，对优化后的FinFET器件模型的电子电流密度
Figure BDA0003156213150000041
与空穴电流密度
Figure BDA0003156213150000042
进行热力学仿真，并提取FinFET器件模型沟道的平均温度。其中，电子电流密度
Figure BDA0003156213150000043
与空穴电流密度
Figure BDA0003156213150000044
为：
Figure BDA0003156213150000045
Figure BDA0003156213150000046
式中Pn为电子的热电功率，Pp为空穴的热电功率。
在步骤4中，根据FinFET器件模型沟道的平均温度修改仿真的环境温度，在模拟FinFET器件受自热影响的环境下继续进行电仿真，并在此基础上修改掺杂浓度与浓度扩散系数，修改网格精密度与计算步长，微调尺寸参数，进一步修正FinFET器件模型的I-V电特性曲线。
从现有模型中可得，7nm FinFET器件亚阈值摆幅SS为69mV/dec，而优化后的FinFET器件亚阈值摆幅SS为70.2mV/dec，两者相对误差为1.7％。如图2所示，将纵坐标漏极电流取对数处理，可看出本发明仿真的I-V电特性曲线与实验数据曲线大致拟合。在步骤5中，根据FinFET器件模型的电特性参数，建立基于自热效应的FinFET器件模型，其中电特性参数包括阈值电压Vth、饱和电流Ion。当Vd为0.05V时，阈值电压Vth为0.248V，饱和电流Isat为130.01μA/μm，当Vd为0.75V时，阈值电压Vth为0.367V，饱和电流Isat为896.75μA/μm。
在本实施例中，本发明基于通用数据，借助仿真软件建立FinFET器件模型，并通过电仿真对其I-V电特性曲线进行初步校准，进一步对FinFET器件模型进行热仿真，获得热参数，并根据此热参数修改仿真的环境温度，在FinFET器件受自热影响的环境下修正FinFET器件模型的电特性参数，最后建立基于自热效应的FinFET器件模型，能够降低器件仿真的误差、提高建模的精准性、提高可靠性分析的准确性。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改进以及形变都应该属于本发明权利要求的保护范围之内。

Claims (10)

1.一种基于自热效应的FinFET器件建模仿真优化方法，其特征在于，该方法包括：
基于通用数据，建立FinFET器件模型；
对FinFET器件模型进行电仿真，得到电特性参数；
对FinFET器件模型进行热仿真，获得热参数；
根据所述热参数修改仿真的环境温度，在FinFET器件受自热影响的环境下修正FinFET器件模型的电特性参数。
2.根据权利要求1所述的一种基于自热效应的FinFET器件建模仿真优化方法，其特征在于，所述建立FinFET器件模型的具体执行过程为：
根据所述通用数据，通过仿真软件建立所述FinFET器件模型，其中通用数据为：FinFET器件的沟道长度、鳍高度、鳍宽度、鳍间距、栅极间距。
3.根据权利要求1所述的一种基于自热效应的FinFET器件建模仿真优化方法，其特征在于，所述电仿真中，采用仿真软件对FinFET器件模型的电子电流密度
Figure FDA0003156213140000011
与空穴电流密度
Figure FDA0003156213140000012
进行仿真模拟，得到电特性参数，并根据电特性参数对FinFET器件模型进行优化，其中电子电流密度
Figure FDA0003156213140000013
与空穴电流密度
Figure FDA0003156213140000014
计算方式为：
Figure FDA0003156213140000015
Figure FDA0003156213140000016
式中μn为电子的迁移率，μp为空穴的迁移率，Φn为电子的准费米势，Φp为空穴的准费米势。
4.根据权利要求3所述的一种基于自热效应的FinFET器件建模仿真优化方法，其特征在于，对优化的FinFET器件模型的电子电流密度
Figure FDA0003156213140000017
与空穴电流密度
Figure FDA0003156213140000018
进行热仿真，其中，电子电流密度
Figure FDA0003156213140000019
与空穴电流密度
Figure FDA00031562131400000110
计算方式为：
Figure FDA00031562131400000111
Figure FDA00031562131400000112
式中Pn为电子的热电功率，Pp为空穴的热电功率。
5.根据权利要求4所述的一种基于自热效应的FinFET器件建模仿真优化方法，其特征在于，所述热仿真中，获取FinFET器件模型的热参数为沟道平均温度。
6.根据权利要求5所述的一种基于自热效应的FinFET器件建模仿真优化方法，其特征在于，根据所述热参数修改仿真的环境温度，模拟FinFET器件的真实工作状态，并对FinFET器件模型再次进行电仿真，在FinFET器件受自热影响的环境下修正FinFET器件模型的电特性参数。
7.根据权利要求6所述的一种基于自热效应的FinFET器件建模仿真优化方法，其特征在于，修正电特性参数的方法包括：
校准标准电学参数，修改掺杂浓度与浓度扩散系数，修改网格精密度与计算步长，使FinFET器件模型电特性参数与实验数据相符合；其中电特性参数包括阈值电压Vth、饱和电流Ion。
8.根据权利要求7所述的一种基于自热效应的FinFET器件建模仿真优化方法，其特征在于，根据校准后的FinFET器件模型电特性参数，建立基于自热效应的FinFET器件模型。
9.一种基于自热效应的FinFET器件建模仿真优化系统，其特征在于，包括：
模型建立模块，用于根据FinFET器件的通用参数，建立FinFET器件模型，并且能够根据电特性参数或者热参数对FinFET器件模型进行优化；
电仿真模块，用于对所述FinFET器件模型进行电仿真，获取电特性参数；
热仿真模块，用于对所述FinFET器件模型进行热力学模拟，并获取FinFET器件模型的热参数。
10.根据权利要求9所述的一种基于自热效应的FinFET器件建模仿真优化系统，其特征在于，通过所述电仿真模块对FinFET器件模型的电子电流密度
Figure FDA0003156213140000021
与空穴电流密度
Figure FDA0003156213140000022
进行仿真模拟，获取FinFET器件模型的电特性参数。
CN202110777486.XA 2021-07-09 2021-07-09 一种基于自热效应的FinFET器件建模仿真优化方法和系统 Pending CN113343501A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110777486.XA CN113343501A (zh) 2021-07-09 2021-07-09 一种基于自热效应的FinFET器件建模仿真优化方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110777486.XA CN113343501A (zh) 2021-07-09 2021-07-09 一种基于自热效应的FinFET器件建模仿真优化方法和系统

Publications (1)

Publication Number Publication Date
CN113343501A true CN113343501A (zh) 2021-09-03

Family

ID=77479310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110777486.XA Pending CN113343501A (zh) 2021-07-09 2021-07-09 一种基于自热效应的FinFET器件建模仿真优化方法和系统

Country Status (1)

Country Link
CN (1) CN113343501A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813421B (zh) * 2022-08-19 2023-08-21 瑞昱半導體股份有限公司 用來模擬電子元件的崩潰的方法以及設備

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160048622A1 (en) * 2014-08-18 2016-02-18 Jongwook JEON Simulation system estimating self-heating characteristic of circuit and design method thereof
CN110008488A (zh) * 2018-11-23 2019-07-12 杭州电子科技大学 一种提取晶体管的通用型热阻和热容特性的方法
CN110096765A (zh) * 2019-04-12 2019-08-06 北京大学 一种FinFET器件的单粒子效应评估方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160048622A1 (en) * 2014-08-18 2016-02-18 Jongwook JEON Simulation system estimating self-heating characteristic of circuit and design method thereof
CN110008488A (zh) * 2018-11-23 2019-07-12 杭州电子科技大学 一种提取晶体管的通用型热阻和热容特性的方法
CN110096765A (zh) * 2019-04-12 2019-08-06 北京大学 一种FinFET器件的单粒子效应评估方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
孙俊雅: "14纳米节点FinFET器件自热效应及其建模研究", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *
康志辉 等: "短沟道FinFET器件电热耦合模型", 《2019年全国微波毫米波会议论文集（下册）》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813421B (zh) * 2022-08-19 2023-08-21 瑞昱半導體股份有限公司 用來模擬電子元件的崩潰的方法以及設備

Similar Documents

Publication Publication Date Title
Patel et al. Gate line edge roughness model for estimation of FinFET performance variability
Bufler et al. Performance Comparison of ${n} $–Type Si Nanowires, Nanosheets, and FinFETs by MC Device Simulation
US20110169099A1 (en) Semiconductor device with a transistor having different source and drain lengths
Chen et al. Modeling and analysis of gate-all-around silicon nanowire FET
CN113343501A (zh) 一种基于自热效应的FinFET器件建模仿真优化方法和系统
Prakash et al. Impact of NBTI aging on self-heating in nanowire FET
Kim et al. Modeling of FinFET parasitic source/drain resistance with polygonal epitaxy
Kumar et al. Reduction of Drain Induced Barrier Lowering in DM‐HD‐NA GAAFET for RF Applications
CN116595832B (zh) 纳米半导体器件量子输运-热-热应力耦合效应仿真方法
Yang et al. A compact model of silicon-based nanowire MOSFETs for circuit simulation and design
US20230274061A1 (en) Method and system for modeling, simulating and optimizing finfet device based on self-heating effect
Yuehui et al. Impact of process variability on threshold voltage in vertically-stacked nanosheet TFET
Yılmaz et al. Equivalent DG dimensions concept for compact modeling of short-channel and thin body GAA MOSFETs including quantum confinement
Mukherjee et al. U shaped vertical gate bulk MOSFET for area minimization
Cheng et al. A statistical model to predict the performance variation of polysilicon TFTs formed by grain-enhancement technology
Singh et al. Impact of co-integration on the performance of full CMOS based Hybrid SET-FET circuits for scalable quantum computing using FinFET technologies
US9158886B1 (en) Method of designing fin-based transistor for power optimization
Wang et al. A Hybrid Simulation Technique to Investigate Bias-Dependent Electron Transport and Self-Heating in AlGaN/GaN HFETs
US8592921B2 (en) Deep trench embedded gate transistor
Huang et al. Gate-all-around silicon nanowire transistor technology
Rakheja et al. Physics-based compact modeling of charge transport in nanoscale electronic devices
Shigyo An explicit expression for surface potential at high-end of moderate inversion
Sung et al. A nanosized-metal-grain pattern-dependent threshold voltage model for the work function fluctuation of GAA Si NW MOSFETs
Cheng et al. Compact modeling of fin-width roughness induced FinFET device variability using the perturbation method
Guerrieri et al. TCAD analysis of FinFET temperature-dependent variability for analog applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210903