TWI813421B - 用來模擬電子元件的崩潰的方法以及設備 - Google Patents

用來模擬電子元件的崩潰的方法以及設備 Download PDF

Info

Publication number
TWI813421B
TWI813421B TW111131278A TW111131278A TWI813421B TW I813421 B TWI813421 B TW I813421B TW 111131278 A TW111131278 A TW 111131278A TW 111131278 A TW111131278 A TW 111131278A TW I813421 B TWI813421 B TW I813421B
Authority
TW
Taiwan
Prior art keywords
voltage
node
equivalent circuit
circuit model
terminal
Prior art date
Application number
TW111131278A
Other languages
English (en)
Other versions
TW202409885A (zh
Inventor
廖時新
劉睿閎
曹太和
林柏青
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111131278A priority Critical patent/TWI813421B/zh
Priority to US18/234,884 priority patent/US20240063634A1/en
Application granted granted Critical
Publication of TWI813421B publication Critical patent/TWI813421B/zh
Publication of TW202409885A publication Critical patent/TW202409885A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本發明提供一種用來模擬一電子元件的崩潰的方法以及設備。該方法包含：一等效電路模型的一端子接收測試電荷，以抬升該等效電路模型的一第一節點的電壓位準；當該第一節點的電壓位準達到一第一閾值，開啟一第一壓控開關以抬升該等效電路模型的一第二節點的電壓位準；當該第二節點的電壓位準達到一第二閾值，開啟一第二壓控開關以將該端子的電壓位準下拉至一保持電壓位準，以模擬該電子元件的驟回崩潰；以及開啟一第三壓控開關以下拉該第二節點的電壓位準，使得該第二壓控開關被關閉，藉此模擬該電子元件的二次崩潰。

Description

用來模擬電子元件的崩潰的方法以及設備
本發明是關於靜電放電測試，尤指一種用來模擬一電子元件(例如電晶體)的崩潰的方法以及設備。
隨著半導體製程越來越先進，電子元件的尺寸也越來越小，靜電放電防護的重要性則隨之提高。在電路設計階段為了確保產品對於靜電放電有足夠的耐受性，製造商希望能在電路設計階段對於產品內的電路進行模擬，以提前知道這個電路是否有因為靜電放電事件的發生而有損壞的風險。
然而，在靜電放電事件發生的情況下，電路內部的充放電行為典型地涉及各個寄生路徑，而這些寄生路徑的運作情形尚難以依據晶圓廠提供的元件模型進行模擬。因此，需要一種新穎的方法以及相關設備，以在電路模擬階段評估靜電放電的風險。
本發明的目的在於提供一種用來模擬一電子元件(例如電晶體)的崩潰的方法以及設備，以容許製造商在電路模擬階段就能針對靜電放電及/或過度電性應力事件進行測試及模擬。
本發明至少一實施例提供一種用來模擬一電子元件的崩潰的方法。該方法包含：利用該電子元件的一等效電路模型的一第一端子接收測試電荷，以抬升該等效電路模型的一第一節點的電壓位準；因應該第一節點的電壓位準 達到一第一閾值，開啟該等效電路模型的一第一壓控開關以抬升該等效電路模型的一第二節點的電壓位準；以及因應該第二節點的電壓位準達到一第二閾值，開啟該等效電路模型的一第二壓控開關以將該第一端子的電壓位準下拉至一保持電壓(holding voltage)位準，以模擬該電子元件的驟回崩潰(snapback breakdown)。另外，當該第一端子的電壓位準自該保持電壓位準再次被抬升，使得該等效電路模型的一第三節點的電壓位準被抬升時，該方法另包含：因應該第三節點的電壓位準達到一第三閾值，開啟該等效電路模型的一第三壓控開關以使得該第二節點的電壓位準低於該第二閾值，以關閉該第二壓控開關。
本發明至少一實施例提供一種用來模擬一電子元件的崩潰的設備。該設備包含一儲存裝置以及一處理電路，其中該處理電路耦接至該儲存裝置。該儲存裝置可用來儲存該電子元件的一等效電路模型的描述檔，以及該處理電路可用來依據該描述檔進行該等效電路模型的模擬，以取得該等效電路模型針對測試電荷的響應。具體來說，該等效電路模型可包含一第一端子、耦接至該第一節點的一第一壓控開關、以及耦接至該第二節點的一第二壓控開關。該第一端子可用來接收所述測試電荷，以抬升該等效電路模型的一第一節點的電壓位準。當該第一節點的電壓位準達到一第一閾值時，該第一壓控開關可被開啟以抬升該等效電路模型的一第二節點的電壓位準。當該第二節點的電壓位準達到一第二閾值時，該第二壓控開關被開啟以將該第一端子的電壓位準下拉至一保持電壓位準，以模擬該電子元件的驟回崩潰。
本發明的實施例提供的設備以及方法能利用電阻器、電容器及開關組成的等效電路模型來模擬電子元件的崩潰，以使得製造商在電路模擬階段就能針對靜電放電及/或過度電性應力事件進行測試及模擬。此外，本發明的實施例不會大幅的增加額外成本。因此，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。
OP1~OP4:操作點
100:電子裝置
100P:處理電路
100M:儲存裝置
110M:元件崩潰模型描述檔
300,400:等效電路模型
ZAP+:第一端子
ZAP-:第二端子
R1,R3:電阻器
C1,C2,C3:電容器
SW1,SW2,SW3,SW4:壓控開關
G1C,G2C,G3C:節點
VH:保持電壓源
410:過度電性應力(EOS)關閉控制器
S510~S540:步驟
第1圖為依據本發明一實施例之一電子元件的崩潰的示意圖。
第2圖為依據本發明一實施例之用來模擬一電子元件的崩潰的設備的示意圖。
第3圖為依據本發明一實施例之用來模擬一電子元件的崩潰的等效電路模型的示意圖。
第4圖為依據本發明一實施例之用來模擬一電子元件的崩潰的等效電路模型的示意圖。
第5圖為依據本發明一實施例之一種用來模擬一電子元件的崩潰的方法的工作流程。
當一電子元件(例如電晶體)的第一端子因為靜電放電而接收到大量電荷時，該電子元件可因為這些電荷而出現崩潰的電路特性。假設該電子元件的第二端子耦接至一參考電壓諸如接地電壓，該電子元件的崩潰可如第1圖所示，其中第1圖的橫軸代表該電子元件的第一端子的電壓位準，以及第1圖的縱軸代表自該電子元件的第一端子流向該電子元件的第二端子的電流。需注意的是，第1圖所示的數值只是為了說明之目的，並非對本發明的限制。
在晶片製造過程中，該電子元件會需要針對靜電放電或過度電性應力等事件進行在各種模型下的測試，諸如人體放電模型(Human-Body Model,HBM)、機器放電模型(Machine Model,MM)、元件充電模型(Charge-Device Model,CDM)、電場感應模型(Field-Induced Model,FIM)以及靜電放電槍(ESD gun)。當該電子元件因為靜電放電或過度電性應力等事件而接收到大量電荷 時，該電子元件的第一端子的電壓位準會迅速地被抬升(例如從操作點OP1至操作點OP2)。在該電子元件的第一端子的電壓位準被抬升至某個閾值(例如操作點OP2對應的電壓位準)時，該電子元件的第一端子會因為驟回崩潰(snapback breakdown)而掉到一保持電壓，如操作點OP3所示。接著該電子元件的第一端子的電壓位準會從該保持電壓開始繼續被抬升，其中自該電子元件的第一端子流向該電子元件的第二端子的電流也隨之增加，並且在操作點OP4發生二次崩潰(second breakdown)。
本發明利用電阻器、電容器等具備單純電路特性的元件以及多個開關(例如壓控開關)建立一等效電路模型以模擬第1圖所示之該電子元件的崩潰，例如利用上述壓控開關的控制使得該等效電路模型在發生靜電放電事件時能具有符合第1圖所示之電壓/電流變化的特性，使得製造商能在電路模擬階段進行相關的電性防護測試及模擬。
第2圖為依據本發明一實施例之用來模擬一電子元件的崩潰(例如第1圖所示之崩潰行為)的設備諸如電子裝置100(例如電路模擬器)的示意圖。如第2圖所示，電子裝置100可包含一儲存裝置100M以及一處理電路100P，其中處理電路100P耦接至儲存裝置100M。在本實施例中，儲存裝置100M可用來儲存該電子元件的一等效電路模型的描述檔諸如元件崩潰模型描述檔110M，以及處理電路100P可用來依據元件崩潰模型描述檔110M進行該等效電路模型的模擬，以取得該等效電路模型針對測試電荷的響應。
第3圖為依據本發明一實施例之用來模擬該電子元件的崩潰的等效電路模型300的示意圖，其中等效電路模型300可作為上述元件崩潰模型描述檔110M所描述的等效電路模型的例子。如第3圖所示，等效電路模型300可包含一第一端子ZAP+、一第二端子ZAP-、壓控開關SW1、SW2及SW3、電阻器R1及R3、電容器C1、C2及C3、以及保持電壓源VH。在本實施例中，第二端子ZAP- 可耦接至一參考電壓諸如接地電壓，以及第一端子ZAP+可用來接收測試電荷，以抬升等效電路模型300的節點G1C的電壓位準，其中電阻器R1耦接於第一端子ZAP+與節點G1C之間，以及電容器C1耦接於節點G1C與第二端子ZAP-之間。該測試電荷可用來代表等效電路模型300因為靜電放電而接收到的大量電荷的整體，其中該測試電荷可透過電阻器R1對電容器C1充電，而節點G1C的電壓位準可據以被抬升。
壓控開關SW1耦接於第一端子ZAP+與節點G2C之間，其中壓控開關SW1的壓控端子耦接至節點G1C，以供依據節點G1C的電壓位準控制是否導通第一端子ZAP+與節點G2C之間的路徑，以及電容器C2耦接於節點G2C與第二端子ZAP-之間。尤其，當節點G1C的電壓位準低於一第一閾值時，壓控開關SW1是被關閉的；以及當節點G1C的電壓位準達到該第一閾值時，壓控開關SW1可被開啟，而該測試電荷可開始對電容器C2充電以抬升節點G2C的電壓位準。具體來說，壓控開關SW1被開啟對應於該電子元件的一靜電放電事件，例如，壓控開關SW1被開啟可視為偵測到該靜電放電事件的發生。因此，在壓控開關SW1被開啟後，節點G2C與第一端子ZAP+的電壓位準被抬升的過程可視為第1圖所示之自操作點OP1至操作點OP2的過程的模擬。
壓控開關SW2耦接於第一端子ZAP+與保持電壓源VH之間，其中壓控開關SW2的壓控端子耦接至節點G2C，以供依據節點G2C的電壓位準控制是否導通第一端子ZAP+與保持電壓源VH之間的路徑，以及保持電壓源VH耦接於壓控開關SW2與第二端子ZAP-之間。尤其，當節點G2C的電壓位準低於一第二閾值時，壓控開關SW2是被關閉的；以及當節點G2C的電壓位準達到該第二閾值時，壓控開關SW2可被開啟，而第一端子ZAP+的電壓位準可被下拉至一保持電壓位準(即保持電壓源VH提供的電壓位準)，以模擬該電子元件的驟回崩潰。因此，在壓控開關SW2被開啟的瞬間，第一端子ZAP+的電壓位準被下拉至該保 持電壓位準的行為可視為第1圖所示之自操作點OP2至操作點OP3的過程的模擬。
電阻器R3耦接於第一端子ZAP+與節點G3C之間，以及電容器C3耦接於節點G3C與第二端子ZAP-之間。在第一端子ZAP+的電壓位準以及節點G2C的電壓位準被下拉至該保持電壓位準以後，第一端子ZAP+的電壓位準可因應該測試電荷自該保持電壓位準再次被抬升，使得第三節點G3C的電壓位準被抬升。例如，該測試電荷可透過電阻器R3對電容器C3充電，而節點G3C的電壓位準以及第一端子ZAP+的電壓位準可據以被抬升，其中第一端子ZAP+的電壓位準被抬升的過程可視為第1圖所示之自操作點OP3至操作點OP4的過程的模擬。
壓控開關SW3耦接於節點G2C與第二端子ZAP-之間，其中壓控開關SW3的壓控端子耦接至節點G3C，以供依據節點G3C的電壓位準控制是否導通節點G2C與第二端子ZAP-之間的路徑。尤其，當節點G3C的電壓位準低於一第三閾值時，壓控開關SW3是被關閉的；以及當節點G3C的電壓位準達到該第三閾值時，壓控開關SW3可被開啟以下拉節點G2C的電壓位準，因而使得節點G2C的電壓位準低於該第二閾值，以關閉壓控開關SW2。在此狀況下，被開啟的壓控開關SW1以及SW3可形成在第一端子ZAP+與第二端子ZAP-之間的一放電路徑(例如類似短路的低阻抗路徑)，使得第一端子ZAP+的電壓位準被下拉，並且透過該放電路徑產生自第一端子ZAP+流向第二端子ZAP-的大電流，而這樣的現象可視為該電子元件因為靜電放電事件而導致的二次崩潰的模擬。
需注意的是，在過度電性應力(electrical overstress,EOS)的測試中依然會使該電子元件發生二次崩潰。然而，利用等效電路模型300進行過度電性應力的模擬可能尚不至於使得節點G3C被抬升到足夠高的電壓位準，導致等效電路模型300的二次崩潰事件無法在電路模擬階段就被妥善地測試及評估。因此，等效電路模型300可被進一步改良，如第4圖所示。第4圖為依據本發明一實施例 之用來模擬一電子元件的崩潰的等效電路模型400的示意圖。相較於第3圖所示之等效電路模型300，等效電路模型400可另包含一壓控開關SW4以及一過度電性應力關閉控制器410(在第4圖標示為「EOS關閉控制」)，而等效電路模型400的其餘控制元件均可參照第3圖的實施例，為簡明起見在此不贅述。
壓控開關SW4耦接於節點G2C與第二端子ZAP-之間，以及過度電性應力關閉控制器410耦接至壓控開關SW4的壓控端子。在本實施例中，過度電性應力關閉控制器410可包含一計時器以記錄第一端子ZAP+接收所述測試電荷的時期，其中第一端子ZAP+可在模擬開始時接收所述測試電荷，並且該計時器可在模擬開始時開始計時以產生第一端子ZAP+接收所述測試電荷的時期(其可視為發生過度電性應力事件的時期)。尤其，當第一端子ZAP+接收所述測試電荷的時期尚未達到一時間閾值時，過度電性應力關閉控制器410可傳送低於一第四閾值的電壓位準至壓控開關SW4的壓控端子，以關閉壓控開關SW4；以及當第一端子ZAP+接收所述測試電荷的時期達到該時間閾值時，過度電性應力關閉控制器410可傳送大於該第四閾值的電壓位準至壓控開關SW4的壓控端子，以開啟壓控開關SW4並下拉節點G2C的電壓位準，使得節點G2C的電壓位準低於該第二閾值，以關閉壓控開關SW2。在此狀況下，被開啟的壓控開關SW1以及SW4可形成在第一端子ZAP+與第二端子ZAP-之間的一放電路徑(例如類似短路的低阻抗路徑)，使得第一端子ZAP+的電壓位準被下拉，並且透過該放電路徑產生自第一端子ZAP+流向第二端子ZAP-的大電流，而這樣的現象可視為該電子元件的因為過度電性應力事件而導致的二次崩潰的模擬。
第5圖為依據本發明一實施例之一種用來模擬一電子元件的崩潰的方法的工作流程，其中該方法可由第2圖所示之設備100來執行，並且是可應用於(applicable to)第3圖所示之等效電路模型300或第4圖所示之等效電路模型400。需注意的是，第5圖所示之工作流程只是為了說明之目的，並非對本發明 的限制。尤其，一或多個步驟可在第5圖所示之工作流程中被新增、刪除或修改。
在步驟S510中，電子裝置100可利用該電子元件的一等效電路模型(例如第3圖所示之等效電路模型300或第4圖所示之等效電路模型400)的一第一端子接收測試電荷，以抬升該等效電路模型的一第一節點的電壓位準。
在步驟S520中，電子裝置100可因應該第一節點的電壓位準達到一第一閾值，開啟該等效電路模型的一第一壓控開關以抬升該等效電路模型的一第二節點的電壓位準。
在步驟S530中，電子裝置100可因應該第二節點的電壓位準達到一第二閾值，開啟該等效電路模型的一第二壓控開關以將該第一端子的電壓位準下拉至一保持電壓位準，以模擬該電子元件的驟回崩潰。
在步驟S540中，當該第一端子的電壓位準自該保持電壓位準再次被抬升以使得該等效電路模型的一第三節點的電壓位準被抬升時，該電子裝置100可因應該第三節點的電壓位準達到一第三閾值，開啟該等效電路模型的一第三壓控開關以使得該第二節點的電壓位準低於該第二閾值，以關閉該第二壓控開關，藉此模擬該電子元件的二次崩潰。
總結來說，本發明的實施例提供的設備以及方法能利用電阻器、電容器及開關組成的等效電路模型來模擬電子元件的崩潰，以使得製造商在電路模擬階段就能針對靜電放電及/或過度電性應力事件進行測試及模擬，以在製造實體晶片前就對整體系統對於靜電放電及/或過度電性應力事件的耐受性進行初步的評估。此外，本發明的實施例不會大幅的增加額外成本。因此，本發明能在沒有副作用或較不會帶來副作用的情況下解決相關技術的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
300:等效電路模型
ZAP+:第一端子
ZAP-:第二端子
R1,R3:電阻器
C1,C2,C3:電容器
SW1,SW2,SW3:壓控開關
G1C,G2C,G3C:節點
VH:保持電壓源

Claims (10)

  1. 一種用來模擬一電子元件的崩潰的方法，包含：利用該電子元件的一等效電路模型的一第一端子接收測試電荷，以抬升該等效電路模型的一第一節點的電壓位準；因應該第一節點的電壓位準達到一第一閾值，開啟該等效電路模型的一第一壓控開關以抬升該等效電路模型的一第二節點的電壓位準；以及因應該第二節點的電壓位準達到一第二閾值，開啟該等效電路模型的一第二壓控開關以將該第一端子的電壓位準下拉至一保持電壓(holding voltage)位準，以模擬該電子元件的驟回崩潰(snapback breakdown)。
  2. 如申請專利範圍第1項所述之方法，其中該第一壓控開關被開啟對應於該電子元件的一靜電放電事件。
  3. 如申請專利範圍第1項所述之方法，其中該等效電路模型包含耦接於該第一端子與該第一節點之間的一電阻器、以及耦接於該第一節點與該等效電路模型的一第二端子之間的一電容器。
  4. 如申請專利範圍第1項所述之方法，其中該等效電路模型包含耦接於該第二節點與該等效電路模型的一第二端子之間的一電容器，以及該第一壓控開關耦接於該第一端子與該第二節點之間。
  5. 如申請專利範圍第1項所述之方法，其中該等效電路模型包含耦接於該第二壓控開關與該等效電路模型的一第二端子之間的一保持電壓源，以及該第二壓控開關耦接於該第一端子與該保持電壓源之間。
  6. 如申請專利範圍第1項所述之方法，其中因應所述測試電荷，該第一端子的電壓位準自該保持電壓位準再次被抬升，使得該等效電路模型的一第三節點的電壓位準被抬升，以及該方法另包含：因應該第三節點的電壓位準達到一第三閾值，開啟該等效電路模型的一第三壓控開關以使得該第二節點的電壓位準低於該第二閾值，以關閉該第二壓控開關。
  7. 如申請專利範圍第6項所述之方法，其中該等效電路模型包含耦接於該第一端子與該第三節點之間的一電阻器、以及耦接於該第三節點與該等效電路模型的一第二端子之間的一電容器，以及該第三壓控開關耦接於該第二節點與該第二端子之間。
  8. 如申請專利範圍第1項所述之方法，另包含：因應該第一端子接收所述測試電荷的時期達到一時間閾值，開啟該等效電路模型的一第四開關以使得該第二節點的電壓位準低於該第二閾值，以關閉該第二壓控開關。
  9. 如申請專利範圍第8項所述之方法，其中該第四開關耦接於該第二節點與該等效電路模型的一第二端子之間。
  10. 一種用來模擬一電子元件的崩潰的設備，包含：一儲存裝置，用來儲存該電子元件的一等效電路模型的描述檔；以及一處理電路，耦接至該儲存裝置，用來依據該描述檔進行該等效電路模型 的模擬，以取得該等效電路模型針對測試電荷的響應，其中該等效電路模型包含：一第一端子，用來接收所述測試電荷，以抬升該等效電路模型的一第一節點的電壓位準；一第一壓控開關，耦接至該第一節點，其中當該第一節點的電壓位準達到一第一閾值時，該第一壓控開關被開啟以抬升該等效電路模型的一第二節點的電壓位準；以及一第二壓控開關，耦接至該第二節點，其中當該第二節點的電壓位準達到一第二閾值時，該第二壓控開關被開啟以將該第一端子的電壓位準下拉至一保持電壓(holding voltage)位準，以模擬該電子元件的驟回崩潰(snapback breakdown)。
TW111131278A 2022-08-19 2022-08-19 用來模擬電子元件的崩潰的方法以及設備 TWI813421B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111131278A TWI813421B (zh) 2022-08-19 2022-08-19 用來模擬電子元件的崩潰的方法以及設備
US18/234,884 US20240063634A1 (en) 2022-08-19 2023-08-17 Method and apparatus for simulating breakdown of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111131278A TWI813421B (zh) 2022-08-19 2022-08-19 用來模擬電子元件的崩潰的方法以及設備

Publications (2)

Publication Number Publication Date
TWI813421B true TWI813421B (zh) 2023-08-21
TW202409885A TW202409885A (zh) 2024-03-01

Family

ID=88585874

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131278A TWI813421B (zh) 2022-08-19 2022-08-19 用來模擬電子元件的崩潰的方法以及設備

Country Status (2)

Country Link
US (1) US20240063634A1 (zh)
TW (1) TWI813421B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140335490A1 (en) * 2011-12-07 2014-11-13 Access Business Group International Llc Behavior tracking and modification system
US20160070836A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Circuit simulating method, circuit simulating apparatus, and method of manufacturing semiconductor device
CN105653823A (zh) * 2016-01-29 2016-06-08 上海华虹宏力半导体制造有限公司 Mosfet阈值电压波动模型的提取方法及装置
TW202042052A (zh) * 2019-05-09 2020-11-16 大陸商長江存儲科技有限責任公司 用於功能對等檢測的模擬方法
CN113343501A (zh) * 2021-07-09 2021-09-03 华南理工大学 一种基于自热效应的FinFET器件建模仿真优化方法和系统
CN114896934A (zh) * 2022-04-29 2022-08-12 北京京东方光电科技有限公司 电容的静电放电失效电压模型的确定方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140335490A1 (en) * 2011-12-07 2014-11-13 Access Business Group International Llc Behavior tracking and modification system
US20160070836A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Circuit simulating method, circuit simulating apparatus, and method of manufacturing semiconductor device
CN105653823A (zh) * 2016-01-29 2016-06-08 上海华虹宏力半导体制造有限公司 Mosfet阈值电压波动模型的提取方法及装置
TW202042052A (zh) * 2019-05-09 2020-11-16 大陸商長江存儲科技有限責任公司 用於功能對等檢測的模擬方法
CN113343501A (zh) * 2021-07-09 2021-09-03 华南理工大学 一种基于自热效应的FinFET器件建模仿真优化方法和系统
CN114896934A (zh) * 2022-04-29 2022-08-12 北京京东方光电科技有限公司 电容的静电放电失效电压模型的确定方法及装置

Also Published As

Publication number Publication date
TW202409885A (zh) 2024-03-01
US20240063634A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
CN107807319B (zh) 一种绝缘栅双极型晶体管igbt测试电路及方法
US7375543B2 (en) Electrostatic discharge testing
CN109752612B (zh) 一种芯片esd保护电路的仿真电路和方法
JP2005093802A (ja) Ｅｓｄ保護素子のモデル化方法，ｅｓｄシミュレーション方法
TWI813421B (zh) 用來模擬電子元件的崩潰的方法以及設備
JP2011191260A (ja) 半導体装置のｅｓｄ試験装置
CN109449912B (zh) 中性点接地装置及其控制方法
Gerten et al. Models of Automotive Power Supply Components for the Transient Analysis of Switching Events and Faults
JP2004502941A (ja) 望ましくないｄｃ過渡電流によるｅｏｓ（エレクトロオーバストレス）損傷からのｉｃ装置の自動保護
JP2009168733A (ja) 雷インパルス電圧試験装置
CN104518486A (zh) 一种在电源关闭后对电容器进行快速放电的放电电路
JP2018205151A (ja) 静電気耐圧試験装置および静電気耐圧試験方法
US20150042374A1 (en) Leakage Current Detection Method and Apparatus
CN112952962A (zh) 一种基于温度参数的充电电流控制方法及装置
CN116819204A (zh) 核电厂高压限流熔断器耐受试验方法
CN117665498A (zh) 用于模拟电子元件的击穿的方法以及设备
US7987085B2 (en) Method of accurate prediction of electrostatic discharge (ESD) performance in multi-voltage environment
US20140036398A1 (en) Esd protection circuit with high immunity to voltage slew
JP6915148B2 (ja) 充電装置のテストシステム及び方法
Scholz et al. On-wafer Human Metal Model measurements for system-level ESD analysis
CN219085037U (zh) Esd仿真电路
Srivastava et al. On-chip system level ESD protection for Class G audio power amplifiers
Smedes et al. Characterization methods to replicate EOS fails
Arndt et al. Comparing cable discharge events to IEC 61000-4-2 or ISO 10605 discharges
CN214380078U (zh) 一种机载显示器上电冲击电流抑制电路