JP3720247B2 - デバイス・シミュレーション装置 - Google Patents
デバイス・シミュレーション装置 Download PDFInfo
- Publication number
- JP3720247B2 JP3720247B2 JP2000247520A JP2000247520A JP3720247B2 JP 3720247 B2 JP3720247 B2 JP 3720247B2 JP 2000247520 A JP2000247520 A JP 2000247520A JP 2000247520 A JP2000247520 A JP 2000247520A JP 3720247 B2 JP3720247 B2 JP 3720247B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- device simulation
- mesh
- virtual
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、デバイス・シミュレーション装置に関し、特にLSIのデバイス構造を基に電気的特性を模擬評価するデバイス・シミュレーション装置に関する。
【0002】
【従来の技術】
従来、LSIのデバイスの模擬試作を行って、プロセス条件とデバイス形状または不純物分布(プロファイル)との関係を見積もるプロセス・シミュレーションと、LSIのデバイス構造を基に電気的特性を模擬評価するデバイス・シミュレーションとを用いて、半導体プロセス・デバイス・シミュレーションを行っていた。
【0003】
図5(A)は、従来の半導体プロセス・デバイス・シミュレーションのフローチャートを示す。図5(A)に示されるように、想定するプロセス条件に対する電気的特性を予測する場合、プロセス・シミュレーション(ステップS200ないしS220)では、まずプロセス条件を入力し(ステップS200)、これに基づいてプロセス・シミュレーションを行い(ステップS210)、デバイス形状や不純物プロファイルの出力を行う(ステップS220)。ここで、入力されるプロセス条件としては、ステップS200に示されているように、例えば、基板濃度(1E15cm−3)、酸化(850℃、10分、O2)、イオン注入(Boron、30KeV、4E12cm−2)等である。図5(B)は、ステップS220で出力されるデバイス形状や不純物プロファイルの例を示す。図5(B)で、符号40はデバイス形状におけるゲート、42はソース、44はドレイン、46はバルク(Bulk)である。
【0004】
次に、デバイス・シミュレーション(ステップS230ないしS260)では、ステップS220におけるデバイス形状や不純物プロファイルからメッシュを設定し(ステップS230)、バイアス条件を入力して(ステップS240)、これに基づいてデバイス・シミュレーションを行い(ステップS250)、電気的特性の出力を行う(ステップS260)。ここでステップS240で入力されるバイアス条件は、例えば図5(C)に示されるような電圧(V)と電流(I)との間の条件である。
【0005】
従来のデバイス・シミュレーションにおけるメッシュ生成法は、例えば文献(A.F. Franz, G.A. Franz, S. Selberherr, C. Ringhofer and P. Markowich, "Finite Boxes A Generalization of the Finite-Difference Method Suitable for Semiconductor Device Simulation," IEEE Trans. Electron Devices, Vol.ED-30, No. 9, pp. 1070-1082, 1983)に示されている。この文献に記載されているように、前処理部分で、材質界面やPN接合付近にメッシュを細かく設定するような経験的な方法、または計算途中で物理量の変化の激しい領域にメッシュを増やす方法等が主流であった。
【0006】
従来のデバイス・シミュレーションにおける不純物プロファイル設定方法は、深さ方向にガウス分布、チャネル方向に誤差関数等を用いる幾何学的な設定方法、またはプロセス・シミュレーションによって得られた不純物プロファイルを取り込む方法等が用いられていた。
【0007】
従来のデバイス・シミュレーションにおける構造定義データ入力ファイルに関しては、一般に解析領域や寸法が異なる解析対象物に対し、それぞれ入力ファイルを別個に用意する必要があった。図6(A)と(C)とは各々異なる解析対象を示し、図6(C)と(D)とは各々図6(A)、(C)に対応する入力ファイルを示す。例えば図6(A)でLgはゲート長(1.4μm)であり、対図6(A)に対応する図6(B)で、メッシュ(mesh)は寸法が−1.2から−0.7までは数値4で指定されている。他も同様であるため説明は省略する。
【0008】
【発明が解決しようとする課題】
従来の方法では、ゲート長Lgまたはゲート幅Wの異なる複数個の解析対象物に対して、それぞれに対応する入力ファイルを準備する必要があるため、煩雑であるだけではなく、入力ミスを招く可能性も高くなるという問題があった。
【0009】
そこで、本発明の目的は、上記問題を解決するためになされたものであり、異なる複数の解析対象物毎に入力ファイルを準備する必要を無くすことができるデバイス・シミュレーション装置を提供することにある。
【0010】
【課題を解決するための手段】
請求項1記載の発明のデバイス・シミュレーション装置は、プロセス・シミュレーションの結果として得られたLSIのデバイス構造を基に、前記LSIの電気的特性を模擬評価するデバイス・シミュレーション装置であって、
寸法を除いて同じ構造を有する複数の仮想デバイスをデバイス・シミュレーションの対象とし、
前記仮想デバイス上の領域と、その領域に設定するべきメッシュの種類との関係を定義した構造定義ファイルを備え、
前記領域は、前記仮想デバイスの構造物の寸法が代入される変数を基礎とする演算式により定義され、
前記演算式は、個々の仮想デバイスについて前記寸法が代入されることにより、当該仮想デバイスにおいて電気的特性が同じになる連続領域を導出し、かつ、
前記複数の仮想デバイスのそれぞれにつき導出される前記連続領域は、LSIの構造上、互いに対応する領域であることを特徴とするものである。
【0011】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【0012】
実施の形態1.
図1は、本発明の実施の形態1におけるメッシュ設定方法のフローチャートを示し、図2(A)、(B)は本発明の実施の形態1におけるプロセス・シミュレーションの結果をデバイス・シミュレーションに持ち込む方法を説明するものであり、図2(A)はプロセス・シミュレーションの結果、図2(B)はデバイス・シミュレーション構造を示す。図2(A)、(B)で、符号13はSiO2、10はSiO213上のPolySi、14aと14bとは空気、19はSi、18はB、16aと16bとはAs、27はAs16aの横のP、11はゲート長Lgの検索開始位置(Lg−start)、12はゲート長Lgの検索終了位置(Lg−end)、20はゲート、22はソース、26はドレイン、24はオリジン(Origin)、28は酸化膜の厚さ(Tox)、29はバルク(Bulk)である。以下、図2(A)、(B)を適宜参照しつつ図1に示されるメッシュ設定方法のフローチャートを説明する。
【0013】
図1に示すように、まず比較的荒目に初期メッシュを設定する(ステップS110)。次に、デバイス・シミュレーション構造定義に用いるゲート長Lgまたは酸化膜の厚さToxをプロセス・シミュレーション結果から抽出する。例えば、ゲート長Lgを抽出する場合、検索開始位置Lg−start11と検索方向(例えば検索というX軸方向の矢印で示されるようにX軸方向)とを指定して、材質の異なる位置(空気14a/PolySi10、PolySi10/空気14b)を各々検索し(検索手段)、ゲート長Lg=Lg−end12 − Lg−start11として、図2(B)に示されるようにデバイス・シミュレーション構造に持ち込む。同様にして、酸化膜の厚さToxを材質の異なる位置(PolySi10/SiO213、SiO213/P27)を各々検索し、それらの位置の差から抽出する(ステップS120)。
【0014】
PN接合位置も、上述と同様にして検索開始位置と方向とを指定して、プロセス・シミュレーション結果から抽出する(ステップS130)。さらに、隣り合うメッシュの不純物濃度比が大きくなる位置を同様にして抽出し(ステップS140)、これらの位置にメッシュが細かくなるように最大メッシュ数(Nmax)を考慮して(ステップS160)メッシュ(Ntotal)を再設定する(ステップS150、分割手段)。
【0015】
以上より、実施の形態1によれば、プロセス・シミュレーションの結果から、材質界面位置、PN接合位置および隣接するメッシュ点におけるドーパント濃度比の大きい位置等の位置情報を検索開始位置と検索方向とを指定して検索することができ、得られた位置情報を用いて、デバイス・シミュレーションに用いるメッシュを分割することができる。この結果、プロセス・シミュレーションの形状計算結果をデバイス・シミュレーション構造定義に正確に反映できるため、少ないメッシュ数で効率良くメッシュ設定を行うことができる。
【0016】
実施の形態2.
図3(A)、(B)および(C)は、本発明の実施の形態2におけるプロセス・シミュレーションの不純物プロファイルをデバイス・シミュレーション構造へマッピングする方法を説明する。図3(A)ないし(C)で図2と同じ符号を付した個所は同じ部分を示すため説明は省略する。
【0017】
図3(A)ないし(C)で、符号30、34および36は各々プロセス・シミュレーションにおける不純物のマッピングポイント、32、35および37は各々マッピングポイント30、34および36に対応するデバイス・シミュレーションにおける不純物のマッピングポイントである。
【0018】
図3(A)に示されるように、プロセス・シミュレーションのSi19/SiO213界面位置30を原点(0,0)に設定しても、酸化工程が含まれる場合、界面位置32はSi19側(0,−0.02)に後退する。したがって、デバイス・シミュレーション構造に不純物プロファイルをマッピングする場合は、プロセス・シミュレーションの界面位置を検索し、その界面位置がデバイス・シミュレーション構造の界面位置になるように配慮する(マッピング手段)。
【0019】
図3(B)に示されるように、ゲート20端の不純物プロファイルを精度良くデバイス・シミュレーション構造に取り入れたい場合、ゲート20端位置34を検索し、プロセス・シミュレーションのゲート20端位置34のプロファイルがデバイス・シミュレーション構造のゲート20端位置35に重なるようにマッピングする(マッピング手段)。
【0020】
図3(C)に示されるように、フィールド構造のようなSi19/SiO213界面が平坦ではない場合、プロセス・シミュレーション構造の任意の位置、例えばPN接合位置36がデバイス・シミュレーション構造のユーザ指定位置37(基準)に重なるようにマッピングする(マッピング手段)。
【0021】
以上より、実施の形態2によれば、材質位置検索またはPN接合位置検索の情報を用いることにより、プロセス・シミュレーションの不純物プロファイルを精度良くデバイス・シミュレーション構造へマッピングすることができる。
【0022】
実施の形態3.
図4(A)、(B)および(C)は、本発明の実施の形態3における構造定義ファイルの記述方法を説明する。図4で図6と同じ符号を付した個所は同じ部分を示すため説明は省略する。図4(A)、(B)に示されるようなメッシュ設定を記述する場合、各寸法を変数として扱い、図4(C)に示されるように、この変数間の演算によりメッシュ設定の範囲を定義する。解析領域やその他の定義文も変数の演算により指定する。図4(C)に示される記述方法はあくまでも一例であり、変数やその他の演算を用いた記述方法を用いても良いことはもちろんである。
【0023】
以上より、実施の形態3によれば、構造定義ファイルを変数の演算で定義することにより、解析領域または寸法が変更した場合であっても1つの入力ファイルで対応することができ、汎用的に扱うことができる。ユーザの入力ミスも減少させることができる。
【0024】
【発明の効果】
以上より、本発明のデバイス・シミュレーション装置によれば、異なる複数の解析対象物毎に入力ファイルを準備する必要を無くすことができるデバイス・シミュレーション装置、方法および記録媒体を提供することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1におけるメッシュ設定方法を示すフローチャートである。
【図2】 本発明の実施の形態1におけるプロセス・シミュレーションの結果をデバイス・シミュレーションに持ち込む方法を説明する図である。
【図3】 本発明の実施の形態2におけるプロセス・シミュレーションの不純物プロファイルをデバイス・シミュレーション構造へマッピングする方法を説明する図である。
【図4】 本発明の実施の形態3における構造定義ファイルの記述方法を説明する図である。
【図5】 従来の半導体プロセス・デバイス・シミュレーションを示すフローチャートである。
【図6】 従来の、異なる解析対象に対する入力ファイルを示す図である。
【符号の説明】
10 PolySi、 11 ゲート長Lgの検索開始位置(Lg−start)、 12 ゲート長Lgの検索終了位置(Lg−end)、 13 SiO2、 14a,14b 空気、 16a,16b As、 18 B、 19 Si、 20,40 ゲート、22,42 ソース、 24 オリジン(Origin)、 26,44 ドレイン、 27 P、 28 酸化膜の厚さ(Tox)、 29,46 バルク(Bulk)、 30,32,34,35,36,37 マッピングポイント。
Claims (1)
- プロセス・シミュレーションの結果として得られたLSIのデバイス構造を基に、前記LSIの電気的特性を模擬評価するデバイス・シミュレーション装置であって、
寸法を除いて同じ構造を有する複数の仮想デバイスをデバイス・シミュレーションの対象とし、
前記仮想デバイス上の領域と、その領域に設定するべきメッシュの種類との関係を定義した構造定義ファイルを備え、
前記領域は、前記仮想デバイスの構造物の寸法が代入される変数を基礎とする演算式により定義され、
前記演算式は、個々の仮想デバイスについて前記寸法が代入されることにより、当該仮想デバイスにおいて電気的特性が同じになる連続領域を導出し、かつ、
前記複数の仮想デバイスのそれぞれにつき導出される前記連続領域は、LSIの構造上、互いに対応する領域であることを特徴とするデバイス・シミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000247520A JP3720247B2 (ja) | 2000-08-17 | 2000-08-17 | デバイス・シミュレーション装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000247520A JP3720247B2 (ja) | 2000-08-17 | 2000-08-17 | デバイス・シミュレーション装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002064198A JP2002064198A (ja) | 2002-02-28 |
JP3720247B2 true JP3720247B2 (ja) | 2005-11-24 |
Family
ID=18737598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000247520A Expired - Fee Related JP3720247B2 (ja) | 2000-08-17 | 2000-08-17 | デバイス・シミュレーション装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3720247B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7073834B2 (en) | 2004-06-25 | 2006-07-11 | Applied Materials, Inc. | Multiple section end effector assembly |
JP2017037441A (ja) | 2015-08-07 | 2017-02-16 | 株式会社東芝 | プロセスシミュレータ、レイアウトエディタ及びシミュレーションシステム |
-
2000
- 2000-08-17 JP JP2000247520A patent/JP3720247B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002064198A (ja) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cheng et al. | A physical and scalable IV model in BSIM3v3 for analog/digital circuit simulation | |
JP4772401B2 (ja) | 最適化方法、最適化システム、及び、装置を製造する方法 | |
US5319564A (en) | Method and apparatus for integrated circuit design | |
US9009638B1 (en) | Estimating transistor characteristics and tolerances for compact modeling | |
US6779157B2 (en) | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program | |
US6304834B1 (en) | Method and apparatus for semiconductor device simulation with linerly changing quasi-fermi potential, medium storing program for the simulation, and manufacturing method for the semiconductor device | |
Kabaoğlu et al. | Statistical MOSFET modeling methodology for cryogenic conditions | |
JP3720247B2 (ja) | デバイス・シミュレーション装置 | |
US10776560B2 (en) | Mapping intermediate material properties to target properties to screen materials | |
Niu et al. | Quantifying neutral base recombination and the effects of collector-base junction traps in UHV/CVD SiGe HBTs | |
US11742247B2 (en) | Epitaxial growth of source and drain materials in a complementary field effect transistor (CFET) | |
JP6108519B2 (ja) | ドレイン電流のシミュレーション装置及びドレイン電流のシミュレーションプログラム | |
JP2858559B2 (ja) | デバイスシミュレーション方法 | |
US9852956B2 (en) | Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices | |
Müller et al. | Physical modeling of InP/InGaAs DHBTs with augmented drift-diffusion and Boltzmann transport equation solvers—Part II: Application and results | |
Shamsir et al. | Semiconductor device modeling and simulation for electronic circuit design | |
Wolfson et al. | 2-D Modeling of Dual-Gate MOSFET Devices Using Quintic Splines | |
JPH1065159A (ja) | 回路シミュレーション用モデルパラメータ最適化装置 | |
Zhu | Optimization of Insulated Gate Bipolar Transistors Using an Adjoint-space Method | |
CN118133753A (zh) | 用于晶体管设计的仿真的参数校准 | |
JP3152184B2 (ja) | デバイスシミュレーション方法 | |
Bughio | Variability analysis of FinFET AC/RF performances through efficient physics-based simulations for the optimization of RF CMOS stages | |
Chowdhury et al. | TCAD simulation of emerging nanoscale devices | |
JPH1056167A (ja) | 半導体のシミュレーション方法 | |
JPH0982938A (ja) | 半導体デバイスのシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050511 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |