JPH1065159A - 回路シミュレーション用モデルパラメータ最適化装置 - Google Patents
回路シミュレーション用モデルパラメータ最適化装置Info
- Publication number
- JPH1065159A JPH1065159A JP8220900A JP22090096A JPH1065159A JP H1065159 A JPH1065159 A JP H1065159A JP 8220900 A JP8220900 A JP 8220900A JP 22090096 A JP22090096 A JP 22090096A JP H1065159 A JPH1065159 A JP H1065159A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate channel
- parameter
- model parameter
- dependence characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＭＯＳトランジスタの各Ｌ／Ｗ領域に対する
最適なモデルパラメータを得る。 【解決手段】 Ｉｄｓ、ＶｔｈのＬ、Ｗ形状依存特性に
対して、実測値とモデルパラメータより求めた計算値の
比較を行い、両者の間の誤差が所定値以下となるまで、
モデルパラメータの更新を行い、その最適化を行なう。
最適なモデルパラメータを得る。 【解決手段】 Ｉｄｓ、ＶｔｈのＬ、Ｗ形状依存特性に
対して、実測値とモデルパラメータより求めた計算値の
比較を行い、両者の間の誤差が所定値以下となるまで、
モデルパラメータの更新を行い、その最適化を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は回路シミュレーショ
ン用モデルパラメータの最適化装置に関する。
ン用モデルパラメータの最適化装置に関する。
【０００２】
【従来の技術】近年、集積回路に要求される設計仕様も
複雑となっており、各設計仕様を満たすため、電気的特
性の異なる複数の能動素子、受動素子を組み合わせるこ
とにより回路設計を行なう。特に、集積回路では、能動
素子であるＭＯＳトランジスタのＬ／Ｗの寸法の組み合
わせを変えた多数のＭＯＳトランジスタを使用する
（Ｌ：ゲートチャネル長、Ｗ：ゲートチャネル幅）。
複雑となっており、各設計仕様を満たすため、電気的特
性の異なる複数の能動素子、受動素子を組み合わせるこ
とにより回路設計を行なう。特に、集積回路では、能動
素子であるＭＯＳトランジスタのＬ／Ｗの寸法の組み合
わせを変えた多数のＭＯＳトランジスタを使用する
（Ｌ：ゲートチャネル長、Ｗ：ゲートチャネル幅）。
【０００３】集積回路設計では各機能の回路動作検証の
ために回路シミュレーションが用いられ、予め用意した
ＭＯＳトランジスタのモデルパラメータを使用すること
によりＭＯＳトランジスタ回路の電気特性のシミュレー
ションを行なう。ＭＯＳトランジスタの直流電気特性は
Ｌ／Ｗ寸法に依存して変化するため、本来は、回路設計
で用いるＬ／Ｗ寸法全ての組み合わせのモデルパラメー
タを用意することが必要である。しかし、回路設計で用
いるＬ／Ｗ寸法全ての組み合わせのＭＯＳトランジスタ
を測定し、個別にパラメータ抽出を行なうことは非常に
手間がかかるため、通常は、何種類かのモデルパラメー
タセットを用意し、回路設計で使用する個々のトランジ
スタのＬ／Ｗ寸法に対して、最も適切と考えられるモデ
ルパラメータセットを選択することで回路シミュレーシ
ョンを行なう。
ために回路シミュレーションが用いられ、予め用意した
ＭＯＳトランジスタのモデルパラメータを使用すること
によりＭＯＳトランジスタ回路の電気特性のシミュレー
ションを行なう。ＭＯＳトランジスタの直流電気特性は
Ｌ／Ｗ寸法に依存して変化するため、本来は、回路設計
で用いるＬ／Ｗ寸法全ての組み合わせのモデルパラメー
タを用意することが必要である。しかし、回路設計で用
いるＬ／Ｗ寸法全ての組み合わせのＭＯＳトランジスタ
を測定し、個別にパラメータ抽出を行なうことは非常に
手間がかかるため、通常は、何種類かのモデルパラメー
タセットを用意し、回路設計で使用する個々のトランジ
スタのＬ／Ｗ寸法に対して、最も適切と考えられるモデ
ルパラメータセットを選択することで回路シミュレーシ
ョンを行なう。
【０００４】次に、回路シミュレーション用モデルパラ
メータ抽出手順について説明する。モデルパラメータ抽
出用ＭＯＳトランジスタは、Ｌ／Ｗ寸法の異なるＭＯＳ
トランジスタが多数取り揃えてあり、回路設計の必要に
応じて選択したＬ／Ｗ寸法のＭＯＳトランジスタのＩｄ
ｓ−Ｖｄｓ特性、Ｉｄｓ−Ｖｇｓ特性、Ｉｄｓ−Ｖｂｓ
特性等の直流電気特性を測定する（Ｉｄｓ：ドレイン電
流、Ｖｄｓ：ドレイン電圧（ソース電圧基準）、Ｖｇ
ｓ：ゲート電圧（ソース電圧基準）、Ｖｂｓ：基板電圧
（ソース電圧基準））。そして、各Ｌ／Ｗ寸法のトラン
ジスタごとに、測定データに基づき、モデルパラメータ
を抽出する。モデルパラメータを用いた回路シミュレー
ション値と、ＭＯＳトランジスタのＩｄｓ−Ｖｄｓ特
性、Ｉｄｓ−Ｖｇｓ特性、Ｉｄｓ−Ｖｂｓ特性の測定デ
ータを比較し、予め設定した許容誤差範囲におさまれば
抽出作業を終了する。
メータ抽出手順について説明する。モデルパラメータ抽
出用ＭＯＳトランジスタは、Ｌ／Ｗ寸法の異なるＭＯＳ
トランジスタが多数取り揃えてあり、回路設計の必要に
応じて選択したＬ／Ｗ寸法のＭＯＳトランジスタのＩｄ
ｓ−Ｖｄｓ特性、Ｉｄｓ−Ｖｇｓ特性、Ｉｄｓ−Ｖｂｓ
特性等の直流電気特性を測定する（Ｉｄｓ：ドレイン電
流、Ｖｄｓ：ドレイン電圧（ソース電圧基準）、Ｖｇ
ｓ：ゲート電圧（ソース電圧基準）、Ｖｂｓ：基板電圧
（ソース電圧基準））。そして、各Ｌ／Ｗ寸法のトラン
ジスタごとに、測定データに基づき、モデルパラメータ
を抽出する。モデルパラメータを用いた回路シミュレー
ション値と、ＭＯＳトランジスタのＩｄｓ−Ｖｄｓ特
性、Ｉｄｓ−Ｖｇｓ特性、Ｉｄｓ−Ｖｂｓ特性の測定デ
ータを比較し、予め設定した許容誤差範囲におさまれば
抽出作業を終了する。
【０００５】シミュレーション値と測定データの比較結
果が許容誤差範囲に収まらない場合は、モデルパラメー
タを用いたシミュレーション値と測定データが許容誤差
範囲内に収まるまで、モデルパラメータ値の最適化を行
なう。
果が許容誤差範囲に収まらない場合は、モデルパラメー
タを用いたシミュレーション値と測定データが許容誤差
範囲内に収まるまで、モデルパラメータ値の最適化を行
なう。
【０００６】例として、以下にＭＯＳモデルレベル３の
パラメータ抽出手順を示す。・ （１）Ｌ、Ｗの異なる複数のＭＯＳトランジスタのＩｄ
ｓ−Ｖｄｓ特性、Ｉｄｓ−Ｖｇｓ特性、Ｉｄｓ−Ｖｂｓ
特性等の直流電気特性を測定する。
パラメータ抽出手順を示す。・ （１）Ｌ、Ｗの異なる複数のＭＯＳトランジスタのＩｄ
ｓ−Ｖｄｓ特性、Ｉｄｓ−Ｖｇｓ特性、Ｉｄｓ−Ｖｂｓ
特性等の直流電気特性を測定する。
【０００７】（２）トランジスタの形状やプロセスより
決定したパラメータである、ゲート酸化膜厚（ＴＯ
Ｘ）、ドレイン・ソース拡散領域からのチャネルへの横
拡散（２ＬＤ）、ドレイン・ソース拡散深さ（ＸＪ）、
基板表面不純物濃度（ＮＳＵＢ）、拡散シート抵抗（Ｒ
ＳＨ）等をまず決定し、次にＶｔｈ（しきい値電圧）−
Ｗ特性より狭チャネル係数（ＤＥＬＴＡ）、Ｖｔｈ−Ｖ
ｄｓ特性より静的フィードバック効果係数（ＥＴＡ）、
Ｖｔｈ−Ｖｂｓ特性より零バイアス時のスレッショルド
電圧（ＶＴＯ）、基板バイアス効果係数（ＧＡＭＭ
Ａ）、表面反転電位（ＰＨＩ）を抽出する。Ｉｄｓ−Ｖ
ｇｓ特性よりキャリア移動度（ＵＯ）、移動度低下係数
（ＴＨＥＴＡ）を抽出する。Ｉｄｓ−Ｖｄｓ特性よりキ
ャリアの最大ドリフト速度（ＶＭＡＸ）、飽和電界係数
（ＫＡＰＰＡ）を抽出する。ＬＯＧ（Ｉｄｓ）−Ｖｇｓ
特性より速い表面準位密度（ＮＦＳ）等のパラメータ抽
出を行なう。
決定したパラメータである、ゲート酸化膜厚（ＴＯ
Ｘ）、ドレイン・ソース拡散領域からのチャネルへの横
拡散（２ＬＤ）、ドレイン・ソース拡散深さ（ＸＪ）、
基板表面不純物濃度（ＮＳＵＢ）、拡散シート抵抗（Ｒ
ＳＨ）等をまず決定し、次にＶｔｈ（しきい値電圧）−
Ｗ特性より狭チャネル係数（ＤＥＬＴＡ）、Ｖｔｈ−Ｖ
ｄｓ特性より静的フィードバック効果係数（ＥＴＡ）、
Ｖｔｈ−Ｖｂｓ特性より零バイアス時のスレッショルド
電圧（ＶＴＯ）、基板バイアス効果係数（ＧＡＭＭ
Ａ）、表面反転電位（ＰＨＩ）を抽出する。Ｉｄｓ−Ｖ
ｇｓ特性よりキャリア移動度（ＵＯ）、移動度低下係数
（ＴＨＥＴＡ）を抽出する。Ｉｄｓ−Ｖｄｓ特性よりキ
ャリアの最大ドリフト速度（ＶＭＡＸ）、飽和電界係数
（ＫＡＰＰＡ）を抽出する。ＬＯＧ（Ｉｄｓ）−Ｖｇｓ
特性より速い表面準位密度（ＮＦＳ）等のパラメータ抽
出を行なう。
【０００８】（３）（２）にて決定したモデルパラメー
タを用いてＭＯＳトランジスタ単体の直流電流解析を行
ない、測定データであるＩｄｓ−Ｖｄｓ特性、Ｉｄｓ−
Ｖｇｓ特性、Ｉｄｓ−Ｖｂｓ特性と比較を行ない、予め
設定された誤差範囲内で一致すればパラメータ抽出作業
を終了し、パラメータ抽出装置より、各モデルパラメー
タを出力する。
タを用いてＭＯＳトランジスタ単体の直流電流解析を行
ない、測定データであるＩｄｓ−Ｖｄｓ特性、Ｉｄｓ−
Ｖｇｓ特性、Ｉｄｓ−Ｖｂｓ特性と比較を行ない、予め
設定された誤差範囲内で一致すればパラメータ抽出作業
を終了し、パラメータ抽出装置より、各モデルパラメー
タを出力する。
【０００９】（４）（３）にて両者が一致しなかった場
合、許容誤差範囲内で両者が一致するまでＭＯＳモデル
パラメータの最適化を行ない、前記両者が許容誤差範囲
に収まると、パラメータ抽出装置より各モデルパラメー
タを出力する。
合、許容誤差範囲内で両者が一致するまでＭＯＳモデル
パラメータの最適化を行ない、前記両者が許容誤差範囲
に収まると、パラメータ抽出装置より各モデルパラメー
タを出力する。
【００１０】そして、回路設計で使用するＭＯＳトラン
ジスタのＬ、Ｗの寸法に基づいて決定された、個々のＬ
／Ｗ寸法のＭＯＳトランジスタについて（２）〜（４）
の操作を行ないモデルパラメータセットデータとして保
存する。回路シミュレーションでは、回路中の各ＭＯＳ
トランジスタのＬ／Ｗ寸法に応じて、モデルパラメータ
セットを選択する。図２にパラメータ抽出装置から出力
したモデルパラメータセットのＬ／Ｗ領域区分の例を示
す。図２に示すように、１ｕｍ＜＝Ｌ＜５０ｕｍ、１ｕ
ｍ＜＝Ｗ＜５０ｕｍの領域を４つのサブ領域に分割し、
それぞれ、パラメータセットａ、ｂ、ｃ、ｄと、４つの
パラメータセットでＭＯＳトランジスタの特性を代表し
ている。パラメータセットａは（１０ｕｍ＜＝Ｌ＜５０
ｕｍ）、（１０ｕｍ＜＝Ｗ＜５０ｕｍ）の領域を代表し
ており、Ｌ／Ｗ＝２５ｕｍ／２５ｕｍのＭＯＳトランジ
スタの測定データよりパラメータ抽出を行なった。以下
同様にパラメータセットｂ、ｃ、ｄが実線で区分された
Ｌ／Ｗ領域に対するパラメータセットである。
ジスタのＬ、Ｗの寸法に基づいて決定された、個々のＬ
／Ｗ寸法のＭＯＳトランジスタについて（２）〜（４）
の操作を行ないモデルパラメータセットデータとして保
存する。回路シミュレーションでは、回路中の各ＭＯＳ
トランジスタのＬ／Ｗ寸法に応じて、モデルパラメータ
セットを選択する。図２にパラメータ抽出装置から出力
したモデルパラメータセットのＬ／Ｗ領域区分の例を示
す。図２に示すように、１ｕｍ＜＝Ｌ＜５０ｕｍ、１ｕ
ｍ＜＝Ｗ＜５０ｕｍの領域を４つのサブ領域に分割し、
それぞれ、パラメータセットａ、ｂ、ｃ、ｄと、４つの
パラメータセットでＭＯＳトランジスタの特性を代表し
ている。パラメータセットａは（１０ｕｍ＜＝Ｌ＜５０
ｕｍ）、（１０ｕｍ＜＝Ｗ＜５０ｕｍ）の領域を代表し
ており、Ｌ／Ｗ＝２５ｕｍ／２５ｕｍのＭＯＳトランジ
スタの測定データよりパラメータ抽出を行なった。以下
同様にパラメータセットｂ、ｃ、ｄが実線で区分された
Ｌ／Ｗ領域に対するパラメータセットである。
【００１１】形状依存パラメータを持たないＭＯＳモデ
ルでは、一つのパラメータセットで広範囲のＬ、Ｗの領
域をカバーすることが困難である。このため、モデルパ
ラメータの電気的特性の近似精度向上を目的としてＬ、
Ｗの領域を多数のサブ領域に分割し、各サブ領域ごとに
パラメータセットを抽出する。
ルでは、一つのパラメータセットで広範囲のＬ、Ｗの領
域をカバーすることが困難である。このため、モデルパ
ラメータの電気的特性の近似精度向上を目的としてＬ、
Ｗの領域を多数のサブ領域に分割し、各サブ領域ごとに
パラメータセットを抽出する。
【００１２】更に、各Ｌ／Ｗ領域の分割境界線では、図
３の例で示すように、Ｌ／Ｗを変数と見なし回路シミュ
レーションを行なったときの電気特性が不連続となる問
題が発生する。図２のパラメータセットａ、パラメータ
セットｂはそれぞれ、Ｌ／Ｗ＝２５ｕｍ／２５ｕｍ、Ｌ
／Ｗ＝２ｕｍ／２５ｕｍのＭＯＳトランジスタ測定より
抽出を行なったパラメータセットである。ここでは、Ｌ
／Ｗ領域の分割境界線をＬ＝１０ｕｍとして、１０ｕｍ
＜＝Ｌ＜５０ｕｍの時、パラメータセットａ、１ｕｍ＜
＝Ｌ＜１０ｕｍの時、パラメータセットｂでＭＯＳトラ
ンジスタの電気特性を代表させるようにした。すると、
Ｌ／Ｗ＝９ｕｍ／２５ｕｍのＩｄｓは、図３に示すよう
に、シミュレーション上、Ｌ／Ｗ＝１１ｕｍ／２５ｕｍ
のＩｄｓよりも小さな値をとり、分割境界線上で不連続
になっていることがわかる。
３の例で示すように、Ｌ／Ｗを変数と見なし回路シミュ
レーションを行なったときの電気特性が不連続となる問
題が発生する。図２のパラメータセットａ、パラメータ
セットｂはそれぞれ、Ｌ／Ｗ＝２５ｕｍ／２５ｕｍ、Ｌ
／Ｗ＝２ｕｍ／２５ｕｍのＭＯＳトランジスタ測定より
抽出を行なったパラメータセットである。ここでは、Ｌ
／Ｗ領域の分割境界線をＬ＝１０ｕｍとして、１０ｕｍ
＜＝Ｌ＜５０ｕｍの時、パラメータセットａ、１ｕｍ＜
＝Ｌ＜１０ｕｍの時、パラメータセットｂでＭＯＳトラ
ンジスタの電気特性を代表させるようにした。すると、
Ｌ／Ｗ＝９ｕｍ／２５ｕｍのＩｄｓは、図３に示すよう
に、シミュレーション上、Ｌ／Ｗ＝１１ｕｍ／２５ｕｍ
のＩｄｓよりも小さな値をとり、分割境界線上で不連続
になっていることがわかる。
【００１３】
【発明が解決しようとする課題】上記従来の技術には、
以下に示す解決課題があった。
以下に示す解決課題があった。
【００１４】（１）モデルのカバーする領域を多数のサ
ブ領域に分割することにより各領域ごとにモデルパラメ
ータを用意しなければならず、モデルパラメータ抽出効
率が悪くなる。
ブ領域に分割することにより各領域ごとにモデルパラメ
ータを用意しなければならず、モデルパラメータ抽出効
率が悪くなる。
【００１５】（２）各サブ領域間の分割境界線上で、Ｉ
ｄｓ、Ｖｔｈ等の電気特性のシミュレーション値が不連
続になる問題が発生し、従来の手法では、Ｌ／Ｗに対す
るＭＯＳトランジスタの電気特性について最適化を行な
っていないため、シミュレーション値の不連続の改善に
手間がかかる。
ｄｓ、Ｖｔｈ等の電気特性のシミュレーション値が不連
続になる問題が発生し、従来の手法では、Ｌ／Ｗに対す
るＭＯＳトランジスタの電気特性について最適化を行な
っていないため、シミュレーション値の不連続の改善に
手間がかかる。
【００１６】本発明は、上記の問題を改善するためのも
のである。
のである。
【００１７】Ｌ／Ｗの異なる複数のＭＯＳトランジスタ
の電気的特性に対して１種類のＬ／Ｗ寸法のＭＯＳトラ
ンジスタのモデルパラメータの最適化を行なうことで、
従来技術の問題である（１）、（２）を解決する装置を
提供することを目的とする。
の電気的特性に対して１種類のＬ／Ｗ寸法のＭＯＳトラ
ンジスタのモデルパラメータの最適化を行なうことで、
従来技術の問題である（１）、（２）を解決する装置を
提供することを目的とする。
【００１８】
【課題を解決するための手段】請求項１に係る本発明
は、ＭＯＳトランジスタの電気特性を測定する手段と、
該手段による測定結果からＭＯＳモデルパラメータを初
期抽出する手段と、ＭＯＳトランジスタのゲートチャネ
ル長（Ｌ）又はゲートチャネル幅（Ｗ）の変化に対し
て、上記モデルパラメータを最適化するための手段とを
備えたことを特徴とする回路シミュレーション用モデル
パラメータ最適化装置である。
は、ＭＯＳトランジスタの電気特性を測定する手段と、
該手段による測定結果からＭＯＳモデルパラメータを初
期抽出する手段と、ＭＯＳトランジスタのゲートチャネ
ル長（Ｌ）又はゲートチャネル幅（Ｗ）の変化に対し
て、上記モデルパラメータを最適化するための手段とを
備えたことを特徴とする回路シミュレーション用モデル
パラメータ最適化装置である。
【００１９】また、請求項２に係る本発明は、上記請求
項１のものに於いて、上記モデルパラメータの変更指示
情報入力手段と、ＭＯＳトランジスタの直流電気特性の
測定データにより定まる、ゲートチャネル長又はゲート
チャネル幅を変数としたときの、ＭＯＳトランジスタの
ドレイン電流（Ｉｄｓ）の依存特性及びしきい値電圧
（Ｖｔｈ）の依存特性を保存する手段と、初期抽出され
た、又は上記モデルパラメータ変更指示情報入力手段よ
り入力された情報により変更されたモデルパラメータよ
りＭＯＳトランジスタの直流電気特性をシミュレーショ
ンし、ゲートチャネル長又はゲートチャネル幅を変数と
したときの、ＭＯＳトランジスタのドレイン電流（Ｉｄ
ｓ）の依存特性及びしきい値電圧（Ｖｔｈ）の依存特性
を保存する手段と、上記測定データにより定まる、ＭＯ
Ｓトランジスタの両依存特性と、上記モデルパラメータ
より求められた、ＭＯＳトランジスタの両依存特性とを
表示する手段とを備えたことを特徴とする回路シミュレ
ーション用モデルパラメータ最適化装置である。
項１のものに於いて、上記モデルパラメータの変更指示
情報入力手段と、ＭＯＳトランジスタの直流電気特性の
測定データにより定まる、ゲートチャネル長又はゲート
チャネル幅を変数としたときの、ＭＯＳトランジスタの
ドレイン電流（Ｉｄｓ）の依存特性及びしきい値電圧
（Ｖｔｈ）の依存特性を保存する手段と、初期抽出され
た、又は上記モデルパラメータ変更指示情報入力手段よ
り入力された情報により変更されたモデルパラメータよ
りＭＯＳトランジスタの直流電気特性をシミュレーショ
ンし、ゲートチャネル長又はゲートチャネル幅を変数と
したときの、ＭＯＳトランジスタのドレイン電流（Ｉｄ
ｓ）の依存特性及びしきい値電圧（Ｖｔｈ）の依存特性
を保存する手段と、上記測定データにより定まる、ＭＯ
Ｓトランジスタの両依存特性と、上記モデルパラメータ
より求められた、ＭＯＳトランジスタの両依存特性とを
表示する手段とを備えたことを特徴とする回路シミュレ
ーション用モデルパラメータ最適化装置である。
【００２０】更に、請求項３に係る本発明は、上記請求
項１のものに於いて、上記モデルパラメータの変更指示
情報入力手段と、ＭＯＳトランジスタの直流電気特性の
測定データにより定まる、ゲートチャネル長又はゲート
チャネル幅を変数としたときの、ＭＯＳトランジスタの
ドレイン電流（Ｉｄｓ）の依存特性及びしきい値電圧
（Ｖｔｈ）の依存特性を保存する手段と、初期抽出され
た、又は上記モデルパラメータ変更指示情報入力手段よ
り入力された情報により変更されたモデルパラメータよ
りＭＯＳトランジスタの直流電気特性をシミュレーショ
ンし、ゲートチャネル長又はゲートチャネル幅を変数と
したときの、ＭＯＳトランジスタのドレイン電流（Ｉｄ
ｓ）の依存特性及びしきい値電圧（Ｖｔｈ）の依存特性
を保存する手段と、上記測定データにより定まる、ＭＯ
Ｓトランジスタの両依存特性に対する、上記モデルパラ
メータより求められた、ＭＯＳトランジスタの両依存特
性の誤差を計算し、その結果を表示する手段とを備えた
ことを特徴とする回路シミュレーション用モデルパラメ
ータ最適化装置である。
項１のものに於いて、上記モデルパラメータの変更指示
情報入力手段と、ＭＯＳトランジスタの直流電気特性の
測定データにより定まる、ゲートチャネル長又はゲート
チャネル幅を変数としたときの、ＭＯＳトランジスタの
ドレイン電流（Ｉｄｓ）の依存特性及びしきい値電圧
（Ｖｔｈ）の依存特性を保存する手段と、初期抽出され
た、又は上記モデルパラメータ変更指示情報入力手段よ
り入力された情報により変更されたモデルパラメータよ
りＭＯＳトランジスタの直流電気特性をシミュレーショ
ンし、ゲートチャネル長又はゲートチャネル幅を変数と
したときの、ＭＯＳトランジスタのドレイン電流（Ｉｄ
ｓ）の依存特性及びしきい値電圧（Ｖｔｈ）の依存特性
を保存する手段と、上記測定データにより定まる、ＭＯ
Ｓトランジスタの両依存特性に対する、上記モデルパラ
メータより求められた、ＭＯＳトランジスタの両依存特
性の誤差を計算し、その結果を表示する手段とを備えた
ことを特徴とする回路シミュレーション用モデルパラメ
ータ最適化装置である。
【００２１】また請求項４に係る本発明は、上記請求項
１のものに於いて、所定の変更規則に従って、上記モデ
ルパラメータを変更する手段と、ＭＯＳトランジスタの
直流電気特性の測定データにより定まる、ゲートチャネ
ル長又はゲートチャネル幅を変数としたときの、ＭＯＳ
トランジスタのドレイン電流（Ｉｄｓ）の依存特性及び
しきい値電圧（Ｖｔｈ）の依存特性を保存する手段と、
初期抽出された、又は上記モデルパラメータ変更指示情
報入力手段より入力された情報により変更されたモデル
パラメータよりＭＯＳトランジスタの直流電気特性をシ
ミュレーションし、ゲートチャネル長又はゲートチャネ
ル幅を変数としたときの、ＭＯＳトランジスタのドレイ
ン電流（Ｉｄｓ）の依存特性及びしきい値電圧（Ｖｔ
ｈ）の依存特性を保存する手段と、上記測定データによ
り定まる、ＭＯＳトランジスタの両依存特性に対する、
上記モデルパラメータより求められた、ＭＯＳトランジ
スタの両依存特性の誤差を計算する手段と、上記誤差が
所定値以下となるまで、上記モデルパラメータ変更手段
による変更を実行させる手段とを備えたことを特徴とす
る回路シミュレーション用モデルパラメータ最適化装置
である。
１のものに於いて、所定の変更規則に従って、上記モデ
ルパラメータを変更する手段と、ＭＯＳトランジスタの
直流電気特性の測定データにより定まる、ゲートチャネ
ル長又はゲートチャネル幅を変数としたときの、ＭＯＳ
トランジスタのドレイン電流（Ｉｄｓ）の依存特性及び
しきい値電圧（Ｖｔｈ）の依存特性を保存する手段と、
初期抽出された、又は上記モデルパラメータ変更指示情
報入力手段より入力された情報により変更されたモデル
パラメータよりＭＯＳトランジスタの直流電気特性をシ
ミュレーションし、ゲートチャネル長又はゲートチャネ
ル幅を変数としたときの、ＭＯＳトランジスタのドレイ
ン電流（Ｉｄｓ）の依存特性及びしきい値電圧（Ｖｔ
ｈ）の依存特性を保存する手段と、上記測定データによ
り定まる、ＭＯＳトランジスタの両依存特性に対する、
上記モデルパラメータより求められた、ＭＯＳトランジ
スタの両依存特性の誤差を計算する手段と、上記誤差が
所定値以下となるまで、上記モデルパラメータ変更手段
による変更を実行させる手段とを備えたことを特徴とす
る回路シミュレーション用モデルパラメータ最適化装置
である。
【００２２】本発明は回路シミュレーション用モデルパ
ラメータの最適化装置であり、図１に示されるように、
ＭＯＳトランジスタ直流電流測定装置１と、測定制御装
置２と外部記憶装置３とから成るＭＯＳトランジスタ電
気特性測定手段４と、ＭＯＳトランジスタの測定データ
よりＭＯＳモデルパラメータを初期抽出する手段５と、
モデルパラメータを最適化する手段６と、ＭＯＳトラン
ジスタの電気特性等を表示する表示手段７と、キーボー
ド８とを有する。
ラメータの最適化装置であり、図１に示されるように、
ＭＯＳトランジスタ直流電流測定装置１と、測定制御装
置２と外部記憶装置３とから成るＭＯＳトランジスタ電
気特性測定手段４と、ＭＯＳトランジスタの測定データ
よりＭＯＳモデルパラメータを初期抽出する手段５と、
モデルパラメータを最適化する手段６と、ＭＯＳトラン
ジスタの電気特性等を表示する表示手段７と、キーボー
ド８とを有する。
【００２３】図４にモデルパラメータ最適化の流れ図を
示す。まず、回路シミュレーション用ＭＯＳモデルパラ
メータの初期抽出を行なうため、任意のＬ、Ｗ寸法のＭ
ＯＳトランジスタを一つ選び、測定システムＳ１にてＭ
ＯＳトランジスタの直流電気特性の測定を行なう。そし
て、前記測定システムＳ１にて測定したモデルパラメー
タ初期抽出用の測定データ１（Ｓ２）に対して初期パラ
メータ抽出（Ｓ４）を行ない直流電流解析用パラメータ
ファイル（Ｓ５）を作成する。
示す。まず、回路シミュレーション用ＭＯＳモデルパラ
メータの初期抽出を行なうため、任意のＬ、Ｗ寸法のＭ
ＯＳトランジスタを一つ選び、測定システムＳ１にてＭ
ＯＳトランジスタの直流電気特性の測定を行なう。そし
て、前記測定システムＳ１にて測定したモデルパラメー
タ初期抽出用の測定データ１（Ｓ２）に対して初期パラ
メータ抽出（Ｓ４）を行ない直流電流解析用パラメータ
ファイル（Ｓ５）を作成する。
【００２４】次に、回路シミュレーション用ＭＯＳモデ
ルパラメータを最適化するために、Ｗを固定し、複数の
ＬをもつＭＯＳトランジスタ素子群に対して、測定シス
テムＳ１にて各直流電気特性を測定する。ＭＯＳトラン
ジスタに与えるバイアス条件Ｖｄｓ、Ｖｇｓ、Ｖｂｓを
固定した時に得られるＩｄｓ−Ｌ特性、Ｖｄｓ、Ｖｂｓ
を固定した時に得られるＶｔｈ−Ｌ特性を測定データ２
（Ｓ３）にそれぞれ保管しておく。同様にして、Ｌを固
定し、複数のＷをもつＭＯＳトランジスタ素子群に対し
て、各直流電気的特性を測定する。ＭＯＳトランジスタ
に与えるバイアス条件Ｖｄｓ、Ｖｇｓ、Ｖｂｓを固定し
た時に得られるＩｄｓ−Ｗ特性、Ｖｄｓ、Ｖｂｓを固定
した時に得られるＶｔｈ−Ｗ特性を測定データ２（Ｓ
３）にそれぞれ保管しておく。
ルパラメータを最適化するために、Ｗを固定し、複数の
ＬをもつＭＯＳトランジスタ素子群に対して、測定シス
テムＳ１にて各直流電気特性を測定する。ＭＯＳトラン
ジスタに与えるバイアス条件Ｖｄｓ、Ｖｇｓ、Ｖｂｓを
固定した時に得られるＩｄｓ−Ｌ特性、Ｖｄｓ、Ｖｂｓ
を固定した時に得られるＶｔｈ−Ｌ特性を測定データ２
（Ｓ３）にそれぞれ保管しておく。同様にして、Ｌを固
定し、複数のＷをもつＭＯＳトランジスタ素子群に対し
て、各直流電気的特性を測定する。ＭＯＳトランジスタ
に与えるバイアス条件Ｖｄｓ、Ｖｇｓ、Ｖｂｓを固定し
た時に得られるＩｄｓ−Ｗ特性、Ｖｄｓ、Ｖｂｓを固定
した時に得られるＶｔｈ−Ｗ特性を測定データ２（Ｓ
３）にそれぞれ保管しておく。
【００２５】次に、前記パラメータファイル（Ｓ５）を
用いて、前記測定を行なったＩｄｓ、ＶｔｈのＬ、Ｗサ
イズに対応した直流電気的特性の計算を行なう（Ｓ
６）。そして、Ｌ、Ｗを変数と見なした時のＩｄｓの依
存特性、Ｖｔｈの依存特性について、測定データ、シミ
ュレーション値の比較を行ない（Ｓ７）、両者間の２乗
誤差が小さくなるようにＭＯＳモデルパラメータを更新
する（Ｓ８）。同様に、更新されたＭＯＳモデルパラメ
ータファイル（Ｓ５）を用いて、直流電気的特性の計算
を行ない（Ｓ６）、測定データ、シミュレーション値の
比較を行ない（Ｓ７）、両者の２乗誤差が小さくなるよ
うにＭＯＳモデルパラメータを更新する（Ｓ８）という
反復計算をおこなう。
用いて、前記測定を行なったＩｄｓ、ＶｔｈのＬ、Ｗサ
イズに対応した直流電気的特性の計算を行なう（Ｓ
６）。そして、Ｌ、Ｗを変数と見なした時のＩｄｓの依
存特性、Ｖｔｈの依存特性について、測定データ、シミ
ュレーション値の比較を行ない（Ｓ７）、両者間の２乗
誤差が小さくなるようにＭＯＳモデルパラメータを更新
する（Ｓ８）。同様に、更新されたＭＯＳモデルパラメ
ータファイル（Ｓ５）を用いて、直流電気的特性の計算
を行ない（Ｓ６）、測定データ、シミュレーション値の
比較を行ない（Ｓ７）、両者の２乗誤差が小さくなるよ
うにＭＯＳモデルパラメータを更新する（Ｓ８）という
反復計算をおこなう。
【００２６】前記両者の誤差が、予め設定した許容誤差
範囲に収まれば、反復解析は終了する（Ｓ９）。
範囲に収まれば、反復解析は終了する（Ｓ９）。
【００２７】上記のように構成されたモデルパラメータ
最適化装置では、ＭＯＳトランジスタ測定システムより
得られた直流電気特性データに基づきＭＯＳトランジス
タパラメータ抽出装置によりモデルパラメータの初期抽
出を行ない、表示装置によりＭＯＳトランジスタの電気
的特性と回路シミュレータの出力である回路シミュレー
ション結果の特性グラフを表示し、パラメータ最適化装
置にて測定データである直流電気特性のＬ、Ｗ依存性と
の比較を行ない、初期抽出パラメータ値をマニュアルも
しくは自動的に変更してパラメータの最適化をすること
ができる。
最適化装置では、ＭＯＳトランジスタ測定システムより
得られた直流電気特性データに基づきＭＯＳトランジス
タパラメータ抽出装置によりモデルパラメータの初期抽
出を行ない、表示装置によりＭＯＳトランジスタの電気
的特性と回路シミュレータの出力である回路シミュレー
ション結果の特性グラフを表示し、パラメータ最適化装
置にて測定データである直流電気特性のＬ、Ｗ依存性と
の比較を行ない、初期抽出パラメータ値をマニュアルも
しくは自動的に変更してパラメータの最適化をすること
ができる。
【００２８】
【発明の実施の形態】以下に、本発明のパラメータ最適
化装置について詳細に説明する。図１に示すように、Ｍ
ＯＳトランジスタ測定手段４は、ＭＯＳトランジスタの
直流電流測定装置１と測定装置制御プログラムを内蔵し
た制御装置２と測定データを保持する外部記憶装置３よ
り構成している。そして、外部記憶装置３はネットワー
クを介して、パラメータ抽出プログラムを内蔵したパラ
メータ抽出装置５と結合し、ＭＯＳトランジスタの電気
特性データに基づいてパラメータ抽出を行ない、初期抽
出パラメータを得る。
化装置について詳細に説明する。図１に示すように、Ｍ
ＯＳトランジスタ測定手段４は、ＭＯＳトランジスタの
直流電流測定装置１と測定装置制御プログラムを内蔵し
た制御装置２と測定データを保持する外部記憶装置３よ
り構成している。そして、外部記憶装置３はネットワー
クを介して、パラメータ抽出プログラムを内蔵したパラ
メータ抽出装置５と結合し、ＭＯＳトランジスタの電気
特性データに基づいてパラメータ抽出を行ない、初期抽
出パラメータを得る。
【００２９】図４に示したパラメータ最適化の流れ図に
従い、（Ｓ１）でＩｄｓ、Ｖｔｈデータを測定し、Ｌ、
Ｗを変数と見なした時のＩｄｓの依存特性、Ｖｔｈの依
存特性を測定データ２（Ｓ３）に保管する。
従い、（Ｓ１）でＩｄｓ、Ｖｔｈデータを測定し、Ｌ、
Ｗを変数と見なした時のＩｄｓの依存特性、Ｖｔｈの依
存特性を測定データ２（Ｓ３）に保管する。
【００３０】まず、初期抽出パラメータファイル（Ｓ
５）を用いて直流電流解析（Ｓ６）を行ない、得られた
シミュレーション結果と前記測定データ２（Ｓ３）を比
較し（Ｓ７）、前記両者の誤差が予め設定した、許容誤
差範囲に収まらなければ、両者の２乗誤差が小さくなる
ようにモデルパラメータを更新する（Ｓ８）。同様に、
更新されたＭＯＳモデルパラメータファイル（Ｓ５）を
用いて、直流電気的特性の計算を行ない（Ｓ６）、測定
データ、シミュレーション値の比較を行ない（Ｓ７）、
両者の２乗誤差が小さくなるようにモデルパラメータを
更新する（Ｓ８）という反復計算を行なう。
５）を用いて直流電流解析（Ｓ６）を行ない、得られた
シミュレーション結果と前記測定データ２（Ｓ３）を比
較し（Ｓ７）、前記両者の誤差が予め設定した、許容誤
差範囲に収まらなければ、両者の２乗誤差が小さくなる
ようにモデルパラメータを更新する（Ｓ８）。同様に、
更新されたＭＯＳモデルパラメータファイル（Ｓ５）を
用いて、直流電気的特性の計算を行ない（Ｓ６）、測定
データ、シミュレーション値の比較を行ない（Ｓ７）、
両者の２乗誤差が小さくなるようにモデルパラメータを
更新する（Ｓ８）という反復計算を行なう。
【００３１】モデルパラメータの変更は、予め変更の規
則を定めて装置に記憶させておき、上記両者の誤差が予
め設定した値以上であれば、上記規則に従ってパラメー
タの変更を装置内部で自動的に実行させる。
則を定めて装置に記憶させておき、上記両者の誤差が予
め設定した値以上であれば、上記規則に従ってパラメー
タの変更を装置内部で自動的に実行させる。
【００３２】尚、モデルパラメータの変更を装置使用者
が指示するようにしてもよく、この場合は、上記誤差を
表示装置にて表示させ、この値が許容範囲を超えている
ものであるときは、使用者は、変更指示情報をキーボー
ドより入力する。この入力情報によりモデルパラメータ
が変更され、この変更後のものによるシミュレーション
結果と実測値とが比較される。
が指示するようにしてもよく、この場合は、上記誤差を
表示装置にて表示させ、この値が許容範囲を超えている
ものであるときは、使用者は、変更指示情報をキーボー
ドより入力する。この入力情報によりモデルパラメータ
が変更され、この変更後のものによるシミュレーション
結果と実測値とが比較される。
【００３３】また、実測値とシミュレーション値の誤差
を計算して、これを表示させる代わりに、データ（特
性）そのものを表示装置で同時表示させ、この表示結果
を使用者が確認して、許容範囲内のものでなければ、変
更指示情報を入力する構成であってもよい。
を計算して、これを表示させる代わりに、データ（特
性）そのものを表示装置で同時表示させ、この表示結果
を使用者が確認して、許容範囲内のものでなければ、変
更指示情報を入力する構成であってもよい。
【００３４】レベル３モデルを例にとると、Ｓ８でＶｔ
ｈ−Ｌ特性よりパラメータＥＴＡ、ＧＡＭＭＡ、ＶＴＯ
の最適化を行ない、Ｖｔｈ−Ｗ特性より、パラメータＤ
ＥＬＴＡの最適化を行ない、Ｉｄｓ−Ｌ特性に対してパ
ラメータＬＤ、ＸＪ、ＮＳＵＢ、ＶＭＡＸ、ＫＡＰＰＡ
の最適化を行ない、Ｉｄｓ−Ｗ特性よりＷの実行長Ｗｅ
ｆｆの計算を行なう。そして、パラメータの最適化後、
実測値とシミュレーション値を表示装置７により比較
し、電気特性を確認する。
ｈ−Ｌ特性よりパラメータＥＴＡ、ＧＡＭＭＡ、ＶＴＯ
の最適化を行ない、Ｖｔｈ−Ｗ特性より、パラメータＤ
ＥＬＴＡの最適化を行ない、Ｉｄｓ−Ｌ特性に対してパ
ラメータＬＤ、ＸＪ、ＮＳＵＢ、ＶＭＡＸ、ＫＡＰＰＡ
の最適化を行ない、Ｉｄｓ−Ｗ特性よりＷの実行長Ｗｅ
ｆｆの計算を行なう。そして、パラメータの最適化後、
実測値とシミュレーション値を表示装置７により比較
し、電気特性を確認する。
【００３５】以下にＭＯＳレベル３モデルについて、パ
ラメータ最適化の実施例を述べる。
ラメータ最適化の実施例を述べる。
【００３６】Ｌ／Ｗ＝２５ｕｍ／２５ｕｍにて初期抽出
したパラメータセットａのシミュレーション値と実測値
を比較した。図５はパラメータセットａを用いたＬ／Ｗ
＝２ｕｍ／２５ｕｍのトランジスタのＩｄｓ−Ｖｄｓ特
性、図６はＶｔｈ−Ｌ特性である。グラフ内の実線がシ
ミュレーション値、黒点が実測値である。
したパラメータセットａのシミュレーション値と実測値
を比較した。図５はパラメータセットａを用いたＬ／Ｗ
＝２ｕｍ／２５ｕｍのトランジスタのＩｄｓ−Ｖｄｓ特
性、図６はＶｔｈ−Ｌ特性である。グラフ内の実線がシ
ミュレーション値、黒点が実測値である。
【００３７】図５、図６より明らかにパラメータセット
ａではＬ／Ｗ＝２．０ｕｍ／２５ｕｍのトランジスタ特
性を近似できないことがわかる。
ａではＬ／Ｗ＝２．０ｕｍ／２５ｕｍのトランジスタ特
性を近似できないことがわかる。
【００３８】Ｌ／Ｗ＝２５ｕｍ／２５ｕｍにて初期抽出
したパラメータセットＮ１をＬ＝｛２５，２．０，１．
０，０．８ｕｍ｝、Ｗ＝２５ｕｍの実測値より算出され
たＶｔｈに対して最適化する。このときの、バイアス条
件はＶｄｓ＝｛０．０５，３．０，４．０，５．０
ｖ｝、Ｖｂｓ＝０．０ｖである。測定データと最適化後
のシミュレーション値を図７、図８にて比較した。図７
は最適化後のパラメータセットａ１を用いたＬ／Ｗ＝２
ｕｍ／２５ｕｍのトランジスタのＩｄｓ−Ｖｄｓ特性、
図８はＶｔｈ−Ｌ特性である。グラフ内の実線がシミュ
レーション値、黒点が実測値である。前記図と比較して
明らかに改善されていることがわかる。
したパラメータセットＮ１をＬ＝｛２５，２．０，１．
０，０．８ｕｍ｝、Ｗ＝２５ｕｍの実測値より算出され
たＶｔｈに対して最適化する。このときの、バイアス条
件はＶｄｓ＝｛０．０５，３．０，４．０，５．０
ｖ｝、Ｖｂｓ＝０．０ｖである。測定データと最適化後
のシミュレーション値を図７、図８にて比較した。図７
は最適化後のパラメータセットａ１を用いたＬ／Ｗ＝２
ｕｍ／２５ｕｍのトランジスタのＩｄｓ−Ｖｄｓ特性、
図８はＶｔｈ−Ｌ特性である。グラフ内の実線がシミュ
レーション値、黒点が実測値である。前記図と比較して
明らかに改善されていることがわかる。
【００３９】従来の手法では精度向上のため、Ｌ／Ｗ領
域を多数のサブ領域に分割し、パラメータ抽出を行なっ
ていたが、本発明では精度を劣化させずにＬ／Ｗ領域の
分割箇所を減らすことが可能である。更に、図９に最適
化後のパラメータセットａ１、ｂ１を用いたＩｄｓ−Ｌ
特性のシミュレーション例を示した。図２と同様に、Ｌ
／Ｗ領域の分割境界線をＬ＝１０ｕｍとし、実線はシミ
ュレーション値、黒点は実測値とする。
域を多数のサブ領域に分割し、パラメータ抽出を行なっ
ていたが、本発明では精度を劣化させずにＬ／Ｗ領域の
分割箇所を減らすことが可能である。更に、図９に最適
化後のパラメータセットａ１、ｂ１を用いたＩｄｓ−Ｌ
特性のシミュレーション例を示した。図２と同様に、Ｌ
／Ｗ領域の分割境界線をＬ＝１０ｕｍとし、実線はシミ
ュレーション値、黒点は実測値とする。
【００４０】図２の例に比べ、分割境界線上にＩｄｓの
不連続性が抑えられていることがわかる。
不連続性が抑えられていることがわかる。
【００４１】
【発明の効果】以上のように本発明による回路シミュレ
ーション用モデルパラメータ最適化装置では多数のＬ／
Ｗトランジスタについてモデルパラメータ抽出する必要
がなく、Ｉｄｓ、ＶｔｈのＬ、Ｗ形状依存特性に対し
て、パラメータの最適化を行なうことでＬ／Ｗ領域に対
する最適なパラメータを容易に得ることができる。更
に、各サブ領域間の分割境界線上で、Ｉｄｓ、Ｖｔｈ等
の電気特性のシミュレーション値の不連続が容易に改善
できる。以上の理由よりパラメータの抽出作業効率が良
くなる。
ーション用モデルパラメータ最適化装置では多数のＬ／
Ｗトランジスタについてモデルパラメータ抽出する必要
がなく、Ｉｄｓ、ＶｔｈのＬ、Ｗ形状依存特性に対し
て、パラメータの最適化を行なうことでＬ／Ｗ領域に対
する最適なパラメータを容易に得ることができる。更
に、各サブ領域間の分割境界線上で、Ｉｄｓ、Ｖｔｈ等
の電気特性のシミュレーション値の不連続が容易に改善
できる。以上の理由よりパラメータの抽出作業効率が良
くなる。
【００４２】さらに、Ｉｄｓ、ＶｔｈなどのＬ、Ｗ依存
特性を実測、シミュレーション結果と同時に重ね合わせ
て表示することにより、プロセス特性とシミュレーショ
ン精度が視覚的に同時確認できるため作業効率が向上す
る。
特性を実測、シミュレーション結果と同時に重ね合わせ
て表示することにより、プロセス特性とシミュレーショ
ン精度が視覚的に同時確認できるため作業効率が向上す
る。
【図１】本発明によるパラメータ最適化装置の構成図で
ある。
ある。
【図２】従来のパラメータ抽出装置により抽出されたモ
デルパラメータセットの領域区分の例を示す図である。
デルパラメータセットの領域区分の例を示す図である。
【図３】サブ領域間の分割境界線上のシミュレーション
値の不連続の例を示す図である。
値の不連続の例を示す図である。
【図４】本発明に基づくパラメータ最適化装置の処理の
流れ図である。
流れ図である。
【図５】初期抽出したパラメータセットのシミュレーシ
ョン値と実測値の比較例（Ｉｄｓ−Ｖｄｓ特性）を示す
図である。
ョン値と実測値の比較例（Ｉｄｓ−Ｖｄｓ特性）を示す
図である。
【図６】初期抽出したパラメータセットのシミュレーシ
ョン値と実測値の比較例（Ｖｔｈ−Ｌ特性）を示す図で
ある。
ョン値と実測値の比較例（Ｖｔｈ−Ｌ特性）を示す図で
ある。
【図７】パラメータ最適化後のシミュレーション値と実
測値の比較例（Ｉｄｓ−Ｖｄｓ特性）を示す図である。
測値の比較例（Ｉｄｓ−Ｖｄｓ特性）を示す図である。
【図８】パラメータ最適化後のシミュレーション値と実
測値の比較例（Ｖｔｈ−Ｌ特性）を示す図である。
測値の比較例（Ｖｔｈ−Ｌ特性）を示す図である。
【図９】パラメータ最適化後のシミュレーション値と実
測値の比較例（Ｉｄｓ−Ｌ特性）を示す図である。
測値の比較例（Ｉｄｓ−Ｌ特性）を示す図である。
１ ＭＯＳトランジスタ直流電流測定装置 ２ 測定制御装置 ３ 外部記憶装置 ４ ＭＯＳトランジスタ測定手段 ５ パラメータ初期抽出手段 ６ パラメータ最適化手段 ７ 表示手段 ８ キーボード
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/00
Claims (4)
- 【請求項１】 ＭＯＳトランジスタの電気特性を測定す
る手段と、該手段による測定結果からＭＯＳモデルパラ
メータを初期抽出する手段と、ＭＯＳトランジスタのゲ
ートチャネル長（Ｌ）又はゲートチャネル幅（Ｗ）の変
化に対して、上記モデルパラメータを最適化するための
手段とを備えたことを特徴とする回路シミュレーション
用モデルパラメータ最適化装置。 - 【請求項２】 上記モデルパラメータの変更指示情報入
力手段と、 ＭＯＳトランジスタの直流電気特性の測定データにより
定まる、ゲートチャネル長又はゲートチャネル幅を変数
としたときの、ＭＯＳトランジスタのドレイン電流（Ｉ
ｄｓ）の依存特性及びしきい値電圧（Ｖｔｈ）の依存特
性を保存する手段と、 初期抽出された、又は上記モデルパラメータ変更指示情
報入力手段より入力された情報により変更されたモデル
パラメータよりＭＯＳトランジスタの直流電気特性をシ
ミュレーションし、ゲートチャネル長又はゲートチャネ
ル幅を変数としたときの、ＭＯＳトランジスタのドレイ
ン電流（Ｉｄｓ）の依存特性及びしきい値電圧（Ｖｔ
ｈ）の依存特性を保存する手段と、 上記測定データにより定まる、ＭＯＳトランジスタの両
依存特性と、上記モデルパラメータより求められた、Ｍ
ＯＳトランジスタの両依存特性とを表示する手段とを備
えたことを特徴とする、請求項１に記載の回路シミュレ
ーション用モデルパラメータ最適化装置。 - 【請求項３】 上記モデルパラメータの変更指示情報入
力手段と、 ＭＯＳトランジスタの直流電気特性の測定データにより
定まる、ゲートチャネル長又はゲートチャネル幅を変数
としたときの、ＭＯＳトランジスタのドレイン電流（Ｉ
ｄｓ）の依存特性及びしきい値電圧（Ｖｔｈ）の依存特
性を保存する手段と、 初期抽出された、又は上記モデルパラメータ変更指示情
報入力手段より入力された情報により変更されたモデル
パラメータよりＭＯＳトランジスタの直流電気特性をシ
ミュレーションし、ゲートチャネル長又はゲートチャネ
ル幅を変数としたときの、ＭＯＳトランジスタのドレイ
ン電流（Ｉｄｓ）の依存特性及びしきい値電圧（Ｖｔ
ｈ）の依存特性を保存する手段と、 上記測定データにより定まる、ＭＯＳトランジスタの両
依存特性に対する、上記モデルパラメータより求められ
た、ＭＯＳトランジスタの両依存特性の誤差を計算し、
その結果を表示する手段とを備えたことを特徴とする、
請求項１に記載の回路シミュレーション用モデルパラメ
ータ最適化装置。 - 【請求項４】 所定の変更規則に従って、上記モデルパ
ラメータを変更する手段と、 ＭＯＳトランジスタの直流電気特性の測定データにより
定まる、ゲートチャネル長又はゲートチャネル幅を変数
としたときの、ＭＯＳトランジスタのドレイン電流（Ｉ
ｄｓ）の依存特性及びしきい値電圧（Ｖｔｈ）の依存特
性を保存する手段と、 初期抽出された、又は上記モデルパラメータ変更指示情
報入力手段より入力された情報により変更されたモデル
パラメータよりＭＯＳトランジスタの直流電気特性をシ
ミュレーションし、ゲートチャネル長又はゲートチャネ
ル幅を変数としたときの、ＭＯＳトランジスタのドレイ
ン電流（Ｉｄｓ）の依存特性及びしきい値電圧（Ｖｔ
ｈ）の依存特性を保存する手段と、 上記測定データにより定まる、ＭＯＳトランジスタの両
依存特性に対する、上記モデルパラメータより求められ
た、ＭＯＳトランジスタの両依存特性の誤差を計算する
手段と、 上記誤差が所定値以下となるまで、上記モデルパラメー
タ変更手段による変更を実行させる手段とを備えたこと
を特徴とする、請求項１に記載の回路シミュレーション
用モデルパラメータ最適化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8220900A JPH1065159A (ja) | 1996-08-22 | 1996-08-22 | 回路シミュレーション用モデルパラメータ最適化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8220900A JPH1065159A (ja) | 1996-08-22 | 1996-08-22 | 回路シミュレーション用モデルパラメータ最適化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065159A true JPH1065159A (ja) | 1998-03-06 |
Family
ID=16758300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8220900A Pending JPH1065159A (ja) | 1996-08-22 | 1996-08-22 | 回路シミュレーション用モデルパラメータ最適化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065159A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7349919B2 (en) | 2003-11-21 | 2008-03-25 | International Business Machines Corporation | Computerized method, system and program product for generating a data mining model |
| US7523106B2 (en) | 2003-11-24 | 2009-04-21 | International Business Machines Coporation | Computerized data mining system, method and program product |
| JP2010067830A (ja) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | モデルパラメータ抽出プログラム |
| WO2016012904A1 (en) * | 2014-07-23 | 2016-01-28 | Mimos Berhad | Method and apparatus for validating experimental data provided for transistor modeling |
-
1996
- 1996-08-22 JP JP8220900A patent/JPH1065159A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7349919B2 (en) | 2003-11-21 | 2008-03-25 | International Business Machines Corporation | Computerized method, system and program product for generating a data mining model |
| US7734645B2 (en) | 2003-11-21 | 2010-06-08 | International Business Machines Corporation | Computerized method, system and program product for generating a data mining model |
| US7739297B2 (en) | 2003-11-21 | 2010-06-15 | International Business Machines Corporation | Computerized method, system and program product for generating a data mining model |
| US7743068B2 (en) | 2003-11-21 | 2010-06-22 | International Business Machines Corporation | Computerized method, system and program product for generating a data mining model |
| US7523106B2 (en) | 2003-11-24 | 2009-04-21 | International Business Machines Coporation | Computerized data mining system, method and program product |
| JP2010067830A (ja) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | モデルパラメータ抽出プログラム |
| WO2016012904A1 (en) * | 2014-07-23 | 2016-01-28 | Mimos Berhad | Method and apparatus for validating experimental data provided for transistor modeling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7685543B2 (en) | Simulation apparatus and simulation method used to design characteristics and circuits of semiconductor device, and semiconductor device fabrication method | |
| Vladimirescu et al. | The simulation of MOS integrated circuits using SPICE2 | |
| US7263477B2 (en) | Method and apparatus for modeling devices having different geometries | |
| US20060142987A1 (en) | Circuit simulation method and circuit simulation apparatus | |
| US7467077B2 (en) | Mesh model creating method, simulation apparatus and computer-readable storage medium | |
| JP2004213267A (ja) | 集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体 | |
| CN101770536B (zh) | 将以电流模式运行的电子器件迁移到目标技术的方法 | |
| US6779157B2 (en) | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program | |
| JPH09171521A (ja) | 半導体のシミュレーション方法及び装置 | |
| CN114896943A (zh) | 集成电路器件模型提取参数的数据选取方法、系统及装置 | |
| JPH1065159A (ja) | 回路シミュレーション用モデルパラメータ最適化装置 | |
| US5889687A (en) | Simulator, simulation and fabrication methods of semiconductor device and storage medium storing program for executing the simulation method | |
| CN112560375A (zh) | 模型参数的提取方法及装置、服务器和存储介质 | |
| JP3735560B2 (ja) | 半導体集積回路の評価方法 | |
| Jenkins et al. | MOS-device modeling for computer implementation | |
| Coughran et al. | Adaptive grid generation for VSLI device simulation | |
| Goossens et al. | An automatic biasing scheme for tracing arbitrarily shaped IV curves | |
| JP2699844B2 (ja) | Ｍ０ｓｆｅｔのデバイスモデルとパラメータ抽出方法 | |
| US20050139915A1 (en) | Recording medium for recording simulation model data for semiconductor circuit and method of simulating semiconductor circuit | |
| US6493848B1 (en) | Rate equation method and apparatus for simulation of current in a MOS device | |
| US7246051B2 (en) | Method for extrapolating model parameters of spice | |
| JP3720247B2 (ja) | デバイス・シミュレーション装置 | |
| JPH03105679A (ja) | 半導体素子のシミュレーション方法 | |
| Dowell et al. | Automated design of biasing circuits | |
| JP2001215458A (ja) | 液晶表示装置に関する回路シミュレーション方法 |