JP2004213267A - 集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体 - Google Patents
集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP2004213267A JP2004213267A JP2002381336A JP2002381336A JP2004213267A JP 2004213267 A JP2004213267 A JP 2004213267A JP 2002381336 A JP2002381336 A JP 2002381336A JP 2002381336 A JP2002381336 A JP 2002381336A JP 2004213267 A JP2004213267 A JP 2004213267A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- optimization
- analysis
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【課題】トランジスタ単体間での最適化と回路全体としての最適化を組み合わせることで、又はこれらの最適化を行うにあたっては動作領域の判定や、動作領域の解析、ＳＷＥＥＰ感度解析などを適宜組み合わせることで、最適化精度が高く、設計者の意図する解に短時間で到達可能な方法、装置、プログラムを提供すること。
【解決手段】回路を設計する集積回路の最適化設計装置であって、回路の動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路の線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段とを備えた集積回路の最適化設計装置。
【選択図】 図１
【解決手段】回路を設計する集積回路の最適化設計装置であって、回路の動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路の線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段とを備えた集積回路の最適化設計装置。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能及び性能を有する第２の回路を設計する集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
従来技術として特許文献１の回路動作の最適化は、回路動作をシミュレーションし、目標値との差分情報を元に回路パラメータ（ゲート幅、ゲート長）の最適化を行なっている。
また特許文献２及び特許文献３の回路動作の最適化は、半導体回路のＭＯＳトランジスタの動作点特性に基づいて回路パラメータ（ゲート幅、ゲート長）の最適化を行なっている。
また特許文献４及び特許文献５は、回路パラメータ（ゲート幅、ゲート長）を等価変換規則に基づいて変換している。
【０００３】
【特許文献１】
特開平０８−１２３８５０号公報
【特許文献２】
特開平１０−１１２５０６号公報
【特許文献３】
特開平１１− ８５８２２号公報
【特許文献４】
特開２０００−２９９２７号公報
【特許文献５】
特許第３３１５３９１号公報
【０００４】
【発明が解決しようとする課題】
従来の技術は、回路パラメータ（ゲート幅、ゲート長）の最適化において、差分、トランジスタ領域、等価変換規則という手段で回路パラメータの最適化を行っている。これらはいずれも回路の中の単体のトランジスタの回路パラメータ（ゲート幅、ゲート長）を最適化するものであるが、単体のトランジスタを最適化しただけでは回路の特性を最適化することはできないという問題点があった。
一方、最適化アルゴリズムを改良することにより回路全体の最適化を行なうことも考えられるが、単体のトランジスタの回路パラメータ（ゲート幅、ゲート長）を最適化しない場合には、最適化に時間を要したり、設計者の意図した解が得られないという問題点があった。特に、回路図上でパラメータを全て変数化する作業に時間を要する、プロセス変更の場合にはトランジスタ特性の違いから過去に変数化した部分以外にも調整する箇所が発生する、元の集積回路のトポロジーの変更はできない、最適化のためのシミュレーションに膨大な時間が掛り実用的でないにもかかわらず良い結果が得られない、適切な回路パラメータの解に到達しない、最適化の実行の途中で処理を中断した場合に途中結果を残さないので再度最適化を実行する場合には最初から実行しなければならない、最適化における目標性能の種類に制限がある、設定すべきパラメータが多く使い勝手が悪い、最適化が全て自動で行なわれるため設計者の意図が途中で介在できない、回路モデル毎に最適化の手順と工程が決められるために不要な最適化処理も多い、回路毎に最適化の手順と工程が保存できない、等の問題点があった。
【０００５】
本発明は、トランジスタ単体間での最適化と回路全体としての最適化を組み合わせることで、又はこれらの最適化を行うにあたっては動作領域の判定や、動作領域の解析、ＳＷＥＥＰ感度解析などを適宜組み合わせることで、最適化精度が高く、設計者の意図する解に短時間で到達可能な方法、装置、プログラムを提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の本発明の集積回路の最適化設計装置は、回路を設計する集積回路の最適化設計装置であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段とを備えたことを特徴とする。
請求項２記載の本発明の集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段とを備えたことを特徴とする。
請求項３記載の本発明の集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたことを特徴とする。
請求項４記載の本発明の集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたことを特徴とする。
請求項５記載の本発明の集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計方法であって、前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化ステップと、前記ＬＯＣＡＬ最適化ステップの結果、前記第２の回路が目標とするスペック範囲外の場合には、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化ステップとを備えたことを特徴とする。
請求項６記載の本発明は、請求項５に記載の集積回路の最適化設計方法において、前記ＬＯＣＡＬ最適化ステップでは、前記第２の回路のトランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うことを特徴とする。
請求項７記載の本発明は、請求項５に記載の集積回路の最適化設計方法において、前記ＧＬＯＢＡＬ最適化ステップでは、前記第２の回路が最適化目標値範囲内に入るように、前記第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うことを特徴とする。
請求項８記載の本発明は、請求項５に記載の集積回路の最適化設計方法において、前記ＧＬＯＢＡＬ最適化ステップに先だって、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析ステップを備えたことを特徴とする。
請求項９記載の本発明は、請求項５に記載の集積回路の最適化設計方法において、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析ステップを備えたことを特徴とする。
請求項１０記載の本発明のプログラムは、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計方法を行うためのプログラムであって、前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたことを特徴とする。
請求項１１記載の本発明は、請求項１０に記載のプログラムにおいて、前記ＬＯＣＡＬ最適化手段では、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うことを特徴とする。
請求項１２記載の本発明は、請求項１０に記載のプログラムにおいて、前記ＧＬＯＢＡＬ最適化プログラムでは、前記第２の回路が最適化目標値範囲内に入るように、前記第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うことを特徴とする。
請求項１３記載の本発明は、請求項１０に記載のプログラムにおいて、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段を備えたことを特徴とする。
請求項１４記載の本発明は、請求項１０に記載のプログラムにおいて、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を演算する手段を備えたことを特徴とする。
請求項１５記載の本発明の記録媒体は、集積回路の最適化設計装置に用いる動作領域判定プログラムを記憶した記録媒体であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定プログラムを記憶したことを特徴とする。
請求項１６記載の本発明の記録媒体は、集積回路の最適化設計装置に用いる動作領域解析プログラムを記憶した記録媒体であって、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析プログラムを記憶したことを特徴とする。
請求項１７記載の本発明の記録媒体は、集積回路の最適化設計装置に用いるＳＷＥＥＰ感度解析プログラムを記憶した記録媒体であって、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析プログラムを記憶したことを特徴とする。
【０００７】
【発明の実施の形態】
本発明の第１の実施の形態による集積回路の最適化設計装置は、動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段とを備えたものであり、これらの回路分析を行えることで、例えばＬＯＣＡＬ最適化やＧＬＯＢＡＬ最適化を容易に行うことができるとともに、一般的な回路設計においても特別なノウハウを持たなくても回路設計を行うことができる。
本発明の第２の実施の形態による集積回路の最適化設計装置は、動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段とを備えたものであり、動作領域の判定と解析を事前に行うことで、ＬＯＣＡＬ最適化を容易に行うことができる。
本発明の第３の実施の形態による集積回路の最適化設計装置は、動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたものであり、動作領域の判定と感度解析を事前に行うことで、ＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第４の実施の形態による集積回路の最適化設計装置は、動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたものであり、動作領域の判定と解析を事前に行うことで、ＬＯＣＡＬ最適化を容易に行え、更に感度解析を事前に行うことで、ＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第５の実施の形態による集積回路の最適化設計方法は、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化ステップと、第２の回路の最適化を行うＧＬＯＢＡＬ最適化ステップとを備えたものであり、ＬＯＣＡＬ最適化を行った後に、ＧＬＯＢＡＬ最適化を行うことで、最適化を短時間で容易に行うことができる。
本発明の第６の実施の形態は、第５の実施の形態による集積回路の最適化設計方法において、ＬＯＣＡＬ最適化ステップでは、第２の回路のトランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うものであり、ＬＯＣＡＬ最適化を容易に行うことができる。
本発明の第７の実施の形態は、第５の実施の形態による集積回路の最適化設計方法において、ＧＬＯＢＡＬ最適化ステップでは、第２の回路が最適化目標値範囲内に入るように、第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うものであり、ＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第８の実施の形態は、第５の実施の形態による集積回路の最適化設計方法において、ＧＬＯＢＡＬ最適化ステップに先だって、第１の回路に用いているトランジスタと当該トランジスタに対応する第２の回路のトランジスタとについて、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析ステップを備えたものであり、特にＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第９の実施の形態は、第５の実施の形態による集積回路の最適化設計方法において、第１の回路に用いているトランジスタと当該トランジスタに対応する第２の回路のトランジスタとについて、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析ステップを備えたものであり、最適化を容易に行うことができる。
本発明の第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムは、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたものであり、ＬＯＣＡＬ最適化とＧＬＯＢＡＬ最適化を行うことができる。
本発明の第１１の実施の形態は、第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムにおいて、ＬＯＣＡＬ最適化手段では、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うものであり、ＬＯＣＡＬ最適化を容易に行うことができる。
本発明の第１２の実施の形態は、第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムにおいて、ＧＬＯＢＡＬ最適化手段では、第２の回路が最適化目標値範囲内に入るように、第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うものであり、ＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第１３の実施の形態は、第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムにおいて、第１の回路に用いているトランジスタと当該トランジスタに対応する第２の回路のトランジスタとについて、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段を備えたものであり、最適化を容易に行うことができる。
本発明の第１４の実施の形態は、第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムにおいて、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を演算する手段を備えたものであり、最適化を容易に行うことができる。
本発明の第１５の実施の形態による集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体は、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定プログラムを備えたものであり、動作領域の判定を行うことができるため、最適化を容易に行うことができる。
本発明の第１６の実施の形態による集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体は、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析プログラムを備えたものであり、動作領域の解析を行うことができるため、最適化を容易に行うことができる。
本発明の第１７の実施の形態による集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体は、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析プログラムを備えたものであり、感度解析を事前に行うことができるため、最適化を容易に行うことができる。
【０００８】
【実施例】
本発明の一実施例による集積回路の最適化設計装置について、図面を参照して説明する。
図１は、本実施例による集積回路の最適化設計装置の全体構成を示すブロック図である。
本実施例による集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、旧回路である初期回路（第１の回路）に対して同一の機能を有する新回路である最適化回路（第２の回路）を設計する集積回路の最適化設計装置であり、最適化設計プログラムである最適化シミュレーションオプティマイザ１とデータ記憶手段とを備えている。
データ記憶手段としては、初期回路接続ファイル２１と、ルールファイル２２と、旧モデル（第１の回路）パラメータファイル２３と、新モデル（第２の回路）パラメータファイル２４と、最適化回路（第２の回路）接続ファイル２５と、データベース２６とより構成されている。
初期回路（第１の回路）接続ファイル２１は、旧回路図データベース２７から取り出された回路接続データが記録されたファイルであり、回路の節点名や使用している素子名などのデータが記録されている。
ルールファイル２２は、半導体プロセスに依存する素子のパラメータが記録されている。例えば、ＭＯＳＦＥＴ素子の場合には、「素子の種類」「旧モデル名」「新モデル名」「ＶＴＨ」「ＬＷ調整」「誤差」「Ｗに関する最小値及び最大値」「Ｌに関する最小値及び最大値」「Ｖｂｓ値」「Ｖｇｓに関する最小値及び最大値」「Ｖｄｓに関する最小値及び最大値」が記録されている。また抵抗素子や容量素子の場合には、「素子の種類」「最小値」「最大値」が記録されている。
「素子の種類」では、ＭＯＳＦＥＴ素子は“Ｍ”、抵抗素子は“Ｒ”、容量素子は“Ｃ”を記述している。「旧モデル名」では、初期ＳＰＩＣＥネットリストで使用されているＭＯＳＦＥＴのモデル名を記述する。「新モデル名」では、最適化ＳＰＩＣＥネットリストで使用予定のＭＯＳＦＥＴのモデル名を記述する。「ＶＴＨ」では、ＭＯＳ ＴｒのＶＢＳ＝０の時の閾値電圧を記述する。「ＬＷ調整」において、「ＶＷ＿ＦＬ」はＬ値を固定してＷ値で最適化、「ＶＷ＿ＦＡ」はＷ／Ｌ比を固定してＷ値で最適化、「ＶＬ＿ＦＷ」はＷ値を固定してＬ値で最適化、「ＶＬ＿ＦＡ」はＷ／Ｌ比を固定してＬ値で最適化することを意味している。「誤差」では、ＬＯＣＡＬ最適化で使用する各モデル毎の旧プロセスと新プロセス間の誤差（％）を記述する。「Ｗ」はＷ値であり最小値と最大値を記述する。「Ｌ」はＬ値であり最小値と最大値を記述する。「Ｖｂｓ」はＶｂｓのキーワードを示し、最適化したいＶｂｓの解析電圧値を記述する。「Ｖｇｓ」はＶｇｓのキーワードを示し、Ｖｇｓ印加電圧のＮｃｈ Ｔｒの最小値、Ｐｃｈ Ｔｒの最大値、Ｖｇｓ印加電圧のＮｃｈ Ｔｒの最大値、Ｐｃｈ Ｔｒの最小値を記述する。「Ｖｄｓ」Ｖｄｓのキーワードを示し、Ｖｄｓ印加電圧のＮｃｈ Ｔｒの最小値、Ｐｃｈ Ｔｒの最大値、Ｖｄｓ印加電圧のＮｃｈ Ｔｒの最大値、Ｐｃｈ Ｔｒの最小値を記述する。
【０００９】
旧モデルパラメータファイル２３は、既に完成している集積回路である旧モデルで使用している素子に関して、回路シミュレータで使用される電流−電圧（Ｉ−Ｖ）特性を表現する関数の係数をある一定のルールの元に羅列したパラメータ群が記録されている。新モデルパラメータファイル２４は、これから設計しようとしている集積回路である新モデルで使用予定の素子に関して、回路シミュレータ３で使用される電流−電圧（Ｉ−Ｖ）特性を表現する関数の係数をある一定のルールの元に羅列したパラメータ群が記録されている。最適化回路接続ファイル２５は、新モデルに関して、最適化処理を行った結果の最適化された回路接続データが記録されている。
データベース２６は、回路接続データベース２６Ａと、コントロール設定データベース２６Ｂと、スペック設定データベース２６Ｃとより構成されている。
回路接続データベース２６Ａは、「定義節点名」「素子名」「旧モデル名」「新モデル名」「ＶＴＨ」「ペア」「最適化領域」「誤差」「ＷＬ調整」「ＤＣ感度」「ＴＲＡＮ感度」「ＡＣ感度」「ＧＬＯＢＡＬ最適化」「Ｗ」「Ｌ」「Ｖｂｓ」「Ｖｇｓ」「Ｖｄｓ」及び「節点名」を記憶する。ここで「定義節点名」は旧回路接続ファイル名から取り出されたサブサーキットの節点名、「素子名」は旧回路接続ファイル名から取り出されたトランジスタ、抵抗、容量等の名前、「旧モデル名」は旧回路接続ファイル名から取り出されたトランジスタのモデル名、「新モデル名」は新回路接続ファイル名で使用されるトランジスタのモデル名、「ＶＴＨ」は自動領域判定で使用される閾値電圧（飽和領域と線形領域の判定に使用）、「ペア」はトランジスタのペア性を示すペア名称、「最適化領域」はＬＯＣＡＬ最適で行なわれる最適化領域（飽和領域と線形領域）、「誤差」はＬＯＣＡＬ最適時に設定する誤差値である。「ＷＬ調整」はＷ値（可変）でＬ値（固定）若しくはＷ／Ｌ比（固定）又はＬ値（可変）でＷ値（固定）若しくはＷ／Ｌ比（固定）の選択内容であり、「ＤＣ感度」、「ＴＲＡＮ感度」「ＡＣ感度」は感度出力と感度値（％）の指定内容である。「ＧＬＯＢＡＬ最適化」は指定の欄（最適化の対象として指定する欄）とともにＧＬＯＢＡＬ最適化の対象スペック名がカンマで羅列され、「Ｗ」と「Ｌ」は最適化の行なわれるトランジスタパラメータで、最小値、最大値、刻み、初期値、ＬＯＣＡＬ、及びＧＬＯＢＡＬを入力可能となっている。「Ｖｂｓ」「Ｖｇｓ」及び「Ｖｄｓ」はＬＯＣＡＬ最適で使用する共通の値で、個別の変更も可能で、最小値、最大値を指定可能となっている。「節点名」は動作領域解析の結果を取り出し、表示する場合に使用する節点名であり、回路トポロジー情報が記憶されている。
コントロール設定データベース２６Ｂは、回路シミュレータの実行に必要なコントロールデータを記憶している。例えば図１１に示すように、ＤＣ電源電圧、ＤＣ解析条件、ＤＣ出力変数、ＴＲＡＮ電源電圧、ＴＲＡＮ解析条件、ＴＲＡＮ出力変数、ＡＣ電源電圧、ＡＣ解析条件、ＡＣ出力変数、及び温度解析条件を記憶している。
スペック設定データベース２６Ｃは、回路シミュレータの実行に必要なスペックデータを記憶している。例えば図１２に示すように、スペック名とともに、実行順序、解析条件、誤差（％）、出力変数（スペック特性）、及び温度条件が回路のスペックとして記憶され、それぞれの入力に対する、出力、目標値、最小値、重み、結果、及びコメントが記憶されている。
【００１０】
最適化シミュレーションオプティマイザ１は、実行プログラム１０とその他の処理手段とを備えている。
実行プログラム１０は、動作領域判定手段１１、動作領域解析手段１２、ＳＷＥＥＰ感度解析手段１３、ＬＯＣＡＬ最適化手段１４、及びＧＬＯＢＡＬ最適化手段１５とを備えている。
最適化シミュレーションオプティマイザ１は、その他の処理手段として、初期回路接続ファイル２１から回路接続データを抽出する初期回路接続データ展開手段２、ルールファイル２２からルールデータを抽出するルールデータ展開手段３、コントロール設定データベース２６Ｂから実行プログラム１０に必要なコントロールデータを抽出する処理データ抽出手段４、スペック設定データベース２６Ｃから実行プログラム１０に必要なスペックデータを抽出する処理データ抽出手段５、回路接続データベース２６Ａから実行プログラム１０に必要な回路接続データを抽出する処理データ抽出手段６、動作領域判定手段１１、ＬＯＣＡＬ最適化手段１４、及びＧＬＯＢＡＬ最適化手段１５からの判定、最適化データを回路接続データベース２６Ａに格納する判定／最適化データ格納手段７、回路接続データベース２６Ａから抽出した新モデルの回路に関する最適化データを最適化回路接続ファイル２５に格納する最適化回路接続データ格納手段８とを備えている。また、最適化シミュレーションオプティマイザ１は、動作領域解析手段１２で解析した動作領域の解析結果を格納し表示する手段１６、ＳＷＥＥＰ感度解析手段１３で解析した感度解析結果を格納し表示する手段１７とを備えている。
【００１１】
本実施例による最適化シミュレーションオプティマイザ１は、初期回路接続ファイル２１、ルールファイル２２、旧モデルパラメータファイル２３、新モデルパラメータファイル２４を入力し、データベース２６とのデータ入出力を繰り返しながら集積回路の最適化を行う。例えば動作領域判定手段１１で判定された動作領域のデータは、回路接続データベース２６Ａに格納された後に、動作領域解析手段１２、ＳＷＥＥＰ感度解析手段１３、ＬＯＣＡＬ最適化手段１４、又はＧＬＯＢＡＬ最適化手段１５に用いられる。また、ＬＯＣＡＬ最適化手段１４で最適化されたデータは、回路接続データベース２６Ａに格納された後に、ＧＬＯＢＡＬ最適化手段１５に用いられる。このようにして最適化が行われた最適化結果は最適化回路接続ファイル２５に出力される。
なお、図１において、ＳＷＥＥＰ感度解析手段１３での感度解析結果は表示出力するものとして示したが、この感度解析結果のデータを回路接続データベース２６Ａに格納することもできる。このように、ＳＷＥＥＰ感度解析手段１３での感度解析結果を回路接続データベース２６Ａに格納することによって、ＧＬＯＢＡＬ最適化手段１５の実行を行う際の、最適化の対象とするトランジスタを自動的に特定することができる。
【００１２】
図２は、図１に示す実行プログラム１０が有する機能の処理手順を示すフローチャートである。本実施例による最適化設計装置は、集積回路の最適化設計を行うにあたって、旧モデルの集積回路を分析するＡｎａｌｙｚｅｒ処理、新モデルの集積回路を構成する個々のトランジスタについて、対応する旧モデルの集積回路のトランジスタと同一機能となるように最適化を行うＬＯＣＡＬ最適化処理、新モデルの集積回路が旧モデルの集積回路と同一機能となるように最適化を行うＧＬＯＢＡＬ最適化処理、ＬＯＣＡＬ最適化処理とＧＬＯＢＡＬ最適化処理を取り入れた最適化処理を実行することができる。
Ａｎａｌｙｚｅｒ処理では、動作領域判定処理、動作領域解析処理、及びＳＷＥＥＰ感度解析処理により旧モデルの回路の分析処理を行う。なお、この分析処理にあたっては、動作領域判定処理と動作領域解析処理とを選択的に利用することもできる。
ＬＯＣＡＬ最適化処理では、動作領域判定処理、動作領域解析処理、及びＬＯＣＡＬ最適化処理により新モデルを構成する個々のトランジスタの最適化が可能となる。なお、この最適化処理にあたっては、動作領域判定処理と動作領域解析処理とを選択的に利用することもできる。
ＧＬＯＢＡＬ最適化処理では、動作領域判定処理、ＳＷＥＥＰ感度解析処理、及びＧＬＯＢＡＬ最適化処理により新モデルの集積回路の最適化が可能となる。この最適化処理にあたっては、動作領域判定処理とＳＷＥＥＰ感度解析処理とを選択的に利用することもできる。
最適化処理では、動作領域判定処理、動作領域解析処理、ＬＯＣＡＬ最適化処理、ＳＷＥＥＰ感度解析処理、及びＧＬＯＢＡＬ最適化処理により回路の最適化が精度良く、高速に処理できるようになる。
以上は動作領域判定手段１４、動作領域解析手段１５、ＳＷＥＥＰ感度解析手段１６、ＬＯＣＡＬ最適化手段１７とＧＬＯＢＡＬ最適化手段１８の組合せの例であるが、その他の組合せも可能となる。
【００１３】
次に、全自動最適化処理の一実施例について図３を用いて説明する。
まず、動作領域判定処理（Ｓ１）、動作領域解析処理（Ｓ２）、及びＬＯＣＡＬ最適化処理（Ｓ３）により新モデルを構成する個々のトランジスタの最適化を行う。
Ｓ３にて個々のトランジスタの最適化を行った後に、ＤＣ電圧が一致しているか否かの判断を行う（Ｓ４）
Ｓ４にてＤＣ電圧が一致しない場合には、ＳＷＥＥＰ感度解析（Ｓ５）を行い、回路パラメータを変化させた時の、回路の出力特性の変化を出力する。そしてこの出力結果から、最適化に必要な出力変数が、予め記憶させている規定値以上の誤差を示す素子に対して、回路シミュレータを用いてＧＬＯＢＡＬ最適化を行う（Ｓ６）。
Ｓ４にてＤＣ電圧が一致する場合、又はＳ６にてＧＬＯＢＡＬ最適化を行った後に、消費電流が一致するか否かを判断する（Ｓ７）。
Ｓ７にて消費電流が一致しない場合には、電流調整用素子を調整するか否かを判断し（Ｓ８）、この電流調整用素子を調整する場合にはそのままＧＬＯＢＡＬ最適化を行い（Ｓ１０）、この電流調整用素子を調整しない場合には、ゲート幅Ｗの大きな素子を調整（Ｓ９）した後にＧＬＯＢＡＬ最適化を行う（Ｓ１０）。
Ｓ７にて消費電流が一致する場合、又はＳ１０にてＧＬＯＢＡＬ最適化を行った後に、ＡＣ特性が一致するか否かを判断する（Ｓ１１）。
Ｓ１１にてＡＣ特性が一致しない場合には、ＳＷＥＥＰ感度解析を行って、利得、位相特性から、利得、遮断周波数、位相余裕について感度の強い素子を抽出する（Ｓ１２）。そして抽出した素子について回路シミュレータを用いて最適化を行うことでＧＬＯＢＡＬ最適化を行う（Ｓ１３）
Ｓ１１にてＡＣ特性が一致する場合、又はＳ１３にてＧＬＯＢＡＬ最適化を行った後に、ＴＲＡＮ特性が一致するか否かを判断する（Ｓ１４）。
Ｓ１４にてＴＲＡＮ特性が一致しない場合には、出力段領域の素子をルールベース検索にて抽出し（Ｓ１５）、抽出した素子について回路シミュレータを用いて最適化を行うことでＧＬＯＢＡＬ最適化を行う（Ｓ１６）
Ｓ１４にてＴＲＡＮが一致する場合、又はＳ１６にてＧＬＯＢＡＬ最適化を行うことで全自動最適化処理を終了する。
【００１４】
図４は、図１に示す実行プログラム１０が有する機能の処理手順を示すフローチャートである。
動作領域判定手段１１では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと旧モデルパラメータファイル２３から、動作領域の判定に必要なデータを抽出して動作領域判定データを作成する。作成した動作領域判定データは一旦格納され、この動作領域判定データをもとに、回路シミュレータを用いて旧モデルの集積回路について動作点解析を行なう。この動作点解析によって得られた動作領域判定結果は一旦格納される。そして格納された動作領域判定結果のデータから旧モデルの集積回路の節点電圧とトランジスタ電流Ｉｄｓとの取り出し処理を行う。この処理によって取り出されたトランジスタ電流Ｉｄｓは一旦格納される。取り出された節点電圧は、回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換処理し、このトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓを一旦格納する。そして、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓと、トランジスタ電流Ｉｄｓと、閾値電圧を使って、動作領域が線形領域か飽和領域かを自動判定する。判定された動作領域に関するデータは、回路接続データベース２６Ａに格納される。
【００１５】
図５は、図１に示す実行プログラム１０が有する動作領域解析手段１２の処理手順を示すフローチャートである。
まず、旧モデルの集積回路の動作領域解析処理について説明する。
動作領域解析手段１２では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと旧モデルパラメータファイル２３から、動作領域の解析に必要なデータを抽出して旧動作領域解析データを作成する。作成した旧動作領域解析データは一旦格納され、この旧動作領域解析データをもとに、回路シミュレータを用いて旧モデルの集積回路について回路のＤＣ解析叉はＴＲＡＮ解析を行なう。なお、回路のＤＣ解析とＴＲＡＮ解析を共に行ってもよい。この動作領域解析によって得られた動作領域解析結果は一旦格納される。そして格納された動作領域解析結果のデータから旧モデルの集積回路の節点電圧とトランジスタ電流Ｉｄｓとの取り出し処理を行う。この処理によって取り出されたトランジスタ電流Ｉｄｓは一旦格納される。取り出された節点電圧は、回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換処理し、このトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓを一旦格納する。そして、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を解析し出力処理する。
次に、新モデルの集積回路の動作領域解析処理について説明する。Ａｎａｌｙｚｅｒ処理では旧モデルの集積回路の動作領域解析処理で終わるが、ＬＯＣＡＬ最適化処理とＧＬＯＢＡＬ最適化処理の場合は、さらに、新モデルの集積回路の動作領域解析処理を行う。
動作領域解析手段１２では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと新モデルパラメータファイル２４から、動作領域の解析に必要なデータを抽出して新動作領域解析データを作成する。作成した新動作領域解析データは一旦格納され、この新動作領域解析データをもとに、回路シミュレータを用いて新モデルの集積回路について回路のＤＣ解析叉はＴＲＡＮ解析を行なう。なお、回路のＤＣ解析とＴＲＡＮ解析を共に行ってもよい。この新動作領域解析によって得られた動作領域解析結果は一旦格納される。そして格納された動作領域解析結果のデータから新モデルの集積回路の節点電圧とトランジスタ電流Ｉｄｓとの取り出し処理を行う。この処理によって取り出されたトランジスタ電流Ｉｄｓは一旦格納される。取り出された節点電圧は、回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換処理し、このトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓを一旦格納する。そして、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を解析し出力処理する。
解析された旧モデルと新モデルの集積回路の動作領域に関するデータは、格納されると共に対比して重ね合わせて表示される。
以上説明した動作領域解析処理は、それぞれＬＯＣＡＬ最適化処理、ＧＬＯＢＡＬ最適化処理の前後で実行することが可能であるが、主にＬＯＣＡＬ最適化処理でのトランジスタの動作領域を判定するために使用される。もちろん、動作領域解析処理をＧＬＯＢＡＬ最適化処理のために使用することも可能である。
【００１６】
図６は、図１に示す実行プログラム１０が有するＳＷＥＥＰ感度解析手段１３の処理手順を示すフローチャートである。
まず、旧モデルの集積回路のＳＷＥＥＰ感度解析処理について説明する。
ＳＷＥＥＰ感度解析手段１３では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと旧モデルパラメータファイル２３から旧ＳＷＥＥＰ感度の解析に必要なデータを抽出して旧ＳＷＥＥＰ感度解析データを作成する。作成した旧ＳＷＥＥＰ感度解析データは一旦格納され、この旧ＳＷＥＥＰ感度解析データをもとに、回路シミュレータを用いて旧モデルの集積回路についてトランジスタのＳＷＥＥＰ感度解析を行なう。このＳＷＥＥＰ感度解析では、回路パラメータ（ゲート幅、ゲート長）を±α（％）変化させた時の出力特性の変化を解析する。このＳＷＥＥＰ感度解析によって得られたＳＷＥＥＰ感度解析結果は一旦格納される。
次に、新モデルの集積回路のＳＷＥＥＰ感度解析処理について説明する。Ａｎａｌｙｚｅｒ処理では旧モデルの集積回路のＳＷＥＥＰ感度解析処理で終わるが、ＬＯＣＡＬ最適化処理とＧＬＯＢＡＬ最適化処理の場合は、さらに、新モデルの集積回路のＳＷＥＥＰ感度解析処理を行う。
ＳＷＥＥＰ感度解析手段１３では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと新モデルパラメータファイル２４から新ＳＷＥＥＰ感度の解析に必要なデータを抽出して新ＳＷＥＥＰ感度解析データを作成する。作成した新ＳＷＥＥＰ感度解析データは一旦格納され、この新ＳＷＥＥＰ感度解析データをもとに、回路シミュレータを用いて新モデルの集積回路についてトランジスタのＳＷＥＥＰ感度解析を行なう。このＳＷＥＥＰ感度解析では、回路パラメータ（ゲート幅、ゲート長）を±α（％）変化させた時の出力特性の変化を解析する。このＳＷＥＥＰ感度解析によって得られたＳＷＥＥＰ感度解析結果は一旦格納される。
解析された旧モデルと新モデルの集積回路のＳＷＥＥＰ感度領域に関するデータは、格納されると共に対比して重ね合わせて表示される。
以上説明したＳＷＥＥＰ感度解析処理は、それぞれＬＯＣＡＬ最適化処理、ＧＬＯＢＡＬ最適化処理の前後で実行することが可能であるが、主にＧＬＯＢＡＬ最適化処理でのトランジスタのＳＷＥＥＰ感度を解析するために使用される。もちろん、ＳＷＥＥＰ感度解析処理をＬＯＣＡＬ最適化処理のために使用することも可能である。
【００１７】
図７は、図１に示す実行プログラム１０が有するＬＯＣＡＬ最適化手段１４の処理手順を示すフローチャートである。
ＬＯＣＡＬ最適化手段１４では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと旧モデルパラメータファイル２３から旧モデルの集積回路に用いているトランジスタの解析に必要なデータを抽出して旧モデルの解析データを作成する。作成した旧解析データは一旦格納され、この旧解析データをもとに、回路シミュレータを用いて旧モデルの集積回路についてトランジスタの旧Ｉ−Ｖ特性を発生させ、そのデータを一旦格納する。
最適化データの作成処理では、回路接続データベース２６Ａとコントロール設定データベース２６Ｂと新モデルパラメータファイル２４から新モデルの集積回路に用いるトランジスタの解析に必要なデータを抽出し、格納した旧Ｉ−Ｖ特性とともに、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた回路シミュレータを実行するための最適化データを作成する。回路シミュレータでは、この最適化データを使ってＬｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた最適化を行う。より具体的には、新モデルのトランジスタについて、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で、旧モデルの対応するトランジスタと特性が等しくなるように最適化を行う。この最適化処理によって最適化結果を発生させ、この最適化結果の取り出し処理を行い、回路接続データベース２６Ａに格納する。
【００１８】
図８は、図１に示す実行プログラム１０が有するＧＬＯＣＡＬ最適化手段１５の処理手順を示すフローチャートである。
ＧＬＯＣＡＬ最適化手段１５では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂとスペック設定データベース２６Ｃと旧モデルパラメータファイル２３から旧モデルの集積回路の解析に必要なデータを抽出して旧モデルの解析データを作成する。作成した旧解析データは一旦格納され、この旧解析データをもとに、回路シミュレータシミュレータを用いて旧モデルの集積回路についてスペック特性を発生させ、そのデータを一旦格納する。
最適化データの作成処理では、回路接続データベース２６Ａとコントロール設定データベース２６Ｂとスペック設定データベース２６Ｃと新モデルパラメータファイル２４から新モデルの集積回路の解析に必要なデータを抽出し、格納したスペック特性とともに、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた回路シミュレータを実行するための最適化データを作成する。ここで、最適化の対象とするトランジスタの情報は、スペック設定データベース２６Ｃから取り込まれる。回路シミュレータでは、この最適化データを使ってＬｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた最適化を行う。より具体的には、新モデルの任意のトランジスタについて、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で、新モデルのスペックが旧モデルのスペックと特性が等しくなるように最適化を行う。この最適化処理によって最適化結果を発生させ、この最適化結果の取り出し処理を行い、回路接続データベース２６Ａに格納する。
【００１９】
図９は、本実施例で用いる回路シミュレータ中の非線形最適化法のフロー図を示し、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を示している。この方法は非線形最適化法の中では優れた方法であるが、本実施例ではＬｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法には特にこだわらない。
なお、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法による関係式を式１に、このＬｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法で使用される最適化目的関数の一例を式２に示す。
【００２０】
【式１】
【００２１】
【式２】
【００２２】
図１０は、本実施例の最適化方法を使用した装置の一例を示すメニュー画面である。
メニュー画面４０は、複数の入力欄を備えており、入力欄４１には初期回路接続ファイル名を、入力欄４２にはルールファイル名を、入力欄４３には最適化を行う新回路接続ファイル名を、入力欄４４には旧モデルパラメータファイル名を、入力欄４５には旧モデルパラメータファイルのライブラリ名を、入力欄４６には新モデルパラメータファイル名を、入力欄４７には新モデルパラメータファイルのライブラリ名を入力する。
メニュー画面４０は、上記入力欄に入力した所定のファイルを読み込むためのチェックボタンを供えている。旧回路読み込みボタン４８は、入力欄４１、４２に対応し、初期回路接続ファイルやルールファイルを読み込むためのチェックボタンである。新回路読み込みボタン４９は、入力欄４３に対応し、新回路接続ファイルを読み込むためのチェックボタンである。
自動領域判定ボタン５０では、初期回路に用いられているトランジスタの動作領域の判定指示を行う。この動作領域の判定にあたっては、トランジスタの動作領域が全体か、飽和領域か、扇形領域かをあらかじめ指示することができるフィッティング領域選択欄５１を備えている。
また、ジョブシート情報表示欄５２には、回路接続ボタン５３とコントロール設定ボタン５４とスペック設定ボタン５５とを備えている。ここで回路接続ボタン５３は、回路接続データベースの表示を指示するボタンで、初期回路接続ファイル、ルールファイルから読み込まれたデータの格納領域を表示することができる。コントロール設定ボタン５４は、コントロール設定データベースの表示を指示するボタンで、回路シミュレーション用解析条件の格納領域を表示することができる。スペック設定ボタン５５は、スペック設定データベースの表示を指示するボタンで、ＧＬＯＢＡＬ最適化処理に用いるスペックの格納領域を表示することができる。これらのボタンの指示によって表示されたデータ内容については、変更したい項目があれば修正も可能になっている。
実行選択欄５６では、解析処理か最適化処理かの実行を選択する。解析欄５７は、解析処理モード（Ａｎａｌｙｚｅｒ、ＬＯＣＡＬ、ＧＬＯＢＡＬ）の選択欄５８、解析結果の表示ボタン５９、解析結果を閉じるボタン６０、ＤＣ感度、ＴＲＡＮ感度、ＡＣ感度、ＤＣ動作、ＴＲＡＮ動作の選択チェック欄６１を備えている。実行チェック欄６２は最適化処理のチェックで、このチェック欄にチェックされたタグ６３の内容が実行され、複数のジョブを連続して処理することができる。最適化欄６４では最適化処理モード（ＬＯＣＡＬ、ＧＬＯＢＡＬ）の選択をプルダウン式の入力欄から選択し、結果表示ボタン６５で最適化結果を表示し、閉じるボタン６６で最適化結果を閉じる。実行ボタン６７では、解析処理叉は最適化処理のどちらか一方を実行できる。グラフ選択ボタン６８では解析処理叉は最適化処理で作成されたグラフ群から所定のグラフを選択することができ、中断ボタン６９では解析処理叉は最適化処理の中断を可能とし、終了ボタン７０ではプログラムの終了を行い、環境設定ボタン７１では、複数のマシン環境等で処理させるための環境設定ができる。
【００２３】
特に、回路上の素子パラメータの変数化をプログラム内で自動で行なうため従来技術で全自動化のために全て変数化する作業は不必要になる、ＳＰＩＣＥフォーマットのネットリストを入力することにより回路変更や素子値変更が回路図データベースと切り離されるため変更が容易である、プロセス変更では、各トランジスタ素子の特性をＬＯＣＡＬ最適化した後でＳＷＥＥＰ感度解析で修正箇所を絞り込んで集積回路をＧＬＯＢＡＬ最適化するためスペック調整の変更箇所が少なく実行時間が短い、動作領域解析、ＳＷＥＥＰ感度解析により、スペック調整するポイントをその都度設計者が指定できるために精度の高い最適化が行なえ適切な解に到達できるさらに無駄なシミュレーションが無いため実行時間も短い、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた最適化シミュレータを使用することにより実行時間が短く精度が高い、回路モデル毎に最適化の手順や工程があらかじめ定義できかつその都度変更が可能であるため設計者の意図が介入できる、最適化の実行過程が表形式のデータで保存できる、目標仕様に対する最適化と感度解析に計測機能を全て使用できるために最適化における目標性能の種類に制限がない、初期値、省略値、対象動作領域を自動で設定するため設計者が入力するパラメータは少なく使い勝手が良い、ペア性を考慮して調整ができるため、カレントミラー回路の動作が保証されるという点で異なっている。
【００２４】
【発明の効果】
本発明は、上記のように各素子毎に動作領域解析を行なう手段と、各素子毎にＬＯＣＡＬ最適化を行なうという手段と、ＬＯＣＡＬ最適化の結果を初期値として素子感度の大きなパラメータを調べるためにＳＷＥＥＰ感度解析を行なう手段と、ＬＯＣＡＬ最適化の結果を初期値としてＳＷＥＥＰ感度解析で調べたパラメータを指定してＧＬＯＢＡＬ最適化を行なうという手段を設けることで、最適化精度が高く、設計者が意図する適切な解に到達し、最適化処理時間も短くなるという効果がある。
【図面の簡単な説明】
【図１】本実施例による集積回路の最適化設計装置の全体構成を示すブロック図
【図２】図１に示す実行プログラム１０が有する機能の処理手順を示すフローチャート
【図３】本実施例による全自動最適化処理手順を示すフローチャート
【図４】図１に示す実行プログラム１０が有する機能の処理手順を示すフローチャート
【図５】図１に示す実行プログラム１０が有する動作領域解析手段１２の処理手順を示すフローチャート
【図６】図１に示す実行プログラム１０が有するＳＷＥＥＰ感度解析手段１３の処理手順を示すフローチャート
【図７】図１に示す実行プログラム１０が有するＬＯＣＡＬ最適化手段１４の処理手順を示すフローチャート
【図８】図１に示す実行プログラム１０が有するＧＬＯＣＡＬ最適化手段１５の処理手順を示すフローチャート
【図９】本実施例で用いる回路シミュレータ中の非線形最適化法のフロー図
【図１０】本実施例の最適化方法を使用した装置の一例を示すメニュー画面
【図１１】本実施例のコントロール設定データベースを示す構成図
【図１２】本実施例のスペック設定データベースを示す構成図
【符号の説明】
１ 最適化シミュレーションオプティマイザ
２ 初期回路接続データ展開手段
３ ルールデータを抽出するルールデータ展開手段
４ 処理データ抽出手段
５ 処理データ抽出手段
６ 処理データ抽出手段
７ 判定／最適化データ格納手段
８ 最適化回路接続データ格納手段
１０ 実行プログラム
１１ 動作領域判定手段
１２ 動作領域解析手段
１３ ＳＷＥＥＰ感度解析手段
１４ ＬＯＣＡＬ最適化手段
１５ ＧＬＯＢＡＬ最適化手段
２１ 初期回路接続ファイル
２２ ルールファイル
２３ 旧モデルパラメータファイル
２４ 新モデルパラメータファイル
２５ 最適化回路接続ファイル
２６ データベース
２６Ａ 回路接続データベース
２６Ｂ コントロール設定データベース
２６Ｃ スペック設定データベース
２７ 旧回路図データベース
【発明の属する技術分野】
本発明は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能及び性能を有する第２の回路を設計する集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
従来技術として特許文献１の回路動作の最適化は、回路動作をシミュレーションし、目標値との差分情報を元に回路パラメータ（ゲート幅、ゲート長）の最適化を行なっている。
また特許文献２及び特許文献３の回路動作の最適化は、半導体回路のＭＯＳトランジスタの動作点特性に基づいて回路パラメータ（ゲート幅、ゲート長）の最適化を行なっている。
また特許文献４及び特許文献５は、回路パラメータ（ゲート幅、ゲート長）を等価変換規則に基づいて変換している。
【０００３】
【特許文献１】
特開平０８−１２３８５０号公報
【特許文献２】
特開平１０−１１２５０６号公報
【特許文献３】
特開平１１− ８５８２２号公報
【特許文献４】
特開２０００−２９９２７号公報
【特許文献５】
特許第３３１５３９１号公報
【０００４】
【発明が解決しようとする課題】
従来の技術は、回路パラメータ（ゲート幅、ゲート長）の最適化において、差分、トランジスタ領域、等価変換規則という手段で回路パラメータの最適化を行っている。これらはいずれも回路の中の単体のトランジスタの回路パラメータ（ゲート幅、ゲート長）を最適化するものであるが、単体のトランジスタを最適化しただけでは回路の特性を最適化することはできないという問題点があった。
一方、最適化アルゴリズムを改良することにより回路全体の最適化を行なうことも考えられるが、単体のトランジスタの回路パラメータ（ゲート幅、ゲート長）を最適化しない場合には、最適化に時間を要したり、設計者の意図した解が得られないという問題点があった。特に、回路図上でパラメータを全て変数化する作業に時間を要する、プロセス変更の場合にはトランジスタ特性の違いから過去に変数化した部分以外にも調整する箇所が発生する、元の集積回路のトポロジーの変更はできない、最適化のためのシミュレーションに膨大な時間が掛り実用的でないにもかかわらず良い結果が得られない、適切な回路パラメータの解に到達しない、最適化の実行の途中で処理を中断した場合に途中結果を残さないので再度最適化を実行する場合には最初から実行しなければならない、最適化における目標性能の種類に制限がある、設定すべきパラメータが多く使い勝手が悪い、最適化が全て自動で行なわれるため設計者の意図が途中で介在できない、回路モデル毎に最適化の手順と工程が決められるために不要な最適化処理も多い、回路毎に最適化の手順と工程が保存できない、等の問題点があった。
【０００５】
本発明は、トランジスタ単体間での最適化と回路全体としての最適化を組み合わせることで、又はこれらの最適化を行うにあたっては動作領域の判定や、動作領域の解析、ＳＷＥＥＰ感度解析などを適宜組み合わせることで、最適化精度が高く、設計者の意図する解に短時間で到達可能な方法、装置、プログラムを提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載の本発明の集積回路の最適化設計装置は、回路を設計する集積回路の最適化設計装置であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段とを備えたことを特徴とする。
請求項２記載の本発明の集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段とを備えたことを特徴とする。
請求項３記載の本発明の集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたことを特徴とする。
請求項４記載の本発明の集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたことを特徴とする。
請求項５記載の本発明の集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計方法であって、前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化ステップと、前記ＬＯＣＡＬ最適化ステップの結果、前記第２の回路が目標とするスペック範囲外の場合には、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化ステップとを備えたことを特徴とする。
請求項６記載の本発明は、請求項５に記載の集積回路の最適化設計方法において、前記ＬＯＣＡＬ最適化ステップでは、前記第２の回路のトランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うことを特徴とする。
請求項７記載の本発明は、請求項５に記載の集積回路の最適化設計方法において、前記ＧＬＯＢＡＬ最適化ステップでは、前記第２の回路が最適化目標値範囲内に入るように、前記第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うことを特徴とする。
請求項８記載の本発明は、請求項５に記載の集積回路の最適化設計方法において、前記ＧＬＯＢＡＬ最適化ステップに先だって、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析ステップを備えたことを特徴とする。
請求項９記載の本発明は、請求項５に記載の集積回路の最適化設計方法において、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析ステップを備えたことを特徴とする。
請求項１０記載の本発明のプログラムは、製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計方法を行うためのプログラムであって、前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたことを特徴とする。
請求項１１記載の本発明は、請求項１０に記載のプログラムにおいて、前記ＬＯＣＡＬ最適化手段では、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うことを特徴とする。
請求項１２記載の本発明は、請求項１０に記載のプログラムにおいて、前記ＧＬＯＢＡＬ最適化プログラムでは、前記第２の回路が最適化目標値範囲内に入るように、前記第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うことを特徴とする。
請求項１３記載の本発明は、請求項１０に記載のプログラムにおいて、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段を備えたことを特徴とする。
請求項１４記載の本発明は、請求項１０に記載のプログラムにおいて、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を演算する手段を備えたことを特徴とする。
請求項１５記載の本発明の記録媒体は、集積回路の最適化設計装置に用いる動作領域判定プログラムを記憶した記録媒体であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定プログラムを記憶したことを特徴とする。
請求項１６記載の本発明の記録媒体は、集積回路の最適化設計装置に用いる動作領域解析プログラムを記憶した記録媒体であって、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析プログラムを記憶したことを特徴とする。
請求項１７記載の本発明の記録媒体は、集積回路の最適化設計装置に用いるＳＷＥＥＰ感度解析プログラムを記憶した記録媒体であって、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析プログラムを記憶したことを特徴とする。
【０００７】
【発明の実施の形態】
本発明の第１の実施の形態による集積回路の最適化設計装置は、動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段とを備えたものであり、これらの回路分析を行えることで、例えばＬＯＣＡＬ最適化やＧＬＯＢＡＬ最適化を容易に行うことができるとともに、一般的な回路設計においても特別なノウハウを持たなくても回路設計を行うことができる。
本発明の第２の実施の形態による集積回路の最適化設計装置は、動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段とを備えたものであり、動作領域の判定と解析を事前に行うことで、ＬＯＣＡＬ最適化を容易に行うことができる。
本発明の第３の実施の形態による集積回路の最適化設計装置は、動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたものであり、動作領域の判定と感度解析を事前に行うことで、ＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第４の実施の形態による集積回路の最適化設計装置は、動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたものであり、動作領域の判定と解析を事前に行うことで、ＬＯＣＡＬ最適化を容易に行え、更に感度解析を事前に行うことで、ＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第５の実施の形態による集積回路の最適化設計方法は、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化ステップと、第２の回路の最適化を行うＧＬＯＢＡＬ最適化ステップとを備えたものであり、ＬＯＣＡＬ最適化を行った後に、ＧＬＯＢＡＬ最適化を行うことで、最適化を短時間で容易に行うことができる。
本発明の第６の実施の形態は、第５の実施の形態による集積回路の最適化設計方法において、ＬＯＣＡＬ最適化ステップでは、第２の回路のトランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うものであり、ＬＯＣＡＬ最適化を容易に行うことができる。
本発明の第７の実施の形態は、第５の実施の形態による集積回路の最適化設計方法において、ＧＬＯＢＡＬ最適化ステップでは、第２の回路が最適化目標値範囲内に入るように、第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うものであり、ＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第８の実施の形態は、第５の実施の形態による集積回路の最適化設計方法において、ＧＬＯＢＡＬ最適化ステップに先だって、第１の回路に用いているトランジスタと当該トランジスタに対応する第２の回路のトランジスタとについて、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析ステップを備えたものであり、特にＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第９の実施の形態は、第５の実施の形態による集積回路の最適化設計方法において、第１の回路に用いているトランジスタと当該トランジスタに対応する第２の回路のトランジスタとについて、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析ステップを備えたものであり、最適化を容易に行うことができる。
本発明の第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムは、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段とを備えたものであり、ＬＯＣＡＬ最適化とＧＬＯＢＡＬ最適化を行うことができる。
本発明の第１１の実施の形態は、第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムにおいて、ＬＯＣＡＬ最適化手段では、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うものであり、ＬＯＣＡＬ最適化を容易に行うことができる。
本発明の第１２の実施の形態は、第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムにおいて、ＧＬＯＢＡＬ最適化手段では、第２の回路が最適化目標値範囲内に入るように、第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うものであり、ＧＬＯＢＡＬ最適化を容易に行うことができる。
本発明の第１３の実施の形態は、第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムにおいて、第１の回路に用いているトランジスタと当該トランジスタに対応する第２の回路のトランジスタとについて、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段を備えたものであり、最適化を容易に行うことができる。
本発明の第１４の実施の形態は、第１０の実施の形態による集積回路の最適化設計方法を行うためのプログラムにおいて、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を演算する手段を備えたものであり、最適化を容易に行うことができる。
本発明の第１５の実施の形態による集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体は、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓ、トランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定プログラムを備えたものであり、動作領域の判定を行うことができるため、最適化を容易に行うことができる。
本発明の第１６の実施の形態による集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体は、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析プログラムを備えたものであり、動作領域の解析を行うことができるため、最適化を容易に行うことができる。
本発明の第１７の実施の形態による集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体は、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析プログラムを備えたものであり、感度解析を事前に行うことができるため、最適化を容易に行うことができる。
【０００８】
【実施例】
本発明の一実施例による集積回路の最適化設計装置について、図面を参照して説明する。
図１は、本実施例による集積回路の最適化設計装置の全体構成を示すブロック図である。
本実施例による集積回路の最適化設計装置は、製造プロセスの変更や半導体の物理的仕様の変更等にともない、旧回路である初期回路（第１の回路）に対して同一の機能を有する新回路である最適化回路（第２の回路）を設計する集積回路の最適化設計装置であり、最適化設計プログラムである最適化シミュレーションオプティマイザ１とデータ記憶手段とを備えている。
データ記憶手段としては、初期回路接続ファイル２１と、ルールファイル２２と、旧モデル（第１の回路）パラメータファイル２３と、新モデル（第２の回路）パラメータファイル２４と、最適化回路（第２の回路）接続ファイル２５と、データベース２６とより構成されている。
初期回路（第１の回路）接続ファイル２１は、旧回路図データベース２７から取り出された回路接続データが記録されたファイルであり、回路の節点名や使用している素子名などのデータが記録されている。
ルールファイル２２は、半導体プロセスに依存する素子のパラメータが記録されている。例えば、ＭＯＳＦＥＴ素子の場合には、「素子の種類」「旧モデル名」「新モデル名」「ＶＴＨ」「ＬＷ調整」「誤差」「Ｗに関する最小値及び最大値」「Ｌに関する最小値及び最大値」「Ｖｂｓ値」「Ｖｇｓに関する最小値及び最大値」「Ｖｄｓに関する最小値及び最大値」が記録されている。また抵抗素子や容量素子の場合には、「素子の種類」「最小値」「最大値」が記録されている。
「素子の種類」では、ＭＯＳＦＥＴ素子は“Ｍ”、抵抗素子は“Ｒ”、容量素子は“Ｃ”を記述している。「旧モデル名」では、初期ＳＰＩＣＥネットリストで使用されているＭＯＳＦＥＴのモデル名を記述する。「新モデル名」では、最適化ＳＰＩＣＥネットリストで使用予定のＭＯＳＦＥＴのモデル名を記述する。「ＶＴＨ」では、ＭＯＳ ＴｒのＶＢＳ＝０の時の閾値電圧を記述する。「ＬＷ調整」において、「ＶＷ＿ＦＬ」はＬ値を固定してＷ値で最適化、「ＶＷ＿ＦＡ」はＷ／Ｌ比を固定してＷ値で最適化、「ＶＬ＿ＦＷ」はＷ値を固定してＬ値で最適化、「ＶＬ＿ＦＡ」はＷ／Ｌ比を固定してＬ値で最適化することを意味している。「誤差」では、ＬＯＣＡＬ最適化で使用する各モデル毎の旧プロセスと新プロセス間の誤差（％）を記述する。「Ｗ」はＷ値であり最小値と最大値を記述する。「Ｌ」はＬ値であり最小値と最大値を記述する。「Ｖｂｓ」はＶｂｓのキーワードを示し、最適化したいＶｂｓの解析電圧値を記述する。「Ｖｇｓ」はＶｇｓのキーワードを示し、Ｖｇｓ印加電圧のＮｃｈ Ｔｒの最小値、Ｐｃｈ Ｔｒの最大値、Ｖｇｓ印加電圧のＮｃｈ Ｔｒの最大値、Ｐｃｈ Ｔｒの最小値を記述する。「Ｖｄｓ」Ｖｄｓのキーワードを示し、Ｖｄｓ印加電圧のＮｃｈ Ｔｒの最小値、Ｐｃｈ Ｔｒの最大値、Ｖｄｓ印加電圧のＮｃｈ Ｔｒの最大値、Ｐｃｈ Ｔｒの最小値を記述する。
【０００９】
旧モデルパラメータファイル２３は、既に完成している集積回路である旧モデルで使用している素子に関して、回路シミュレータで使用される電流−電圧（Ｉ−Ｖ）特性を表現する関数の係数をある一定のルールの元に羅列したパラメータ群が記録されている。新モデルパラメータファイル２４は、これから設計しようとしている集積回路である新モデルで使用予定の素子に関して、回路シミュレータ３で使用される電流−電圧（Ｉ−Ｖ）特性を表現する関数の係数をある一定のルールの元に羅列したパラメータ群が記録されている。最適化回路接続ファイル２５は、新モデルに関して、最適化処理を行った結果の最適化された回路接続データが記録されている。
データベース２６は、回路接続データベース２６Ａと、コントロール設定データベース２６Ｂと、スペック設定データベース２６Ｃとより構成されている。
回路接続データベース２６Ａは、「定義節点名」「素子名」「旧モデル名」「新モデル名」「ＶＴＨ」「ペア」「最適化領域」「誤差」「ＷＬ調整」「ＤＣ感度」「ＴＲＡＮ感度」「ＡＣ感度」「ＧＬＯＢＡＬ最適化」「Ｗ」「Ｌ」「Ｖｂｓ」「Ｖｇｓ」「Ｖｄｓ」及び「節点名」を記憶する。ここで「定義節点名」は旧回路接続ファイル名から取り出されたサブサーキットの節点名、「素子名」は旧回路接続ファイル名から取り出されたトランジスタ、抵抗、容量等の名前、「旧モデル名」は旧回路接続ファイル名から取り出されたトランジスタのモデル名、「新モデル名」は新回路接続ファイル名で使用されるトランジスタのモデル名、「ＶＴＨ」は自動領域判定で使用される閾値電圧（飽和領域と線形領域の判定に使用）、「ペア」はトランジスタのペア性を示すペア名称、「最適化領域」はＬＯＣＡＬ最適で行なわれる最適化領域（飽和領域と線形領域）、「誤差」はＬＯＣＡＬ最適時に設定する誤差値である。「ＷＬ調整」はＷ値（可変）でＬ値（固定）若しくはＷ／Ｌ比（固定）又はＬ値（可変）でＷ値（固定）若しくはＷ／Ｌ比（固定）の選択内容であり、「ＤＣ感度」、「ＴＲＡＮ感度」「ＡＣ感度」は感度出力と感度値（％）の指定内容である。「ＧＬＯＢＡＬ最適化」は指定の欄（最適化の対象として指定する欄）とともにＧＬＯＢＡＬ最適化の対象スペック名がカンマで羅列され、「Ｗ」と「Ｌ」は最適化の行なわれるトランジスタパラメータで、最小値、最大値、刻み、初期値、ＬＯＣＡＬ、及びＧＬＯＢＡＬを入力可能となっている。「Ｖｂｓ」「Ｖｇｓ」及び「Ｖｄｓ」はＬＯＣＡＬ最適で使用する共通の値で、個別の変更も可能で、最小値、最大値を指定可能となっている。「節点名」は動作領域解析の結果を取り出し、表示する場合に使用する節点名であり、回路トポロジー情報が記憶されている。
コントロール設定データベース２６Ｂは、回路シミュレータの実行に必要なコントロールデータを記憶している。例えば図１１に示すように、ＤＣ電源電圧、ＤＣ解析条件、ＤＣ出力変数、ＴＲＡＮ電源電圧、ＴＲＡＮ解析条件、ＴＲＡＮ出力変数、ＡＣ電源電圧、ＡＣ解析条件、ＡＣ出力変数、及び温度解析条件を記憶している。
スペック設定データベース２６Ｃは、回路シミュレータの実行に必要なスペックデータを記憶している。例えば図１２に示すように、スペック名とともに、実行順序、解析条件、誤差（％）、出力変数（スペック特性）、及び温度条件が回路のスペックとして記憶され、それぞれの入力に対する、出力、目標値、最小値、重み、結果、及びコメントが記憶されている。
【００１０】
最適化シミュレーションオプティマイザ１は、実行プログラム１０とその他の処理手段とを備えている。
実行プログラム１０は、動作領域判定手段１１、動作領域解析手段１２、ＳＷＥＥＰ感度解析手段１３、ＬＯＣＡＬ最適化手段１４、及びＧＬＯＢＡＬ最適化手段１５とを備えている。
最適化シミュレーションオプティマイザ１は、その他の処理手段として、初期回路接続ファイル２１から回路接続データを抽出する初期回路接続データ展開手段２、ルールファイル２２からルールデータを抽出するルールデータ展開手段３、コントロール設定データベース２６Ｂから実行プログラム１０に必要なコントロールデータを抽出する処理データ抽出手段４、スペック設定データベース２６Ｃから実行プログラム１０に必要なスペックデータを抽出する処理データ抽出手段５、回路接続データベース２６Ａから実行プログラム１０に必要な回路接続データを抽出する処理データ抽出手段６、動作領域判定手段１１、ＬＯＣＡＬ最適化手段１４、及びＧＬＯＢＡＬ最適化手段１５からの判定、最適化データを回路接続データベース２６Ａに格納する判定／最適化データ格納手段７、回路接続データベース２６Ａから抽出した新モデルの回路に関する最適化データを最適化回路接続ファイル２５に格納する最適化回路接続データ格納手段８とを備えている。また、最適化シミュレーションオプティマイザ１は、動作領域解析手段１２で解析した動作領域の解析結果を格納し表示する手段１６、ＳＷＥＥＰ感度解析手段１３で解析した感度解析結果を格納し表示する手段１７とを備えている。
【００１１】
本実施例による最適化シミュレーションオプティマイザ１は、初期回路接続ファイル２１、ルールファイル２２、旧モデルパラメータファイル２３、新モデルパラメータファイル２４を入力し、データベース２６とのデータ入出力を繰り返しながら集積回路の最適化を行う。例えば動作領域判定手段１１で判定された動作領域のデータは、回路接続データベース２６Ａに格納された後に、動作領域解析手段１２、ＳＷＥＥＰ感度解析手段１３、ＬＯＣＡＬ最適化手段１４、又はＧＬＯＢＡＬ最適化手段１５に用いられる。また、ＬＯＣＡＬ最適化手段１４で最適化されたデータは、回路接続データベース２６Ａに格納された後に、ＧＬＯＢＡＬ最適化手段１５に用いられる。このようにして最適化が行われた最適化結果は最適化回路接続ファイル２５に出力される。
なお、図１において、ＳＷＥＥＰ感度解析手段１３での感度解析結果は表示出力するものとして示したが、この感度解析結果のデータを回路接続データベース２６Ａに格納することもできる。このように、ＳＷＥＥＰ感度解析手段１３での感度解析結果を回路接続データベース２６Ａに格納することによって、ＧＬＯＢＡＬ最適化手段１５の実行を行う際の、最適化の対象とするトランジスタを自動的に特定することができる。
【００１２】
図２は、図１に示す実行プログラム１０が有する機能の処理手順を示すフローチャートである。本実施例による最適化設計装置は、集積回路の最適化設計を行うにあたって、旧モデルの集積回路を分析するＡｎａｌｙｚｅｒ処理、新モデルの集積回路を構成する個々のトランジスタについて、対応する旧モデルの集積回路のトランジスタと同一機能となるように最適化を行うＬＯＣＡＬ最適化処理、新モデルの集積回路が旧モデルの集積回路と同一機能となるように最適化を行うＧＬＯＢＡＬ最適化処理、ＬＯＣＡＬ最適化処理とＧＬＯＢＡＬ最適化処理を取り入れた最適化処理を実行することができる。
Ａｎａｌｙｚｅｒ処理では、動作領域判定処理、動作領域解析処理、及びＳＷＥＥＰ感度解析処理により旧モデルの回路の分析処理を行う。なお、この分析処理にあたっては、動作領域判定処理と動作領域解析処理とを選択的に利用することもできる。
ＬＯＣＡＬ最適化処理では、動作領域判定処理、動作領域解析処理、及びＬＯＣＡＬ最適化処理により新モデルを構成する個々のトランジスタの最適化が可能となる。なお、この最適化処理にあたっては、動作領域判定処理と動作領域解析処理とを選択的に利用することもできる。
ＧＬＯＢＡＬ最適化処理では、動作領域判定処理、ＳＷＥＥＰ感度解析処理、及びＧＬＯＢＡＬ最適化処理により新モデルの集積回路の最適化が可能となる。この最適化処理にあたっては、動作領域判定処理とＳＷＥＥＰ感度解析処理とを選択的に利用することもできる。
最適化処理では、動作領域判定処理、動作領域解析処理、ＬＯＣＡＬ最適化処理、ＳＷＥＥＰ感度解析処理、及びＧＬＯＢＡＬ最適化処理により回路の最適化が精度良く、高速に処理できるようになる。
以上は動作領域判定手段１４、動作領域解析手段１５、ＳＷＥＥＰ感度解析手段１６、ＬＯＣＡＬ最適化手段１７とＧＬＯＢＡＬ最適化手段１８の組合せの例であるが、その他の組合せも可能となる。
【００１３】
次に、全自動最適化処理の一実施例について図３を用いて説明する。
まず、動作領域判定処理（Ｓ１）、動作領域解析処理（Ｓ２）、及びＬＯＣＡＬ最適化処理（Ｓ３）により新モデルを構成する個々のトランジスタの最適化を行う。
Ｓ３にて個々のトランジスタの最適化を行った後に、ＤＣ電圧が一致しているか否かの判断を行う（Ｓ４）
Ｓ４にてＤＣ電圧が一致しない場合には、ＳＷＥＥＰ感度解析（Ｓ５）を行い、回路パラメータを変化させた時の、回路の出力特性の変化を出力する。そしてこの出力結果から、最適化に必要な出力変数が、予め記憶させている規定値以上の誤差を示す素子に対して、回路シミュレータを用いてＧＬＯＢＡＬ最適化を行う（Ｓ６）。
Ｓ４にてＤＣ電圧が一致する場合、又はＳ６にてＧＬＯＢＡＬ最適化を行った後に、消費電流が一致するか否かを判断する（Ｓ７）。
Ｓ７にて消費電流が一致しない場合には、電流調整用素子を調整するか否かを判断し（Ｓ８）、この電流調整用素子を調整する場合にはそのままＧＬＯＢＡＬ最適化を行い（Ｓ１０）、この電流調整用素子を調整しない場合には、ゲート幅Ｗの大きな素子を調整（Ｓ９）した後にＧＬＯＢＡＬ最適化を行う（Ｓ１０）。
Ｓ７にて消費電流が一致する場合、又はＳ１０にてＧＬＯＢＡＬ最適化を行った後に、ＡＣ特性が一致するか否かを判断する（Ｓ１１）。
Ｓ１１にてＡＣ特性が一致しない場合には、ＳＷＥＥＰ感度解析を行って、利得、位相特性から、利得、遮断周波数、位相余裕について感度の強い素子を抽出する（Ｓ１２）。そして抽出した素子について回路シミュレータを用いて最適化を行うことでＧＬＯＢＡＬ最適化を行う（Ｓ１３）
Ｓ１１にてＡＣ特性が一致する場合、又はＳ１３にてＧＬＯＢＡＬ最適化を行った後に、ＴＲＡＮ特性が一致するか否かを判断する（Ｓ１４）。
Ｓ１４にてＴＲＡＮ特性が一致しない場合には、出力段領域の素子をルールベース検索にて抽出し（Ｓ１５）、抽出した素子について回路シミュレータを用いて最適化を行うことでＧＬＯＢＡＬ最適化を行う（Ｓ１６）
Ｓ１４にてＴＲＡＮが一致する場合、又はＳ１６にてＧＬＯＢＡＬ最適化を行うことで全自動最適化処理を終了する。
【００１４】
図４は、図１に示す実行プログラム１０が有する機能の処理手順を示すフローチャートである。
動作領域判定手段１１では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと旧モデルパラメータファイル２３から、動作領域の判定に必要なデータを抽出して動作領域判定データを作成する。作成した動作領域判定データは一旦格納され、この動作領域判定データをもとに、回路シミュレータを用いて旧モデルの集積回路について動作点解析を行なう。この動作点解析によって得られた動作領域判定結果は一旦格納される。そして格納された動作領域判定結果のデータから旧モデルの集積回路の節点電圧とトランジスタ電流Ｉｄｓとの取り出し処理を行う。この処理によって取り出されたトランジスタ電流Ｉｄｓは一旦格納される。取り出された節点電圧は、回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換処理し、このトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓを一旦格納する。そして、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓと、トランジスタ電流Ｉｄｓと、閾値電圧を使って、動作領域が線形領域か飽和領域かを自動判定する。判定された動作領域に関するデータは、回路接続データベース２６Ａに格納される。
【００１５】
図５は、図１に示す実行プログラム１０が有する動作領域解析手段１２の処理手順を示すフローチャートである。
まず、旧モデルの集積回路の動作領域解析処理について説明する。
動作領域解析手段１２では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと旧モデルパラメータファイル２３から、動作領域の解析に必要なデータを抽出して旧動作領域解析データを作成する。作成した旧動作領域解析データは一旦格納され、この旧動作領域解析データをもとに、回路シミュレータを用いて旧モデルの集積回路について回路のＤＣ解析叉はＴＲＡＮ解析を行なう。なお、回路のＤＣ解析とＴＲＡＮ解析を共に行ってもよい。この動作領域解析によって得られた動作領域解析結果は一旦格納される。そして格納された動作領域解析結果のデータから旧モデルの集積回路の節点電圧とトランジスタ電流Ｉｄｓとの取り出し処理を行う。この処理によって取り出されたトランジスタ電流Ｉｄｓは一旦格納される。取り出された節点電圧は、回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換処理し、このトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓを一旦格納する。そして、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を解析し出力処理する。
次に、新モデルの集積回路の動作領域解析処理について説明する。Ａｎａｌｙｚｅｒ処理では旧モデルの集積回路の動作領域解析処理で終わるが、ＬＯＣＡＬ最適化処理とＧＬＯＢＡＬ最適化処理の場合は、さらに、新モデルの集積回路の動作領域解析処理を行う。
動作領域解析手段１２では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと新モデルパラメータファイル２４から、動作領域の解析に必要なデータを抽出して新動作領域解析データを作成する。作成した新動作領域解析データは一旦格納され、この新動作領域解析データをもとに、回路シミュレータを用いて新モデルの集積回路について回路のＤＣ解析叉はＴＲＡＮ解析を行なう。なお、回路のＤＣ解析とＴＲＡＮ解析を共に行ってもよい。この新動作領域解析によって得られた動作領域解析結果は一旦格納される。そして格納された動作領域解析結果のデータから新モデルの集積回路の節点電圧とトランジスタ電流Ｉｄｓとの取り出し処理を行う。この処理によって取り出されたトランジスタ電流Ｉｄｓは一旦格納される。取り出された節点電圧は、回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換処理し、このトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓを一旦格納する。そして、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って、線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を解析し出力処理する。
解析された旧モデルと新モデルの集積回路の動作領域に関するデータは、格納されると共に対比して重ね合わせて表示される。
以上説明した動作領域解析処理は、それぞれＬＯＣＡＬ最適化処理、ＧＬＯＢＡＬ最適化処理の前後で実行することが可能であるが、主にＬＯＣＡＬ最適化処理でのトランジスタの動作領域を判定するために使用される。もちろん、動作領域解析処理をＧＬＯＢＡＬ最適化処理のために使用することも可能である。
【００１６】
図６は、図１に示す実行プログラム１０が有するＳＷＥＥＰ感度解析手段１３の処理手順を示すフローチャートである。
まず、旧モデルの集積回路のＳＷＥＥＰ感度解析処理について説明する。
ＳＷＥＥＰ感度解析手段１３では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと旧モデルパラメータファイル２３から旧ＳＷＥＥＰ感度の解析に必要なデータを抽出して旧ＳＷＥＥＰ感度解析データを作成する。作成した旧ＳＷＥＥＰ感度解析データは一旦格納され、この旧ＳＷＥＥＰ感度解析データをもとに、回路シミュレータを用いて旧モデルの集積回路についてトランジスタのＳＷＥＥＰ感度解析を行なう。このＳＷＥＥＰ感度解析では、回路パラメータ（ゲート幅、ゲート長）を±α（％）変化させた時の出力特性の変化を解析する。このＳＷＥＥＰ感度解析によって得られたＳＷＥＥＰ感度解析結果は一旦格納される。
次に、新モデルの集積回路のＳＷＥＥＰ感度解析処理について説明する。Ａｎａｌｙｚｅｒ処理では旧モデルの集積回路のＳＷＥＥＰ感度解析処理で終わるが、ＬＯＣＡＬ最適化処理とＧＬＯＢＡＬ最適化処理の場合は、さらに、新モデルの集積回路のＳＷＥＥＰ感度解析処理を行う。
ＳＷＥＥＰ感度解析手段１３では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと新モデルパラメータファイル２４から新ＳＷＥＥＰ感度の解析に必要なデータを抽出して新ＳＷＥＥＰ感度解析データを作成する。作成した新ＳＷＥＥＰ感度解析データは一旦格納され、この新ＳＷＥＥＰ感度解析データをもとに、回路シミュレータを用いて新モデルの集積回路についてトランジスタのＳＷＥＥＰ感度解析を行なう。このＳＷＥＥＰ感度解析では、回路パラメータ（ゲート幅、ゲート長）を±α（％）変化させた時の出力特性の変化を解析する。このＳＷＥＥＰ感度解析によって得られたＳＷＥＥＰ感度解析結果は一旦格納される。
解析された旧モデルと新モデルの集積回路のＳＷＥＥＰ感度領域に関するデータは、格納されると共に対比して重ね合わせて表示される。
以上説明したＳＷＥＥＰ感度解析処理は、それぞれＬＯＣＡＬ最適化処理、ＧＬＯＢＡＬ最適化処理の前後で実行することが可能であるが、主にＧＬＯＢＡＬ最適化処理でのトランジスタのＳＷＥＥＰ感度を解析するために使用される。もちろん、ＳＷＥＥＰ感度解析処理をＬＯＣＡＬ最適化処理のために使用することも可能である。
【００１７】
図７は、図１に示す実行プログラム１０が有するＬＯＣＡＬ最適化手段１４の処理手順を示すフローチャートである。
ＬＯＣＡＬ最適化手段１４では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂと旧モデルパラメータファイル２３から旧モデルの集積回路に用いているトランジスタの解析に必要なデータを抽出して旧モデルの解析データを作成する。作成した旧解析データは一旦格納され、この旧解析データをもとに、回路シミュレータを用いて旧モデルの集積回路についてトランジスタの旧Ｉ−Ｖ特性を発生させ、そのデータを一旦格納する。
最適化データの作成処理では、回路接続データベース２６Ａとコントロール設定データベース２６Ｂと新モデルパラメータファイル２４から新モデルの集積回路に用いるトランジスタの解析に必要なデータを抽出し、格納した旧Ｉ−Ｖ特性とともに、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた回路シミュレータを実行するための最適化データを作成する。回路シミュレータでは、この最適化データを使ってＬｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた最適化を行う。より具体的には、新モデルのトランジスタについて、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で、旧モデルの対応するトランジスタと特性が等しくなるように最適化を行う。この最適化処理によって最適化結果を発生させ、この最適化結果の取り出し処理を行い、回路接続データベース２６Ａに格納する。
【００１８】
図８は、図１に示す実行プログラム１０が有するＧＬＯＣＡＬ最適化手段１５の処理手順を示すフローチャートである。
ＧＬＯＣＡＬ最適化手段１５では、まず回路接続データベース２６Ａとコントロール設定データベース２６Ｂとスペック設定データベース２６Ｃと旧モデルパラメータファイル２３から旧モデルの集積回路の解析に必要なデータを抽出して旧モデルの解析データを作成する。作成した旧解析データは一旦格納され、この旧解析データをもとに、回路シミュレータシミュレータを用いて旧モデルの集積回路についてスペック特性を発生させ、そのデータを一旦格納する。
最適化データの作成処理では、回路接続データベース２６Ａとコントロール設定データベース２６Ｂとスペック設定データベース２６Ｃと新モデルパラメータファイル２４から新モデルの集積回路の解析に必要なデータを抽出し、格納したスペック特性とともに、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた回路シミュレータを実行するための最適化データを作成する。ここで、最適化の対象とするトランジスタの情報は、スペック設定データベース２６Ｃから取り込まれる。回路シミュレータでは、この最適化データを使ってＬｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた最適化を行う。より具体的には、新モデルの任意のトランジスタについて、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で、新モデルのスペックが旧モデルのスペックと特性が等しくなるように最適化を行う。この最適化処理によって最適化結果を発生させ、この最適化結果の取り出し処理を行い、回路接続データベース２６Ａに格納する。
【００１９】
図９は、本実施例で用いる回路シミュレータ中の非線形最適化法のフロー図を示し、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を示している。この方法は非線形最適化法の中では優れた方法であるが、本実施例ではＬｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法には特にこだわらない。
なお、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法による関係式を式１に、このＬｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法で使用される最適化目的関数の一例を式２に示す。
【００２０】
【式１】
【式２】
図１０は、本実施例の最適化方法を使用した装置の一例を示すメニュー画面である。
メニュー画面４０は、複数の入力欄を備えており、入力欄４１には初期回路接続ファイル名を、入力欄４２にはルールファイル名を、入力欄４３には最適化を行う新回路接続ファイル名を、入力欄４４には旧モデルパラメータファイル名を、入力欄４５には旧モデルパラメータファイルのライブラリ名を、入力欄４６には新モデルパラメータファイル名を、入力欄４７には新モデルパラメータファイルのライブラリ名を入力する。
メニュー画面４０は、上記入力欄に入力した所定のファイルを読み込むためのチェックボタンを供えている。旧回路読み込みボタン４８は、入力欄４１、４２に対応し、初期回路接続ファイルやルールファイルを読み込むためのチェックボタンである。新回路読み込みボタン４９は、入力欄４３に対応し、新回路接続ファイルを読み込むためのチェックボタンである。
自動領域判定ボタン５０では、初期回路に用いられているトランジスタの動作領域の判定指示を行う。この動作領域の判定にあたっては、トランジスタの動作領域が全体か、飽和領域か、扇形領域かをあらかじめ指示することができるフィッティング領域選択欄５１を備えている。
また、ジョブシート情報表示欄５２には、回路接続ボタン５３とコントロール設定ボタン５４とスペック設定ボタン５５とを備えている。ここで回路接続ボタン５３は、回路接続データベースの表示を指示するボタンで、初期回路接続ファイル、ルールファイルから読み込まれたデータの格納領域を表示することができる。コントロール設定ボタン５４は、コントロール設定データベースの表示を指示するボタンで、回路シミュレーション用解析条件の格納領域を表示することができる。スペック設定ボタン５５は、スペック設定データベースの表示を指示するボタンで、ＧＬＯＢＡＬ最適化処理に用いるスペックの格納領域を表示することができる。これらのボタンの指示によって表示されたデータ内容については、変更したい項目があれば修正も可能になっている。
実行選択欄５６では、解析処理か最適化処理かの実行を選択する。解析欄５７は、解析処理モード（Ａｎａｌｙｚｅｒ、ＬＯＣＡＬ、ＧＬＯＢＡＬ）の選択欄５８、解析結果の表示ボタン５９、解析結果を閉じるボタン６０、ＤＣ感度、ＴＲＡＮ感度、ＡＣ感度、ＤＣ動作、ＴＲＡＮ動作の選択チェック欄６１を備えている。実行チェック欄６２は最適化処理のチェックで、このチェック欄にチェックされたタグ６３の内容が実行され、複数のジョブを連続して処理することができる。最適化欄６４では最適化処理モード（ＬＯＣＡＬ、ＧＬＯＢＡＬ）の選択をプルダウン式の入力欄から選択し、結果表示ボタン６５で最適化結果を表示し、閉じるボタン６６で最適化結果を閉じる。実行ボタン６７では、解析処理叉は最適化処理のどちらか一方を実行できる。グラフ選択ボタン６８では解析処理叉は最適化処理で作成されたグラフ群から所定のグラフを選択することができ、中断ボタン６９では解析処理叉は最適化処理の中断を可能とし、終了ボタン７０ではプログラムの終了を行い、環境設定ボタン７１では、複数のマシン環境等で処理させるための環境設定ができる。
【００２３】
特に、回路上の素子パラメータの変数化をプログラム内で自動で行なうため従来技術で全自動化のために全て変数化する作業は不必要になる、ＳＰＩＣＥフォーマットのネットリストを入力することにより回路変更や素子値変更が回路図データベースと切り離されるため変更が容易である、プロセス変更では、各トランジスタ素子の特性をＬＯＣＡＬ最適化した後でＳＷＥＥＰ感度解析で修正箇所を絞り込んで集積回路をＧＬＯＢＡＬ最適化するためスペック調整の変更箇所が少なく実行時間が短い、動作領域解析、ＳＷＥＥＰ感度解析により、スペック調整するポイントをその都度設計者が指定できるために精度の高い最適化が行なえ適切な解に到達できるさらに無駄なシミュレーションが無いため実行時間も短い、Ｌｅｖｅｎｂｅｒｇ−Ｍａｒｑｕａｄｔ法を用いた最適化シミュレータを使用することにより実行時間が短く精度が高い、回路モデル毎に最適化の手順や工程があらかじめ定義できかつその都度変更が可能であるため設計者の意図が介入できる、最適化の実行過程が表形式のデータで保存できる、目標仕様に対する最適化と感度解析に計測機能を全て使用できるために最適化における目標性能の種類に制限がない、初期値、省略値、対象動作領域を自動で設定するため設計者が入力するパラメータは少なく使い勝手が良い、ペア性を考慮して調整ができるため、カレントミラー回路の動作が保証されるという点で異なっている。
【００２４】
【発明の効果】
本発明は、上記のように各素子毎に動作領域解析を行なう手段と、各素子毎にＬＯＣＡＬ最適化を行なうという手段と、ＬＯＣＡＬ最適化の結果を初期値として素子感度の大きなパラメータを調べるためにＳＷＥＥＰ感度解析を行なう手段と、ＬＯＣＡＬ最適化の結果を初期値としてＳＷＥＥＰ感度解析で調べたパラメータを指定してＧＬＯＢＡＬ最適化を行なうという手段を設けることで、最適化精度が高く、設計者が意図する適切な解に到達し、最適化処理時間も短くなるという効果がある。
【図面の簡単な説明】
【図１】本実施例による集積回路の最適化設計装置の全体構成を示すブロック図
【図２】図１に示す実行プログラム１０が有する機能の処理手順を示すフローチャート
【図３】本実施例による全自動最適化処理手順を示すフローチャート
【図４】図１に示す実行プログラム１０が有する機能の処理手順を示すフローチャート
【図５】図１に示す実行プログラム１０が有する動作領域解析手段１２の処理手順を示すフローチャート
【図６】図１に示す実行プログラム１０が有するＳＷＥＥＰ感度解析手段１３の処理手順を示すフローチャート
【図７】図１に示す実行プログラム１０が有するＬＯＣＡＬ最適化手段１４の処理手順を示すフローチャート
【図８】図１に示す実行プログラム１０が有するＧＬＯＣＡＬ最適化手段１５の処理手順を示すフローチャート
【図９】本実施例で用いる回路シミュレータ中の非線形最適化法のフロー図
【図１０】本実施例の最適化方法を使用した装置の一例を示すメニュー画面
【図１１】本実施例のコントロール設定データベースを示す構成図
【図１２】本実施例のスペック設定データベースを示す構成図
【符号の説明】
１ 最適化シミュレーションオプティマイザ
２ 初期回路接続データ展開手段
３ ルールデータを抽出するルールデータ展開手段
４ 処理データ抽出手段
５ 処理データ抽出手段
６ 処理データ抽出手段
７ 判定／最適化データ格納手段
８ 最適化回路接続データ格納手段
１０ 実行プログラム
１１ 動作領域判定手段
１２ 動作領域解析手段
１３ ＳＷＥＥＰ感度解析手段
１４ ＬＯＣＡＬ最適化手段
１５ ＧＬＯＢＡＬ最適化手段
２１ 初期回路接続ファイル
２２ ルールファイル
２３ 旧モデルパラメータファイル
２４ 新モデルパラメータファイル
２５ 最適化回路接続ファイル
２６ データベース
２６Ａ 回路接続データベース
２６Ｂ コントロール設定データベース
２６Ｃ スペック設定データベース
２７ 旧回路図データベース
Claims (17)
- 回路を設計する集積回路の最適化設計装置であって、
回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、
回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、
回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と
を備えたことを特徴とする集積回路の最適化設計装置。 - 製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、
回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、
回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、
前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と
を備えたことを特徴とする集積回路の最適化設計装置。 - 製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、
回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、
回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、
前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段と
を備えたことを特徴とする集積回路の最適化設計装置。 - 製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計装置であって、
回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定手段と、
回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段と、
前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、
回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段と、
前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段と
を備えたことを特徴とする集積回路の最適化設計装置。 - 製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計方法であって、
前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化ステップと、
前記ＬＯＣＡＬ最適化ステップの結果、前記第２の回路が目標とするスペック範囲外の場合には、前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化ステップと
を備えたことを特徴とする集積回路の最適化設計方法。 - 前記ＬＯＣＡＬ最適化ステップでは、前記第２の回路のトランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うことを特徴とする請求項５に記載の集積回路の最適化設計方法。
- 前記ＧＬＯＢＡＬ最適化ステップでは、前記第２の回路が最適化目標値範囲内に入るように、前記第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うことを特徴とする請求項５に記載の集積回路の最適化設計方法。
- 前記ＧＬＯＢＡＬ最適化ステップに先だって、前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析ステップを備えたことを特徴とする請求項５に記載の集積回路の最適化設計方法。
- 前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析ステップを備えたことを特徴とする請求項５に記載の集積回路の最適化設計方法。
- 製造プロセスの変更や半導体の物理的仕様の変更等にともない、第１の回路に対して同一の機能を有する第２の回路を設計する集積回路の最適化設計方法を行うためのプログラムであって、
前記第１の回路を構成するトランジスタに対応する前記第２の回路のトランジスタについて、回路シミュレータを用い、トランジスタ単位で最適化を行うＬＯＣＡＬ最適化手段と、
前記第２の回路を構成する任意のトランジスタを指定し、指定した当該トランジスタについて、回路シミュレータを用いて最適化を行うことで前記第２の回路の最適化を行うＧＬＯＢＡＬ最適化手段と
を備えたことを特徴とするプログラム。 - 前記ＬＯＣＡＬ最適化手段では、トランジスタ毎に回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法で最適化を行うことを特徴とする請求項１０に記載のプログラム。
- 前記ＧＬＯＢＡＬ最適化手段では、前記第２の回路が最適化目標値範囲内に入るように、前記第２の回路の任意のトランジスタについて回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を、Ｗ値可変Ｌ値固定、Ｗ値固定Ｌ値可変、Ｗ／Ｌ比固定Ｗ値可変、及びＷ／Ｌ比固定Ｌ値可変のいずれかの方法でトランジスタ群の最適化を行うことを特徴とする請求項１０に記載のプログラム。
- 前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析手段を備えたことを特徴とする請求項１０に記載のプログラム。
- 前記第１の回路に用いているトランジスタと当該トランジスタに対応する前記第２の回路のトランジスタとについて、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析手段を備えたことを特徴とする請求項１０に記載のプログラム。
- 集積回路の最適化設計装置に用いる動作領域判定プログラムを記憶した記録媒体であって、回路の動作点解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓと閾値電圧を使って動作領域（線形領域、飽和領域）を判定する動作領域判定プログラムを記憶した記録媒体。
- 集積回路の最適化設計装置に用いる動作領域解析プログラムを記憶した記録媒体であって、回路のＤＣ解析叉はＴＲＡＮ解析を行ない、その結果得られる回路の節点電圧とトランジスタ電流Ｉｄｓを取り出し、取り出された節点電圧を回路トポロジー情報を用いてトランジスタの節点間電圧Ｖｄｓ、Ｖｇｓに変換し、トランジスタの節点間電圧Ｖｄｓ、Ｖｇｓとトランジスタ電流Ｉｄｓを使って線形特性（Ｉｄｓ−Ｖｇｓ特性）と飽和特性（Ｉｄｓ−Ｖｄｓ特性）を表示する動作領域解析プログラムを記憶した記録媒体。
- 集積回路の最適化設計装置に用いるＳＷＥＥＰ感度解析プログラムを記憶した記録媒体であって、回路パラメータ（ゲート幅Ｗ、ゲート長Ｌ）を±α（％）変化させた時の、回路の出力特性の変化を表示するＳＷＥＥＰ感度解析プログラムを記憶した記録媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381336A JP4202120B2 (ja) | 2002-12-27 | 2002-12-27 | 集積回路の最適化設計装置 |
| CNB200310124440XA CN100437592C (zh) | 2002-12-27 | 2003-12-26 | 集成电路的最优化设计装置 |
| KR1020030097360A KR100849764B1 (ko) | 2002-12-27 | 2003-12-26 | 집적회로의 최적화 설계장치, 집적회로의 최적화 설계방법및 집적회로의 최적화 설계방법을 하기 위한 프로그램을기록한 기록매체 |
| US10/745,648 US7155685B2 (en) | 2002-12-27 | 2003-12-29 | Optimizing designing apparatus of integrated circuit, optimizing designing method of integrated circuit, and storing medium in which program for carrying out optimizing designing method of integrated circuit is stored |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381336A JP4202120B2 (ja) | 2002-12-27 | 2002-12-27 | 集積回路の最適化設計装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004213267A true JP2004213267A (ja) | 2004-07-29 |
| JP4202120B2 JP4202120B2 (ja) | 2008-12-24 |
Family
ID=32708483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002381336A Expired - Fee Related JP4202120B2 (ja) | 2002-12-27 | 2002-12-27 | 集積回路の最適化設計装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7155685B2 (ja) |
| JP (1) | JP4202120B2 (ja) |
| KR (1) | KR100849764B1 (ja) |
| CN (1) | CN100437592C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010140385A (ja) * | 2008-12-15 | 2010-06-24 | Tokyo Metropolitan Univ | 回路入力及び回路状態評価方法並びに評価装置 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315993B2 (en) * | 2004-11-30 | 2008-01-01 | Lsi Logic Corporation | Verification of RRAM tiling netlist |
| US7289859B2 (en) * | 2005-09-30 | 2007-10-30 | Hitachi, Ltd. | Method for determining parameter of product design and its supporting system |
| US7716612B1 (en) * | 2005-12-29 | 2010-05-11 | Tela Innovations, Inc. | Method and system for integrated circuit optimization by using an optimized standard-cell library |
| US8247846B2 (en) | 2006-03-09 | 2012-08-21 | Tela Innovations, Inc. | Oversized contacts and vias in semiconductor chip defined by linearly constrained topology |
| US7932545B2 (en) | 2006-03-09 | 2011-04-26 | Tela Innovations, Inc. | Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers |
| US8225239B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining and utilizing sub-resolution features in linear topology |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US8225261B2 (en) | 2006-03-09 | 2012-07-17 | Tela Innovations, Inc. | Methods for defining contact grid in dynamic array architecture |
| US7943967B2 (en) | 2006-03-09 | 2011-05-17 | Tela Innovations, Inc. | Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US8245180B2 (en) | 2006-03-09 | 2012-08-14 | Tela Innovations, Inc. | Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US7979829B2 (en) | 2007-02-20 | 2011-07-12 | Tela Innovations, Inc. | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods |
| US8286107B2 (en) | 2007-02-20 | 2012-10-09 | Tela Innovations, Inc. | Methods and systems for process compensation technique acceleration |
| US8935146B2 (en) * | 2007-03-05 | 2015-01-13 | Fujitsu Semiconductor Limited | Computer aided design apparatus, computer aided design program, computer aided design method for a semiconductor device and method of manufacturing a semiconductor circuit based on characteristic value and simulation parameter |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US7888705B2 (en) | 2007-08-02 | 2011-02-15 | Tela Innovations, Inc. | Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same |
| US7949985B2 (en) * | 2007-06-01 | 2011-05-24 | Synopsys, Inc. | Method for compensation of process-induced performance variation in a MOSFET integrated circuit |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| KR101903975B1 (ko) | 2008-07-16 | 2018-10-04 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| CN106326507B (zh) * | 2015-06-24 | 2019-07-16 | 中国科学院微电子研究所 | 一种模拟集成电路约束提取方法及系统 |
| CN112906329A (zh) * | 2021-03-19 | 2021-06-04 | 苏州复鹄电子科技有限公司 | 一种基于系统级模拟集成电路设计参数自动优化方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143901A (ja) * | 1986-12-09 | 1988-06-16 | Kurita Mach Mfg Co Ltd | スラリ−の濃縮装置 |
| KR950000273B1 (ko) * | 1992-02-21 | 1995-01-12 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 및 그 최적화 기입방법 |
| US6253351B1 (en) * | 1998-03-24 | 2001-06-26 | Matsushita Electric Industrial Co., Ltd. | Circuit optimization system |
| US6314390B1 (en) * | 1998-11-30 | 2001-11-06 | International Business Machines Corporation | Method of determining model parameters for a MOSFET compact model using a stochastic search algorithm |
-
2002
- 2002-12-27 JP JP2002381336A patent/JP4202120B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-26 CN CNB200310124440XA patent/CN100437592C/zh not_active Expired - Fee Related
- 2003-12-26 KR KR1020030097360A patent/KR100849764B1/ko active IP Right Grant
- 2003-12-29 US US10/745,648 patent/US7155685B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010140385A (ja) * | 2008-12-15 | 2010-06-24 | Tokyo Metropolitan Univ | 回路入力及び回路状態評価方法並びに評価装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040139405A1 (en) | 2004-07-15 |
| KR20040060796A (ko) | 2004-07-06 |
| KR100849764B1 (ko) | 2008-07-31 |
| CN100437592C (zh) | 2008-11-26 |
| CN1512410A (zh) | 2004-07-14 |
| US7155685B2 (en) | 2006-12-26 |
| JP4202120B2 (ja) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4202120B2 (ja) | 集積回路の最適化設計装置 | |
| US7171346B1 (en) | Mismatch modeling tool | |
| US7409651B2 (en) | Automated migration of analog and mixed-signal VLSI design | |
| US7559046B1 (en) | Circuit design tools with optimization assistance | |
| CN101770536B (zh) | 将以电流模式运行的电子器件迁移到目标技术的方法 | |
| US20080134109A1 (en) | Analog Design Retargeting | |
| JP4882902B2 (ja) | シミュレーション方法及びプログラム | |
| EP1810195A2 (en) | Novel optimization for circuit design | |
| US8606557B2 (en) | Table lookup method for physics based models for SPICE-like simulators | |
| JP2008276628A (ja) | 回路最適化情報管理装置およびその方法、並びにプログラム | |
| US20050022141A1 (en) | System and method for derivative-free optimization of electrical circuits | |
| US6928626B1 (en) | System and method for modeling of circuit components | |
| US6557148B1 (en) | Circuit analysis tool and recording medium having recorded program for making the circuit analysis tool function | |
| Severo et al. | Automatic synthesis of analog integrated circuits including efficient yield optimization | |
| US8332199B1 (en) | Graphical user interface for viewing intermediate calculations from a device model | |
| Cashero et al. | Fast evaluation of analog circuits using linear programming | |
| Statter et al. | Γ (Gamma): A SaaS-enabled fast and accurate analog design System | |
| Alia et al. | A Differential Evolution based Methodology for Parameter Extraction of Behavioral Models of Electronic Components | |
| JP2001291778A (ja) | 統計モデルパラメータ抽出方法および装置 | |
| JP4420282B2 (ja) | 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 | |
| JP2006202966A (ja) | 半導体集積回路の回路シミュレーション方法及び装置 | |
| US20060190888A1 (en) | Apparatus and method for electronic device design | |
| Wu et al. | AMODA: A flexible framework for automatic migration of analog macro designs using optimization techniques | |
| JP2004213228A (ja) | 集積回路の自動再利用設計装置およびソフトウェア | |
| McCarville | Flowgraph analysis and active device models for symbolic simulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051226 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081008 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4202120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |