CN1512410A - 集成电路的最优化设计装置和方法、以及记录媒体 - Google Patents

集成电路的最优化设计装置和方法、以及记录媒体 Download PDF

Info

Publication number
CN1512410A
CN1512410A CNA200310124440XA CN200310124440A CN1512410A CN 1512410 A CN1512410 A CN 1512410A CN A200310124440X A CNA200310124440X A CN A200310124440XA CN 200310124440 A CN200310124440 A CN 200310124440A CN 1512410 A CN1512410 A CN 1512410A
Authority
CN
China
Prior art keywords
circuit
transistor
vgs
node
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200310124440XA
Other languages
English (en)
Other versions
CN100437592C (zh
Inventor
盛健次
中岛隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Sipec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc, Sipec Corp filed Critical Seiko Instruments Inc
Publication of CN1512410A publication Critical patent/CN1512410A/zh
Application granted granted Critical
Publication of CN100437592C publication Critical patent/CN100437592C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种集成电路的最优化设计装置和方法、以及记录媒体。通过将单个晶体管之间的最优化和作为电路总体的最优化组合起来，或者进行这些最优化时，将工作区域的判断、工作区域的分析、SWEEP灵敏度分析等适当地组合起来，提供一种最优化精度高、短时间内能达到贯彻设计者的意图的解的方法、装置、程序。该设计电路的集成电路的最优化设计装置，备有：判断电路的工作区(线性区、饱和区)的工作区判断单元；显示电路的线性特性(Ids－Vgs特性)和饱和特性(Ids－Vgs特性)的工作区分析单元；以及显示电路的输出特性的变化的SWEEP灵敏度分析单元。

Description

集成电路的最优化设计装置 和方法、以及记录媒体
技术领域
本发明涉及伴随制造工艺的变更或半导体的物理规格的变更等，设计相对于第一电路有同一功能及性能的第二电路的集成电路的最优化设计装置、集成电路的最优化设计方法、以及记录实施集成电路的最优化设计方法用的程序的记录媒体。
背景技术
作为现有技术，专利文献1中的电路工作的最优化，对电路工作进行模拟，根据与目标值的差分信息进行电路参数(栅宽、栅长)的最优化。
另外，专利文献2及专利文献3中的电路工作的最优化，根据半导体电路的MOS晶体管工作点特性进行电路参数(栅宽、栅长)的最优化。
另外，专利文献4及专利文献5根据等效变换规则，变换电路参数(栅宽、栅长)。
[专利文献1]
特开平08-123850号公报
[专利文献2]
特开平10-112506号公报
[专利文献3]
特开平11-85822号公报
[专利文献4]
特开2000-29927号公报
[专利文献5]
专利第3315391号公报
现有的技术在电路参数(栅宽、栅长)的最优化中，用差分、晶体管区域、等效变换规则这样的方法，进行电路参数的最优化。它们都是使某一个电路中的单个的晶体管的电路参数(栅宽、栅长)最优化，但由于只使单个晶体管最优化，所以存在不能使电路的特性最优化的问题。
另一方面，通过改进最优化算法，虽然也能考虑进行电路总体的最优化，但不使单个晶体管的电路参数(栅宽、栅长)最优化的情况下，存在最优化需要时间、或者不能理解设计者的意图的问题。特别是存在下列各种问题：在电路图上使参数全部变数化的作业需要时间，在变更工艺的情况下，由于晶体管特性的不同，除了过去变数化了的部分以外，还会发生进行调整的地方，原来的集成电路的布局技术不能变更，最优化用的模拟花费极多的时间，不仅不实用，而且得不到良好的结果，达不到适当的电路参数的解，在执行最优化的过程中将处理中断了的情况下，不保留处理过程中的结果，所以再次进行最优化时必须从最初开始进行，最优化中的目标性能的种类有限制，应设定的参数多，使用不方便，由于最优化全部自动进行，所以设计者的意图不能在中途介入，由每个电路模型决定最优化的顺序和工序，所以不需要的最优化处理也多，不能对每个电路保存最优化的顺序和工序等。
发明内容
本发明的目的在于：通过将单个晶体管之间的最优化和作为电路总体的最优化组合起来，或者进行这些最优化时，将工作区域的判断、工作区域的分析、SWEEP灵敏度分析等适当地组合起来，提供一种最优化精度高、短时间内能达到贯彻设计者的意图的解的方法、装置、程序。
本发明的第一方面是一种设计电路的集成电路的最优化设计装置，其特征在于备有：进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断单元；进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；以及显示使电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析单元。
本发明的第二方面是一种随着制造工艺的变更和半导体的物理规格的变更等，设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计装置，其特征在于备有：进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断单元；进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；以及用电路模拟器，以晶体管为单位，对与构成上述第一电路的晶体管对应的上述第二电路的晶体管进行最优化的LOCAL最优化单元。
本发明的第三方面是一种随着制造工艺的变更和半导体的物理规格的变更等，设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计装置，其特征在于备有：进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断单元；显示使电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析单元；以及通过指定构成上述第二电路的任意的晶体管，用电路模拟器对指定的该晶体管进行最优化，进行上述第二电路的最优化的GLOBAL最优化单元。
本发明的第四方面是一种随着制造工艺的变更和半导体的物理规格的变更等，设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计装置，其特征在于备有：进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断单元；进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；用电路模拟器，以晶体管为单位，对与构成上述第一电路的晶体管对应的上述第二电路的晶体管进行最优化的LOCAL最优化单元；使电路参数(栅宽W、栅长L)变化±α(％)时显示电路的输出特性的变化的SWEEP灵敏度分析单元；以及通过指定构成上述第二电路的任意的晶体管，用电路模拟器对指定的该晶体管进行最优化，进行上述第二电路的最优化的GLOBAL最优化单元。
本发明的第五方面是一种随着制造工艺的变更和半导体的物理规格的变更等，设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计方法，其特征在于包括下列步骤：用电路模拟器，以晶体管为单位，对与构成上述第一电路的晶体管对应的上述第二电路的晶体管进行最优化的LOCAL最优化步骤；以及在上述LOCAL最优化步骤的结果是上述第二电路在作为目标的规格范围以外的情况下，通过指定构成上述第二电路的任意的晶体管，用电路模拟器对指定的该晶体管进行最优化，进行上述第二电路的最优化的GLOBAL最优化步骤。
本发明的第六方面是在第五方面所述的集成电路的最优化设计方法中，其特征在于：在上述LOCAL最优化步骤中，对上述第二电路的每个晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行最优化。
本发明的第七方面是在第五方面所述的集成电路的最优化设计方法中，其特征在于：在上述GLOAL最优化步骤中，为了使上述第二电路进入最优化目标值范围内，对上述第二电路的任意的晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行晶体管群的最优化。
本发明的第八方面是在第五方面所述的集成电路的最优化设计方法中，其特征在于：在上述GLOAL最优化步骤之前，具有针对上述第一电路中用的晶体管和对应于该晶体管的上述第二电路的晶体管，显示使电路参数(栅宽W、栅长L)变化±α(％)时显示电路的输出特性的变化的SWEEP灵敏度分析步骤。
本发明的第九方面是在第五方面所述的集成电路的最优化设计方法，其特征在于：具有针对上述第一电路中用的晶体管和对应于该晶体管的上述第二电路的晶体管，进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析步骤。
本发明的第十方面是一种随着制造工艺的变更和半导体的物理规格的变更等，实施设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计方法用的程序，其特征在于备有下列单元：对与构成上述第一电路的晶体管对应的上述第二电路的晶体管来说，用电路模拟器，以晶体管为单位，进行最优化的LOCAL最优化单元；以及通过指定构成上述第二电路的任意的晶体管，用电路模拟器对指定的该晶体管进行最优化，进行上述第二电路的最优化的GLOBAL最优化单元。
本发明的第十一方面是在第十方面所述的程序中，其特征在于：在上述LOCAL最优化单元中，对每个晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行最优化。
本发明的第十二方面是在第十方面所述的程序中，其特征在于：在上述GLOBAL最优化程序中，为了使上述第二电路进入最优化目标值范围内，对上述第二电路的任意的晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行晶体管群的最优化。
本发明的第十三方面是在第十方面所述的程序中，其特征在于：具有针对上述第一电路中用的晶体管和对应于该晶体管的上述第二电路的晶体管，显示使电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析单元。
本发明的第十四方面是在第十方面所述的程序中，其特征在于：具有针对上述第一电路中用的晶体管和对应于该晶体管的上述第二电路的晶体管，进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元。
本发明的第十五方面是一种存储有集成电路的最优化设计装置中用的工作区判断程序的记录媒体，其特征在于：存储有进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断程序。
本发明的第十六方面是一种存储有集成电路的最优化设计装置中用的工作区分析程序的记录媒体，其特征在于：存储有进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析程序。
本发明的第十七方面是一种存储有集成电路的最优化设计装置中用的SWEEP灵敏度分析程序的记录媒体，其特征在于：存储有使电路参数(栅宽W、栅长L)变化±α(％)时显示电路的输出特性的变化的SWEEP灵敏度分析程序。
附图说明
图1是表示本实施例的集成电路的最优化设计装置的总体结构的框图。
图2是表示图1中所示的执行程序10具有的功能的处理顺序的流程图。
图3是表示本实施例的全自动最优化处理顺序的流程图。
图4是表示图1中所示的执行程序10具有的功能的处理顺序的流程图。
图5是表示图1中所示的执行程序10具有的工作区分析单元12的处理顺序的流程图。
图6是表示图1中所示的执行程序10具有的SWEEP灵敏度分析单元13的处理顺序的流程图。
图7是表示图1中所示的执行程序10具有的LOCAL最优化单元14的处理顺序的流程图。
图8是表示图1中所示的执行程序10具有的GLOCAL最优化单元15的处理顺序的流程图。
图9是本实施例中使用的电路模拟器中的非线性最优化方法的流程图。
图10是表示使用本实施例的最优化方法的装置的一例的菜单画面。
图11是表示本实施例的控制器设定数据库的结构图。
图12是表示本实施例的规格设定数据库的结构图。
具体实施方式
本发明的第一实施方式的集成电路的最优化设计装置是一种备有判断工作区(线性区、饱和区)的工作区判断单元；显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；以及显示电路的输出特性的变化的SWEEP灵敏度分析单元的装置，通过进行这些电路分析，例如能容易地进行LOCAL最优化和GLOBAL最优化，同时即使在一般的电路设计中即使不具有特别的专门知识，也能进行电路设计。
本发明的第二实施方式的集成电路的最优化设计装置是一种备有判断工作区(线性区、饱和区)的工作区判断单元；显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；以及以晶体管为单位进行最优化的LOCAL最优化单元的装置，由于事前进行工作区的判断和分析，所以能容易地进行LOCAL最优化。
本发明的第三实施方式的集成电路的最优化设计装置是一种备有判断工作区(线性区、饱和区)的工作区判断单元；显示电路的输出特性的变化的SWEEP灵敏度分析单元；以及进行第二电路的最优化的GLOBAL最优化单元的装置，由于事前进行工作区的判断和灵敏度分析，所以能容易地进行GLOBAL最优化。
本发明的第四实施方式的集成电路的最优化设计装置是一种备有判断工作区(线性区、饱和区)的工作区判断单元；显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；以晶体管为单位进行最优化的LOCAL最优化单元；显示电路的输出特性的变化的SWEEP灵敏度分析单元；以及进行第二电路的最优化的GLOBAL最优化单元的装置，由于事前进行工作区的判断和分析，所以能容易地进行LOCAL最优化，另外由于事前进行灵敏度分析，所以能容易地进行GLOBAL最优化。
本发明的第五实施方式的集成电路的最优化设计方法是一种包括以晶体管为单位进行最优化的LOCAL最优化步骤；以及进行第二电路的最优化的GLOBAL最优化步骤的方法，由于进行了LOCAL最优化后，进行GLOBAL最优化，所以能用短时间容易地进行最优化。
本发明的第六实施方式是在第五实施方式的集成电路的最优化设计方法中，在LOCAL最优化步骤中，对第二电路的每个晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行最优化，能容易地进行LOCAL最优化。
本发明的第七实施方式是在第五实施方式的集成电路的最优化设计方法中，在GLOAL最优化步骤中，为了使第二电路进入最优化目标值范围内，对第二电路的任意的晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行晶体管群的最优化，能容易地进行GLOAL最优化。
本发明的第八实施方式是在第五方实施方式的集成电路的最优化设计方法中，在GLOAL最优化步骤之前，具有针对第一电路中用的晶体管和对应于该晶体管的第二电路的晶体管，显示电路的输出特性的变化的SWEEP灵敏度分析步骤，特别是能容易地进行GLOAL最优化。
本发明的第九实施方式是在第五实施方式的集成电路的最优化设计方法中，具有针对第一电路中用的晶体管和对应于该晶体管的第二电路的晶体管，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析步骤，能容易地进行最优化。
本发明的第十实施方式的进行集成电路的最优化设计方法用的程序，备有以晶体管为单位进行最优化的LOCAL最优化单元；以及进行第二电路的最优化的GLOBAL最优化单元，能进行LOCAL最优化和GLOBAL最优化。
本发明的第十一实施方式是在第十实施方式的进行集成电路的最优化设计单元用的程序时，在LOCAL最优化单元中，对每个晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行最优化，能容易地进行LOCAL最优化。
本发明的第十二实施方式是在第十实施方式的进行集成电路的最优化设计方法用的程序中，在上述GLOBAL最优化单元中，为了使第二电路进入最优化目标值范围内，对第二电路的任意的晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行晶体管群的最优化，能容易地进行GLOBAL最优化。
本发明的第十三实施方式是在第十实施方式的进行集成电路的最优化设计方法用的程序中，具有针对第一电路中用的晶体管和对应于该晶体管的第二电路的晶体管，显示电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析单元，能容易地进行最优化。
本发明的第十四实施方式是在第十实施方式的进行集成电路的最优化设计方法用的程序中，具有运算线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的单元，能容易地进行最优化。
本发明的第十五实施方式的存储有实施集成电路的最优化设计方法用的程序的记录媒体，存储有进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断程序，由于能进行工作区的判断，所以能容易地进行最优化。
本发明的第十六实施方式的存储有实施集成电路的最优化设计方法用的程序的记录媒体，存储有进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析程序，由于能进行工作区的分析，所以能容易地进行最优化。
本发明的第十七实施方式的存储有实施集成电路的最优化设计方法用的程序的记录媒体，存储有使电路参数(栅宽W、栅长L)变化±α(％)时显示电路的输出特性的变化的SWEEP灵敏度分析程序，由于能事前进行灵敏度分析，所以能容易地进行最优化。
[实施例]
参照附图说明本发明的一实施例的集成电路的最优化设计装置。
图1是表示本实施例的集成电路的最优化设计装置的总体结构的框图。
本实施例的集成电路的最优化设计装置是伴随制造工艺的变更或半导体的物理规格的变更等，设计相对于作为旧电路的初始电路(第一电路)具有同一功能的作为新电路的最优化电路(第二电路)的集成电路的最优化设计装置，备有作为最优化设计程序的模拟优化器1和数据存储单元。
作为数据存储单元，由初始电路连接文件21、规则文件22、旧模型(第一电路)参数文件23、新模型(第二电路)参数文件24、最优化电路(第二电路)连接文件25、以及数据库26构成。
初始电路(第一电路)连接文件21是记录了从旧电路图数据库27取出的电路连接数据的文件，记录着电路的节点名和使用的元件名等数据。
规则文件22记录着与半导体工艺有关的元件的参数。例如，在MOSFET元件的情况下，记录着“元件的种类”、“旧模型名”、“新模型名”、“VTH”、“LW调整”、“误差”、“关于W的最小值及最大值”、“关于L的最小值及最大值”、“VTH”、“Vbs值”、“关于Vgs的最小值及最大值”、“关于Vds的最小值及最大值”。另外在电阻元件或电容元件的情况下，记录着“元件的种类”、“最小值”、“最大值”。
在“元件的种类”中，MOSFET元件记述为“M”，电阻元件记述为“R”，电容元件记述为“C”。在“旧模型名”中，记述着初始SPICE网表中使用的MOSFET的模型名。在“新模型名”中，记述着最优化SPICE网表中使用的预定的MOSFET的模型名。在“VTH”中，记述着MOS Tr的VBS＝0时的阈值电压。在“LW调整”中，“VW_FL”意味着使L值固定，用W值进行最优化，“VW_FA”意味着使W/L比固定，用W值进行最优化，“VL_FW”意味着使W值固定，用L值进行最优化，“VL_FA”意味着使W/L比固定，用L值进行最优化。在“误差”中，记述着LOCAL最优化中使用的每个模型的旧工艺和新工艺之间的误差(％)。“W”是W值，记述着最小值和最大值。“L”是L值，记述着最小值和最大值。“Vbs”表示Vbs的关键字，记述着最优化了的Vbs的分析电压值。“Vgs”表示Vgs的关键字，记述着Vgs施加电压的Nch Tr的最小值、Pch Tr的最大值、Vgs施加电压的Nch Tr的最大值、Pch Tr的最小值。“Vds”表示Vds的关键字，记述着Vds施加电压的Nch Tr的最小值、Pch Tr的最大值、Vds施加电压的Nch Tr的最大值、PchTr的最小值。
旧模型参数文件23记录着关于作为已经完成的集成电路的旧模型中使用的元件、根据某种一定的规则罗列了表示电路模拟器中使用的电流-电压(I-V)特性的函数的系数的参数群。新模型参数文件24记录着关于作为由此设计的集成电路的新模型中使用的预定的元件、根据某种一定的规则罗列了表示电路模拟器3中使用的电流-电压(I-V)特性的函数的系数的参数群。最优化电路连接文件25记录着关于新模型、进行了最优化处理的结果的最优化了的电路连接数据。
数据库26由电路连接数据库26A、控制设定数据库16B、以及规格设定数据库26C构成。
电路连接数据库26A存储着“定义节点名”、“元件名”、“旧模型名”、“新模型名”、“VTH”、“偶(ベァ)”、“最优化区域”、“误差”、“WL调整”、“DC灵敏度”、“TRAN灵敏度”、“AC灵敏度”、“GLOBAL最优化”、“W”、“L”、“Vbs”、“Vgs”、“Vds”及“节点名”。这里，“定义节点名”是从旧电路连接文件名中取出的子电路的节点名，“元件名”是从旧电路连接文件名中取出的晶体管、电阻、电容等的名称，“旧模型名”是从旧电路连接文件名中取出的晶体管的模型名，“新模型名”是新电路连接文件名中使用的晶体管的模型名，“VTH”是区域自动判断中使用的阈值电压，“偶”是表示晶体管的偶性的偶名称，“最优化区域”是LOCAL最优时进行的最优化区域(饱和区和线性区)，“误差”是LOCAL最优时定义的误差值。“WL调整”是W值(可变)、L值(固定)或W/L比(固定)或者L值(可变)、W值(固定)或W/L比(固定)的选择内容，“DC灵敏度”、“TRAN灵敏度”、“AC灵敏度”是灵敏度输出和灵敏度值(％)的指定内容。“GLOBAL最优化”与指定的栏(作为最优化对象指定的栏)一起用灰度罗列GLOBAL最优化的对象规格名，“W”和“L”是最优化进行的晶体管参数，能输入最小值、最大值、节距、初始值、LOCAL、以及GLOBAL。“Vbs”、“Vgs”及“Vds”是LOCAL最优时使用的通用的值，也能个别地变更，能指定最小值、最大值。“节点名”是取出工作区分析的结果进行显示的情况下使用的节点名，存储电路布局信息。
控制设定数据库26B存储着电路模拟器执行时所需要的控制数据。例如如图11所示，存储着DC电源电压、DC分析条件、TRAN电源电压、TRAN分析条件、TRAN输出变量、AC电源电压、AC分析条件、AC输出变量、以及温度分析条件。
规格设定数据库26C存储着电路模拟器执行时所需要的规格数据。例如如图12所示，与规格名一起，作为电路的规格存储着执行顺序、分析条件、误差(％)、输出变量(规格特性)、以及温度条件，还存储着与各个输入对应的输出、目标值、最小值、权重、结果、以及注解。
最优化模拟优化器1包括执行程序10和其他处理单元。
执行程序10备有工作区判断单元11、工作区分析单元12、SWEEP灵敏度分析单元13、LOCAL最优化单元14、以及GLOAL最优化单元15。
最优化模拟优化器1，作为其他处理单元，备有下列单元：从初始电路连接文件21抽出电路连接数据的初始电路连接数据展开单元2；从规则文件22抽出规则数据的规则数据展开单元3；从控制设定数据库26B抽出执行程序10时所必要的控制数据的处理数据抽出单元4；从规格设定数据库26C抽出执行程序10时所必要的规格数据的处理数据抽出单元5；从电路连接数据库26A抽出执行程序10时所必要的电路连接数据的处理数据抽出单元6；将来自工作区判断单元11、LOCAL最优化单元14、以及GLOBAL最优化单元15的判断、最优化数据存储在电路连接数据库26A中的判断/最优化数据存储单元7；以及将从电路连接数据库26A抽出的关于新模型电路的最优化数据存储在最优化电路连接文件25中的最优化电路连接数据存储单元8。另外，最优化模拟优化器1还备有：存储并显示用工作区分析单元12分析的工作区的分析结果的单元16；以及存储并显示用SWEEP灵敏度分析单元13分析的灵敏度分析结果的单元17。
本实施例的最优化模拟优化器1输入初始电路连接文件21、规则文件22、旧模型参数文件23、新模型参数文件24，一边与数据库26反复进行数据的输入输出，一边进行集成电路的最优化。例如，用工作区判断单元11判断的工作区的数据被存储在电路连接数据库26A中后，被用于工作区分析单元12、SWEEP灵敏度分析单元13、LOCAL最优化单元14、或GLOBAL最优化单元15。另外，用LOCAL最优化单元14进行了最优化的数据被存储在电路连接数据库26A中后，被用于GLOBAL最优化单元15。这样进行了最优化的最优化结果被输出给最优化电路连接文件25。
另外，在图1中，作为显示输出虽然示出了SWEEP灵敏度分析单元13的灵敏度分析结果，但也可以将该灵敏度分析结果的数据存储在电路连接数据库26A中。这样，由于将SWEEP灵敏度分析单元13的灵敏度分析结果存储在电路连接数据库26A中，所以能自动地特定进行GLOBAL最优化单元15的执行时的作为最优化对象的晶体管。
图2是表示图1所示的执行程序10具有的功能的处理顺序的流程图。本实施例的最优化设计装置进行集成电路的最优化设计时，关于分析旧模型的集成电路的Analyzer处理、构成新模型的集成电路的各个晶体管，为了具有与对应的旧模型的集成电路的晶体管相同的功能，能执行进行最优化的LOCAL最优化处理，为了使新模型的集成电路具有与旧模型的集成电路相同的功能，能执行进行最优化的GLOBAL最优化处理、取入了LOCAL最优化处理和GLOBAL最优化处理的最优化处理。
在Analyzer处理中，用工作区判断处理、工作区分析处理、以及SWEEP灵敏度分析处理，进行旧模型的电路的分析处理。另外，该分析处理时，也能有选择地利用工作区判断处理和工作区分析处理。
在LOCAL最优化处理中，利用工作区判断处理、工作区分析处理、以及LOCAL最优化处理，构成新模型的各个晶体管的最优化成为可能。另外，该最优化处理时，也能有选择地利用工作区判断处理和工作区分析处理。
在GLOBAL最优化处理中，利用工作区判断处理、SWEEP灵敏度分析处理、以及GLOBAL最优化处理，新模型的集成电路的最优化成为可能。该最优化处理时，也能有选择地利用工作区判断处理和SWEEP灵敏度分析处理。
在最优化处理中，利用工作区判断处理、工作区分析处理、LOCAL最优化处理、SWEEP灵敏度分析处理、以及GLOBAL最优化处理，能精度良好地、高速地处理电路的最优化。
以上是工作区判断单元14、工作区分析单元15、SWEEP灵敏度分析单元16、LOCAL最优化单元17和GLOBAL最优化单元18的组合的例，但也可以进行其他组合。
其次，用图3说明全自动最优化处理的一实施例。
首先，利用工作区判断处理(S1)、工作区分析处理(S2)、以及LOCAL最优化处理(S3)，进行构成新模型的各个晶体管的最优化。
在S3中进行了各个晶体管的最优化后，进行DC电压是否一致的判断(S4)。
在S4中DC电压不一致的情况下，进行SWEEP灵敏度分析(S5)，输出改变了电路参数时的电路的输出特性的变化。然后根据该输出结果，对最优化时必要的输出变量表示为预先存储的规定值以上的误差的元件，用电路模拟器进行GLOBAL最优化(S6)。
在S4中DC电压一致的情况下、或者在S6中进行了GLOBAL最优化后，判断消费电流是否一致(S7)。
在S7中消费电流不一致的情况下，判断是否调整电流调整用元件(S8)，在调整该电流调整用元件的情况下，直接进行GLOBAL最优化(S10)，在不调整该电流调整用元件的情况下，调整了栅宽W大的元件(S9)后，进行GLOBAL最优化(S10)。
在S7中消费电流一致的情况下，或者在S10中进行了GLOBAL最优化后，判断AC特性是否一致(S11)。
在S11中AC特性不一致的情况下，进行SWEEP灵敏度分析，根据增益、相位特性，抽出关于增益、截止频率、相位余裕灵敏度强的元件(S12)。然后用电路模拟器对抽出的元件进行最优化，来进行GLOBAL最优化(S13)。
在S11中AC特性一致的情况下，或者在S13中进行了GLOBAL最优化后判断TRAN特性是否一致(S14)。
在S14中TRAN特性不一致的情况下，通过规则数据库检索，抽出输出级区域的元件(S15)，通过用电路模拟器对抽出的元件进行最优化，来进行GLOBAL最优化(S16)。
在S14中TRAN特性一致的情况下，或者通过在S16中进行GLOBAL最优化，结束全自动最优化处理。
图4是表示图1所示的执行程序10具有的功能的处理顺序的流程图。
在工作区判断单元11中，首先从电路连接数据库26A、控制设定数据库26B和旧模型参数文件23，抽出工作区的判断所需要的数据，作成工作区判断数据。暂时储存作成的工作区判断数据，根据该工作区判断数据，用电路模拟器对旧模型的集成电路进行工作点分析。暂时储存由该工作点分析获得的工作区判断结果。然后从所存储的工作区判断结果的数据取出旧模型的集成电路的节点电压和晶体管电流Ids进行处理。暂时储存由该处理取出的晶体管电流Ids。用电路布局信息，对被取出的节点电压进行变换成晶体管的节点间电压Vds、Vgs的处理，将该晶体管的节点间电压Vds、Vgs暂时储存起来。然后，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids、以及阈值电压，自动判断工作区是线性区还是饱和区。关于被判断的工作区的数据被存储在电路连接数据库26A中。
图5是表示图1所示的执行程序10具有的工作区分析单元12的处理顺序的流程图。
首先，说明旧模型的集成电路的工作区分析处理。
在工作区分析单元12中，首先从电路连接数据库26A、控制设定数据库26B、以及旧模型参数文件23，抽出工作区的分析时所需要的数据，作成旧工作区分析数据。暂时储存作成的旧工作区分析数据，根据该旧工作区分析数据，用电路模拟器对旧模型的集成电路进行电路的DC分析或TRAN分析。另外，也可以一起进行电路的DC分析和TRAN分析。暂时储存由该工作区分析获得的工作区分析结果。然后从所存储的工作区分析结果的数据取出旧模型的集成电路的节点电压和晶体管电流Ids进行处理。暂时储存由该处理取出的晶体管电流Ids。用电路布局信息，进行将被取出的节点电压变换成晶体管的节点间电压Vds、Vgs的处理，将该晶体管的节点间电压Vds、Vgs暂时储存起来。然后，使用晶体管的节点间电压Vds、Vgs、以及晶体管电流Ids，分析线性特性(Ids-Vgs特性)和饱和特性(Ids-Vds特性)，进行输出处理。
其次，说明新模型的集成电路的工作区分析处理。在Analyzer中虽然旧模型的集成电路的工作区分析处理结束，但在LOCAL最优化处理和GLOBAL最优化处理的情况下，还进行新模型的集成电路的工作区分析处理。
在工作区分析单元12中，首先从电路连接数据库26A、控制设定数据库26B和新模型参数文件24，抽出工作区的分析所需要的数据，作成新工作区分析数据。暂时储存作成的新工作区分析数据，根据该新工作区分析数据，用电路模拟器对新模型的集成电路进行电路的DC分析或TRAN分析。另外，也可以一同进行电路的DC分析或TRAN分析。暂时储存由该新工作区分析获得的工作区分析结果。然后从所存储的工作区分析结果的数据取出新模型的集成电路的节点电压和晶体管电流Ids进行处理。暂时储存由该处理取出的晶体管电流Ids。用电路布局信息，对被取出的节点电压进行变换成晶体管的节点间电压Vds、Vgs的处理，将该晶体管的节点间电压Vds、Vgs暂时储存起来。然后，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，分析线性特性(Ids-Vgs特性)和饱和特性(Ids-Vds特性)，进行输出处理。
被分析的旧模型和新模型的集成电路的工作区的数据一同被存储起来，进行对比、重合、进行显示。
以上说明的工作区分析处理虽然能分别在LOCAL最优化处理、GLOBAL最优化处理的的前后进行，但主要在LOCAL最优化处理时用来判断晶体管的工作区。当然，也能将工作区分析处理用于GLOBAL最优化处理。
图6是表示图1所示的执行程序10具有的SWEEP灵敏度分析单元13的处理顺序的流程图。
首先，说明旧模型的集成电路的SWEEP灵敏度分析处理。
在SWEEP灵敏度分析单元13中，首先从电路连接数据库26A、控制设定数据库26B、以及旧模型参数文件23，抽出旧SWEEP灵敏度的分析时所需要的数据，作成旧SWEEP灵敏度分析数据。暂时储存作成的旧SWEEP灵敏度分析数据，根据该旧SWEEP灵敏度分析数据，用电路模拟器对旧模型的集成电路进行晶体管的SWEEP灵敏度分析。在该SWEEP灵敏度分析中，分析使电路参数(栅宽W、栅长L)变化±α(％)时的输出特性的变化。暂时储存由该SWEEP灵敏度分析获得的SWEEP灵敏度分析结果。
其次，说明新模型的集成电路的SWEEP灵敏度分析处理。在Analyzer中虽然旧模型的集成电路的SWEEP灵敏度分析处理结束，但在LOCAL最优化处理和GLOBAL最优化处理的情况下，还进行新模型的集成电路的SWEEP灵敏度分析处理。
在SWEEP灵敏度分析单元13中，首先从电路连接数据库26A、控制设定数据库26B和新模型参数文件24，抽出工作区的分析所需要的数据，作成新SWEEP灵敏度的分析所需要的数据。暂时储存作成的新SWEEP灵敏度分析数据，根据该新SWEEP灵敏度分析数据，用电路模拟器对新模型的集成电路进行晶体管的SWEEP灵敏度分析。在该SWEEP灵敏度分析中，分析使电路参数(栅宽W、栅长L)变化±α(％)时的输出特性的变化。暂时储存由该SWEEP灵敏度分析获得的SWEEP灵敏度分析结果。
被分析的旧模型和新模型的集成电路的SWEEP灵敏度区的数据一同被存储起来，进行对比、重合、进行显示。
以上说明的SWEEP灵敏度分析处理虽然能分别在LOCAL最优化处理、GLOBAL最优化处理的的前后进行，但主要在GLOBAL最优化处理时用来分析晶体管的SWEEP灵敏度。当然，也能将SWEEP灵敏度分析处理用于LOCAL最优化处理。
图7是表示图1所示的执行程序10具有的LOCAL最优化单元14的处理顺序的流程图。
在LOCAL最优化单元14中，首先从电路连接数据库26A、控制设定数据库26B、以及旧模型参数文件23，抽出旧模型的集成电路中用的晶体管的分析时所需要的数据，作成旧模型的分析数据。暂时储存作成的旧分析数据，根据该旧分析数据，用电路模拟器对旧模型的集成电路生成晶体管的I-V特性，暂时储存该数据。
在最优化数据的作成处理中，从电路连接数据库26A、控制设定数据库26B和新模型参数文件24，抽出新模型的集成电路中用的晶体管的分析时所需要的数据，与存储的旧I-V特性一起，作成执行使用Levenberg-Marquadt法的电路模拟器用的最优化数据。在电路模拟器中，使用该最优化数据，进行使用Levenberg-Marquadt法的最优化。更具体地说，关于新模型的晶体管，采用对每个晶体管使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行最优化，以便特性与旧模型的对应的晶体管相同。通过该最优化处理产生最优化结果，进行该最优化结果的取出处理，存储在电路连接数据库26A中。
图8是表示图1所示的执行程序10具有的GLOCAL最优化单元15的处理顺序的流程图。
在GLOCAL最优化单元15中，首先从电路连接数据库26A、控制设定数据库26B、规格设定数据库26C以及旧模型参数文件23，抽出旧模型的集成电路的分析时所需要的数据，作成旧模型的分析数据。暂时储存作成的旧分析数据，根据该旧分析数据，用电路模拟器对旧模型的集成电路生成规格特性，暂时储存该数据。
在最优化数据的作成处理中，从电路连接数据库26A、控制设定数据库26B、规格设定数据库26C和新模型参数文件24，抽出新模型的集成电路的分析时所需要的数据，与存储的规格特性一起，作成执行使用Levenberg-Marquadt法的电路模拟器用的最优化数据。这里，从规格设定数据库26C取入作为最优化对象的晶体管的信息。在电路模拟器中，使用该最优化数据，进行使用Levenberg-Marquadt法的最优化。更具体地说，关于新模型的任意的晶体管，采用对每个晶体管使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变的任意的方法，进行最优化，以便新模型的规格的特性与旧模型的规格特性相同。通过该最优化处理产生最优化结果，进行该最优化结果的取出处理，存储在电路连接数据库26A中。
图9表示本实施例中用的电路模拟器中的非线性最优化法的流程图，表示Levenberg-Marquadt法。该方法在非线性最优化法中虽然是优异的方法，但在本实施例中并不特别拘泥于Levenberg-Marquadt法。
另外，式1中示出了Levenberg-Marquadt法的关系式，式2中示出了该Levenberg-Marquadt法中使用的最优化目的函数的一例。
[式1]
Levenberg-Marquadt法
Pk+1＝Pk-(JTJ+λk(JTJ)ij)-1JT·f(Pk)其中，
J ij = ∂ f i ( P k ) ∂ x j
[式2]
最优化目的函数
| | f ( P ) | | 2 = Σ k = 1 n f k ( P ) = Σ k = 1 n ( I k ( P ) - I k * max ( I k * , I min ) ) 2
式中
Ik(P)：计算的漏电流
Ik *：第k个数据点的实际测量值
Imin：由使用者准备的量
图10是表示使用本实施例的最优化方法的装置的一例的菜单画面。
菜单画面40备有多个输入栏，在输入栏41中输入初始电路连接文件名，在输入栏42中输入规则文件名，在输入栏43中输入进行最优化的新电路连接文件名，在输入栏44中输入旧模型参数文件名，在输入栏45中输入旧模型参数文件的库名，在输入栏46中输入新模型参数文件名，在输入栏47中输入新模型参数文件的库名。
菜单画面40提供读入上述输入栏中输入的规定的文件用的检查按钮。旧电路读入按钮48是对应于输入栏41、42，读入初始电路连接文件或规则文件用的检查按钮。新电路读入按钮49是对应于输入栏43，读入新电路连接文件用的检查按钮。
用自动区域判断按钮50，进行初始电路中使用的晶体管的工作区的判断指示。进行该工作区的判断时，备有能预先指示晶体管的工作区是全体、还是饱和区、还是扇形区的配置区域选择栏51。
另外，在工作表信息显示栏52中，备有电路连接按钮53、控制设定按钮54、以及规格设定按钮55。这里电路连接按钮53是指示电路连接数据库的显示的按钮，能显示从初始电路连接文件、规则文件中读入的数据的存储区。控制设定按钮54是指示控制设定数据库的显示的按钮，能显示电路模拟用分析条件的存储区。规格设定按钮55是指示规格设定数据库的显示的按钮，能显示GLOBAL最优化处理中用的规格的存储区。如果按照这些按钮的指示而显示的数据内容是欲变更的项目，则还能进行修正。
用执行选择栏56选择分析处理或是最优化处理的执行。分析栏57备有分析处理模式(Analyzer、LOCAL、GLOBAL)的选择栏58、分析结果的显示按钮59、关闭分析结果的按钮60、DC灵敏度、TRAN灵敏度、AC灵敏度、DC工作、TRAN工作的选择检查栏61。执行检查栏62是最优化处理的检查，在该检查栏中执行被检查的标记63的内容，能连续地进行多个工作处理。用最优化栏64从下拉式的输入栏选择最优化处理模式(LOCAL、GLOBAL)，用结果显示按钮65显示最优化结果，用关闭按钮66关闭最优化结果。用执行按钮67能进行分析处理或最优化处理两者中的任意一者。用图表选择按钮68能从分析处理或最优化处理时作成的图表群中选择规定的图表，用中断按钮69能进行分析处理或最优化处理的中断，用结束按钮70进行程序的结束，用环境设定按钮71能进行用多个计算机环境等进行处理用的环境设定。
特别是为了在程序内自动地进行电路中的元件参数的变量化，不需要象现有技术中那样为了全自动化而进行全变量化的操作，通过输入SPICE格式的网表，电路变更或元件值变更与电路图数据库分离，所以容易变更。在工艺变更中，对各晶体管元件的特性进行了LOCAL最优化后，用SWEEP灵敏度分析，缩小修正地方，对集成电路进行GLOBAL最优化，所以规格调整的变更地方少，执行时间短，通过工作区分析、SWEEP灵敏度分析，设计者每一次都能指定进行规格调整的点，所以能进行精度高的最优化，能得到适当的解，没有无用的模拟，所以执行时间也短，由于使用采用Levenberg-Marquadt法的最优化模拟器，所以执行时间短，精度高，能对每个电路预先定义最优化的顺序和工序，而且每次都能变更，所以能介入设计者的意图，能用表形式的数据保存最优化的执行过程，对应于目标规格的最优化和灵敏度分析中能全部使用测量功能，所以不限制最优化的目标性能的种类，由于自动地设定初始值、省略值、对象工作区，所以设计者输入的参数少，使用方便，由于能参考偶性进行调整，所以在保证电流镜电路的工作方面不同。
如上所述，本发明设有：对每个元件进行工作区分析的单元；对每个元件进行LOCAL最优化的单元；将LOCAL最优化的结果作为初始值，为了调查元件灵敏度大的参数而进行SWEEP灵敏度分析的单元；以及将LOCAL最优化的结果作为初始值，指定通过SWEEP灵敏度分析调查的参数，进行GLOBAL最优化的单元，所以具有最优化精度高、能获得符合设计者意图的适当的解、最优化处理时间也短的效果。

Claims (17)

1.一种集成电路的最优化设计装置，它是设计电路的集成电路的最优化设计装置，其特征在于备有：
进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断单元；
进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；以及
显示使电路参数(栅宽W、栅长L)变化了±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析单元。
2.一种集成电路的最优化设计装置，它是随着制造工艺的变更和半导体的物理规格的变更等，设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计装置，其特征在于备有：
进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断单元；
进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；以及
用电路模拟器，以晶体管为单位，对与构成上述第一电路的晶体管对应的上述第二电路的晶体管进行最优化的LOCAL最优化单元。
3.一种集成电路的最优化设计装置，它是随着制造工艺的变更和半导体的物理规格的变更等，设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计装置，其特征在于备有：
进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断单元；
显示使电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析单元；以及
通过指定构成上述第二电路的任意的晶体管，用电路模拟器对指定的该晶体管进行最优化，进行上述第二电路的最优化的GLOBAL最优化单元。
4.一种集成电路的最优化设计装置，它是随着制造工艺的变更和半导体的物理规格的变更等，设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计装置，其特征在于备有：
进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断单元；
进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元；
用电路模拟器，以晶体管为单位，对与构成上述第一电路的晶体管对应的上述第二电路的晶体管进行最优化的LOCAL最优化单元；
显示使电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析单元；以及
通过指定构成上述第二电路的任意的晶体管，用电路模拟器对指定的该晶体管进行最优化，进行上述第二电路的最优化的GLOBAL最优化单元。
5.一种集成电路的最优化设计方法，它是随着制造工艺的变更和半导体的物理规格的变更等，设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计方法，其特征在于包括下列步骤：
用电路模拟器，以晶体管为单位，对与构成上述第一电路的晶体管对应的上述第二电路的晶体管进行最优化的LOCAL最优化步骤；以及
在上述LOCAL最优化步骤的结果是上述第二电路在作为目标的规格范围以外的情况下，通过指定构成上述第二电路的任意的晶体管，用电路模拟器对指定的该晶体管进行最优化，进行上述第二电路的最优化的GLOBAL最优化步骤。
6.根据权利要求5所述的集成电路的最优化设计方法，其特征在于：在上述LOCAL最优化步骤中，对上述第二电路的每个晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变中的任意的方法，进行最优化。
7.根据权利要求5所述的集成电路的最优化设计方法，其特征在于：在上述GLOAL最优化步骤中，为了使上述第二电路进入最优化目标值范围内，对上述第二电路的任意的晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变中的任意的方法，进行晶体管群的最优化。
8.根据权利要求5所述的集成电路的最优化设计方法，其特征在于：在上述GLOAL最优化步骤之前，具有针对上述第一电路中用的晶体管和对应于该晶体管的上述第二电路的晶体管，显示使电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析步骤。
9.根据权利要求5所述的集成电路的最优化设计方法，其特征在于：具有针对上述第一电路中用的晶体管和对应于该晶体管的上述第二电路的晶体管，进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析步骤。
10.一种程序，它是随着制造工艺的变更和半导体的物理规格的变更等，实施设计相对于第一电路有同一功能的第二电路的集成电路的最优化设计方法用的程序，其特征在于备有下列单元：
对与构成上述第一电路的晶体管对应的上述第二电路的晶体管，用电路模拟器，以晶体管为单位，进行最优化的LOCAL最优化单元；以及
通过指定构成上述第二电路的任意的晶体管，用电路模拟器对指定的该晶体管进行最优化，进行上述第二电路的最优化的GLOBAL最优化单元。
11.根据权利要求10所述的程序，其特征在于：在上述LOCAL最优化单元中，对每个晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变中的任意的方法，进行最优化。
12.根据权利要求10所述的程序，其特征在于：在上述GLOBAL最优化单元中，为了使上述第二电路进入最优化目标值范围内，对上述第二电路的任意的晶体管，采用使电路参数(栅宽W、栅长L)中的W值可变L值固定、W值固定L值可变、W/L比固定W值可变、以及W/L比固定L值可变中的任意的方法，进行晶体管群的最优化。
13.根据权利要求10所述的程序，其特征在于：具有针对上述第一电路中用的晶体管和对应于该晶体管的上述第二电路的晶体管，显示使电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析单元。
14.根据权利要求10所述的程序，其特征在于：具有针对上述第一电路中用的晶体管和对应于该晶体管的上述第二电路的晶体管，进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析单元。
15.一种记录媒体，它是存储有集成电路的最优化设计装置中用的工作区判断程序的记录媒体，其特征在于：存储有进行电路的工作点分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs、晶体管电流Ids和阈值电压，判断工作区(线性区、饱和区)的工作区判断程序。
16.一种记录媒体，它是存储有集成电路的最优化设计装置中用的工作区分析程序的记录媒体，其特征在于：存储有进行电路的DC分析或TRAN分析，取出该分析结果获得的电路的节点电压和晶体管电流Ids，用电路布局信息将取出的节点电压变换成晶体管的节点间电压Vds、Vgs，使用晶体管的节点间电压Vds、Vgs和晶体管电流Ids，显示线性特性(Ids-Vgs特性)和饱和特性(Ids-Vgs特性)的工作区分析程序。
17.一种记录媒体，它是存储有集成电路的最优化设计装置中用的SWEEP灵敏度分析程序的记录媒体，其特征在于：存储有显示使电路参数(栅宽W、栅长L)变化±α(％)时的电路的输出特性的变化的SWEEP灵敏度分析程序。
CNB200310124440XA 2002-12-27 2003-12-26 集成电路的最优化设计装置 Expired - Fee Related CN100437592C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP381336/2002 2002-12-27
JP2002381336A JP4202120B2 (ja) 2002-12-27 2002-12-27 集積回路の最適化設計装置

Publications (2)

Publication Number Publication Date
CN1512410A true CN1512410A (zh) 2004-07-14
CN100437592C CN100437592C (zh) 2008-11-26

Family

ID=32708483

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200310124440XA Expired - Fee Related CN100437592C (zh) 2002-12-27 2003-12-26 集成电路的最优化设计装置

Country Status (4)

Country Link
US (1) US7155685B2 (zh)
JP (1) JP4202120B2 (zh)
KR (1) KR100849764B1 (zh)
CN (1) CN100437592C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106326507A (zh) * 2015-06-24 2017-01-11 中国科学院微电子研究所 一种模拟集成电路约束提取方法及系统

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315993B2 (en) * 2004-11-30 2008-01-01 Lsi Logic Corporation Verification of RRAM tiling netlist
US7289859B2 (en) * 2005-09-30 2007-10-30 Hitachi, Ltd. Method for determining parameter of product design and its supporting system
US7716612B1 (en) * 2005-12-29 2010-05-11 Tela Innovations, Inc. Method and system for integrated circuit optimization by using an optimized standard-cell library
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US7979829B2 (en) 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US7888705B2 (en) 2007-08-02 2011-02-15 Tela Innovations, Inc. Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same
US8935146B2 (en) * 2007-03-05 2015-01-13 Fujitsu Semiconductor Limited Computer aided design apparatus, computer aided design program, computer aided design method for a semiconductor device and method of manufacturing a semiconductor circuit based on characteristic value and simulation parameter
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7949985B2 (en) * 2007-06-01 2011-05-24 Synopsys, Inc. Method for compensation of process-induced performance variation in a MOSFET integrated circuit
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101739709B1 (ko) 2008-07-16 2017-05-24 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP5171595B2 (ja) * 2008-12-15 2013-03-27 公立大学法人首都大学東京 回路入力及び回路状態評価方法並びに評価装置
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
CN112906329A (zh) * 2021-03-19 2021-06-04 苏州复鹄电子科技有限公司 一种基于系统级模拟集成电路设计参数自动优化方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143901A (ja) * 1986-12-09 1988-06-16 Kurita Mach Mfg Co Ltd スラリ−の濃縮装置
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
US6253351B1 (en) * 1998-03-24 2001-06-26 Matsushita Electric Industrial Co., Ltd. Circuit optimization system
US6314390B1 (en) * 1998-11-30 2001-11-06 International Business Machines Corporation Method of determining model parameters for a MOSFET compact model using a stochastic search algorithm

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106326507A (zh) * 2015-06-24 2017-01-11 中国科学院微电子研究所 一种模拟集成电路约束提取方法及系统
CN106326507B (zh) * 2015-06-24 2019-07-16 中国科学院微电子研究所 一种模拟集成电路约束提取方法及系统

Also Published As

Publication number Publication date
JP2004213267A (ja) 2004-07-29
US7155685B2 (en) 2006-12-26
KR100849764B1 (ko) 2008-07-31
US20040139405A1 (en) 2004-07-15
CN100437592C (zh) 2008-11-26
JP4202120B2 (ja) 2008-12-24
KR20040060796A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
CN1512410A (zh) 集成电路的最优化设计装置和方法、以及记录媒体
CN1133127C (zh) 文件检索系统
CN103136305B (zh) 用于试题资源的处理方法和装置
CN104133855B (zh) 一种输入法智能联想的方法及装置
CN1737598A (zh) 用于配置在线测试的自动化调试的方法和装置
WO2011044578A1 (en) Method and system for performing classified document research
TWI477797B (zh) Test module generation device, test sequence generation device, generation method, program and test device
CN1693916A (zh) 用于在线测试的自动化调试和优化的方法和装置
CN1777888A (zh) 基于移动结构概念的句子结构分析及使用其的自然语言搜索
CN100561445C (zh) 一种根据程序内容自动生成测试数据集的方法和装置
CN101055523A (zh) 将软件程序代码断言转换为硬件描述语言程序代码的方法
CN1848162A (zh) 成分信息的可靠性评价方法、系统及程序
CN1527225A (zh) 信息关联性显示方法、程序、存储介质和装置
CN1851655A (zh) 通过由测试集组成的测试环境来实现产品自动测试的方法
CN1627294A (zh) 用学习数据有效提取检索者合意的文档的过滤方法和设备
JP2009087313A (ja) 特許調査結果の検討方法
CN112632893B (zh) 图形筛选方法及装置、服务器和存储介质
CN1523660A (zh) 集成电路设计的双向技术系统
CN1744092A (zh) 一种自动调度逻辑仿真与代码覆盖率分析的方法与系统
CN1305127C (zh) 用去耦合电容实现集成电路供电网络噪声优化的快速方法
CN1961315A (zh) 信息处理装置、方法以及程序
CN1713171A (zh) 文档处理装置、文档处理方法及记录其程序的存储介质
CN1530664A (zh) 电路模拟方法
CN1881475A (zh) 用于分析存储器元件的系统和方法
Greene A generic framework for concept-based exploration of semi-Structured Software Engineering Data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEIKO INSTR INC.

Free format text: FORMER OWNER: LIERLAICI HI-TECH JOINT STOCK CO., LTD.; APPLICANT

Effective date: 20060623

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20060623

Address after: Chiba County, Japan

Applicant after: Seiko Instruments Inc.

Address before: Tokyo, Japan

Applicant before: Minister Silvio Leze higher Polytron Technologies Inc

Co-applicant before: Seiko Instruments Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160321

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20191226