CN1530664A - 电路模拟方法 - Google Patents

Abstract

在多晶体管电路的电气特性模拟中，在根据多个尺寸排列多个晶体管形成的格子状图形中，存放所述多个晶体管中两个以上第一晶体管的电气特性测量数据。在格子状图形中指定与第一晶体管不同的第二晶体管位置，若有邻接于第二晶体管位置的一个以上第一晶体管位置时，用该一个以上位置的第一晶体管的测量数据按插补规则插补并求出第二晶体管的电气特性。再在格子状图形中指定与第二晶体管不同的另一第二晶体管，若在邻接于另一第二晶体管位置的一个以上位置上，有一个以上第一晶体管和/或已求出插补数据的第二晶体管位置时，用该一个以上位置的第一晶体管测量数据和/或第二晶体管插补数据按所述插补规则插补并求出另一第二晶体管的电气特性。

Description

电路模拟方法

技术领域

本发明涉及预测MOSFET(金属氧化物半导体场效应晶体管)的测量尺寸(栅长/栅宽)的内部尺寸的MOSFET的电气特性的技术。

背景技术

在MOS晶体管的电路设计模拟时，通常，准备已规定了多个MOS晶体的沟道长/宽尺寸的模型参数集，对于在电路设计中使用的各个晶体管的沟道长/宽尺寸，选择认为是最佳的模型参数集。然后，用该选择的模型参数集进行电路模拟(示例见专利文献1：特开平10-65159号公报)。另外，在电路模拟的表格模型(table model)中也同样测量有限个器件的电气特性并生成测量值的表格，参照该表格来进行计算。

在上述的方法中，由于晶片上面积的限制和工序上的完工形状等，不一定存在与设计时使用的尺寸相同的测量器件。以上述的专利文献1为代表，以往通过将模型参数最优化来特别指定较好的模型参数集。

鉴于MOS晶体管的直流电气特性依赖于沟道长/宽尺寸而变化，为了进行更正确的模拟，需要得到与实际器件的尺寸不同尺寸时的电气特性。因此，在需要尺寸的实际器件不存在时，考虑用与电路模拟模型形状相关联的预测来进行电气特性模拟的方法。

[本发明要解决的问题]

但是，由已使用的预测的方法产生的模拟精度，在很大程度上取决于与模型形状相关联的电气特性的预测结果。由于抽取的参数的值即使在实测点满足需要的精度，但在实测点以外的点往往模拟事实上不存在的特性。为了防止这种情况，有必要再增加构成最优化对象的实测尺寸，并增加电路模拟模型的参数抽取时的约束条件。另外，即使对于各个尺寸涉及采用实测值的电路模拟的表格模型，为了模拟实测尺寸以外的尺寸，如何从某个实测尺寸的表格数据提高预测精度也是问题。

发明内容

本发明的目的是根据MOSFET实测尺寸(栅长/栅宽)，高精度地预测所期望尺寸的MOSFET的电气特性。

[解决问题的手段]

在模拟包含多个晶体管的电路的电气特性的本发明的方法中，在按照多个尺寸排列多个晶体管的格子状图形上，存储所述多个晶体管中的两个以上的第一晶体管的电气特性的测量数据。然后，在格子状图形中特别指定与所述第一晶体管不同的第二晶体管的位置，如果有邻接于所述第二晶体管的位置的一个以上的第一晶体管的位置时，则使用该一个以上的位置的第一晶体管的测量数据，根据插补规则，插补并求出所述第二晶体管的电气特性。再者，在格子状图形中，特别指定与所述第二晶体管不同的另一第二晶体管，如果在邻接于所述别的第二晶体管的位置的一个以上的位置上，有一个以上的第一晶体管和/或已求出插补数据的第二晶体管的位置时，则使用该一个以上的位置的第一晶体管的测量数据和/或第二晶体管的插补数据，根据所述插补规则，插补并求出所述另一第二晶体管的电气特性。

在该方法中，例如，所述多个尺寸是所述晶体管的栅长和栅宽，所述插补规则是根据所述晶体管的栅长和栅宽的函数来规定的。另外，所述插补规则是对应于所述晶体管的栅电压，根据考虑了其阈值电压的函数来规定的。

附图说明

图1是表示由实施例1的模拟系统结构的方框图。

图2是表示计算机结构的方框图。

图3是表示模拟系统的处理流程的流程图。

图4是具体地表示数据插补处理的第一阶段的顺序图。

图5是表示为得到规定的无TEG尺寸的插补值需要的有TEG尺寸的示图。

图6是说明根据3个方向的有TEG尺寸的测量值，得到相邻的无TEG尺寸的插补值的情况的示图。

图7是说明从所得到的顶点的值生成顶点间的插补值的方法的示图。

图8是表示使用了表格模型的电路模拟例子的示图。

图9是说明从多个测量点得到的栅尺寸L/W的函数g的示图。

具体实施方式

以下，参照附图说明本发明的实施方式。

(实施例1)

图1是表示实施例1中的模拟系统10的结构的方框图。模拟系统10设有：输入文件2；电路模拟器4；验证系统6；输出文件8。模拟系统10在模拟所设计的氧化膜半导体场效应晶体管(MOSFET)电路的电气特性时使用，主要利用计算机构成。亦即，电路模拟器4和验证系统6用按后述的处理流程进行处理的计算机的中央处理器(CPU)来实现。输入文件2和验证系统6存储在计算机的二次存储装置(硬盘驱动器等)上。另外，输入文件2和输出文件8各以一个文件示出，但也不一定各以一个文件示出。输入文件2是由验证系统6生成的读入到电路模拟器4的文件的总称，输出文件8是由电路模拟器4生成的读入到验证系统6的文件的总称。

以下，说明各构成要素。电路模拟器4读入输入文件2，设定规定的条件并进行模拟，并输出结果作为输出文件8。这时，电路模拟器4与验证系统6进行通信，例如，电路模拟器4将结束了处理的内容等与验证系统6联络。接受了来自电路模拟器4联络的验证系统6读入作为电路模拟器4的输出结果的输出文件，接着由验证系统6进行处理。验证系统6生成处理结果作为输入文件2。

例如，电路模拟器4和验证系统6由图2所示的计算机100实现。计算机100中设有：控制整个系统的中央处理器(CPU)102；存储程序和数据的ROM104；作为工作区使用的RAM106；键盘108；鼠标110；显示装置112；软盘114a的驱动装置(FDD)114；作为二次存储装置的硬盘装置(HDD)116；以及在网络上连接外部计算机等的通信装置118。此例中，在硬盘116上存储了输入文件2等的文件和模拟、验证程序。在另一例方法中，电路模拟器4和验证系统6具体采用作为设有与计算机100同样的构成部分的另一计算机。用于电路模拟器4的程序和输入文件2被存储在一个计算机的硬盘装置上，用于验证系统6的验证程序和输出文件8被存储在另一计算机中的硬盘装置上。

下面，参照图3具体说明模拟系统10(图1)的处理过程。图3中，用电路模拟器4所执行的电路设计的模拟对应于步骤S201～S208，用验证系统6所执行的验证对应于步骤S209～S210。在该图中，例如，条件文件21、测量文件29、SPICE参数24相当于输入文件2(图1)。以下说明的各步骤的输出作为输出文件8的一部分被暂时保存在硬盘驱动器等的存储装置中。

首先，电路模拟器4(图1)读出记述了进行验证的条件的条件文件21，将规定在条件文件21上的条件数据读入并存储在条件构造体22中(步骤S201)。条件文件是记述了进行验证的MOS的栅尺寸的生成规则和偏置条件等的文件(关于格式化在后文描述)。条件构造体22用CPU所需的可参照条件数据的数据结构构筑。然后，用条件构造体22和测量数据23生成用于验证的MOS晶体管的沟道长/宽(以下，分别称为「L」和「W」)，作为各自的插补值L′、W′(步骤S202)。测量数据是关于预先测量的MOSFET的电气特性(这里是电流值)所记述的数据，构成进行验证时的基准。测量数据被输入到SPICE参数抽取工具中。关于插补值L′/W′，参照图4等在后文描述。已生成的L′、W′被存放在L′/W′构造体26中用于模拟。

再有，电路模拟器4(图1)根据条件构造体22和测量数据23从测量数据中抽取所指定的数据(步骤S203)。然后根据已抽取的实测数据和在步骤S202中所生成的插补L′/W′进行电流数据(Ids)的插补，预测插补值(步骤S204)。插补时，调用插补函数25-1，根据该函数进行运算。插补函数25-1是以下说明的式1～5的函数。插补函数25-1也可以存放在输入文件2(图1)中，也可以由电路模拟器4(图1)保持。所预测的插补值被取到L′/W′构造体的一部分中。

电路模拟器4(图1)继而进行与步骤S203以后的处理并行的其他处理。也就是，电路模拟器4(图1)根据作为模型参数的SPICE参数24判别L/W的有效范围(步骤S205)。所谓SPICE参数是在表现MOS晶体管等的非线性器件的工作特性的模型所给出的参数，例如，是物理性的尺寸与晶体管的基本特性值，是进行验证需要的参数。然后，根据条件构造体22，L′/W′构造体，模型参数文件以及根据步骤S205的判别结果选择对应于验证尺寸的模型等，生成网表(net list)(步骤S206)。网表是通常存储在电路模拟器输入文件(tmp_netlist)上的众所周知的格式化数据。电路模拟器4(图1)根据上述的网表执行有关电路的电气特性的模拟，并输出电路模拟器输出文件(步骤S207)。电路模拟器4(图1)根据已输出的电路模拟器输出文件，将对应于构成验证对象的L′/W′的电流值取到L′/W′构造体26中(步骤S208)。

接着，处理转移到验证系统6(图1)。验证系统6(图1)根据L′/W′构造体26，在插补值和模拟值之间进行误差的验证、判定(步骤S209)。在误差判定时，也可根据误差函数25-2进行运算。误差函数25-2可存储在输入文件2(图1)上，也可保持在电路模拟器4(图1)上。然后，将验证结果、模拟结果和插补Ids分别表格化，作为L′/W′的矩阵文件输出(步骤S210)。

以下，说明由步骤S210得到的各表格。对应于验证结果输出验证表格27。在文件验证表格27上开列出模拟结果和从测量值求出的与插补值之间的误差。对应于模拟结果，输出sim表格28。在sim表格28上示出电路模拟器的模拟结果。对应于插补Ids输出插补Ids表格29。在插补Ids表格29上记述了从实测值求出的插补Ids值。这三个文件以关于MOS栅长(L)和栅宽(W)在矩阵上配置的文本形式输出，作为输出文件8(图1)被存储。表1给出插补值Ids表格29的例子。

[表1]

Ids	值
										0.5	0.52	0.54	0.56	0.58	0.60	0.62	0.64
			9.99	2.264E-03	2.186E-03	2.114E-03	2.047E-03	1.985E-03	1.927E-03									1.872E-03	1.821E-03
9.97	2.259E-03									2.182E-03	2.110E-03	2.043E-03	1.981E-03	1.922E-03	1.868E-03	1.817E-03
			9.95	2.254E-03	2.177E-03	2.105E-03	2.038E-03	1.976E-03	1.918E-03								1.864E-03	1.813E-03
9.93	2.249E-03									2.172E-03	2.100E-03	2.034E-03	1.972E-03	1.914E-03	1.860E-03	1.809E-03
			9.91	2.244E-03	2.167E-03	2.096E-03	2.029E-03	1.967E-03	1.910E-03								1.858E-03	1.805E-03
9.89	2.239E-03									2.162E-03	2.091E-03	2.025E-03	1.963E-03	1.906E-03	1.852E-03	1.801E-03
			9.87	2.234E-03	2.158E-03	2.086E-03	2.020E-03	1.959E-03	1.901E-03								1.848E-03	1.797E-03
9.85	2.229E-03									2.153E-03	2.082E-03	2.016E-03	1.954E-03	1.897E-03	1.843E-03	1.793E-03
			9.83	2.224E-03	2.148E-03	2.077E-03	2.011E-03	1.950E-03	1.893E-03								1.839E-03	1.789E-03
9.81	2.219E-03									2.143E-03	2.072E-03	2.007E-03	1.946E-03	1.886E-03	1.835E-03	1.785E-03
			9.79	2.215E-03	2.138E-03	2.068E-03	2.002E-03	1.941E-03	1.884E-03								1.831E-03	1.781E-03
9.77	2.210E-03									2.134E-03	2.063E-03	1.998E-03	1.937E-03	1.880E-03	1.827E-03	1.777E-03
			9.75	2.205E-03	2.129E-03	2.058E-03	1.993E-03	1.932E-03	1.876E-03								1.823E-03	1.773E-03
9.73	2.200E-03									2.124E-03	2.054E-03	1.989E-03	1.928E-03	1.872E-03	1.819E-03	1.769E-03
			9.71	2.195E-03	2.119E-03	2.049E-03	1.984E-03	1.924E-03	1.867E-03								1.815E-03	1.765E-03
9.69	2.190E-03									2.114E-03	2.045E-03	1.980E-03	1.919W-03	1.863E-03	1.810E-03	1.761E-03
			9.67	2.185E-03	2.110E-03	2.040E-03	1.975E-03	1.915E-03	1.859E-03								1.806E-03	1.757E-03
9.65	2.180E-03									2.105E-03	2.035E-03	1.971E-03	1.911E-03	1.855E-03	1.802E-03	1.753E-03

L[μm]

      W[μm]

下面，更详细地说明作为本实施例的主要特征之一的插补数据处理(步骤S204)。在本实施例中，根据存在电流测量值的尺寸的该测量值求出目标尺寸(或位置)的电流数据(Ids)。

为此，进行以下的两阶段插补(1)和(2)。具体地说是：

(1)将TEG看作格子状时，根据电流的测量值存在的尺寸的测量值，求出成为模拟对象的电流测量值的内部尺寸插补电流值(Ids)。

(2)根据包含实测值和插补值的格子状排列的数，求出任意位置的插补值。

在本实施例中，利用所谓的TEG(Test Element Group：测试元件组)来说明。所谓TEG，是指在实际的器件的示图形中测试困难的场合，为了切出某一部分可对所要观察的特性或形状加以评价而设计的测试图形。测试实际元件的种种图形困难时，为了评价目标特性和形状，在半导体元件的一部分上形成作为元件测试图形的TEG(测试元件组)。在本实施例中，使用了包含种种尺寸的MOS晶体管的TEG。通过测量有关TEG中的MOS晶体管的电气特性得到模型参数集。但是，限于TEG中的MOS晶体管的数量，在模拟中不能就需要的所有尺寸的MOS晶体管进行测量。为此，进行步骤S204中的插补处理。

图4是具体地表示数据的插补处理的第一阶段的顺序图。如图4所示，确定TEG中的MOS晶体管的尺寸，使其定位在长(L)和宽(W)的2维行列图形上。在该行列图形中，长度和宽度沿右方向和上方向增加。插补的可能性在长(L)和宽(W)的行列图形中决定。如果TEG上不存在的尺寸(无TEG尺寸)处在TEG中存在的两个位置之间，则进行插补(1)。再如果TEG上不存在的尺寸位于邻接TEG中存在的尺寸(有TEG尺寸)的位置和/或用插补(1)所插补位置的位置上，则进行插补(2)。

在步骤S204中的插补处理可参照图4的例子来说明。这里，符号「○」和「●」均为表示晶体管的模型图形。这样的模型图形被保存在上述的计算机的二次存储装置(未图示)中。现分别加以说明，符号「○」表示将TEG作为格子状的数据排列来看时的测量值不存在的尺寸(以下称为「无TEG尺寸」)，而符号「●」表示将TEG作为格子状的数据排列来看时的测量值存在的尺寸(以下，称为「有TEG尺寸」)。

参照图4，首先，在步骤(I)中，设定格子状的测量数据排列，在L方向和W上指定的各位置上，输入有TEG尺寸的测量值。如步骤(II)所示，指定被夹在在L方向或W方向有实测值的有TEG尺寸之间的无TEG尺寸(此例中无TEG尺寸为A～D)。然后，如步骤(III所示)，执行被指定的无TEG尺寸A～D的插补。

这里，参照图5，说明L方向的插补。图5是表示为了得到预定的无TEG尺寸的插补值而需要的有TEG尺寸的示图。L方向的插补以B和D作为对象。在图中，仅表示出无TEG尺寸B，以这个无TEG尺寸B为例进行说明。首先，将无TEG尺寸B的L/W的尺寸分别设为Lb/Wb。另外，将有TEG尺寸1的电流值设为I1，将有TEG尺寸2的电流值设为I2。根据式1得到无TEG尺寸B的插补电流值(Ids)。

[式1]

$\mathrm{Ids}=\frac{\mathrm{Wc}}{\mathrm{Lc}}\×\frac{(W2-\mathrm{Wc})\×\frac{L1}{W1}\×I1+(\mathrm{Lb}-L1)\×\frac{L2}{W2}\×I2}{L2-L1}$

无TEG尺寸D也可以同样得到。

另一方面，W方向的插补以无TEG尺寸A和C为对象。在图中仅示出无TEG尺寸C，以这个无TEG尺寸C为例进行说明。将这个无TEG尺寸C的L/W尺寸分别设为Lc/Wc。另外，将有TEG尺寸3的电流值设为I3。于是，无TEG尺寸C的插补电流值(Ids)可根据式2来得到。

[式2]

$\mathrm{Ids}=\frac{\mathrm{Wc}}{\mathrm{Lc}}\×\frac{(W2-\mathrm{Wc})\frac{L1}{W1}\×I1+(\mathrm{Wc}-W1)\×\frac{L1}{W2}\×I3}{W2-W1}$

无TEG尺寸A也可以同样得到。

再参照图4，在该步骤(III)中，插补无TEG尺寸A～D的电流值，所插补的TEG尺寸在此之后作为有TEG尺寸对待。图中，将所插补的有TEG尺寸用剖面线表示。

接着，如步骤(IV)所示，将新的有TEG尺寸A～D也包含在内，再次在L方向或W方向指定夹在有TEG尺寸间的无TEG尺寸。这里，以无TEG尺寸E作为对象。对于无TEG尺寸E可以在W方向和L方向的任意一个方向上进行插补。

下面，插补邻接于3个有TEG尺寸的无TEG尺寸的电流值。为此，在步骤(V)中，指定邻接于3个有TEG尺寸的无TEG尺寸。这里，以无TEG尺寸F、G、H为对象。然后，如步骤(VI)所示，对这些无TEG尺寸执行插补。

参照图6，说明在无TEG尺寸F中电流值(Ids)的插补。图6是说明根据3方向的有TEG尺寸的测量值得到邻接的无TEG尺寸的插补值的情况的示图。将有TEG尺寸1的电流值设为I1，有TEG尺寸2的电流值为I2，有TEG尺寸3的电流值为I3。所求的无TEG尺寸F的插补值Ids可按式3得到。

[式3]

$\mathrm{Ids}=\frac{\mathrm{Wf}}{\mathrm{If}}\×I1+\frac{\frac{L1}{W2}\×I3-\frac{L2}{W2}\×I2}{L2-L1}\×(L2-L1)$

关于无TEG尺寸G也可以同样得到。如果插补无TEG尺寸F～H的电流值，则被插补的TEG尺寸此后作为有TEG尺寸F～H对待。

再参照图4，如以上所述，通过步骤(VI)邻接于3个有TEG尺寸的无TEG尺寸的插补结束。之后，根据上述的插补规则，反复进行步骤(I)～(VI)的处理(步骤(VII))。也就是对夹在两个有TEG尺寸间的无TEG尺寸和邻接于3个有TEG尺寸的无TEG尺寸重复插补。于是，可以得到全部无TEG尺寸的测量值。因此，根据有TEG尺寸，整个格子的无TEG尺寸经插补后，可以作为有TEG尺寸使用。

按照图4说明过的处理，指定了全部的TEG尺寸的电流值。接着，参照图7，说明怎样得到将各TEG尺寸作为顶点时的顶点间的插补值。图7是说明从所得到的顶点的值生成顶点间的插补值的方法的示图。例如，假定现在想求得图7所示「■」点的电流值(Ids)。电流值(Ids)如式4所示，用栅长(L)和栅宽(W)并用规格化的f(L，W)来定义。这个f(L，W)用式5定义。在式5中，用L/W规格化包围构成需要电流值的「■」的点的TEG的尺寸的测量值或插补值Ids，使用该结果得到的值(f0、f1、f2、f3)。

[式4]

$\mathrm{Ids}\left(\mathrm{sat}\right)=\frac{W}{L}f(L,W)$

[式5]

$f(L,W)=\frac{(W-W_1)\left\{\frac{(L_1-L)f_0+(L-L_0)f_1}{(L-L_0)+(L_1-L)}\right\}(W_2-W)\left\{\frac{(L_1-L)f_2+(L-L_0)f_3}{(L-L_0)+(L_1-L)}\right\}}{(W-W_1)+(W_2-W)}$

如式4所示，通过在这个f上乘上W/L，得到「■」的点的电流(Ids)。但在这种场合，假定在用TEG包围的区域中，f相对于L，W线性变化。

如上所述，依据本实施例，可以通过插补预测无TEG尺寸的器件的电气特性(在本例中是电流值)。因而，在TEG设计时，在需要多种器件尺寸变化的场合，可实现回避占用芯片面积等的设计。另外，在预测精度不成问题的情况下可以快速获得所要的值。

另外，由于在插补值和模拟值之间进行误差的验证、判定，可以确认不存在模拟值的异常。这种确认可以通过用计算机处理实现自动化。因而，在抽取电路模拟模型的参数时，可以考察TEG中无尺寸的器件上的电流特性的变化。

并且，按上述顺序得到的顶点和顶点间的插补值作为实测值处理，可以抽取电路模拟模型的参数。对于电路设计中使用的各个晶体管的沟道长/宽尺寸，这意味着可以得到其沟道长/宽尺寸的模型参数集。由于可以抽取已预测的参数直至TEG中的内尺寸的区域，拟合参数(fitting parameter)的确定变得容易，同时可以防止参数的计算值取异常值。在进行局部装箱(local binning)时，例如，通过在箱(bin)的顶点不足时设置假想测量点，对于具有对各参数的尺寸依赖性的参数，完全可以得到计算值。

(实施例2)

在电路模拟中，可以不使用解析模型而参照事先已测量特性的表格进行模拟。使用这样的表格的电路模拟模型称为表格模型。模拟表格尺寸以外的尺寸时，可以用实施例1的方法从首先输入的多个表格数据预测电流值。

图8是表示用表格模型的电路模拟的例子。图中，用在(L1，W1)中带剖面线的矩形表示构成模拟对象的尺寸。首先，准备用多个尺寸测得的电流值。这个「测得的电流值」也可包含用实施例1中说过的插补方法得到的插补值。使用这些值，按照式5的插补方式计算在对象尺寸位置上的电流值。在图中，在得到位置(L，W)＝(L1，W1)上的电气特性时，从其周围4个尺寸(图8中的尺寸1～4)的数据预测(插补)(L1，W1)的数据。为了得到目标尺寸的数据，通过从多个尺寸数据的表格预测，可以提高计算值的精度，

在本实施例中，不通过对多个尺寸的测量表格加以指定来进行模拟，而通过准备构成实施例1中提及的尺寸矩阵的表格集(table set)，这样也可以得到从该表格集计算的尺寸的电流值作为插补值。这时，如实施例1所述，在表格集编制时补充欠缺的顶点。于是，不必如以往那样个别地模型指定MOSFET，模拟器可以选择对应于各器件尺寸的MOSFET的特性数据。

另外，如果用这个方法，可以在响应曲面上从少数数据预测任意尺寸的数据来进行模拟。图9是说明从多个测量点得到栅尺寸L/W的函数g的示图。这样的函数g被定义为g＝f(L，W)。按照函数g，可以得到在目标尺寸(L1，W1)上的值。通过定义L-W平面的多次曲面上的函数g，可以使测量的尺寸减少。另外，因为通过从多个测量值确定曲面，可以使对测量中的误差和器件特性的偏差对插补值的影响减少。并且，通过在定义L-W平面的多次曲面上的函数g后抽取参数，可使抽取参数的测量误差和器件特性中的偏差含量减少。

以上，说明了本发明的实施例1和2。

在上述实施例1的说明中，在插补值生成时利用式1～5。但是，通过变更这些公式可以进一步提高插补精度(预测精度)。以下说明利用实测值提高所得到的插补值精度的例子。

由于MOSFET的栅电压Vth依赖于MOSFET的形状，用各尺寸修正目标栅电压并选择构成基础的数据。从预先测量的尺寸的表格计算阈值电压，并以从具有最大栅宽和最大栅长的器件(或者将构成插补基础的数据群中的一个作为参照器件时的那个参照器件)的阈值中扣除偏移量后的修正栅电压Vgs′下的电流值作为基础进行插补。插补后，将该值作为用修正前的栅电压下的电流值存入表格。

下面，用简易的计算模型来加以说明。MOSFET的漏极电流在线性区域用式6所示的公式定义，在饱和区域用式7所示的公式定义。在这些公式中，修正前的栅电压表示为“Vgs”。

[式6]

$I_{\mathrm{ds}}={\mathrm{\μ}}_n{C}_{\mathrm{ax}}\frac{W}{L}(V_{\mathrm{gs}}-V_{\mathrm{th}}-V_{\mathrm{ds}}/2)\·\mathrm{Vds}$

[式7]

$I_{\mathrm{ds}}=\frac{{\mathrm{\μ}}_n{C}_{\mathrm{ax}}}{2}\frac{W}{L}{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2$

由于阈值电压Vth是依赖于形状的值，将该项从Vgs偏移从预先参照器件偏移的份额Vth。其结果，栅电压为Vgs-Vth＝Vgs′。从该Vgs′相等的值之间进行插补，可以消除Vth所包含的影响L依赖性插补的误差，得到所期待的Ids插补值。也就是通过变更插补函数可以得到比用物理方式可靠性高的插补值。不用说，在模拟系统10(图1、图3)中，可以用这个插补值来进行验证和判定。通过在L-W平面的多次曲面上定义多个插补值，可以使测量的尺寸减少。并且，因为由多个测量值确定曲面，可以减少测量中的误差和器件特性的偏差对插补值的影响。于是，可以使由对模拟值的实测的测量误差和偏差产生的对验证的误认因素减少。

至此为止的说明中，是以MOSFET的电流值，亦即漏极电流为例说明的。但是，如果是用电路模拟可计算的特性，即使是漏极电流以外，也可进行测量数据的插补来预测该值。例如，也可以用阈值电压代替电流值进行插补。即使在用漏极电流以外的参数值的情况下，得到插补值后，也能构筑与使用该插补值的模拟系统10(图1)同样的系统来验证和判定(图1，图3)。另外，也可以使用实施例1中说明过的参数的抽取，实施例2中说明过的表格模型的电路模拟。因此，可以得到与用实施例说明过的效果相同的效果。还有，通过组合上述的变形例，可以提高预测精度，进一步提高验证的正确性与可靠性。

[发明的效果]

依据本发明，根据对一部分晶体管已测量的电气特性数据，插补没有测量的晶体管的电气特性，利用插补后数据和测量数据这二者至少其中之一来插补并输出任意位置的电气特性数据。由于可以预测电气特征未被测量的晶体管的电气特性，可以避免在设计时需要多种器件尺寸变化时芯片面积的占用等。

Claims (3)

1.一种对包含多个晶体管的电路的电气特性进行模拟的电路模拟方法，包括如下步骤：

将多个晶体管根据多个尺寸排列成的格子状图形中，存放所述多个晶体管中的两个以上的第一个晶体管电气特性的测量数据；

在格子状图形中指定与所述第一晶体管不同的第二晶体管的位置，如果有邻接于所述第二晶体管的位置的一个以上的第一晶体管的位置时，则使用该一个以上的位置的第一晶体管的测量数据，根据插补规则，插补并求出所述第二晶体管的电气特性；

再在格子状图形中指定与所述第二晶体管不同的另一第二晶体管，如果在邻接于所述另一第二晶体管的位置上，有一个以上的第二晶体管和/或已经求出插补数据的第二晶体管的位置时，则使用该一个以上的位置的第一晶体管的测量数据和/或第二晶体管的插补数据，根据插补规则，插补并求出所述另一第二晶体管的电气特性。

2.如权利要求1所述的电路模拟方法，其特征在于：所述多个尺寸是所述晶体管的栅长和栅宽，所述插补规则根据所述晶体管的栅长和栅宽的函数加以规定。

3.如权利要求1所述的电路模拟方法，其特征在于：所述插补规则对应于所述晶体管的栅电压根据考虑了其阈值电压的函数加以规定。

Images