KR100403624B1 - 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법. - Google Patents

개선된 ｓｐｉｃｅ 모델 파라미터 추출방법. Download PDF

Info

Publication number
KR100403624B1
KR100403624B1 KR10-2001-0019947A KR20010019947A KR100403624B1 KR 100403624 B1 KR100403624 B1 KR 100403624B1 KR 20010019947 A KR20010019947 A KR 20010019947A KR 100403624 B1 KR100403624 B1 KR 100403624B1
Authority
KR
South Korea
Prior art keywords
model parameters
physical
determining
statistical
data
Prior art date
Application number
KR10-2001-0019947A
Other languages
English (en)
Other versions
KR20020079208A (ko
Inventor
양기영
이상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0019947A priority Critical patent/KR100403624B1/ko
Priority to US10/102,996 priority patent/US7246051B2/en
Publication of KR20020079208A publication Critical patent/KR20020079208A/ko
Application granted granted Critical
Publication of KR100403624B1 publication Critical patent/KR100403624B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적회로의 워스트 케이스(worst-case) SPICE 모델 파라미터의 개선된 추출방법을 개시한다. 본 발명에 따른 상기 SPICE 모델 파라미터 추출방법은, 반도체 소자들을 제조하는 단계, 상기 제조된 소자들의 여러 가지 전기적 특성에 대한 티피컬(typical) 케이스 데이터 및 워스트 케이스(worst-case) 데이터를 측정하는 단계, 상기 티피컬 데이터를 이용하여 티피컬 SPICE 모델 파라미터의 집합을 결정하는 단계 및 상기 티피컬 케이스 데이터 및 상기 워스트 케이스 데이터를 이용하여 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비하며, 상기 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계는, 상기 티피컬 케이스 데이터 및 상기 워스트 케이스 데이터를 이용하여 통계용 모델 파라미터를 추출하고, 상기 통계용 모델 파라미터를 이용하여 상기 워스트 케이스 SPICE 모델 파라미터의 집합을 결정한다.

Description

개선된 ＳＰＩＣＥ 모델 파라미터 추출방법.{A proved extraction method for model parameter of SPICE}
본 발명은 집적회로의 시뮬레이터에 관한 것으로서, 특히 집적회로의 워스트 케이스(worst-case) SPICE 모델 파라미터의 추출방법에 관한 것이다.
집적회로를 설계할 때, 대부분의 설계자들은 SPICE(Simulation Program with Integrated Circuit Emphasis)로 대표되는 회로 시뮬레이터를 이용하여 설계하려는 회로가, 동작을 할 수 있는지 및 원하는 설계 목표치에 도달하는 지를 SPICE 시뮬레이션을 통하여 쉽게 검증할 수 있다. 더욱이 상기 SPICE를 사용할 수 있는 장치들이 고속화되고 대형화되었기 때문에, 설계하고자 하는 회로들뿐만 아니라 상기 회로들을 모두 포함하는 전체 시스템도 시뮬레이션 하는 것이 그리 어렵지 않게 되었다. 따라서 최근에는 제품의 개발 단계에서부터, 설계하는 회로의 전기적 목표치(electric specification) 외에도 상기 집적회로가 제조되었을 때 나타날 수 있는 산포 특성(dispersion characteristics)을 예측하고, 이를 제어하려고 한다.
SPICE는, 단일 소자의 전기적 특성을 나타내는 등가방정식을, 사용되는 소자의 수 및 이들의 전기적 연결을 고려하여, 수학적으로 푸는 일종의 프로그램이다. SPICE 시뮬레이션의 결과에 대한 신뢰성은, 상기 등가방정식에 포함된 모델 파라미터(또는 공정 파라미터) 및 여러 가지 계수들의 값들(values)이 정확하게 제공되고 있는가에 의존한다. 따라서 정확하고 예측 가능한 시뮬레이션을 하려면, 반도체 웨이퍼에 집적될 단일 소자들에 대한 모델 파라미터의 집합들이 사전에 정확하게 제공되어야 한다.
상기 SPICE 모델 파라미터의 추출은, 해당 공정을 이용하여 다수 개의 소자들을 제조하고, 상기 제조된 소자들을 충분히 많이 선택하여 전기적 특성을 측정한 후 그 통계자료를 작성하는 것으로 시작된다. 그런 다음, 상기 제조된 소자들과 물리적으로 동일한 조건(불순물 주입량(dose of donor or acceptor), 트랜지스터의 사이즈, 산화막의 두께(thickness of silicon dioxide), 단위 면적 당 저항(resistance per one square) 및 유전율(dielectric constant) 등)에서 상기 작성된 통계자료와 일치하는 시뮬레이션 결과가 나오도록, SPICE 시뮬레이터의 모델 파라미터 및 계수를 설정함으로 끝난다. 예를 들면, 해당 공정에 사용되는 소자들의 게이트 폭과 게이트 길이의 비(gate width/gate length)에 따른 전압 및 전류 특성곡선(Voltage current characteristics curve)과 일치하도록 상기 SPICE의 모델 계수를 설정한다는 것이다.
일반적인 모델 파라미터는 상술한 바와 같이 소자의 전압 전류 특성곡선을 이용하여 얻을 수 있으며, 상기 시뮬레이터의 신뢰성도 만족할 만하다. 그러나 산포 특성을 제어하기 위한 통계적인 시뮬레이션을 하기 위하여, 그리고 개별 소자의 특성과 상기 개별 소자들을 포함하는 전체 회로 또는 전체 시스템의 성능과의 관계를 도출하기 위해서는 소자의 문턱전압(Vth) 및 포화전류(Idsat)등과 같은 워스트 케이스 SPICE 모델 파라미터의 집합을 제공하여야 한다.
도 1은 종래 기술을 이용한 SPICE 모델 파라미터 추출 방법을 나타내는 신호흐름도(flow-chart)이다.
도 1을 참조하면, 종래의 방법은,
100: 반도체 소자들을 제조하는 단계;
101: 상기 제조된 소자들의 티피컬(typical) 데이터, 워스트 케이스(worst-case) 데이터 및 베스트 케이스(best-case) 전기적 특성 데이터를 측정하는 단계;
102: 단계(101)에서 측정된 티피컬 데이터를 이용하여 모델 파라미터를 추출하는 단계;
103: 단계(102)에서 추출된 상기 모델 파라미터가 소정의 목표치를 만족하는 지를 판단하여, 상기 목표치를 만족하지 못한다고 판단한 경우 단계(102)로 진행하는 단계;
104: 단계(103)에서, 상기 추출된 상기 모델 파라미터가 공정 목표치에 도달한다고 판단한 경우, 티피컬 SPICE 모델 파라미터의 집합을 결정하는 단계;
105: 단계(101)에서 추출된 워스트 케이스 데이터 및 티피컬 데이터를 이용하여 키 파라미터(key parameter)를 선정하는 단계;
106: 초기 치 및 입력 변수를 계산하는 단계;
107: 상기 키 파라미터, 초기 치 및 입력변수를 이용하여 목적 함수를 계산하는 단계;
108: 단계(107)에서 수행한 계산 결과에 따라 변화된 입력변수를 계산하는 단계;
109: 단계(108)에서의 계산 결과 선정된 입력변수가 공정 목표치에 도달하는 지를 판단하여, 공정 목표치를 만족하지 못한다고 판단된 경우 단계(105)로 돌아가거나, 상기 키 파라미터를 최적화하는 단계(110)를 거쳐 단계(106)로 진행하는 단계; 및
111: 단계(108)에서의 판단 결과 공정 목표치를 만족한다고 판단된 경우, 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비한다.
그러나 종래의 방법은, 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하기 위하여, 우선 키 파라미터를 선정하는 단계(105)가 필요하고, 상기 키 파라미터들을 최적화하는 단계(110)를 거쳐야 하므로, 이를 달성하기 위하여 많은 시간이 필요하다. 또한 종래의 방법으로 워스트 케이스 모델 파라미터의 집합을 결정할 경우, 워스트 케이스의 키 디바이스(key device)의 전기적 특성과 일치(fitting)시키는 데도 한계가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 반도체 소자의 워스트 케이스 산포를 시뮬레이션한 결과와 반도체 소자들을 실제 제조하였을 때와 결과를 정확하기 일치(fitting)시킬 수 있으며, 추출 방법도 간단한 개선된 SPICE 모델 파라미터 추출방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래 기술을 이용한 SPICE 모델 파라미터 추출 방법을 나타내는 신호흐름도(flow-chart)이다.
도 2는 본 발명에 따른 개선된 모델 파라미터 추출방법을 나타내는 신호흐름도(flowchart)이다.
도 3a 및 3b는 제조된 NMOS 트랜지스터들의 크기에 따른 산포를 측정한 값을 나타내는 다이어그램이다.
도 4는 본 발명에 따른 방법으로 결정한 SPICE 모델 파라미터의 파일 형태를 각각 나타낸다.
도 5는, 트랜지스터의 문턱전압에 대한 통계용 모델 파라미터를 추출하는 방법을 나타낸다.
도 6은, 트랜지스터의 포화전류에 대한 통계용 모델 파라미터를 추출하는 방법을 나타낸다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 개선된 SPICE 모델 파라미터 추출방법은,
반도체 소자들을 제조하는 단계;
상기 제조된 소자들의 여러 가지 전기적 특성에 대한 티피컬(typical) 케이스 데이터 및 워스트 케이스(worst-case) 데이터를 측정하는 단계;
상기 티피컬 데이터를 이용하여 예비 모델 파라미터를 추출하는 단계;
상기 추출된 상기 예비 모델 파라미터가 소정의 목표치를 만족하는 지를 판단하여, 상기 목표치를 만족하지 못한다고 판단한 경우 다시 예비 모델 파라미터를 추출하는 단계로 진행하는 단계;
상기 예비 모델 파라미터가 공정 목표치에 도달한다고 판단한 경우, 상기 티피컬 SPICE 모델 파라미터의 집합을 결정하는 단계
상기 티피컬 케이스 데이터 및 상기 워스트 케이스 데이터를 이용하여 통계용 예비 모델 파라미터를 추출하는 단계;
상기 통계용 예비 모델 파라미터가 소정의 목표치를 만족하는 가를 판단하여, 목표치를 만족하지 못한다고 판단된 경우 통계용 예비 모델 파라미터를 추출하는 단계로 진행하는 단계;
상기 단계에서의 판단 결과, 상기 통계용 예비 모델 파라미터가 소정의 목표치를 만족한다고 판단된 경우 통계용 모델 파라미터의 집합을 결정하는 단계; 및
상기 티피컬 SPICE 모델 파라미터 값의 집합 및 상기 통계용 모델 파라미터 값의 집합을 고려하여 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비한다.
상기 티피컬 케이스 데이터 및 상기 워스트 케이스 데이터를 이용하여 통계용 예비 모델 파라미터를 추출하는 단계는, 문턱전압에 대한 통계용 예비 모델 파라미터를 추출하는 단계 및 포화전류에 대한 통계용 예비 모델 파라미터를 추출하는 단계를 구비하는 것이 바람직하다.
상기 문턱전압에 대하여 통계용 예비 모델 파라미터를 추출하는 단계는, 문턱전압에 대한 상기 워스트 케이스 데이터로부터 문턱전압에 대한 상기 티피컬 케이스 데이터를 뺀 복수 개의 데이터를 발생시키는 단계 및 상기 복수 개의 데이터를 모두 포함하는 제1함수를 정의하는 단계를 구비하는 것이 바람직하다.
상기 포화전류에 대하여 통계용 예비 모델 파라미터를 추출하는 단계는, 포화전류에 대한 상기 티피컬 케이스 데이터를 포화전류에 대한 상기 워스트 케이스 데이터로 나눈 복수 개의 데이터를 발생시키는 단계 및 상기 복수 개의 데이터를 모두 포함하는 제2함수를 정의하는 단계를 구비하는 것이 바람직하다.
상기 티피컬 SPICE 모델 파라미터 값의 집합 및 상기 단계에서 결정된 통계용 모델 파라미터 값의 집합을 고려하여 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계는, 문턱전압에 대한 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계 및 포화전류에 대한 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비하는 것이 바람직하다.
상기 문턱전압에 대한 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계에서는, 문턱전압에 대한 상기 티피컬 케이스 데이터 및 상기 제1함수를 더한 값을 상기 문턱전압에 대한 워스트 케이스 SPICE 모델 파라미터의 집합으로 결정하는 것이 바람직하다.
상기 포화전류에 대한 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계에서는, 포화전류에 대한 상기 티피컬 케이스 데이터 및 상기 제2함수를 곱한 값을 상기 포화전류에 대한 워스트 케이스 SPICE 모델 파라미터의 집합으로 결정하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 2는 본 발명에 따른 개선된 모델 파라미터 추출방법을 나타내는 신호흐름도(flowchart)이다.
도 2를 참조하면, 본 발명에 따른 개선된 모델 파라미터 추출방법은,
200: 반도체 소자들을 제조하는 단계;
201: 상기 제조된 소자들의 여러 가지 전기적 특성에 대한 티피컬(typical) 케이스 데이터 및 워스트 케이스(worst-case) 데이터를 측정하는 단계;
202: 상기 티피컬 케이스 데이터를 이용하여 예비 모델 파라미터를 추출하는 단계;
203: 상기 예비 모델 파라미터가 소정의 목표치를 만족하는 지를 판단하여, 상기 목표치를 만족하지 못한다고 판단한 경우 단계(202)로 진행하는 단계;
204: 단계(203)에서, 상기 예비 모델 파라미터가 공정 목표치에 도달한다고 판단한 경우, 티피컬 SPICE 모델 파라미터의 집합을 결정하는 단계;
205: 상기 티피컬 케이스 데이터 및 상기 워스트 케이스 데이터를 이용하여 통계용 예비 모델 파라미터를 추출하는 단계;
206: 상기 통계용 예비 모델 파라미터가 소정의 목표치를 만족하는 가를 판단하여, 목표치를 만족하지 못한다고 판단된 경우 단계(205)로 진행하는 단계;
207: 단계(206)에서의 판단 결과, 목표치를 만족한다고 판단된 경우 통계용 모델 파라미터의 집합을 결정하는 단계; 및
208: 단계(204)에서 결정된 티피컬 SPICE 모델 파라미터 값의 집합 및 단계(207)에서 결정된 통계용 모델 파라미터 값의 집합을 서로 합하여 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비한다.
상술한 바와 같이, 본 발명에 따른 개선된 SPICE 모델 파라미터 추출방법은, 티피컬 SPICE 모델 파라미터의 집합을 결정하는 과정(104 및 204)까지는 종래의 방법과 동일하다. 그러나 워스트 케이스 산포를 정확히 구현하기 위하여 통계용 모델 파라미터의 집합을 추가하는 방법을 사용하기 때문에, 종래의 방법에서 사용되는 키 파라미터를 선정(105)하는 단계가 필요 없다. 또한 추가되는 통계용 SPICE 모델 파라미터의 집합은 데이터 개수의 제한이 거의 없기 때문에 워스트 케이스의 산포를 정확히 일치시키는(fitting) 것이 가능하다.
도 3a 및 도3b는 제조된 NMOS 트랜지스터들의 크기에 따른 산포를 측정한 값을 나타내는 다이어그램이다.
도 3a는, 상기 NMOS 트랜지스터의 게이트 폭(Width)이 각각 10[mu m], 5[mu m] 및 1[mu m]인 경우의 문턱전압(Vth)을 나타낸다. 또한 문턱전압이 낮을수록 베스트 케이스라 하고 높을수록 워스트 케이스라 하며, 상기 베스트 케이스 및 워스트 케이스의 중간을 티피컬 케이스라 한다.
상기 NMOS 트랜지스터의 게이트 길이(Length) 또는 게이트 폭(Width)이 줄어듦에 따라 베스트 케이스의 문턱전압과 워스트 케이스의 문턱전압사이의 편차가 커짐을 알 수 있다.
도 3b는, 도 3a에 도시된 소자들 중 각각 임의의 하나의 소자에 대하여, 워스트 케이스 문턱전압으로부터 티피컬 케이스 문턱전압을 뺀 경우를 나타낸다.
도 3a에 포함된 각각 임의의 하나의 NMOS 트랜지스터의 게이트 길이가 줄어듦에 따라, 베스트 케이스의 문턱전압 및 워스트 케이스의 문턱전압 사이의 차이가 커짐을 알 수 있다.
도 4는 본 발명에 따른 방법으로 결정한 SPICE 모델 파라미터의 파일 형태를 각각 나타낸다.
도 4를 참조하면, 파일(400)은, 티피컬 SPICE 모델 파라미터의 집합(401)을 나타내고, 파일(450)은 워스트 케이스 SPICE 모델 파라미터의 집합(451 및 452)을 나타낸다. 워스트 케이스 SPICE모델 파라미터의 집합(451 및 452)은, 티피컬 SPICE 모델 파라미터의 집합(451)에 통계용 모델 파라미터의 집합(452)을 추가한 형태를 가진다.
트랜지스터의 문턱전압(Vth) 및 포화전류(Idsat)데 대하여 통계용 모델 파라미터를 추출하고, 이를 BSIM3 모델에 적용하는 방법을 설명한다.
도 5는, 트랜지스터의 문턱전압에 대한 통계용 모델 파라미터를 추출하는 방법을 나타낸다.
도 5를 참조하면, 빗금이 쳐진 원들은 , worst-case Vth에서 티피컬 Vth를 뺀 값으로 문턱전압(Vth)에 대한 통계적 모델 파라미터()로 정의되며 트랜지스터의 게이트 길이(L) 또는 게이트 폭(W)에 따라 다른 값을 나타낸다. 상기빗금이 쳐진 원들을 따라 그어진 곡선은 상기 통계적 모델 파라미터들을 모두 포함하는 소정의 함수(f1)로 정의될 수 있다. 문턱전압에 대한 통계적 모델 파라미터()를 수학식 1에, 함수(f1)는 수학식 2에 각각 나타내었다.
여기서 vtl1 및 vtw1은 각각 통계용 모델 파라미터의 계수로 정의된다.
산포를 구하기 위한 시뮬레이션에 적용되는 문턱전압(Vth0'(W,L))에 대한 SPICE 모델 파라미터는 수학식 3에 나타내었다.
여기서 Vth0(W,L)은 티피컬 SPICE 모델 파라미터의 문턱전압을 나타낸다.
도 6은, 트랜지스터의 포화전류에 대한 통계용 모델 파라미터를 추출하는 방법을 나타낸다.
도 6을 참조하면, 빗금이 쳐진 원들은 각각, 임의의 소자의 포화전류 비(Idsat-ratio) 즉 시뮬레이션 포화전류(Idsat0)를 worst-case Idsat(W,L)로 나눈 값들이며 트랜지스터의 게이트 길이(L) 또는 게이트 폭(W)에 따라 다른 값을 나타낸다. 상기 빗금이 쳐진 원들을 따라 그어진 곡선은 상기 포화전류 비(Idsat-ratio)들을 모두 포함하는 소정의 함수(f2)로 정의 될 수 있다. 포화전류 비를 수학식 4에, 함수(f2)는 수학식 5에 각각 나타내었다.
여기서, Idsat0(W,L)은 티피컬 SPICE 모델 파라미터의 집합에 Vth0'(W,L)을 사용하여 포화전류(saturation current)를 SPICE 시뮬레이션 한 값을 나타낸다.
f2(W,L,id11, idw1, ...){}={}Idsat-ratio(W,L)
여기서 idl1 및 idw1은 각각 통계용 모델 파라미터의 계수로 정의된다.
산포 특성(dispersion characteristics)을 시뮬레이션 할 때 사용되는 포화전류(Ids(W,L))에 대한 모델 파라미터는 수학식 6에 나타내었다.
여기서 Ids0(W,L)은, 티피컬 SPICE 모델 파라미터의 집합에 Vth0'(W,L)을 사용하여 일반전류를 시뮬레이션 한 값을 나타낸다.
도 5, 도6 및 수학식 1 내지 수학식 6을 참조하여 본 발명에 따라 문턱전압 및 포화전류에 대한 통계용 모델 파라미터를 추출하는 방법을 설명한다.
문턱전압의 통계용 모델 파라미터를 추출하기 위하여, 먼저, 워스트 케이스 Vth(W,L)에서 티피컬 케이스 Vth(W,L)를 뺀 값()을 구한다. 그런 다음,상기 데이터()들을 모두 포함하는 함수(f1)를 정의한다.
포화전류의 통계용 모델 파라미터를 추출하기 위하여, 먼저, 티피컬 케이스 모델 파라미터의 집합(Idsat0(W,L))을 워스트 케이스 모델 파라미터의 집합(worst-case Idsat(W,L))으로 나눈 포화전류 비(Idsat-ratio(W,L))를 구한다. 그런 다음, 전류(Idso(W,L))를 함수(f2(W,L,idl1,idw1, ...))와 곱셈하여 산포를 구하기 위한 시뮬레이션에 적용되는 포화전류(Ids(W,L)를 구한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 발명에 따른 SPICE 모델 파라미터 추출방법은, 통계용 모델 파라미터를 종래의 방법에 비하여 쉽게 추출할 수 있으며, 추출된 상기 통계용 모델 파라미터를 이용하여 생성된 워스트 케이스 SPIEC 모델 파라미터의 집합은 워스트 케이스 산포 특성을 정확하게 구현할 수 있는 장점이 있다.

Claims (9)

  1. 반도체 소자들을 제조하는 단계;
    상기 제조된 소자들의 여러 가지 전기적 특성에 대한 티피컬(typical) 케이스 데이터 및 워스트 케이스(worst-case) 데이터를 측정하는 단계;
    상기 티피컬 데이터를 이용하여 티피컬 SPICE 모델 파라미터의 집합을 결정하는 단계; 및
    상기 티피컬 케이스 데이터 및 상기 워스트 케이스 데이터를 이용하여 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비하며,
    상기 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계는, 상기 티피컬 케이스 데이터 및 상기 워스트 케이스 데이터를 이용하여 통계용 모델 파라미터를 추출하고, 상기 통계용 모델 파라미터를 이용하여 상기 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
  2. 제1항에 있어서, 상기 티피컬 모델 파라미터의 집합을 결정하는 단계는,
    상기 티피컬 데이터를 이용하여 예비 모델 파라미터를 추출하는 단계;
    상기 추출된 상기 예비 모델 파라미터가 소정의 목표치를 만족하는 지를 판단하여, 상기 목표치를 만족하지 못한다고 판단한 경우 다시 예비 모델 파라미터를 추출하는 단계로 진행하는 단계; 및
    상기 예비 모델 파라미터가 공정 목표치에 도달한다고 판단한 경우, 상기 티피컬 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비하는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
  3. 제1항에 있어서, 상기 워스트 케이스 모델 파라미터의 집합을 결정하는 단계는,
    상기 티피컬 케이스 데이터 및 상기 워스트 케이스 데이터를 이용하여 통계용 예비 모델 파라미터를 추출하는 단계;
    상기 통계용 예비 모델 파라미터가 소정의 목표치를 만족하는 가를 판단하여, 목표치를 만족하지 못한다고 판단된 경우 통계용 예비 모델 파라미터를 추출하는 단계로 진행하는 단계;
    상기 단계에서의 판단 결과, 상기 통계용 예비 모델 파라미터가 소정의 목표치를 만족한다고 판단된 경우 통계용 모델 파라미터의 집합을 결정하는 단계; 및
    상기 티피컬 SPICE 모델 파라미터 값의 집합 및 상기 통계용 모델 파라미터 값의 집합을 고려하여 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비하는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
  4. 제3항에 있어서, 상기 통계용 예비 모델 파라미터를 추출하는 단계는,
    문턱전압에 대한 통계용 예비 모델 파라미터를 추출하는 단계; 및
    포화전류에 대한 통계용 예비 모델 파라미터를 추출하는 단계를 구비하는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
  5. 제 4항에 있어서, 상기 문턱전압에 대하여 통계용 예비 모델 파라미터를 추출하는 단계는,
    문턱전압에 대한 상기 워스트 케이스 데이터로부터 문턱전압에 대한 상기 티피컬 케이스 데이터를 뺀 복수 개의 데이터를 발생시키는 단계; 및
    상기 복수 개의 데이터를 모두 포함하는 제1함수를 정의하는 단계를 구비하는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
  6. 제 4항에 있어서, 상기 포화전류에 대하여 통계용 예비 모델 파라미터를 추출하는 단계는,
    포화전류에 대한 상기 티피컬 케이스 데이터를 포화전류에 대한 상기 워스트 케이스 데이터로 나눈 복수 개의 데이터를 발생시키는 단계; 및
    상기 복수 개의 데이터를 모두 포함하는 제2함수를 정의하는 단계를 구비하는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
  7. 제5항 또는 제6항에 있어서, 상기 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계는,
    문턱전압에 대한 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계; 및
    포화전류에 대한 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계를 구비하는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
  8. 제7항에 있어서, 상기 문턱전압에 대한 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계에서는,
    문턱전압에 대한 상기 티피컬 케이스 데이터 및 상기 제1함수를 더한 값이 상기 문턱전압에 대한 워스트 케이스 SPICE 모델 파라미터의 집합으로 결정되는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
  9. 제7항에 있어서, 상기 포화전류에 대한 워스트 케이스 SPICE 모델 파라미터의 집합을 결정하는 단계에서는,
    포화전류에 대한 상기 티피컬 케이스 데이터 및 상기 제2함수를 곱한 값이 상기 포화전류에 대한 워스트 케이스 SPICE 모델 파라미터의 집합으로 결정되는 것을 특징으로 하는 SPICE 모델 파라미터 추출방법.
KR10-2001-0019947A 2001-04-13 2001-04-13 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법. KR100403624B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0019947A KR100403624B1 (ko) 2001-04-13 2001-04-13 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법.
US10/102,996 US7246051B2 (en) 2001-04-13 2002-03-22 Method for extrapolating model parameters of spice

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0019947A KR100403624B1 (ko) 2001-04-13 2001-04-13 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법.

Publications (2)

Publication Number Publication Date
KR20020079208A KR20020079208A (ko) 2002-10-19
KR100403624B1 true KR100403624B1 (ko) 2003-10-30

Family

ID=19708238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0019947A KR100403624B1 (ko) 2001-04-13 2001-04-13 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법.

Country Status (2)

Country Link
US (1) US7246051B2 (ko)
KR (1) KR100403624B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273903A (ja) * 2003-03-11 2004-09-30 Renesas Technology Corp 回路シミュレータおよびシミュレーションシステム
US20100241413A1 (en) * 2009-03-18 2010-09-23 Texas Instruments Incorporated Method and system for modeling an ldmos transistor
CN102629286B (zh) * 2012-02-24 2013-11-06 北京首钢自动化信息技术有限公司 一种基于智能算法的高炉布料数值模拟方法
KR102541065B1 (ko) * 2021-06-28 2023-06-08 한국자동차연구원 S-파라미터 생성 장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790436A (en) * 1995-04-28 1998-08-04 Bta Technology, Inc. Realistic worst-case circuit simulation system and method
US6356861B1 (en) * 1999-04-12 2002-03-12 Agere Systems Guardian Corp. Deriving statistical device models from worst-case files
KR100335492B1 (ko) * 1999-10-26 2002-05-04 윤종용 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법
JP2002043429A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp シミュレーション方法およびシミュレーション装置

Also Published As

Publication number Publication date
US20020165704A1 (en) 2002-11-07
US7246051B2 (en) 2007-07-17
KR20020079208A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
US6728942B2 (en) Method and system for predictive MOSFET layout generation with reduced design cycle
US8176463B2 (en) Modeling and simulating device mismatch for designing integrated circuits
KR100510035B1 (ko) 핫캐리어열화추정방법
US8954908B1 (en) Fast monte carlo statistical analysis using threshold voltage modeling
US6182269B1 (en) Method and device for fast and accurate parasitic extraction
McAndrew Practical modeling for circuit simulation
US8275584B2 (en) Unified model for process variations in integrated circuits
US5825673A (en) Device, method, and software products for extracting circuit-simulation parameters
US5790436A (en) Realistic worst-case circuit simulation system and method
JP2007133497A (ja) 半導体集積回路の特性抽出方法及び特性抽出装置
CN106529080A (zh) 一种方块电阻spice模型的构建方法
Kabaoğlu et al. Statistical MOSFET modeling methodology for cryogenic conditions
Weckx et al. Defect-based compact modeling for RTN and BTI variability
JP2006343189A (ja) デバイスミスマッチ特性のモデル化方法及びモデルパラメータの抽出装置
US20050086033A1 (en) Extracting semiconductor device model parameters
KR100403624B1 (ko) 개선된 ｓｐｉｃｅ 모델 파라미터 추출방법.
US20040073879A1 (en) Modeling devices in consideration of process fluctuations
WO2012081158A1 (ja) 回路シミュレーション方法及び半導体集積回路
CN108763830B (zh) 半导体器件的闪烁噪声模型及其提取方法
US7039566B2 (en) Method of estimating a lifetime of hot carrier of MOS transistor, and simulation of hot carrier degradation
US6449754B1 (en) Method of measuring the accuracy of parasitic capacitance extraction
US20080072199A1 (en) Method for designing semiconductor integrated circuit
CN113408231B (zh) 退化模拟模型建立方法
US7546231B2 (en) Method of simulating semiconductor integrated circuit
KR20050078071A (ko) 몬테카를로 시뮬레이션용 모델 파라미터 집합의 추출 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee